DE102013214730A1 - Elektronische Schaltung, Herstellungsverfahren dafür und elektronisches Bauelement - Google Patents

Elektronische Schaltung, Herstellungsverfahren dafür und elektronisches Bauelement Download PDF

Info

Publication number
DE102013214730A1
DE102013214730A1 DE201310214730 DE102013214730A DE102013214730A1 DE 102013214730 A1 DE102013214730 A1 DE 102013214730A1 DE 201310214730 DE201310214730 DE 201310214730 DE 102013214730 A DE102013214730 A DE 102013214730A DE 102013214730 A1 DE102013214730 A1 DE 102013214730A1
Authority
DE
Germany
Prior art keywords
electronic component
circuit board
outer electrode
electronic
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201310214730
Other languages
English (en)
Other versions
DE102013214730B4 (de
Inventor
Rei YONEYAMA
Nobuya Nishida
Hiroyuki Okabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102013214730A1 publication Critical patent/DE102013214730A1/de
Application granted granted Critical
Publication of DE102013214730B4 publication Critical patent/DE102013214730B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14152—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/3224—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Eine elektronische Schaltung (100) in Übereinstimmung mit der Erfindung enthält eine Leiterplatte (2) und ein auf die Leiterplatte (2) gelötetes elektronisches Bauelement (1). Das elektronische Bauelement (1) ist eine flache Baugruppe, die einen nach außen freiliegenden Chipkontaktfleck (11A) und Außenelektrodenanschlüsse (11) enthält. Zwischen der Leiterplatte (2) und dem elektronischen Bauelement (1) ist ein Zwischenraum (5) gebildet. Die Leiterplatte (2) ist in der Draufsicht zwischen dem Chipkontaktfleck (11A) und den Außenelektrodenanschlüssen (11) mit einem Loch (7) versehen. Der Zwischenraum (5) zwischen dem Chipkontaktfleck (11A) und den Außenelektrodenanschlüssen (11) ist wenigstens teilweise mit Isolierharz (6) gefüllt. Das Isolierharz (6) ist durch das Loch (7) eingespritzt worden.

Description

  • Die Erfindung betrifft das Gebiet elektronischer Schaltungen und insbesondere eine elektronische Schaltung mit einer Oberflächenmontagevorrichtung, ein Produktionsverfahren dafür und die Oberflächenmontagevorrichtung.
  • Wenn beim Montieren einer Oberflächenmontagevorrichtung auf einer Leiterplatte zwischen Außenelektrodenanschlüssen der Oberflächenmontagevorrichtung eine Potentialdifferenz vorhanden ist, wird zwischen den Außenelektrodenanschlüssen in Übereinstimmung mit der Potentialdifferenz eine geeignete Isolationsstrecke zur Isolation aufrechterhalten.
  • Falls diese Isolation mittels Luft nicht ausreicht, wird die Isolation durch Einspritzen von Isolierharz zwischen die Außenelektrodenanschlüsse verbessert (z. B. JP 2000-244077 (Seite 5 und 3)).
  • Wie oben beschrieben wurde, kann die Isolationsstrecke dadurch verkürzt werden, dass die Außenelektrodenanschlüsse nicht durch Luft, sondern durch ein Harz in der Oberflächenmontagevorrichtung voneinander isoliert werden. Dies wird in Hinblick auf die Verkleinerung der Oberflächenmontagevorrichtung bevorzugt. Allerdings ist der Zwischenraum zwischen den Außenelektrodenanschlüssen in einigen Fällen zu schmal, um leicht ein Harz einzuspritzen.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine elektronische Schaltung, die ein elektronisches Bauelement enthält, das eine kürzere Isolationsstrecke zwischen den Außenelektrodenanschlüssen aufweist, ein Herstellungsverfahren dafür und ein elektronisches Bauelement, das eine kürzere Isolationsstrecke zwischen den Außenelektrodenanschlüssen aufweist, zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine elektronische Schaltung nach Anspruch 1 oder 8 bzw. durch ein Verfahren zur Herstellung einer elektronischen Schaltung nach Anspruch 5 bzw. durch ein elektronisches Bauelement nach Anspruch 7. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Eine elektronische Schaltung in Übereinstimmung mit der Erfindung enthält eine Leiterplatte und ein auf die Leiterplatte gelötetes elektronisches Bauelement. Das elektronische Bauelement ist eine flache Baugruppe, die einen nach außen freiliegenden Chipkontaktfleck und einen Außenelektrodenanschluss enthält. Zwischen der Leiterplatte und dem elektronischen Bauelement ist ein Zwischenraum gebildet und die Leiterplatte ist in der Draufsicht zwischen dem Chipkontaktfleck und dem Außenelektrodenanschluss mit einem Loch versehen. Der Zwischenraum ist wenigstens teilweise zwischen dem Chipkontaktfleck und dem Außenelektrodenanschluss mit Isolierharz gefüllt und das Isolierharz ist durch das Loch eingespritzt worden.
  • In Übereinstimmung mit der Erfindung ist das Isolierharz durch das Loch in der Leiterplatte eingespritzt worden, sodass das Isolierharz den Zwischenraum zwischen dem Chipkontaktfleck und dem Außenelektrodenanschluss wenigstens teilweise zuverlässig füllt. Dies führt zu einer Verbesserung der Isolation zwischen dem Chipkontaktfleck und dem Außenelektrodenanschluss. Somit kann das elektronische Bauelement zwischen dem Chipkontaktfleck und dem Außenelektrodenanschluss eine kürzere Isolationsstrecke aufweisen, wodurch das elektronische Bauelements verkleiner werden kann. Ferner kann die elektronischen Schaltung, auf der das kleinere elektronische Bauelement montiert ist, verkleiner werden.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1A–1C Schnittansichten und eine Draufsicht einer elektronischen Schaltung in Übereinstimmung mit einer ersten bevorzugten Ausführungsform;
  • 2 eine Schnittansicht einer elektronischen Schaltung in Übereinstimmung mit einer zweiten bevorzugten Ausführungsform;
  • 3 eine Schnittansicht einer elektronischen Schaltung in Übereinstimmung mit einer dritten bevorzugten Ausführungsform;
  • 4A, 4B Schnittansichten eines elektronischen Bauelements und einer elektronischen Schaltung in Übereinstimmung mit einer vierten bevorzugten Ausführungsform;
  • 5 eine Schnittansicht einer elektronischen Schaltung in Übereinstimmung mit einer fünften bevorzugten Ausführungsform; und
  • 6A, 6B Schnittansichten einer elektronischen Schaltung in Übereinstimmung mit der vorausgesetzten Technik.
  • Vorausgesetzte Technik
  • Vor der Beschreibung bevorzugter Ausführungsformen der Erfindung wird die vorausgesetzte Technik der Erfindung beschrieben. 6A und 6B sind Schnittansichten einer elektronischen Schaltung in Übereinstimmung mit der vorausgesetzten Technik.
  • 6A zeigt die elektronische Schaltung, die eine Leiterplatte 2 und ein darauf montiertes Bauelement 1 enthält. Das elektronische Bauelement 1 ist eine flache Baugruppe wie etwa eine Quad-Flat-No-Lead-Baugruppe (QFN) oder eine Small-Outline-No-Lead-Baugruppe (SON).
  • Das elektronische Bauelement 1 weist Außenelektrodenanschlüsse 11 auf, die jeweils an eine Leiterplattenanschlussfläche 21 gelötet ist, die auf der Leiterplatte 2 mittels eines Lötmittels 3 bereitgestellt ist. Zwischen dem elektronischen Bauelement 1 und der Leiterplatte 2 ist ein Zwischenraum 5 bereitgestellt.
  • Im Allgemeinen wird das elektronische Bauelement 1 wie in 6A gezeigt mit Isolierharz 4 abgedichtet, nachdem es auf der Leiterplatte 2 montiert worden ist. Hinsichtlich der Isolation wird das Isolierharz 4 vorzugsweise ebenfalls in den Zwischenraum 5 zwischen dem elektronischen Bauelement 1 und der Leiterplatte 2 eingespritzt. Falls das Isolierharz 4 hochviskos ist, wird der schmale Zwischenraum 5 zwischen dem elektronischen Bauelement 1 und der Leiterplatte 2 gelegentlich nicht mit dem Isolierharz 4 gefüllt.
  • Falls der Zwischenraum 5 nicht mit dem Isolierharz 4 gefüllt wird, muss eine Isolationsstrecke L zwischen den Außenelektrodenanschlüssen 11 des elektronischen Bauelements 1 angesichts der Isolation zwischen den Außenelektrodenanschlüssen 11 eingestellt werden. Genauer muss das elektronische Bauelement 1 mit einer langen Isolationsstrecke L ausgelegt sein, falls es eine hohe Potentialdifferenz zwischen den Außenelektrodenanschlüssen 11 gibt. Eine solche lange Isolationsstrecke L vergrößert das elektronische Bauelement 1, was wiederum die elektronische Schaltung vergrößert, auf der das elektronische Bauelement 1 montiert wird.
  • 6B zeigt beispielhaft einen Fall, in dem das elektronische Bauelement 1 einen nach außen freiliegenden Chipkontaktfleck 11A aufweist. Der Chipkontaktfleck 11A ist ähnlich den Außenelektrodenanschlüssen 11 an die entsprechende Anschlussfläche 21 der Leiterplatte gelötet. Es wird angenommen, dass es zwischen dem Außenelektrodenanschluss 11 links und dem Chipkontaktfleck 11A in 6B eine Potentialdifferenz gibt. Falls der Zwischenraum 5 nicht mit dem Isolierharz 4 gefüllt ist, muss das elektronische Bauelement 1 unter Beachtung der Isolationsstrecke L so ausgelegt sein, dass die Isolation dazwischen sichergestellt ist. Genauer muss das elektronische Bauelement 1 so ausgelegt sein, dass es eine lange Isolationsstrecke L aufweist, falls die Potentialdifferenz zwischen dem Außenelektrodenanschluss 11 und dem Chipkontaktfleck 11A hoch ist. Eine solche lange Isolationsstrecke L führt zur Vergrößerung des elektronischen Bauelements 1, die wiederum zur Vergrößerung der elektronischen Schaltung, auf der das elektronische Bauelement 1 montiert ist, führt.
  • Erste bevorzugte Ausführungsform
  • Struktur
  • 1A ist eine Schnittansicht einer elektronischen Schaltung 100 in Übereinstimmung mit der vorliegenden bevorzugten Ausführungsform. 1B ist eine Schnittansicht der elektronischen Schaltung 100, die nicht mit dem Isolierharz 6 aus 1A versehen ist. Ein elektronisches Bauelement 1 in Übereinstimmung mit einer derzeit bevorzugten Ausführungsform ist ähnlich der vorausgesetzten Technik (6B) eine QFN, eine SON oder dergleichen und enthält einen nach außen freiliegenden Chipkontaktfleck 11A und Außenelektrodenanschlüsse 11. Das elektronische Bauelement 1 ist mit einem SiC-Halbleiterelement oder dergleichen als ein Halbleiter mit breiter Bandlücke versehen.
  • Eine Leiterplatte 2 ist mit Leiterplattenanschlussflächen 21 versehen. Die Außenelektrodenanschlüsse 11 und der Chipkontaktfleck 11A des elektronischen Bauelements 1 sind jeweils mittels eines Lötmittels 3 an eine entsprechende der Leiterplattenanschlussflächen 21 auf der Leiterplatte 2 gelötet.
  • Es wird angenommen, dass es zwischen dem Außenelektrodenanschluss 11 links und dem Chipkontaktfleck 11A in 1A und 1B eine Potentialdifferenz gibt. Wie in 1B gezeigt ist, ist die Leiterplatte 2 in diesem Fall in der Draufsicht zwischen dem Außenelektrodenanschluss 11 links und dem Chipkontaktfleck 11A mit einem Loch 7 versehen. Ferner ist zwischen dem elektronischen Bauelement 1 und der Leiterplatte 2 ein Zwischenraum 5 bereitgestellt.
  • Ein Verfahren zum Herstellen der elektronischen Schaltung 100 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält die Schritte des Lötens des elektronischen Bauelements 1 auf die Leiterplatte 2 und des nachfolgenden Einspritzens des Isolierharzes 6 durch das Loch 7 in der Leiterplatte 2 von der Rückseite der Leiterplatte 2 aus in den Zwischenraum 5. Im Ergebnis wird der Zwischenraum 5 mit dem Isolierharz 6 gefüllt und damit der in 1A gezeigte Zustand erzielt.
  • Wie in 1A gezeigt ist, kann gleichzeitig mit dem Einspritzen des Isolierharzes 6 optional die hintere Oberfläche der Leiterplatte 2 mit dem Isolierharz 6 beschichtet werden.
  • Ähnlich der vorausgesetzten Technik, in der die Vorderseite des elektronischen Bauelements 1 mit dem Isolierharz 4 abgedichtet wird, kann in der derzeit bevorzugten Ausführungsform ferner optional die Vorderseite des elektronischen Bauelements 1 mit dem Isolierharz abgedichtet werden.
  • In Übereinstimmung mit der derzeit bevorzugten Ausführungsform sind der Chipkontaktfleck 11A und der Außenelektrodenanschluss 11 zuverlässiger gegeneinander isoliert, da das Isolierharz 6 den Zwischenraum 5 zwischen dem Chipkontaktfleck 11A und dem Außenelektrodenanschluss 11, die auf unterschiedlichen Potentialen sind, füllt. Daher kann das elektronische Bauelement 1 so ausgelegt sein, dass es eine kürzere Isolationsstrecke L zwischen dem Chipkontaktfleck 11A und dem Außenelektrodenanschluss 11 als in der vorausgesetzten Technik aufweist.
  • In Übereinstimmung mit der derzeit bevorzugten Ausführungsform füllt das Isolierharz 6 den Zwischenraum 5, wie in 1A gezeigt ist, vollständig. Hinsichtlich der Isolation ist es am meisten bevorzugt, dass der Zwischenraum 5 auf diese Weise vollständig mit dem Isolierharz 6 gefüllt ist. Selbst wenn der Zwischenraum 5 teilweise gefüllt ist, kann die Isolation zwischen dem Chipkontaktfleck 11A und dem Außenelektrodenanschluss 11 immer noch verbessert werden, um die Isolationsstrecke L zu verkürzen, da eine Kriechstrecke zwischen dem Chipkontaktfleck 11A und dem Außenelektrodenanschluss 11 verlängert werden kann.
  • 1C ist eine beispielhafte Draufsicht der elektronischen Schaltung 100 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform. Falls es zwischen den angeordneten Außenelektrodenanschlüssen 11 links und dem Chipkontaktfleck 11A eine Potentialdifferenz gibt, ermöglicht das Loch 7 in Schlitzform die effiziente Einspritzung des Isolierharzes 6 zwischen die angeordneten Außenelektrodenanschlüsse 11 links und den Chipkontaktfleck 11A.
  • Das elektronische Bauelement 1 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform ist mit dem SiC-Halbleiterelement als das Halbleiterelement mit breiter Bandlücke versehen. Alternativ kann das SiC-Halbleiterelement durch ein GaN-Halbleiterelement oder dergleichen ersetzt sein.
  • Wirkungen
  • Die elektronische Schaltung 100 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält die Leiterplatte 2 und das elektronische Bauelement 1, das auf die Leiterplatte 2 gelötet ist. Das elektronische Bauelement 1 ist eine flache Baugruppe, die den nach außen freiliegenden Chipkontaktfleck 11A und die Außenelektrodenanschlüsse 11 enthält. Zwischen der Leiterplatte 2 und dem elektronischen Bauelement 1 ist der Zwischenraum 5 bereitgestellt. Die Leiterplatte 2 ist in der Draufsicht mit dem Loch 7 zwischen dem Chipkontaktfleck 11A und den Außenelektrodenanschlüssen 11 versehen. Der Zwischenraum 5 zwischen dem Chipkontaktfleck 11A und den Außenelektrodenanschlüssen 11 ist wenigstens teilweise mit dem Isolierharz 6 gefüllt. Das Isolierharz 6 ist durch das Loch 7 eingespritzt worden.
  • Das durch das Loch 7 in der Leiterplatte 2 eingespritzte Isolierharz 6 füllt den Zwischenraum 5 zwischen dem Chipkontaktfleck 11A und den Außenelektrodenanschlüssen 11 zuverlässig wenigstens teilweise und verbessert dadurch die Isolation zwischen dem Chipkontaktfleck 11A und den Außenelektrodenanschlüssen 11. Somit kann das elektronische Bauelement 1 so ausgelegt sein, dass seine Isolationsstrecke L zwischen dem Chipkontaktfleck 11A und den Außenelektrodenanschlüssen 11 kürzer als in der vorausgesetzten Technik (6B) ist. Im Ergebnis kann das elektronische Bauelement 1 verkleinert werden. Mit einer solchen Verkleinerung des elektronischen Bauelements 1 wird auch die elektronische Schaltung 100 verkleinert, auf der das elektronische Bauelement 1 montiert ist.
  • In der elektronischen Schaltung 100 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält das elektronische Bauelement 1 das Halbleiterelement mit breiter Bandlücke.
  • Im Allgemeinen wird ein Halbleiterelement mit breiter Bandlücke verwendet, um eine Hochspannung anzulegen, sodass es zwischen dem Chipkontaktfleck 11A und den Außenelektrodenanschlüssen 11 eine hohe Potentialdifferenz gibt. Durch das Isolierharz 6, das den Zwischenraum 5 zwischen dem Chipkontaktfleck 11A und den Außenelektrodenanschlüssen 11, deren Potential sich stark von dem des Chipkontaktflecks 11A unterscheidet, füllt, ist die Isolation erheblich verbessert. Im Ergebnis kann die Isolationsstrecke L besonders wirksam verkürzt werden.
  • Das Verfahren zur Herstellung der elektronischen Schaltung 100 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält die Schritte des Lötens des elektronischen Bauelements 1 an die mit dem Loch 7 versehene Leiterplatte 2 und des nachfolgenden Einspritzens des Isolierharzes 6 durch das Loch 7.
  • Der Zwischenraum 5 kann mit dem Isolierharz 6, das durch das Lech 7 in der Leiterplatte 2 in den Zwischenraum 5 eingespritzt wird, leicht gefüllt werden.
  • Zweite bevorzugte Ausführungsform
  • 2 ist eine Schnittansicht einer elektronischen Schaltung 200 in Übereinstimmung mit einer derzeit bevorzugten Ausführungsform. In der elektronischen Schaltung 200 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform ist die elektronische Schaltung 100 der ersten bevorzugten Ausführungsform in einem Gehäuse 40 aufgenommen.
  • In der derzeit bevorzugten Ausführungsform ist ähnlich wie in der ersten bevorzugten Ausführungsform angenommen, dass es zwischen dem Chipkontaktfleck 11A und dem Außenelektrodenanschluss 11 links in 2 eine Potentialdifferenz gibt.
  • Das Isolierharz 6 füllt das Gehäuse 40 und den Zwischenraum 5 zwischen der elektronischen Schaltung 100 und der Leiterplatte 2. Wenn die elektronische Schaltung 200 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform hergestellt wird, wird in dem Schritt des Einspritzens des Isolierharzes 6 in das Gehäuse 40 das Isolierharz 6 gleichzeitig durch das Loch 7 in den Zwischenraum 5 in der elektronischen Schaltung 100 eingespritzt.
  • Die elektronische Schaltung 200 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält ferner das Gehäuse 40, das die Leiterplatte 2 und das elektronische Bauelement 1 aufnimmt, wobei das Gehäuse 40 mit dem Isolierharz 6 gefüllt ist.
  • Wenn das Isolierharz 6 in das Gehäuse 40 gefüllt wird, wird durch das Loch 7 gleichzeitig der Zwischenraum 5 in der in dem Gehäuse 40 aufgenommenen elektronischen Schaltung 100 mit dem Isolierharz 6 gefüllt. Falls die elektronische Schaltung 100 in dem Gehäuse 40 aufgenommenen ist, kann der Schritt des Abdichtens mit Harz vereinfacht werden.
  • Dritte bevorzugte Ausführungsform
  • 3 ist eine Schnittansicht einer elektronischen Schaltung 300 in Übereinstimmung mit einer derzeit bevorzugten Ausführungsform. Die elektronische Schaltung 300 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält die elektronische Schaltung 100 der ersten bevorzugten Ausführungsform und ein Halbleitermodul, das mit der elektronischen Schaltung 100 elektrisch verbunden ist. Das Halbleitermodul ist mit einem SiC-Halbleiterelement oder dergleichen wie mit einem Leistungshalbleiter 30I versehen.
  • Zunächst wird die Konfiguration des Halbleitermoduls beschrieben. Das Halbleitermodul weist ein Gehäuse auf, das einen Mantel 30A und eine Grundplatte 30B enthält. Der Mantel 30A ist einteilig mit einem Verbindungsanschluss 30C und ist mit einem Leistungsanschluss 30D versehen. Alternativ sind der Verbindungsanschluss 30C und der Leistungsanschluss 30D in dem Mantel 30A vergraben.
  • Auf der Grundplatte 30B ist ein isolierendes Substrat 30J bereitgestellt, das durch ein Lötmittel 30F mit der Grundplatte 30B verbunden ist. Das isolierende Substrat 30J ist auf beiden Oberflächen mit Verdrahtungsmustern 30G versehen. Das isolierende Substrat 30J ist mit dem SiC-Halbleiterelement versehen, das mittels eines Lötmittels 30F damit verbunden ist.
  • Die elektronische Schaltung ist in dem Gehäuse des Halbleitermoduls aufgenommen. Eine Leiterplatte 2 der elektronischen Schaltung 100 und das Leistungshalbleiterelement 30I sind über den Verbindungsanschluss 30C und einen Draht 30H miteinander verbunden. Die Leiterplatte 2 der elektronischen Schaltung 100 ist mit einem Schnittstellenanschluss 30E versehen.
  • Das Leistungshalbleiterelement 30I und der Leistungsanschluss sind durch Drähte 30H über das Verdrahtungsmuster 30G miteinander verbunden.
  • Der Mantel 30A des Halbleitermoduls ist mit Silicongel 4A oder dergleichen gefüllt.
  • Die elektronische Schaltung 300 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält die elektronische Schaltung 100, die in dem Mantel 30A des Halbleitermoduls aufgenommen ist. Solange die elektronische Schaltung 100 mit dem Halbleitermodul elektrisch verbunden ist, ist die derzeit bevorzugte Ausführungsform nicht notwendig auf diese Konfiguration beschränkt.
  • Wirkungen
  • Die elektronische Schaltung 300 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält ferner das Halbleitermodul, das mit der Leiterplatte 2 elektrisch verbunden ist, und enthält das Leistungshalbleiterelement 30I.
  • Selbst wenn zwischen dem Chipkontaktfleck 11A und dem Außenelektrodenanschluss 11 links in 3 in dem elektronischen Bauelement 1 in der elektronischen Schaltung 100 eine Potentialdifferenz des Leistungshalbleiterelements 30I in dem Halbleitermodul erzeugt wird, kann die Isolationsstrecke L wegen des Isolierharzes 6, das den Zwischenraum 5 füllt, im Vergleich zu einem Fall, dass der Zwischenraum 5 nicht mit dem Isolierharz 6 gefüllt ist, verkürzt werden. Somit kann das elektronische Bauelement 1 verkleinert werden, sodass die elektronische Schaltung 100, die das elektronische Bauelement 1 enthält, verkleinert werden kann. Im Ergebnis kann die elektronische Schaltung 300, die die elektronische Schaltung 100 enthält, verkleinert werden. Wenn die elektronische Schaltung 100 in dem Mantel des Halbleitermoduls aufgenommen ist, kann das Halbleitermodul selbst verkleinert sein.
  • In der elektronischen Schaltung 300 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform ist das SiC-Halbleiterelement als das Leistungshalbleiterelement 30I bereitgestellt.
  • Im Allgemeinen wird das SiC-Halbleiterelement verwendet, in dem eine Hochspannung angelegt wird. Somit kann die Isolationsstrecke L in dem elektronischen Bauelement 1 weiter verkürzt wer den, wodurch die elektronische Schaltung 100 und die elektronische Schaltung 300 weiter verkleinert werden.
  • Vierte bevorzugte Ausführungsform
  • 4A ist eine Schnittansicht eines elektronischen Bauelements 400 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform. 4B ist eine Schnittansicht einer Leiterplatte 2, auf der das elektronische Bauelement 400 der derzeit bevorzugten Ausführungsform montiert ist.
  • Das elektronische Bauelement 400 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform ist eine flache Baugruppe wie etwa eine QFN oder eine SON und das elektronische Bauelement 400 ist mit Außenelektrodenanschlüssen 11 auf einer Oberfläche der Baugruppe versehen.
  • Es wird angenommen, dass es zwischen den Außenelektrodenanschlüssen 11 rechts und links in 4A eine Potentialdifferenz gibt. Zwischen den Außenelektrodenanschlüssen 11 rechts und links ist auf der Oberfläche der Baugruppe 1 des elektronischen Bauelements 400 wärmehärtendes Harz 4B aufgetragen. Das wärmehärtende Harz 4B ist ebenfalls auf den Oberflächen der Außenelektrodenanschlüsse 11 mit Ausnahme der durch Lötmittel 3 verbundenen Abschnitte aufgetragen.
  • Das so konfigurierte elektronische Bauelement 400 ist auf der Leiterplatte 2 montiert. Auf der Leiterplatte 2 sind Leiterplattenanschlussflächen 21 bereitgestellt. Die Außenelektrodenanschlüsse 11 und die Leiterplattenanschlussflächen 21 sind entsprechend durch Lötmittel 3 miteinander verbunden. Das wärmehärtende Harz 4B ist durch Wärmebehandlung zum Löten ausgehärtet, und ein Zwischenraum zwischen dem elektronischen Bauelement 400 und der Leiterplatte 2 ist mit dem wärmehärtenden Harz 4B gefüllt.
  • Auf diese Weise füllt das wärmehärtende Harz 4B den Zwischenraum zwischen den Außenelektrodenanschlüssen 11 rechts und links, wodurch die Isolation zwischen diesen Außenelektrodenanschlüssen 11 verbessert ist. Somit kann eine Isolationsstrecke L zwischen den Außenelektrodenanschlüssen 11 verkürzt werden, wodurch das elektronische Bauelement 400 verkleinert werden kann.
  • In der derzeit bevorzugten Ausführungsform kann das elektronische Bauelement 1 ähnlich der ersten bevorzugten Ausführungsform einen nach außen freiliegenden Chipkontaktfleck aufweisen. Falls es zwischen den Außenelektrodenanschlüssen 11 und dem Chipkontaktfleck eine Potentialdifferenz gibt, können durch Auftragen des wärmehärtenden Harzes 4B auf die Oberfläche der Baugruppe 1 des elektronischen Bauelements 400 zwischen den Außenelektrodenanschlüssen 11 und dem Chipkontaktfleck ähnliche Wirkungen wie oben beschrieben erzielt werden.
  • Wirkungen
  • In dem elektronischen Bauelement 400 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform ist die Baugruppe 1 auf der Oberfläche mit mehreren Außenelektrodenanschlüssen 11 versehen, deren Potentiale sich unterscheiden. Entlang der Oberfläche der Baugruppe 1 ist zwischen den Außenelektrodenanschlüssen 11 wärmehärtendes Harz 4B bereitgestellt.
  • Da auf die Oberfläche der Baugruppe 1 des elektronischen Bauelements 400 zwischen den Außenelektrodenanschlüssen 11, deren Potentiale sich unterscheiden, wärmehärtendes Harz 4B aufgetragen ist, füllt das wärmehärtende Harz 4B den Zwischenraum zwischen dem elektronischen Bauelement 400 und der Leiterplatte 2 und zwischen den Außenelektrodenanschlüssen 11, wenn das elektronische Bauelement 400 auf der Leiterplatte 2 montiert ist. Dies verbessert die Isolation zwischen den Außenelektrodenanschlüssen 11, deren Potentiale sich unterscheiden. Die Isolationsstrecke L zwischen den Außenelektrodenanschlüssen 11, deren Potentiale sich unterscheiden, kann verkürzt werden, wodurch das elektronische Bauelement 400 verkleinert werden kann. Diese Verkleinerung des elektronischen Bauelements 400 führt zur Verkleinerung der Leiterplatte 2, auf der das elektronische Bauelement 400 montiert ist.
  • Fünfte bevorzugte Ausführungsform
  • 5 ist eine Schnittansicht einer elektronischen Schaltung 500 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform. Die elektronische Schaltung 500 enthält ein elektronisches Bauelement 10, das mit Außenelektrodenanschlüssen 11 auf der oberen Oberfläche einer Baugruppe versehen ist, eine Leiterplatte 2, die mit der unteren Oberfläche der Baugruppe des elektronischen Bauelements 10 verklebt ist, und Drähte 8, die die Außenelektrodenanschlüsse 11 und die Leiterplatte 2 elektrisch verbinden. Die Leiterplatte 2 ist auf einer Oberfläche mit Drahtkontaktflecken 22 versehen.
  • Es wird angenommen, dass sich die Potentiale der Außenelektrodenanschlüsse 11 rechts und links in dem in 5 gezeigten elektronischen Bauelement 10 unterscheiden.
  • Im Folgenden ist ein Verfahren zur Herstellung der elektronischen Schaltung 500 beschrieben. Anfangs wird die Oberfläche des elektronischen Bauelements 10, die nicht mit den Außenelektrodenanschlüssen 11 versehen ist, d. h. die untere Oberfläche der Baugruppe, mit der Leiterplatte 2 verklebt, wobei ein Verklebungsabschnitt 9 dazwischenliegt. Das elektronische Bauelement 10 wird unter Verwendung eines gegen die durch das elektronische Bauelement 10 im Betrieb erzeugte Wärme haltbaren Klebstoffs verklebt.
  • Nachfolgend werden die ersten Enden der Drähte 8 entsprechend an die Außenelektrodenanschlüsse 11 gelötet und werden die zweiten Enden der Drähte 8 entsprechend an die Drahtkontaktflecken 22 gelötet, sodass die Außenelektrodenanschlüsse 11 des elektronischen Bauelements 10 mit der Leiterplatte 2 elektrisch verbunden werden. Die Drähte 8 können z. B. aus Kupfer hergestellt werden.
  • Alternativ können die Drähte 8 mittels Drahtkontaktieren verbunden werden. In diesem Fall werden die Drähte 8 aus Aluminium oder dergleichen hergestellt und durch Ultraschallschweißen verbunden.
  • Wie in 5 gezeigt ist, wird nachfolgend die Vorderseite der elektronischen Schaltung 500 mit Isolierharz 4 abgedichtet. Genauer dichtet das Isolierharz 4 das elektronische Bauelement 10, die Drähte 8, den Verklebungsabschnitt 9 zwischen dem elektronischen Bauelement 10 und der Leiterplatte 2 und die Verbindungsabschnitte zwischen den Drähten 8 und der Leiterplatte 2 (d. h. die Drahtkontaktflecken 22) ab. Während dieser Herstellungsschritte wird die elektronische Schaltung 500 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform erhalten.
  • In der elektronischen Schaltung 500 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform dichtet das Isolierharz 4 den Zwischenraum zwischen den Außenelektrodenanschlüssen 11, deren Potentiale sich voneinander unterscheiden, ab und verbessert dadurch die Isolation zwischen den Außenelektrodenanschlüssen 11. Somit kann die Isolationsstrecke L zwischen den Außenelektrodenanschlüssen 11 verkürzt werden.
  • Wirkungen
  • Die elektronische Schaltung 500 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform enthält das elektronische Bauelement 10, das auf der oberen Oberfläche der Baugruppe mit den mehreren Außenelektrodenanschlüssen 11 versehen ist, deren Potentiale sich unterscheiden, die Leiterplatte 2, die mit der unteren Oberfläche der Baugruppe des elektronischen Bauelements 10 verklebt ist, und die Drähte 8, die die Außenelektrodenanschlüsse 11 und die Leiterplatte 2 elektrisch verbinden. Das Isolierharz 4 dichtet das elektronische Bauelement 10, die Drähte 8, den Verklebungsabschnitt 9 zwischen dem elektronischen Bauelement 10 und der Leiterplatte 2 und die Verbindungsabschnitte zwischen den Drähten 8 und der Leiterplatte 2 (d. h. die Drahtkontaktflecken 22) ab.
  • Die Außenelektrodenanschlüsse 11 sind auf der oberen Oberfläche der Baugruppe des elektronischen Bauelements 10 bereitgestellt. Wenn das elektronische Bauelement 10 mit dem Isolierharz 4 abgedichtet ist, sind die auf der oberen Oberfläche der Baugruppe bereitgestellten Außenelektrodenanschlüsse 11 ebenfalls mit Harz abgedichtet. Im Ergebnis ist die Isolation zwischen den Außenelektrodenanschlüssen 11 verbessert. Im Vergleich zu der vorausgesetzten Technik (6A), in der der Zwischenraum zwischen den Außenelektrodenanschlüssen 11 nicht mit Isolierharz gefüllt ist, kann die Isolationsstrecke L verkürzt werden. Dadurch kann das elektronische Bauelement 10 verkleinert werden, wodurch ebenfalls die elektronische Schaltung 500 verkleinert werden kann, auf der das elektronische Bauelement 10 montiert ist. Darüber hinaus ermöglichen die auf der oberen Oberfläche der Baugruppe des elektronischen Bauelements 10 bereitgestellten Außenelektrodenanschlüsse 11 die Prüfung des äußeren Aussehens der Verbindungsabschnitte und verbessern dadurch die Ausbeute in den Produktionsschritten.
  • In der elektronischen Schaltung 500 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform sind die Drähte 8 aus Kupfer hergestellt und durch Löten verbunden. Das Löten führt zur Erhöhung der Festigkeit der Verbindungsabschnitte.
  • Alternativ sind die Drähte 8 in der elektronischen Schaltung 500 in Übereinstimmung mit der derzeit bevorzugten Ausführungsform aus Aluminium hergestellt und durch Ultraschallschweißen verbunden. Die Drähte 8 können selbst dann durch Drahtkontaktieren verbunden werden, wenn das elektronische Bauelement 10 klein ist und die Außenelektrodenanschlüsse 11 kleine Verbindungsflächen aufweisen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000-244077 [0003]

Claims (10)

  1. Elektronische Schaltung (100, 200, 300), gekennzeichnet durch: eine Leiterplatte (2); und ein elektronisches Bauelement (1), das auf die Leiterplatte (2) gelötet ist; wobei das elektronische Bauelement (1) eine flache Baugruppe ist, die einen nach außen freiliegenden Chipkontaktfleck (11A) und einen Außenelektrodenanschluss (11) enthält, wobei zwischen der Leiterplatte (2) und dem elektronischen Bauelement (1) ein Zwischenraum (5) gebildet ist, wobei die Leiterplatte (2) in der Draufsicht zwischen dem Chipkontaktfleck (11A) und dem Außenelektrodenanschluss (11) mit einem Loch (7) versehen ist, der Zwischenraum (5) zwischen dem Kontaktfleck (11A) und dem Außenelektrodenanschluss (11) wenigstens teilweise mit Isolierharz (6) gefüllt ist; und das Isolierharz (6) durch das Loch (7) eingespritzt worden ist.
  2. Elektronische Schaltung (200) nach Anspruch 1, gekennzeichnet durch ein Gehäuse (40), das die Leiterplatte (2) und das elektronische Bauelement (1) aufnimmt; wobei das Isolierharz (6) das Gehäuse (40) füllt.
  3. Elektronische Schaltung (100, 200, 300) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das elektronische Bauelement (1) ein Halbleiterelement mit breiter Bandlücke enthält.
  4. Elektronische Schaltung (300) nach Anspruch 1, gekennzeichnet durch ein Halbleitermodul, das mit der Leiterplatte (2) elektrisch verbunden ist; wobei das Halbleitermodul ein Leistungshalbleiterelement (30I) enthält.
  5. Elektronische Schaltung (300) nach Anspruch 4, dadurch gekennzeichnet, dass das Leistungshalbleiterelement (30I) ein SiC-Halbleiterelement enthält.
  6. Verfahren zur Herstellung einer elektronischen Schaltung (100, 200, 300), wobei die elektronische Schaltung gekennzeichnet ist durch: eine Leiterplatte (2); und ein elektronisches Bauelement (1), das auf die Leiterplatte (2) gelötet ist; wobei das elektronische Bauelement (1) eine flache Baugruppe ist, die einen nach außen freiliegenden Chipkontaktfleck (11A) und einen Außenelektrodenanschluss (11) enthält, zwischen der Leiterplatte (2) und dem elektronischen Bauelement (1) ein Zwischenraum (5) gebildet ist, die Leiterplatte (2) in der Draufsicht zwischen dem Chipkontaktfleck (11A) und dem Außenelektrodenanschluss (11) mit einem Loch (7) versehen ist, der Zwischenraum (5) zwischen dem Chipkontaktfleck (11A) und dem Außenelektrodenanschluss (11) wenigstens teilweise mit Isolierharz (5) gefüllt ist, und das Isolierharz (6) durch das Loch (7) eingespritzt worden ist; wobei das Verfahren die folgenden Schritte umfasst: (a) Löten des elektronischen Bauelements (1) auf die mit dem Loch (7) versehene Leiterplatte (2); und (b) nachfolgendes Einspritzen des Isolierharzes (6) durch das Loch (7).
  7. Elektronisches Bauelement (400), gekennzeichnet durch mehrere Außenelektrodenanschlüsse (11), deren Potentiale sich voneinander unterscheiden, wobei die Außenelektrodenanschlüsse (11) auf einer Oberfläche einer Baugruppe (1) des elektronischen Bauelements (400) bereitgestellt sind; wobei entlang der Oberfläche der Baugruppe (1) zwischen den Außenelektrodenanschlüssen (11) wärmehärtendes Harz (4B) bereitgestellt ist.
  8. Elektronische Schaltung (500), gekennzeichnet durch ein elektronisches Bauelement (10), das mehrere Außenelektrodenanschlüsse (11) enthält, deren Potentiale sich voneinander unterscheiden, wobei die Außenelektrodenanschlüsse (11) auf einer oberen Oberfläche einer Baugruppe bereitgestellt sind; eine Leiterplatte (2), die mit einer unteren Oberfläche der Baugruppe des elektronischen Bauelements (10) verklebt ist; und Drähte (8), die die Außenelektrodenanschlüsse (11) und die Leiterplatte (2) elektrisch verbinden; wobei das elektronische Bauelement (10), die Drähte (8), ein Verklebungsabschnitt (9) zwischen dem elektronischen Bauelement (10) und der Leiterplatte (2) und Verbindungsabschnitte zwischen den Drähten (8) und der Leiterplatte (2) mit Isolierharz (4) abgedichtet sind.
  9. Elektronische Schaltung (500) nach Anspruch 8, dadurch gekennzeichnet, dass die Drähte (8) aus Kupfer hergestellt und durch Löten verbunden sind.
  10. Elektronische Schaltung (500) nach Anspruch 8, dadurch gekennzeichnet, dass die Drähte (8) aus Aluminium hergestellt und durch Ultraschallschweißen verbunden sind.
DE102013214730.9A 2012-11-19 2013-07-29 Elektronische Schaltung und Herstellungsverfahren dafür Active DE102013214730B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012252857A JP2014103183A (ja) 2012-11-19 2012-11-19 電子回路、その製造方法、および電子部品
JP2012-252857 2012-11-19

Publications (2)

Publication Number Publication Date
DE102013214730A1 true DE102013214730A1 (de) 2014-05-22
DE102013214730B4 DE102013214730B4 (de) 2019-10-02

Family

ID=50625761

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013214730.9A Active DE102013214730B4 (de) 2012-11-19 2013-07-29 Elektronische Schaltung und Herstellungsverfahren dafür

Country Status (4)

Country Link
US (2) US9252087B2 (de)
JP (1) JP2014103183A (de)
CN (1) CN103826386A (de)
DE (1) DE102013214730B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
CN106910519B (zh) * 2015-12-31 2022-12-16 中山市江波龙电子有限公司 一种固态硬盘存储模块及固态硬盘
KR20180024099A (ko) 2016-08-26 2018-03-08 삼성디스플레이 주식회사 접합 조립체 및 이를 포함하는 표시 장치
KR20230023834A (ko) * 2020-12-09 2023-02-20 주식회사 솔루엠 에어포켓 방지 기판, 에어포켓 방지 기판 모듈, 이를 포함하는 전기기기 및 이를 포함하는 전기기기의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244077A (ja) 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 樹脂成形基板と電子部品組み込み樹脂成形基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
JPS63169096A (ja) 1987-01-07 1988-07-13 富士通株式会社 表面実装部品の実装構造
JPH05198931A (ja) 1992-01-20 1993-08-06 Fujitsu Ltd ワイヤボンディング方法
JPH1056099A (ja) 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
JPH11102797A (ja) 1997-09-26 1999-04-13 Sigma Corp ストロボ装置及びコンデンサの実装方法
US6306792B1 (en) * 1997-12-03 2001-10-23 Sumitomo Bakelite Company Limited Evaluating moisture resistance reliability of phosphonium borate catalyst
JP2000031343A (ja) 1998-07-09 2000-01-28 Texas Instr Japan Ltd 半導体装置
JP2000294715A (ja) 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置及び半導体装置の製造方法
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP3869693B2 (ja) 2001-09-05 2007-01-17 日立電線株式会社 半導体装置の製造方法
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
MY156468A (en) * 2005-12-20 2016-02-26 Semiconductor Components Ind Semiconductor package structure and method of manufacture
DE102006048068A1 (de) * 2006-10-11 2008-04-17 Atmel Germany Gmbh Fluidsensor
US20080157398A1 (en) 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Semiconductor device package having pseudo chips
US20090091039A1 (en) * 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of manufacturing the same, and semiconductor substrate
JP5163134B2 (ja) 2008-01-08 2013-03-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009290011A (ja) * 2008-05-29 2009-12-10 Kyocera Corp 電子部品実装基板及びその製造方法
US8039942B2 (en) * 2008-06-17 2011-10-18 Stats Chippac Ltd. Ball grid array package stacking system
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
JP5146382B2 (ja) * 2009-03-25 2013-02-20 株式会社デンソー 電子装置の製造方法
JP5579996B2 (ja) 2009-04-09 2014-08-27 パナソニック株式会社 はんだ接合方法
JP5702937B2 (ja) 2010-03-12 2015-04-15 株式会社日立製作所 半導体装置
US8273607B2 (en) * 2010-06-18 2012-09-25 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and underfill and method of manufacture thereof
US8389334B2 (en) * 2010-08-17 2013-03-05 National Semiconductor Corporation Foil-based method for packaging intergrated circuits
JP2012074463A (ja) 2010-09-28 2012-04-12 Sharp Corp パワーデバイス
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
JP2012169440A (ja) 2011-02-14 2012-09-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP5162037B2 (ja) 2012-03-06 2013-03-13 株式会社東芝 電子機器の製造方法および電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000244077A (ja) 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 樹脂成形基板と電子部品組み込み樹脂成形基板

Also Published As

Publication number Publication date
US10453780B2 (en) 2019-10-22
US20140138706A1 (en) 2014-05-22
DE102013214730B4 (de) 2019-10-02
US9252087B2 (en) 2016-02-02
CN103826386A (zh) 2014-05-28
JP2014103183A (ja) 2014-06-05
US20160049358A1 (en) 2016-02-18

Similar Documents

Publication Publication Date Title
DE102014212376B4 (de) Halbleitervorrichtung
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10121970A1 (de) Leistungshalbleitermodul in Druckkontaktierung
DE102007006706A1 (de) Schaltungsanordnung mit Verbindungseinrichtung sowie Herstellungsverfahren hierzu
DE2345149A1 (de) Elektronisches hybrid-bauteil mit halbleiter-chips
DE4430798A1 (de) Stanzgitter zur Verbindung von elektrischen Bauelementen
DE10236689A1 (de) Halbleitervorrichtung
EP1855319A2 (de) Leistungshalbleitermodul
EP1594165A2 (de) Verfahren zur elektrischen Isolation eines Substrats für ein Leistungsmodul
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE112016005794T5 (de) Schaltungsanordnung und elektrischer Anschlusskasten
DE102013214730A1 (de) Elektronische Schaltung, Herstellungsverfahren dafür und elektronisches Bauelement
DE102007032775A1 (de) Leistungsverstärker
DE102008012256A1 (de) Elektronik-Komponenten-Montageplatte
DE1915501A1 (de) Verfahren zur Montage von Halbleiterbauelementen
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104013A1 (de) Leistungshalbleiterbauteil
DE102012103191A1 (de) Verfahren um Lötbauteile bondbar zu machen
DE102016101757A1 (de) Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte
WO1998000865A1 (de) Modul für ein elektrisches gerät
DE10121969C1 (de) Schaltungsanordnung in Druckkontaktierung und Verfahren zu seiner Herstellung
DE112011103520T5 (de) Bonden und elektrisches Koppeln von Komponenten
DE102015112452B4 (de) Leistungshalbleiterbaugruppe und Verfahren zu ihrer Herstellung
DE102011005933A1 (de) Verfahren zum Herstellen eines von einer Moldmasse umgebenen Schaltungsträgers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final