DE102006056363B4 - Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten - Google Patents

Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten Download PDF

Info

Publication number
DE102006056363B4
DE102006056363B4 DE102006056363A DE102006056363A DE102006056363B4 DE 102006056363 B4 DE102006056363 B4 DE 102006056363B4 DE 102006056363 A DE102006056363 A DE 102006056363A DE 102006056363 A DE102006056363 A DE 102006056363A DE 102006056363 B4 DE102006056363 B4 DE 102006056363B4
Authority
DE
Germany
Prior art keywords
substrate
semiconductor
module according
outer conductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006056363A
Other languages
English (en)
Other versions
DE102006056363A1 (de
Inventor
Michael Bauer
Angela Kessler
Wolfgang Schober
Alfred Haimerl
Joachim Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102006056363A priority Critical patent/DE102006056363B4/de
Priority to US11/612,758 priority patent/US8017438B2/en
Publication of DE102006056363A1 publication Critical patent/DE102006056363A1/de
Application granted granted Critical
Publication of DE102006056363B4 publication Critical patent/DE102006056363B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

Halbleitermodul, umfassend:
ein Modulgehäuse (13);
ein erstes Substrat (2);
ein erstes Halbleiterbauelement (4), das auf dem ersten Substrat (2) aufgebracht ist;
mindestens einen aus dem Modulgehäuse (13) herausführenden ersten Außenleiter (10), der mit dem ersten Substrat (2) verbunden ist;
ein zweites Substrat (3);
ein zweites Halbleiterbauelement (6, 7), das auf dem zweiten Substrat (3) aufgebracht ist; und
mindestens einen aus dem Modulgehäuse (13) herausführenden zweiten Außenleiter (11), wobei das zweite Substrat (3) über Presspassungen an dem zweiten Außenleiter (11) befestigt ist.

Description

  • Die Erfindung betrifft ein Halbleitermodul, insbesondere Leistungsmodul, mit mindestens zwei Substraten.
  • In Halbleitermodulen werden für die Montage von Leistungsbauelementen spezielle Substrate, z. B. Keramiksubstrate, eingesetzt, die den besonderen mechanischen, elektrischen und thermischen Anforderungen der Leistungselektronik genügen. Zur Herstellung „intelligenter” Leistungsmodule werden den Leistungsbauelementen zunehmend Elektronikschaltungen mit niedrigem Leistungsbedarf, wie z. B. Logikschaltungen, hinzugefügt. Für die Integration solcher Elektronik mit niedriger Leistungsaufnahme in das Leistungsmodul kann ein separates Substrat verwendet werden, das kostengünstiger als das für die Leistungselektronik erforderliche Substrat ist. Bei der Verwendung von zwei Substraten ergeben sich jedoch Fragestellungen in Hinblick auf die Anordnung der Substrate, ihren Platzbedarf sowie ihre elektrische und mechanische Kontaktierung im Modul.
  • Die Druckschrift DE 102 14 953 A1 beschreibt ein Leistungsmodul mit zwei mit Chips bestückten Substraten und ein Verfahren zu seiner Herstellung. Die Substrate sind parallel übereinander ausgerichtet, wobei ihre Bestückungsseiten zueinander angeordnet sind und mit Hilfe scharnierartig gebogener Bonddrähte in einem definierten Abstand zueinander gehalten werden.
  • Die Druckschrift US 5 332 921 A beschreibt eine Halbleitervorrichtung mit einem U-förmig gebogenen Hauptsubstrat, auf dessen Innenseiten zwei isolierende Substrate angeordnet sind, auf denen sich Halbleiterbauelemente befinden. Der verbleibende Raum innerhalb des U-förmigen Hauptsubstrats ist mit einer Harzmasse versiegelt.
  • Die Druckschrift US 2005/0 205 970 A1 beschreibt ein Package bzw. ein gepacktes Schaltungsmodul mit mehreren gestapelten Substraten, die jeweils mit Bauelementen versehen sind, wobei die Bauelemente oder die Substrate an einen Leadframe bzw. einen Trägerstreifen angeschlossen sind.
  • Nach einem ersten Aspekt umfasst ein Halbleitermodul ein Modulgehäuse, ein erstes Substrat, ein erstes Halbleiterbauelement, das auf dem ersten Substrat aufgebracht ist und mindestens einen aus dem Modulgehäuse herausführenden ersten Außenleiter, der mit dem ersten Substrat verbunden ist. Ferner umfasst das Halbleitermodul ein zweites Substrat, ein zweites Halbleiterbauelement, das auf dem zweiten Substrat aufgebracht ist und mindestens einen aus dem Modulgehäuse herausführenden zweiten Außenleiter, wobei das zweite Substrat über Presspassungen an dem zweiten Außenleiter befestigt ist.
  • Nach einem zweiten Aspekt umfasst ein Leistungsmodul ein Modulgehäuse, ein erstes Substrat, das mit einem Leistungs-Halbleiter bestückt ist und erste aus dem Modulgehäuse ragende Außenleiter, die am ersten Substrat angebracht sind und zum Zuführen von Laststrom für den Leistungs-Halbleiter vorgesehen sind. Ferner umfasst das Leistungsmodul ein zweites Substrat, das mit einer Signalverarbeitungsschaltung bestückt ist und zweite aus dem Modulgehäuse ragende Außenleiter. Das zweite Substrat ist an den zweiten Außenleitern über Presspassungen befestigt.
  • Die Erfindung wird nachfolgend in beispielhafter Weise unter Bezugnahme auf die Zeichnungen näher erläutert. In diesen zeigt:
  • 1 eine schematische Schnittdarstellung eines ersten Ausführungsbeispiels eines Leistungsmoduls mit zwei Substraten; und
  • 2 eine schematische Schnittdarstellung eines zweiten Ausführungsbeispiels eines Leistungsmoduls mit zwei Substraten.
  • Im Folgenden werden Leistungsmodule beschrieben, die zusätzlich mit einer Signalverarbeitungsschaltung bestückt sind. Die Signalverarbeitungsschaltung kann zur Verarbeitung von Signalen dienen, die die Funktion des Leistungs-Halbleiters steuern oder überwachen. Beispielsweise kann die Signalverarbeitungsschaltung eine Sensorschaltung oder eine Steuerschaltung bzw. Treiberschaltung sein. Sie kann analoge und/oder digitale Schaltungsabschnitte umfassen und beispielsweise als Logikschaltung oder Verstärkerschaltung ausgeführt sein. Je nach Anwendungsfall kann die Schaltung integrierte Schaltungen (d. h. Halbleiter-Chips) aber auch passive Bauelemente und/oder Hybrid-Bauelemente enthalten.
  • Die 1 zeigt ein Leistungsmodul 1, welches ein erstes Substrat 2 und ein zweites Substrat 3 enthält. Auf dem ersten Substrat 2 ist ein Leistungs-Halbleiter 4, beispielsweise eine IGBT-Diode (Insulated Gate Bipolar Transistor), ange bracht. Das zweite Substrat 3 trägt eine Signalverarbeitungsschaltung, die beispielsweise einen integrierten Schaltkreis 6 und ein passives Bauelement 7 umfassen kann. Der integrierte Schaltkreis kann eine Signalverarbeitung jeglicher Art (z. B. Signalerzeugung, Signalauswertung) vornehmen. Bei dem passiven Bauelement 7 kann es sich beispielsweise um einen Widerstand R, eine Kapazität C oder eine Induktivität L handeln. Die auf dem zweiten Substrat 3 implementierte Signalverarbeitungsschaltung weist einen geringeren Leistungsbedarf als der Leistungs-Halbleiter 4 auf.
  • Zur Realisierung des ersten Substrats 2 sind beispielsweise DCB (Direct Copper Bonding) Keramiksubstrate geeignet. Diese können beispielsweise aus einer Aluminiumoxid-Keramik bestehen, auf welche eine fototechnisch strukturierbare Kupferschicht 8 aufgebracht ist. Die Kupferschicht 8 dient sowohl zur elektrischen Kontaktierung des Leistungs-Halbleiters 4 als auch zur Ableitung der in dem Leistungs-Halbleiter 4 erzeugten Wärme. Der Leistungs-Halbleiter 4 kann sowohl über zwei Bodenkontakte als auch über einen Bodenkontakt und einen Oberseitenkontakt mit Laststrom versorgt werden. Eine metallische Bodenplatte 5 kann vorgesehen sein und dient der Wärmeableitung.
  • Bei dem zweiten Substrat 3 kann es sich um ein herkömmliches organisches Substrat, beispielsweise um ein glasfaserverstärktes Kunststoffsubstrat, handeln. Da bezüglich der Signalverarbeitungsschaltung typischerweise wesentlich geringere Anforderungen in Bezug auf die Wärmeableitung und den Querschnitt der Leitungswege bestehen, können übliche kostengünstige Platinen als zweites Substrat 3 eingesetzt werden.
  • Ein oder mehrere elektrisch leitende Verbindungsdrähte 9 realisieren eine direkte elektrische Verbindung zwischen dem Leistungs-Halbleiter 4 oder mit dem Leistungs-Halbleiter 4 in elektrischer Verbindung stehenden Leitungswegen 8 auf dem ersten Substrat 2 und Leitungswegen auf dem zweiten Substrat 3.
  • Die Verbindungsdrähte 9 können beispielsweise aus Aluminium bestehen. Zweckmäßigerweise sind sie biegesteif, d. h. in der Lage, das bestückte zweite Substrat 3 in einer beliebigen Biegestellung ohne weitere Unterstützung zu halten. Beispielsweise kann über den oder die Verbindungsdrähte 9 ein Steuersignal für den Leistungs-Halbleiter 4 von der Signalverarbeitungsschaltung 6, 7 zum Leistungs-Halbleiter 4 übertragen werden.
  • Sowohl am ersten Substrat 2 als auch am zweiten Substrat 3 sind Außenflachleiter 10, 11 angebracht, die die Leiterwege auf den jeweiligen Substraten 2, 3 elektrisch kontaktieren. Die Außenflachleiter 10, 11 können Kontaktbeine des Moduls 1 darstellen. Sie sind beispielsweise Bestandteile eines Leadframes (Stanzträger), welches zur Außenkontaktierung des Moduls 1 verwendet wird.
  • Durch die strukturierte Kupferschicht 8 realisierte Leitungswege auf dem ersten Substrat 2 werden von ersten Außenflachleitern 10 kontaktiert. In der Schnittdarstellung ist nur einer dieser ersten Außenflachleiter 10 erkennbar. Der erste Außenflachleiter 10 weist einen modulseitigen Endabschnitt 10a auf, an welchem er z. B. über ein Ultraschall-Schweißverfahren, ein Laserschweißverfahren oder eine Lötung mit der Kupferschicht 8 auf dem ersten Substrat 2 elektrisch und mechanisch sicher verbunden ist. Im weiteren Verlauf kann der erste Außenflachleiter 10 einen stufenförmigen Verlauf in Form von zwei gegenläufigen 90° Umbiegungen aufweisen, siehe 1.
  • Der zweite Außenflachleiter 11 liegt in dem in der 1 gezeigten Beispiel in derselben Ebene wie der erste Außenflachleiter 10. Da der zweite Außenflachleiter 11 in der Schnittdarstellung hinter dem ersten Außenflachleiter 10 liegt, ist in der 1 lediglich sein freier Endabschnitt 11a unverdeckt erkennbar. Wiederum sind eine Mehrzahl (z. B. mehr als 10) zweite Außenflachleiter 11 vorhanden, die über- die senk recht zur Papierebene verlaufende Modulbreite verteilt angeordnet sind. Der Endabschnitt 11a des zweiten Außenflachleiters 11 ist über eine Befestigung 12 an dem zweiten Substrat 3 fixiert. Die Befestigung 12 bewirkt sowohl eine mechanisch stabile Halterung des zweiten Substrats 3 an der den Verbindungsdrähten 9 gegenüberliegenden Substratseite als auch eine elektrische Kontaktierung von Leitungswegen auf dem zweiten Substrat 3 mit den zweiten Außenflachleitern 11.
  • Vorzugsweise wird als Befestigung 12 eine selektive Befestigung verwendet, die beispielsweise aus der „Second-Level Assembly”-Technologie übernommen werden kann. Eine selektive Befestigung bedeutet, dass der Befestigungsvorgang nicht im Zusammenhang mit der Bestückung des zweiten Substrats 3 mit Bauelementen 6, 7 (üblicherweise „Reflow-Lötung”) erfolgt, sondern separat in der in 1 dargestellten Lage und Anordnung der Modulkomponenten durchgeführt werden kann.
  • Ein erstes Ausführungsbeispiel für die Befestigung 12 ist eine Selektivlötung. Diese kann dadurch erreicht werden, dass eine Induktionsschleife lokal im Bereich der Befestigungen 12 über dem zweiten Substrat 3 angeordnet wird. Durch die Induktionsschleife werden vorgefertigte Lotdepots, die zuvor auf geeignet angeordneten Anschlussflächen des zweiten Substrats 3 aufgebracht wurden, aufgeschmolzen und bilden ein mechanisch stabile und elektrisch sichere Lötverbindung zwischen den Endabschnitten 11a der zweiten Außenflachleiter 11 und dem zweiten Substrat 3.
  • Ein zweites Ausführungsbeispiel für die Realisierung der Befestigung 12 besteht darin, eine Presssitzverbindung bzw. Presspassungsverbindung zwischen dem zweiten Außenflachleiter 11 und dem zweiten Substrat 3 herzustellen. Zu diesem Zweck weist das zweite Substrat 3 an geeigneten Stellen metallisierte Durchkontaktierungen auf. In diese metallisierten Durchkontaktierungen wird entweder ein inkompressibler Stift oder ein Stift mit flexiblen Einpresszonen eingedrückt. Die Vorgehensweise ist als „Press-Fit”-Technologie im Bereich des „Second-Level-Assembly” bekannt. Durch diese „Press-Fit”-Technologie wird ein mechanisch stabiler und elektrisch zuverlässiger Kontakt zwischen dem zweiten Außenflachleiter 11 und Leiterwegen des zweiten Substrats 3 erzielt.
  • Erfolgt die Befestigung des zweiten Substrats 3 an den zweiten Außenflachleitern 11 durch (selektive) Presssitzverbindungen, können die Befestigungspunkte an beliebigem Ort über dem zweiten Substrat 3 verteilt angeordnet werden. Bei einer selektiven Induktionstötung werden die Befestigungspunkte vorzugsweise in linearer Anordnung gewählt, da das vorzugsweise gleichzeitige Aufschmelzen sämtlicher Lotdepots für die Ankontaktierung der zweiten Außenflachleiter 11 bei beliebigen Kontaktierungsorten und bereits bestücktem zweiten Substrat 3 in der Praxis schwierig oder unmöglich ist.
  • Das erste Substrat 2 mit dem Leistungs-Halbleiter 4 sowie das zweite Substrat 3 mit der Signalverarbeitungsschaltung 6, 7 und die Verbindungsdrähte 9 sind in einem Vergussmassegehäuse 13 eingebettet. Die ersten und zweiten Außenflachleiter 10, 11 können das Vergussmassegehäuse 13 in einer Ebene liegend verlassen.
  • Durch die Ankontaktierung sowohl des ersten Substrats 2 als auch des zweiten Substrats 3 an Kontaktbeine bzw. Kontaktpins (erste und zweite Außenflachleiter 10, 11) des Moduls 1 wird eine direkte Stromführung von den Kontaktbeinen (Leadframe) sowohl zum ersten Substrat 2 als auch zum zweiten Substrat 3 erreicht. Weder ist es erforderlich, Laststromleitungen auf dem zweiten Substrat 3 zur Leitung von Laststrom für den Leistungs-Halbleiter 4 über die Verbindungsdrähte 9 vorzusehen, noch ist es erforderlich, Signalleitungen auf dem ersten Substrat 2 vorzusehen, über welche die Signalverarbeitungsschaltung 6, 7 auf dem zweiten Substrat 3 z. B. über die Verbindungsdrähte 9 an die Kontaktbeine (Außenflachleiter) angebunden wird. Die Vermeidung einer Laststromführung über das zweite Substrat 3 erhöht das Platzangebot auf dem zweiten Substrat 3, da kein Platz für Laststromleitungen freigehalten werden muss. Ferner können feinere Strukturen der Leiterwege durch dünneres Kupfer erzeugt werden. Infolgedessen kann das zweite Substrat 3 im Vergleich zu einer Situation, in welcher Laststrom über das zweite Substrat 3 geführt wird, dimensionskleiner und kostengünstiger hergestellt werden.
  • Die durch die Direktanbindung des zweiten Substrats 3 an die Außenflachleiter 11 ermöglichte Vermeidung von über das erste Substrat 2 hinweglaufenden Signalisierungsleitungen macht eine kostengünstigere Ausführung des ersten Substrats 2 möglich. Ein weiterer Vorteil der Direktanbindung des zweiten Substrats 3 an die Außenflachleiter 11 (Leadframe) über die Befestigungen 12 besteht darin, dass Signallaufzeitprobleme vermieden werden können, die bei über das erste Substrat 2 hinweglaufenden Signalisierungsleitungen beispielsweise bei Hochfrequenzanwendungen infolge langer Signalleitungswege auftreten können.
  • 2 zeigt ein weiteres Ausführungsbeispiel eines Leistungsmoduls 1', bei welchem die ersten und zweiten Außenflachleiter 10, 11 in zwei Ebenen unter vertikalem Abstand zueinander aus dem Vergussmassegehäuse 13 austreten. In diesem Fall kann gemäß 1 die Doppelumbiegung des ersten Außenflachleiters 10 entfallen. Der Leistungs-Halbleiter 4 ist in dem in 2 gezeigten Beispiel zur Laststromaufnahme über Bodenkontakte mit der strukturierten Kupferschicht 8 verbunden, es ist jedoch auch möglich, einen mit Boden- und Oberseitenkontakten ausgerüsteten Leistungs-Halbleiter 4 mit vertikalem Laststromfluss einzusetzen. Insbesondere für größere Leistungen werden Leistungs-Halbleiter 4 mit vertikalem Stromfluss eingesetzt. Identische oder funktionsähnliche Teile sind in den 1 und 2 mit denselben Bezugszeichen gekennzeichnet.
  • Wie aus 2 ferner ersichtlich, können auch die Verbindungsdrähte 9 entfallen. Eine externe elektrische Verbindung zwischen dem ersten Substrat 2 und dem zweiten Substrat 3 kann durch eine äußere Beschaltung (nicht dargestellt) realisiert sein. Es ist auch möglich, dass weder eine interne noch eine externe elektrische Verbindung zwischen dem ersten Substrat 2 und dem zweiten Substrat 3 vorhanden ist, beispielsweise wenn es sich bei der Signalverarbeitungsschaltung 6, 7 um einen Sensor, z. B. Temperatursensor, handelt.
  • Im Folgenden werden in beispielhafter Weise Verfahren zur Herstellung des Leistungsmoduls 1 beschrieben.
  • Zunächst wird das Leadframe mit den ersten Außenflachleitern 10 an das erste Substrat 2 angebracht. Wie bereits beschrieben, kann dies z. B. mittels eines Ultraschall-Schweißverfahrens erfolgen.
  • Anschließend wird das erste Substrat 2 mit dem Leistungs-Halbleiter 4 bestückt. Die Bestückung erfolgt vorzugsweise nach dem Anbringen der ersten Außenflachleiter 10 an das erste Substrat 2, da der Anbringungsschritt den Leistungs-Halbleiter 4 gegebenenfalls gefährden kann. Grundsätzlich ist es jedoch auch möglich, das erste Substrat 2 vor der Kontaktierung durch die ersten Außenflachleiter 10 zu bestücken.
  • Anschließend wird das bereits bestückte zweite Substrat 3 neben das erste Substrat 2 gelegt. Bezogen auf die 1 würde sich das zweite Substrat 3 zu diesem Zeitpunkt rechts neben dem in der 1 dargestellten ersten Substrat 2 befinden. Bei dieser Anordnung werden bei dem Ausführungsbeispiel gemäß 1 die Verbindungsdrähte 9, z. B. in Form von Aluminium-Wirebond-Verbindungen, hergestellt.
  • Anschließend wird das zweite Substrat 3 bei dem Ausführungsbeispiel gemäß 1 durch eine Klappbewegung in die aus der 1 ersichtlichen Lage über dem ersten Substrat 2 ge bracht. Dabei können die Verbindungsdrähte 9 bei ausreichender mechanischer Tragfähigkeit und Biegesteifigkeit als Schwenklager wirken. Das bestückte zweite Substrat 3 kann bei Auflage auf den freien Endabschnitten 11a der zweiten Außenflachleiter 11 an der von den Verbindungsdrähten 9 gestützten Seite allein von den Verbindungsdrähten 9 getragen werden.
  • Sofern keine Verbindungsdrähte 9 vorgesehen sind, siehe 2, kann das zweite Substrat über eine geeignete Handhabungsvorrichtung in die in 2 dargestellte Position gebracht und dort festgehalten werden.
  • Das zweite Substrat 3 liegt nun mit einem Randabschnitt auf den Endabschnitten 11a der zweiten Außenflachleiter 11 auf. Dort wird das zweite Substrat 3 gegenüber dem Leadframe lagejustiert, an die Endabschnitte 11a angedrückt und z. B. mittels einer der bereits beschriebenen Technologien (Selektivlötung, Press-Fit-Technologie) an dem Leadframe (d. h. den Außenflachleitern 11) befestigt.
  • Die Außenflachleiter 11 sowie die Befestigungen 12 können mechanisch so ausgeführt sein, dass sie das bestückte zweite Substrat 3 allein tragen können. Sofern Verbindungsdrähte 9 vorhanden sind, müssen diese also weder biegesteif sein noch eine Stützfunktion erfüllen.
  • Nach Fertigstellung der Selektivbefestigungen 12 wird der Vergussschritt zur Herstellung des Gussmassegehäuses 13 („mold compound”) ausgeführt. Hierfür wird die in der beschriebenen Weise vorgefertigte Baugruppe in eine Kavität eines Spitzgießwerkzeugs eingesetzt und Gussmasse, z. B. Kunststoff, unter Druck (z. B. 80 bar) in die Kavität eingespritzt. Dabei wird die Baugruppe bis gegebenenfalls auf die Bodenplatte 5, die zur Wärmeableitung dient, allseitig mit Gussmasse ummantelt. Die erforderliche Lagestabilität des zweiten Substrats 3 während des Vergussvorgangs wird durch die Befestigungen 12 und gegebenenfalls durch die vorhandene Abstüt zung des zweiten Substrats 3 durch die Verbindungsdrähte 9 gewährleistet. Mit anderen Worten ermöglichen die Befestigungen 12 zwischen dem Leadframe und dem zweiten Substrat 3 ein beschädigungsfreies Vergießen und erhöhen somit die Ausbeute im Produktionsprozess.
  • Anstelle der Herstellung des Gussmassegehäuses 13 in einem Spritzgießwerkzeug kann die in der beschriebenen Weise vorgefertigte Baugruppe auch in ein Hohlraumgehäuse eingesetzt und das Hohlraumgehäuse durch Füllen mit einem Kunststoff, z. B. Silikonmasse, vergossen werden.

Claims (25)

  1. Halbleitermodul, umfassend: ein Modulgehäuse (13); ein erstes Substrat (2); ein erstes Halbleiterbauelement (4), das auf dem ersten Substrat (2) aufgebracht ist; mindestens einen aus dem Modulgehäuse (13) herausführenden ersten Außenleiter (10), der mit dem ersten Substrat (2) verbunden ist; ein zweites Substrat (3); ein zweites Halbleiterbauelement (6, 7), das auf dem zweiten Substrat (3) aufgebracht ist; und mindestens einen aus dem Modulgehäuse (13) herausführenden zweiten Außenleiter (11), wobei das zweite Substrat (3) über Presspassungen an dem zweiten Außenleiter (11) befestigt ist.
  2. Halbleitermodul nach Anspruch 1, wobei das erste Halbleiterbauelement (4) ein Leistungs-Halbleiter ist.
  3. Halbleitermodul nach Anspruch 1 oder 2, wobei das zweite Halbleiterbauelement (6, 7) mit dem zweiten Außenleiter (11) elektrisch verbunden ist.
  4. Halbleitermodul nach Anspruch 1 bis 3, wobei die Substrate (2, 3) übereinander angeordnet sind.
  5. Halbleitermodul nach Anspruch 1 bis 4, wobei der erste Außenleiter (10) und der zweite Außenleiter (11) Kontaktbeine des Halbleitermoduls (1, 1') sind.
  6. Halbleitermodul nach Anspruch 1 bis 5, wobei das erste Substrat (2) über Schweißverbindungen an dem ersten Außenleiter (10) angebracht ist.
  7. Halbleitermodul nach Anspruch 1 bis 6, umfassend: mindestens einen Leitungsdraht (9), der elektrisch mit dem Halbleiterbauelement (4) verbunden ist und sich zum zweiten Substrat (3) erstreckt.
  8. Halbleitermodul nach Anspruch 7, wobei der Leitungsdraht (9) gegenüber einer Belastung durch das zweite Substrat (3) biegesteif ist.
  9. Halbleitermodul nach Anspruch 1 bis 8, wobei das erste Substrat (2) ein Keramiksubstrat ist.
  10. Halbleitermodul nach Anspruch 1 bis 9, wobei das zweite Substrat (3) eine Leiterplatte aus organischem Material ist.
  11. Halbleitermodul nach Anspruch 1 bis 10, wobei der erste Außenleiter (10) an seinem modulseitigen Ende eine stufenförmige Umbiegung aufweist.
  12. Halbleitermodul nach Anspruch 1 bis 11, wobei das zweite Halbleiterbauelement ein Halbleiter-Chip (6) ist.
  13. Halbleitermodul nach Anspruch 1 bis 12, wobei das zweite Halbleiterbauelement ein passives Bauelement (7) ist.
  14. Halbleitermodul nach Anspruch 1 bis 13, wobei das erste Substrat (2) und das zweite Substrat (3) in Gussmasse eingebettet sind.
  15. Leistungsmodul, umfassend: ein Modulgehäuse (13); ein erstes Substrat (2), das mit einem Leistungs-Halbleiter (4) bestückt ist; erste aus dem Modulgehäuse (13) ragende Außenleiter (10), die am ersten Substrat (2) angebracht sind und zum Zuführen von Laststrom für den Leistungs-Halbleiter (4) vorgesehen sind; ein zweites Substrat (3), das mit einer Signalverarbeitungsschaltung (6, 7) bestückt ist; zweite aus dem Modulgehäuse (13) ragende Außenleiter (11); und Presspassungen zum Befestigen des zweiten Substrats (3) an den zweiten Außenleitern (11).
  16. Leistungsmodul nach Anspruch 15, umfassend: mindestens einen Leitungsdraht (9), der elektrisch mit dem Leistungs-Halbleiter (4) verbunden ist und sich zum zweiten Substrat (3) erstreckt.
  17. Leistungsmodul nach Anspruch 15 oder 16, wobei die Signalverarbeitungsschaltung (6, 7) eine Treiberschaltung und/oder eine Auswerteschaltung und/oder eine Sensorschaltung für den Leistungs-Halbleiter (4) ist.
  18. Verfahren zur Herstellung eines Halbleitermoduls, umfassend: Anbringen von ersten Außenleitern (10) eines Leadframes an einem ersten Substrat (2), welches zuvor oder später mit einem ersten Halbleiterbauelement (4) bestückt wird; Bereitstellen eines zweites Substrats (3), das mit einer Signalverarbeitungsschaltung (6, 7) bestückt ist; Anordnen des zweiten Substrats (3) über dem ersten Substrat (2) durch Vollführen einer Klappbewegung; und Befestigen des zweiten Substrats (3) an zweiten Außenleitern (11) des Leadframes nach dem Anordnen des zweiten Substrats (3).
  19. Verfahren nach Anspruch 18, wobei beim Befestigen des zweiten Substrats (3) an den zweiten Außenleitern (11) die Signalverarbeitungsschaltung (6, 7) elektrisch mit den zweiten Außenleitern (11) verbunden wird.
  20. Verfahren nach Anspruch 18 oder 19, wobei das Befestigen des zweiten Substrats (3) an den zweiten Außenleitern (11) durch selektives Löten vorgenommen wird.
  21. Verfahren nach Anspruch 18 bis 20, wobei das Befestigen des zweiten Substrats (3) an den zweiten Außenleitern (11) durch die Erzeugung von Presspassungen vorgenommen wird.
  22. Verfahren nach Anspruch 18 bis 21, wobei das Anbringen der ersten Außenleiter (10) an das erste Substrat (2) durch Schweißen vorgenommen wird.
  23. Verfahren nach Anspruch 18 bis 22, umfassend: elektrisches Verbinden des Halbleiterbauelements (4) mit dem zweiten Substrat (3) über Leitungsdrähte (9).
  24. Verfahren nach Anspruch 18 bis 23, umfassend: Einbetten des ersten Substrats (2) und des zweiten Substrats (3) in eine Gussmasse.
  25. Verfahren nach Anspruch 24, wobei das Einbetten des ersten Substrats (2) und des zweiten Substrats (3) in eine Gussmasse (13) durch Einspritzen von Gussmasse in eine Kavität eines Spritzgießwerkzeugs vorgenommen wird.
DE102006056363A 2006-11-29 2006-11-29 Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten Expired - Fee Related DE102006056363B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006056363A DE102006056363B4 (de) 2006-11-29 2006-11-29 Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
US11/612,758 US8017438B2 (en) 2006-11-29 2006-12-19 Semiconductor module with at least two substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006056363A DE102006056363B4 (de) 2006-11-29 2006-11-29 Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten

Publications (2)

Publication Number Publication Date
DE102006056363A1 DE102006056363A1 (de) 2008-06-05
DE102006056363B4 true DE102006056363B4 (de) 2010-12-09

Family

ID=39338793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006056363A Expired - Fee Related DE102006056363B4 (de) 2006-11-29 2006-11-29 Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten

Country Status (2)

Country Link
US (1) US8017438B2 (de)
DE (1) DE102006056363B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012216785A1 (de) 2012-09-19 2014-03-20 Robert Bosch Gmbh Kontaktanordnung für einen mehrlagigen Schaltungsträger und Verfahren zum Kontaktieren eines mehrlagigen Schaltungsträgers

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000106B1 (en) * 2007-01-05 2011-08-16 Altera Corporation Circuit distribution to multiple integrated circuits
KR101505552B1 (ko) * 2008-03-31 2015-03-24 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법
FR2951019B1 (fr) * 2009-10-07 2012-06-08 Valeo Etudes Electroniques Module de puissance pour vehicule automobile
JP5014470B2 (ja) 2010-06-28 2012-08-29 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
US8928113B2 (en) 2011-04-08 2015-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layout scheme and method for forming device cells in semiconductor devices
EP2538761B1 (de) 2011-06-20 2014-01-29 STMicroelectronics Srl Intelligentes Leistungsmodul und zugehöriges Montageverfahren
DE102011080153A1 (de) * 2011-07-29 2013-01-31 Infineon Technologies Ag Flexible verbindung von substraten in leistungshalbleitermodulen
US20130175704A1 (en) * 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
US9064869B2 (en) 2013-08-23 2015-06-23 Infineon Technologies Ag Semiconductor module and a method for fabrication thereof by extended embedding technologies
DE102013223430A1 (de) * 2013-11-18 2015-05-21 BSH Hausgeräte GmbH Vorrichtung mit einem Leistungselektronikmodul zum Versorgen eines elektrischen Verbrauchers eines Haushaltsgeräts mit elektrischer Versorgungsspannung, Haushaltsgerät und Verfahren zum Herstellen einer derartigen Vorrichtung
US9681558B2 (en) 2014-08-12 2017-06-13 Infineon Technologies Ag Module with integrated power electronic circuitry and logic circuitry
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
EP3659177B1 (de) 2017-08-25 2023-10-25 Huawei Technologies Co., Ltd. Halbleitermodul und verfahren zur herstellung davon
RU2705727C1 (ru) * 2018-12-28 2019-11-11 федеральное государственное бюджетное научное учреждение "Научно-производственный комплекс "Технологический центр" Способы изготовления трехмерных электронных модулей, трехмерные электронные модули
KR20210103302A (ko) * 2020-02-13 2021-08-23 엘지마그나 이파워트레인 주식회사 전력 모듈

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332921A (en) * 1992-04-27 1994-07-26 Kabushiki Kaisha Toshiba Resin-seal type semiconductor device
DE10214953A1 (de) * 2002-04-04 2003-10-30 Infineon Technologies Ag Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
US20050205970A1 (en) * 2004-03-17 2005-09-22 Da-Jung Chen [package with stacked substrates]

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690533B2 (ja) * 1988-12-23 1997-12-10 三洋電機株式会社 混成集積回路のコネクタ構造
KR940006427Y1 (ko) * 1991-04-12 1994-09-24 윤광렬 독서용 확대경
JPH05326808A (ja) * 1992-05-15 1993-12-10 Ibiden Co Ltd 電子部品搭載用基板およびこれを用いた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332921A (en) * 1992-04-27 1994-07-26 Kabushiki Kaisha Toshiba Resin-seal type semiconductor device
DE10214953A1 (de) * 2002-04-04 2003-10-30 Infineon Technologies Ag Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
US20050205970A1 (en) * 2004-03-17 2005-09-22 Da-Jung Chen [package with stacked substrates]

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012216785A1 (de) 2012-09-19 2014-03-20 Robert Bosch Gmbh Kontaktanordnung für einen mehrlagigen Schaltungsträger und Verfahren zum Kontaktieren eines mehrlagigen Schaltungsträgers
WO2014044447A1 (de) 2012-09-19 2014-03-27 Robert Bosch Gmbh Kontaktanordnung für einen mehrlagigen schaltungsträger und verfahren zum kontaktieren eines mehrlagigen schaltungsträgers

Also Published As

Publication number Publication date
US20080122075A1 (en) 2008-05-29
DE102006056363A1 (de) 2008-06-05
US8017438B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE69533489T2 (de) Halbleiterpackung mit einem Mehrschichsubstrat
EP1255299B1 (de) Leistungshalbleitermodul in Druckkontaktierung
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE10306643B4 (de) Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul
DE102005047567B3 (de) Leistungshalbleitermodul mit Isolationszwischenlage und Verfahren zu seiner Herstellung
DE112007000183T5 (de) Hochleistungsmodul mit offener Rahmenbaugruppe
DE102008012570A1 (de) Leistungshalbleitermodul-System
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102005053974B3 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer elektronischen Schaltungsanordnung
EP1192841B1 (de) Intelligentes leistungsmodul
DE102008000842A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE69737320T2 (de) Halbleitervorrichtung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE10214953A1 (de) Leistungsmodul mit mindestens zwei Substraten und Verfahren zu seiner Herstellung
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
WO2011003647A1 (de) Leiterplatte
DE102011088292B4 (de) Elektronische vorrichtung
EP3053192B1 (de) Schaltungsvorrichtung und verfahren zu deren herstellung
DE102011088285B4 (de) Elektronische vorrichtung
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102016125657B4 (de) Verfahren zur herstellung einer elektronikbaugruppe und elektronikbaugruppe
DE102006053982B4 (de) Dreidimensionale Trägerstruktur für elektrische oder optoelektronische Bauteile mit einer elektromagnetischen Schirmungsstruktur, elektronische oder optoelektronische Baugruppe mit einer dreidimensionalen Trägerstruktur, Verfahren zur Herstellung einer dreidimensionalen Trägerstruktur für elektrische oder optoelektronische Bauteile mit einer elektromagnetischen Schirmungsstruktur
DE102011088279A1 (de) Elektronische vorrichtung und verfahren zu deren herstellung
DE102007044046B4 (de) Verfahren zur internen Kontaktierung eines Leistungshalbleitermoduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R020 Patent grant now final

Effective date: 20110309

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee