DE69533489T2 - Halbleiterpackung mit einem Mehrschichsubstrat - Google Patents

Halbleiterpackung mit einem Mehrschichsubstrat Download PDF

Info

Publication number
DE69533489T2
DE69533489T2 DE69533489T DE69533489T DE69533489T2 DE 69533489 T2 DE69533489 T2 DE 69533489T2 DE 69533489 T DE69533489 T DE 69533489T DE 69533489 T DE69533489 T DE 69533489T DE 69533489 T2 DE69533489 T2 DE 69533489T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor package
layers
lines
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69533489T
Other languages
English (en)
Other versions
DE69533489D1 (de
Inventor
Jr. Stanford W. Crane
Maria M. Portuondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Bandwidth Inc
Original Assignee
Silicon Bandwidth Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Bandwidth Inc filed Critical Silicon Bandwidth Inc
Publication of DE69533489D1 publication Critical patent/DE69533489D1/de
Application granted granted Critical
Publication of DE69533489T2 publication Critical patent/DE69533489T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/1075—Shape details
    • H05K2201/10757—Bent leads
    • H05K2201/10772—Leads of a surface mounted component bent for providing a gap between the lead and the pad during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10893—Grouped leads, i.e. element comprising multiple leads distributed around but not through a common insulator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Halbleitergehäuse, welches eine Mehrzahl leitfähiger Leitungen und ein Mehrschicht-Substrat zum Führen elektrischer Signale umfasst, wobei das Mehrschicht-Substrat eine Mehrzahl von Schichten aus isolierendem Material umfasst und jede der Schichten eine erste Oberfläche und eine zweite Oberfläche auf einer entgegengesetzten Seite der Schicht umfasst.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • DE-A-19 36 899 offenbart eine Vorrichtung, welche ein Mehrschicht-Substrat mit einer Mehrzahl von leitfähigen Schichten, welche durch eine Mehrzahl von isolierenden Schichten (I1, I2) getrennt sind, umfasst. Eine Mulde (D) ist zur Aufnahme einer einzelnen Leitung eines elektrischen Geräts (B) zur Verbindung mit einer der leitfähigen Schichten durch das Substrat ausgebildet. Die Leitung verläuft zur Gänze durch die leitfähige Schicht, mit der sie elektrisch verbunden ist, wie in 1 bis 5 dargestellt. Die veranschaulichten Ausführungsformen sind mit der Oberflächenmontagetechnik nicht kompatibel und weisen nicht mehrere Leitungen innerhalb einer einzigen Mulde auf.
  • JP-A-01 267 410 offenbart ein Halbleitergehäuse, welches ein Mehrschicht-Substrat und eine Mehrzahl von leitfähigen Leitungen, nämlich stabförmigen Klemmen, umfasst. Es sind abwechselnde ausgesparte und vorragende Oberflächen vorgesehen, welche die Leitungen aufnehmen, wo die Klemmen enden.
  • Verschiedene Verfahren sind zum Anbringen von Halbleitergehäusen, Widerständen, Kondensatoren, Induktoren, Verbindungsstücken und anderen elektrischen und elektronischen Komponenten auf einer Schnittstellenoberfläche, wie beispielsweise einer Leiterplatte (PCB für engl. printed circuit board), bekannt. Zwei der gebräuchlichsten Verfahren sind das Verfahren durchplattierter Löcher (PTH für engl. platedthrough hole) und das Verfahren der Oberflächenmontagetechnik (SMT für engl. surface-mounttechnology). Beim PTH-Verfahren, welches in 1 veranschaulicht ist, wird die Komponentenmontage durch Einführen einer Leitung 101 einer Komponente 102 durch ein PTH 103, das in einer PCB 104 ausgebildet ist, und anschließendes Löten der Leitung, um eine Lötverbindung 105 zu bilden, welche die Leitung in Kontakt mit dem PTH befestigt, bewerkstelligt. Das PTH-Verfahren ist sowohl zur Verwendung in Verbindung mit einlagigen als auch mit mehrlagigen PCBs anwendbar.
  • Beim SMT-Verfahren, welches in 1(a) bis 2(d) veranschaulicht ist, wird jede Leitung 101 einer Komponente 102 auf einen leitfähigen Abschnitt einer oberen Oberfläche der PCB 104, welcher als Kontaktstelle bekannt ist, gelötet, anstatt so gelötet zu werden, dass sie sich durch ein PTH in einer PCB erstreckt. Wenn die Komponente ein leitungsloser Chipträger ist, wie in 2(d) dargestellt, wird ein leitungsfähiges Segment der Komponente 102 auf die Kontaktstelle gelötet. Eine Lötverbindung 105 hält dann jede Leitung 101 des mit Leitungen versehenen Chipträgers, 2(a) bis 2(c), oder jedes leitfähige Segment des leitungslosen Chipträgers, 2(d), in einer befestigten Beziehung in Bezug auf die PCB 104. Gemäß dem SMT-Verfahren kann jede Leitung 101 der mit Leitungen versehenen Chipträger eine „L-förmig geknickte" Bauform wie in 2(a), eine „J-Leitungsbauform" wie in 2(b) oder eine „Stoßstellen-Leitungsbauform" wie in 2(c) aufweisen.
  • Ein Beispiel für eine herkömmliche mehrlagige PCB 104 ist in 3 dargestellt, wobei die einzelnen Schichten der PCB zur Vereinfachung der Erklärung getrennt dargestellt sind. Im Beispiel von 3 ist die Leitung 101a eine PTH-Leitung einer Komponente (nicht dargestellt), welche sich durch ein PTH 103, das in der PCB 104 ausgebildet ist, erstreckt und welche gelötet wird, um eine Lötverbindung 105 zu bilden, welche die Leitung innerhalb des PTHs befestigt. Das PTH 103 erstreckt sich durch alle der Schichten der PCB 104. Im Beispiel von 3 ist die Leitung 101b eine SMT-Leitung einer Komponente (nicht dargestellt), welche auf einer Bondinsel 106 angebracht ist, die auf der oberen Oberfläche der PCB 104 ausgebildet ist.
  • Verbindungskontakte werden verwendet, um Schichten einer mehrlagigen PCB miteinander zu verbinden. Ein Verbindungskontakt ist eine herkömmliche Komponente, welche dem zuvor erwähnten PTH ähnelt, mit der Ausnahme, dass ein Verbindungskontakt normalerweise nicht groß genug ist, um die Aufnahme einer Leitung oder dergleichen darin zu gewähren. Ein Verbindungskontakt kann sich durch die Schichten einer mehrlagigen PCB erstrecken, um die Übertragung von Signalen zwischen diesen Schichten zu erlauben.
  • Drei Arten von herkömmlichen Verbindungskontakten für eine mehrlagige PCB 104 sind in 4 dargestellt. In 4 ist der Verbindungskontakt 107a ein Verbindungskontakt, welcher sich durch alle der Schichten der PCB 104 erstreckt. Der Verbindungskontakt 107b ist ein nicht durchgehender Verbindungskontakt, welcher sich entweder von der Oberseite oder der Unterseite der PCB 104 durch einige, aber nicht alle der Schichten der PCB erstreckt. Nur die Seitenabschnitte eines herkömmlichen nicht durchgehenden Verbindungskontakts sind mit einem leitfähigen Material plattiert; der untere Abschnitt wird eher mit einem isolierenden Prepeg- oder Epoxidharzmaterial gefüllt, als dass er plattiert wird. Der Verbindungskontakt 107c ist ein verdeckter Verbindungskontakt, welcher sich nur durch innere Schichten der PCB 104 erstreckt; er erstreckt sich nicht ganz bis zur Oberseite oder der Unterseite der PCB.
  • Die Verbindungskontakte von 4 können durch einen Prozess gebildet werden, bei dem in jede der Schichten Löcher gebohrt werden, die Löcher plattiert werden und dann die Schichten aufeinander geschichtet werden. Nicht durchgehende Verbindungskontakte ergeben sich, wenn die Schichten so geschichtet werden, dass ein gebohrter Abschnitt einer Schicht nur an einer Seite davon an einen ungebohrten Abschnitt einer anderen der Schichten stößt. Verdeckte Verbindungskontakte ergeben sich, wenn die Schichten so geschichtet werden, dass ein gebohrter Abschnitt einer Schicht an beiden Seiten davon an ungebohrte Abschnitte einer jeweiligen anderen der Schichten stößt. Der Herstellungsprozess, welcher durchgeführt wird, um eine PCB zu Stande zu bringen, wie jene, die in 4 dargestellt ist, ist sehr teuer.
  • 5 ist eine Seitenansicht einer mehrlagigen PCB 104. In 5 erstreckt sich eine Leitung 101 einer Komponente (nicht dargestellt) durch ein PTH 103, welches in der PCB ausgebildet ist, und wird gelötet, um eine Lötverbindung (nicht dargestellt) zu bilden, welche die Leitung innerhalb des PTHs befestigt. Das PTH 103 erstreckt sich durch alle der Schichten der PCB, welche in 5 dargestellt ist. Außerdem erstreckt sich in 5 ein plattierter Verbindungskontakt 107 durch alle der Schichten der PCB 104. Leitfähige Leiterbahnen 108a, 108b, 108c und 108d sind jeweils auf verschiedene Schichten der PCB 104 ausgebildet, und mehrere Leiterbahnen (zum Beispiel die Leiterbahnen 108a und 108d) stellen einen elektrisch leitenden Weg zwischen dem Verbindungskontakt 107 und dem PTH 103 bereit. Durch den Verbindungskontakt 107, das PTH 103 und die verschiedenen Leiterbahnen kann ein elektrisches Signal zum Beispiel zwischen der PTH-Leitung 101, der Leiterbahn 108a, welche auf der oberen Oberfläche der PCB 104 ausgebildet ist, und einer oder mehreren inneren Schichten der PCB übertragen werden.
  • 6 ist eine Seitenteilansicht einer mehrlagigen PCB 104, welche eine SMT-Kontaktstelle 106, einen plattierten Verbindungskontakt 107 und Leiterbahnen 108a, 108b, 108c und 108d, die jeweils auf verschiedenen Ebenen davon ausgebildet sind, umfasst. In 6 ist eine SMT-Leitung 101 einer Komponente (nicht dargestellt) auf der Bondinsel 106, welche auf oberen Oberfläche der PCB ausgebildet ist, angebracht. Eine leitfähige Leiterbahn 108a, welche auf der oberen Oberfläche der PCB ausgebildet ist, verbindet die Bondinsel 106 mit dem Verbindungskontakt 107, was die Übertragung von elektrischen Signalen zwischen der SMT-Leitung 101 und Leiterbahnen auf verschiedenen anderen Ebenen der PCB erlaubt. Zum Beispiel erlaubt die in 6 veranschaulichte Bauform die Übertragung von elektrischen Signalen zwischen der SMT-Leitung 101 und der Leiterbahn 108d, welche auf der unteren Oberfläche der PCB 104 ausgebildet ist. Es ist wichtig, zu erwähnen, dass es für jede SMT-Leitung, welche mit einer inneren Schicht der PCB verbunden ist, eine Leiterbahn und einen Verbindungskontakt geben muss. Folglich werden auf den verschiedenen Ebenen der PCB große Mengen Platz geopfert.
  • 7 ist eine perspektivische Teilansicht einer herkömmlichen mehrlagigen PCB 104, wobei die einzelnen Schichten der Leiterplatte zur Vereinfachung der Erklärung getrennt dargestellt sind. Wie die PCB, welche in 6 veranschaulicht ist, umfasst die PCB von 7 eine SMT-Bondinsel 106, einen plattierten Verbindungskontakt 107 und Leiterbahnen 108a und 108b, welche jeweils auf verschiedenen Ebenen davon ausgebildet sind. In 7 ist eine SMT-Leitung 101 einer Komponente (nicht dargestellt) auf der Bondinsel 106 angebracht.
  • Jede herkömmliche PCB, die den Erfindern bekannt ist, macht unzulänglichen Gebrauch von ihrer Oberfläche und ihren inneren Schichten. Die aktuelle großtechnische Fertigungstechnik lässt basierend auf 0,015 Zentimeter breiten (0,006 Zoll breiten) Leiterbahnen und den erforderlichen Zwischenräumen 31,5 Leiterbahnen je Linearzentimeter (80 Leiterbahnen je Linearzoll) der PCB zu. Da die Dichte von Halbleitergehäusen und dergleichen zunimmt, wird es für Konstrukteure schwieriger, Signale zwischen Oberflächen und inneren Schichten der PCB wirksam zu übermitteln. Die Signale werden zurzeit durch Verwenden von Leiterbahnen, welche zu Verbindungskontakten laufen und auf diese Weise mit den inneren Schichten verbunden sind, zu diesen inneren Schichten gebracht. Diese Verbindungskontakte und die verbundenen Leiterbahnen nehmen eine beträchtliche Menge Platz ein, verringern die Dichte und komplizieren die Signalwegleitung. Das Problem wird verschlimmert, wenn fortschrittliche Komponenten mit einer großen Anzahl von Kontakten je Linear- oder Quadratzentimeter (-zoll) verwendet werden.
  • Der Versuch einer Technik zur Herstellung von hochdichten Zwischenverbindungen wird gegenwärtig durch Verringern der Größe von Leiterbahnen, PTHs, Verbindungskontakten und Leitungsabstände unternommen. Beim Versuch, eine hohe Dichte zu erreichen, fasst der Stand der Technik die Herstellung von PCBs mit schmaleren Leiterbahnen, welche dichter beieinander angeordnet werden, ins Auge. Solche Versuche bei hoher Dichte können jedoch infolge der extremen Toleranzen, die notwendig sind, den Herstellungsertrag verringern und die Kosten erhöhen.
  • Obwohl herkömmliche Verbindungskontakte die Übertragung von Signalen zwischen verschiedenen PCB-Schichten erlauben, werfen sie etliche elektrische und mechanische Probleme auf. Zum Beispiel fügt eine große Anzahl von herkömmlichen Verbindungskontakten der Signal-, Leistungs- und Masseebene unerwünschten kapazitiven Widerstand hinzu. Überdies erhöhen Verbindungskontakte die Anzahl von Bohrvorgängen, welche zur Herstellung einer mehrlagigen PCB erforderlich sind, und erhöhen dadurch die Kosten und verringern den Ertrag. Der Begriff „Bohrvorgang" wird hierin verwendet, um die Anzahl von Verbindungskontakten mal der Anzahl von Leiterplattenschichten zu beschreiben. Außerdem verringern Verbindungskontakte die Menge von verfügbaren Signalleitwegen, und sie verringern die Menge Platz auf der PCB-Oberfläche, welche für die Anordnung oder Montage von Komponentenleitungen verfügbar ist.
  • Die Leitwegtrassierbarkeit wird durch die Verwendung von Verbindungskontakten in Verbindung mit mehrlagigen PCBs besonders ungünstig beeinflusst. Dies trifft insbesondere dann zu, wenn Anzahl von Schichten in einer PCB zunimmt. Zum Beispiel ist für jede PCB-Schicht, durch welche sich ein Verbindungskontakt erstreckt, neben dem Raum, der für den Verbindungskontakt selbst benötigt wird, auch noch Raum für die Leiterbahnen erforderlich, welche benötigt werden, um den Verbindungskontakt mit anderen leitfähigen Elementen auf jeder Ebene zu verbinden. Überdies muss jeder Verbindungskontakt infolge der leitfähigen Plattierung, welche der Verbindungskontakt benötigt, um zu gewährleisten, dass der Verbindungskontakt zur Leitung elektrischer Signale imstande ist, ein größeres Maß aufweisen. Der Leiterbahnenzwischenraum zwischen anderen Komponenten, Kontaktstellen und anderen Leiterbahnen verringert die Dichte weiter.
  • Wie aus den vorstehenden Aussagen zu erkennen ist, begrenzen Beschränkungen bei der akzeptablen Beabstandung von Leiterbahnen, Leitungen und insbesondere PTHs und plattierten Verbindungskontakten die Dichte der Leitfähigkeit von herkömmlichen PCBs, auch wenn herkömmliche PCBs auf etlichen Ebenen leitfähige Elemente aufnehmen können. Folglich genügen herkömmliche PCBs nicht, um den Anforderungen der bestehenden und/oder zukünftigen Halbleiter- und Computertechnologie gerecht zu werden.
  • Die bestehenden PCB- und anderen Schnittstellentechniken können mit der aktuellen Halbleiter- und Computertechnologie bereits nicht mehr Schritt halten, und da die Geschwindigkeit von Rechnern und Mikroprozessoren weiter ansteigt und Raumersparnis und Leitwegtrassierbarkeit immer wichtiger werden, werden Mehrschicht-Substrate mit besseren Verbindungscharakteristiken benötigt. Die zuvor erörterten PCBs entsprechen den aktuellen und zu erwartenden halbleiterbezogenen und rechnerbezogenen Anforderungen nicht mehr.
  • KURZFASSUNG DER ERFINDUNG
  • Demgemäß ist es ein Ziel der vorliegenden Erfindung, ein Halbleitergehäuse bereitzustellen, welches eine Mehrzahl leitfähiger Leitungen und ein Mehrschicht-Substrat umfasst, das eine bessere Nutzung der Oberfläche und der inneren Schichten erlaubt, um eine höhere Dichte zu ermöglichen. Das Mehrschicht-Substrat kann eine mehrlagige PCB, ein Mehrschicht-Keramiksubstrat oder irgendeine andere Art von Mehrschicht-Substrat sein.
  • Ein anderes Ziel der vorliegenden Erfindung ist es, ein Halbleitergehäuse bereitzustellen, welches eine Leitung, einen Draht oder dergleichen anstelle eines im Mehrschicht-Substrat ausgebildeten Verbindungskontakts verwendet, um elektrische Signale direkt zu den inneren Schichten des Mehrschicht-Substrats zu übertragen.
  • Noch ein anderes Ziel der vorliegenden Erfindung ist es, ein Halbleitergehäuse bereitzustellen, das ein Mehrschicht-Substrat mit inneren Schichten, welche SMT-kompatibel sind, umfasst.
  • Noch ein weiteres Ziel der vorliegenden Erfindung ist es, ein Halbleitergehäuse bereitzustellen, welches ein Mehrschicht-Substrat mit geringem kapazitivem Widerstand, kürzeren Signalwegen, mehr Platz zur Anordnung und Montage der Komponenten und einer besseren Leitwegtrassierbarkeit umfasst.
  • Ein weiteres Ziel der vorliegenden Erfindung ist es, ein Halleitergehäuse bereitzustellen, welches ein Mehrschicht-Substrat mit größeren Herstellungserträgen und geringeren Herstellungskosten umfasst.
  • Diese und andere Ziele werden durch Bereitstellen eines Halbleitergehäuses erreicht, welches eine Mehrzahl von leitfähigen Leitungen und ein Mehrschicht-Substrat zum Führen elektrischer Signalen umfasst, wobei das Mehrschicht-Substrat eine Mehrzahl von Schichten aus isolierendem Material umfasst und jede der Schichten eine erste Oberfläche und eine zweite Oberfläche auf einer entgegengesetzten Seite der Schicht umfasst, und gekennzeichnet ist durch: für jede der Leitungen eine entsprechende Mulde, welche sich zur Gänze durch zumindest eine der Schichten erstreckt und an einer der Oberflächen von einer der Schichten, durch welche sich die Mulde nicht erstreckt, ihren Boden erreicht, wobei sich ein Fußabschnitt der Leitungen in ihre entsprechende Mulde erstreckt und elektrisch an eine elektrisch leitfähige Schaltungskomponente gekoppelt ist, welche innerhalb ihrer entsprechenden Mulde ausgebildet ist.
  • Es versteht sich von selbst, dass sowohl die vorhergehende allgemeine Beschreibung als auch die folgende ausführliche Beschreibung beispielhaft und erklärend sind und die Erfindung, wie beansprucht, nicht einschränken. Die beiliegenden Zeichnungen, welche in die Spezifikation aufgenommen werden und einen wesentlicher Bestandteil davon darstellen, und veranschaulichende Ausführungsformen der vorliegenden Erfindung dienen zusammen mit der allgemeinen Beschreibung zur Erklärung der Grundsätze der vorliegenden Erfindung.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Seitenansicht, welche Aspekte der herkömmlichen PTH-Technik veranschaulicht.
  • 2(a) ist eine Seitenansicht, welche die herkömmliche SMT-Methodologie zur Verwendung mit einem mit Leitungen versehenen Chipträger veranschaulicht, wobei die Leitungen eine L-förmig geknickte Bauform aufweisen.
  • 2(b) ist eine Seitenansicht, welche die herkömmliche SMT-Methodologie zur Verwendung mit einem mit Leitungen versehenen Chipträger veranschaulicht, wobei die Leitungen eine J-Leitungsbauform aufweisen.
  • 2(c) ist eine Seitenansicht, welche die herkömmliche SMT-Methodologie zur Verwendung mit einem mit Leitungen versehenen Chipträger veranschaulicht, wobei die Leitungen eine Stoßstellen-Leitungsbauform aufweisen.
  • 2(d) ist eine Seitenansicht, welche die herkömmliche SMT-Methodologie zur Verwendung mit einem leitungslosen Chipträger veranschaulicht.
  • 3 ist eine perspektivische Teilansicht einer herkömmlichen mehrlagigen PCB, welche PTH- und SMT-Techniken verwendet, wobei die Schichten zur Vereinfachung der Erklärung getrennt sind.
  • 4 ist eine Seitenansicht, welche Aspekte der herkömmlichen Verbindungskontakttechnik veranschaulicht.
  • 5 ist eine Teilseitenansicht einer. herkömmlichen mehrlagigen PCB, welche die PTH- und die Verbindungskontakttechnik verwendet.
  • 6 ist eine Teilseitenansicht einer herkömmlichen mehrlagigen PCB, welche die SMT- und die Verbindungskontakttechnik verwendet.
  • 7 ist eine perspektivische Teilansicht einer herkömmlichen mehrlagigen PCB, welche die SMT- und die Verbindungskontakttechnik verwendet.
  • 8 ist eine perspektivische Teilansicht, welche eine Mulde und eine Leitung oder einen Draht darstellt, welche/r auf einer inneren Schicht eines gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrats SMT-montiert ist, wobei die Schichten zur Vereinfachung der Erklärung getrennt sind.
  • 9 ist eine perspektivische Teilansicht, welche eine Mulde mit einem ringförmigen Ring und eine Leitung oder einen Draht darstellt, welche/r auf einer inneren Schicht eines gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrats SMT-montiert ist, wobei die Schichten zur Vereinfachung der Erklärung getrennt sind.
  • 10 ist eine Teilseitenansicht eines gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrats ist, welche das Anlöten von Leitungen und/oder Drähten an einen ringförmigen Ring, an eine leitfähige Plattierung und auf Bondinseln darstellt.
  • 11(a) eine perspektivische Teilansicht, welche eine plattierte Mulde und eine Leitung oder einen Draht darstellt, welche/r auf einer inneren Schicht eines gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrats SMT-montiert ist, wobei die Schichten zur Vereinfachung der Erklärung getrennt sind.
  • 11(b) eine perspektivische Teilansicht, welche eine Mulde, die durch externe und interne ringförmige Ringe umgeben ist, und eine Leitung oder einen Draht darstellt, welche/r auf einer inneren Schicht eines gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrats SMT-montiert ist, wobei die Schichten zur Vereinfachung der Erklärung getrennt sind.
  • 12(a) ist ein Beispiel für eine erste Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer plattierten Mulde.
  • 12(b) ist ein Beispiel für eine zweite Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer plattierten Mulde.
  • 12(c) ist ein Beispiel für eine dritte Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer plattierten Mulde.
  • 13 ist ein Flussdiagramm, welches beispielhafte Schritte zeigt, die zur Herstellung eines Mehrschicht- Substrats gemäß der vorliegenden Erfindung mit einer plattierten Mulde durchgeführt werden können.
  • 14(a) ist ein Beispiel für eine erste Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer plattierten Mulde.
  • 14(b) ist ein Beispiel für eine zweite Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer plattierten Mulde.
  • 14(c) ist ein Beispiel für eine dritte Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer plattierten Mulde.
  • 15 ist ein Flussdiagramm, welches beispielhafte Schritte zeigt, die zur Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer plattierten Mulde durchgeführt werden können.
  • 16(a) ist ein Beispiel für eine erste Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer unplattierten Mulde.
  • 16(b) ist ein Beispiel für eine zweite Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer unplattierten Mulde.
  • 16(c) ist ein Beispiel für eine dritte Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer unplattierten Mulde.
  • 17 ist ein Flussdiagramm, welches beispielhafte Schritte zeigt, die zur Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer unplattierten Mulde durchgeführt werden können.
  • 18(a) ist ein Beispiel für eine erste Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer unplattierten Mulde.
  • 18(b) ist ein Beispiel für eine zweite Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer unplattierten Mulde.
  • 18(c) ist ein Beispiel für eine dritte Stufe in der Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer unplattierten Mulde.
  • 19 ist ein Flussdiagramm, welches beispielhafte Schritte zeigt, die zur Herstellung eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung mit einer unplattierten Mulde durchgeführt werden können.
  • 20 ist eine perspektivische Teilansicht eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung vor dem Löten, wobei die Schichten zur Vereinfachung der Erklärung getrennt sind.
  • 21 ist eine perspektivische Teilansicht eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung nach dem Laminieren, wobei das Lötmittel zur Vereinfachung der Erklärung nicht dargestellt ist.
  • 22 ist eine Teilseitenansicht, welche Mulden und Leitungen verschiedener Längen, die in verschiedenen Schichten eines gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrats STM-montiert sind, darstellt.
  • 23(a) ist eine Teilseitenansicht einer Mehrzahl von elektrischen Verbindungskomponenten vom Aufnahmetyp, welche auf einem gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrat angebracht sind.
  • 23(b) ist eine andere Teilseitenansicht der elektrischen Verbindungskomponenten, welche in 23(a) dargestellt sind.
  • 23(c) ist noch eine andere Teilseitenansicht der elektrischen Verbindungskomponenten, welche in 23(a) dargestellt sind.
  • 24 ist eine perspektivische Teilansicht einer Mehrzahl von elektrischen Verbindungskomponenten vom Projektionstyp, welche so ausgelegt sind, dass sie mit elektrischen Verbindungskomponenten vom Aufnahmetyp, wie den in 23 veranschaulichten, zusammenpassen.
  • 25 ist eine perspektivische Ansicht eines Leitungsfußabschnitts, welcher ein Ecksegment umfasst, das auf einem gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrat SMT-montiert wird.
  • 26(a) ist eine perspektivische Teilansicht von elektrischen Verbindungskomponenten vom Projektionstyp, welche zur Verwendung in Verbindung mit einem Mehrschicht-Substrat gemäß der vorliegenden Erfindung ausgelegt sind.
  • 26(b) ist eine Teilseitenansicht von elektrischen Verbindungskomponenten vom Projektionstyp, welche zur Verwendung in Verbindung mit einem Mehrschicht-Substrat gemäß der vorliegenden Erfindung ausgelegt sind.
  • 27(a) ist eine Seitenansicht eines Halbleiterchipträgers, welcher gemäß der vorliegenden Erfindung ausgelegt ist.
  • 27(b) ist eine Teilseitenansicht des Halbleiterchipträgers von 27(a), welche Wellen und Leitungen verschiedener Länge, die in verschiedenen Schichten eines in den Halbleiterchipträger eingebundenen Mehrschicht-Substrats SMT-montiert sind, darstellt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Die vorliegende Erfindung fasst ein Mehrschicht-Substrat, wie beispielsweise eine PCB, eine Mehrschicht-Keramik oder ein flexibles Flachkabel (FFC für engl. flat flexible cable), ins Auge, welches durch Verwenden von einem oder mehr Drähten oder einer oder mehr Komponentenleitungen oder einem oder mehr Komponentenfüßen direkten Zugriff auf die inneren Schichten des Mehrschicht-Substrats bereitstellt. Durch direkt zugreifende Leiterbahnen oder dergleichen auf den inneren Schichten des Mehrschicht-Substrats unter Verwendung von Drähten oder Komponentenleitungen oder- füßen können die gegenwärtig erforderlichen Leiterbahnen, Abstände und Verbindungskontakte eliminiert werden, wodurch die Kontaktdichte des Mehrschicht-Substrats erhöht wird, um die erhöhte Dichte von bestehenden und zu erwartenden Halbleiter- und anderen Elektronikgehäusen zu nutzen.
  • Die vorliegende Erfindung ist zum Beispiel auf alle Mehrschicht-Substrate anwendbar, welche ein Laminierverfahren verwenden. Zum Beispiel ist die vorliegende Erfindung auf alle Mehrschicht-Substrate mit isolierenden und leitfähigen Schichten anwendbar, einschließlich PCBs mit isolierenden Schichten, die aus FR4 oder dergleichen hergestellt sind. Der direkte Zugriff auf die inneren Schichten des Mehrschicht-Substrats kann durch Verwenden der Leitungen oder Füße einer Komponente, wie beispielsweise eines Halbleiterchips, und/oder durch Verwenden eines Drahtes jeden Ursprungs, einschließlich eines Drahtes, der auf einen Chip drahtgebondet wurde, oder eines Drahtes, der aus dem Chip kommt, oder eines Bonddrahtes für einen Chip auf einer Leiterplatte, erreicht werden. Jede Leitung, jeder Draht oder jede ähnliche leitfähige Struktur ist zur Verwendung bei der Bereitstellung von direktem Zugriff auf die inneren Schichten eines Mehrschicht-Substrats gemäß der vorliegenden Erfindung anwendbar.
  • Die vorliegende Erfindung erhält direkten. Zugriff auf die inneren Schichten des Mehrschicht-Substrats durch Bereitstellen von Mulden, welche entweder plattiert oder unplattiert sind und in welche die Drähte oder Leitungen einer elektrischen oder elektronischen Komponente eingeführt werden können, um am Boden der Mulde mit einer SMT-kompatiblen Bondinsel oder einer ähnlichen Schaltungskomponente, welche am Boden der Mulde entlang der Schicht verläuft, Kontakt herzustellen und, wenn die Mulde plattiert ist, an den Seiten der Mulde mit einer oder mehr Schaltungskomponenten, welche an den Seiten der Mulde entlang der Schicht oder Schichten verlaufen, Kontakt herzustellen. Bei der herkömmlichen PCB-Technik werden Verbindungen unter Verwendung von PTH-Komponenten hergestellt, welche schwerer als SMT-Komponenten zu montieren sind, wobei die PTHs ganz durch die PCB verlaufen, so dass die Ausführung eines Kontakts auf irgendeiner Schicht Leiterplattenraum auf allen anderen Schichten verwendet. Dies kompliziert die Schaltungsauslegung, obwohl es nur begrenzte verbundene Vorteile bereitstellt. Demgegenüber werden die Schichten der PCB oder eines anderen Mehrschicht-Substrats in der vorliegenden Erfindung getrennt gebohrt. Wenn die Schichten des Mehrschicht-Substrats dann aneinander gefügt werden, werden Mulden in dem Mehrschicht-Substrat erzeugt, wobei jede Mulde auf einer vorgegebenen Ebene, wo der Kontaktpunkt gewünscht wird, ihren Boden erreicht, wodurch die Notwendigkeit von Verbindungskontakten und verbundenen Leiterbahnen ausgeschaltet wird. Auf diese Weise sind Schichten unter dem Boden der Mulde ungestört, und Schaltungen können in unteren Schichten trassiert werden, ohne durch den Kontakt einer höheren Ebene beeinflusst zu werden.
  • Einzelheiten bezüglich der vorliegenden Erfindung werden nun unter Bezugnahme auf die beiliegenden Zeichnungen erörtert. Der Einfachheit halber werden dieselben Bezugzeichen verwendet, um in den beiliegenden Zeichnungen dieselben oder ähnliche Komponenten der vorliegenden Erfindungen zu bezeichnen.
  • 8 ist eine perspektivische Teilansicht eines Mehrschicht-Substrats 10 gemäß der vorliegenden Erfindung, wobei die einzelnen Schichten des Substrats zur Vereinfachung der Erklärung getrennt dargestellt sind. Das Substrat 10 kann zum Beispiel eine PCB oder ein anderes Mehrschicht-Substrat sein. Eine leitfähige Struktur 11, welche ein Draht oder eine Leitung von einer elektrischen oder elektronischen Komponente (nicht dargestellt), wie beispielsweise eines Halbleitergehäuses, sein kann, ist am Substrat 10 befestigt. Das Substrat 10 umfasst eine obere isolierende Schicht 12a, innere isolierende Schichten 12b und 12c und eine untere isolierende Schicht 12d. In 8 weist die unterste der inneren Schichten 12c eine SMTkompatible leitfähige Bondinsel 13, welche darauf ausgebildet oder hergestellt ist, sowie eine leitfähige Leiterbahn 14, welche mit der Bondinsel verbunden ist, auf. Ein Loch ist in der oberen Schicht 12a und der obersten der inneren Schichten 12b angeordnet, um eine Mulde 15 zu bilden, welche sich von der oberen Oberfläche 12a ganz bis zur untersten der inneren Schichten 12c erstreckt. Die leitfähige Struktur 11 erstreckt sich in die Mulde 15 und ist an die Bondinsel 13 gelötet, um eine Lötverbindung (in 8 nicht dargestellt) zu bilden, welche die leitfähige Struktur 11 auf der untersten inneren Schicht 12c befestigt. Die Lötverbindung hält die Leitung 11 in direktem Kontakt mit der Bondinsel 13.
  • Es ist zu erwähnen, dass gemäß der vorliegenden Erfindung ein Mehrschicht-Substrat, obwohl das Mehrschicht-Substrat 10 von 8 so dargestellt ist, dass es vier isolierende Schichten aufweist, jede Anzahl von isolierenden Schichten, wie beispielsweise weniger als vier oder mehr als vier, aufweisen kann. Es ist auch zu erwähnen, dass, obwohl das Substrat 10 von 8 so dargestellt ist, dass es eine Mulde 15 aufweist, welche durch die obere Schicht 12a des Substrats ausgebildet ist, Wellen gemäß der vorliegenden Erfindung durch die untere Schicht 12d des Substrats ausgebildet sein können, um die Einführung von Leitungen, Drähten und ähnlichen leitfähigen Strukturen von unterhalb des Substrats zu erlauben.
  • 8 veranschaulicht, dass gemäß der vorliegenden Erfindung nur die Schichten, welche zwischen der Oberfläche des Substrats 10 und der inneren Schicht 12c, die als Zielort des elektrischen Signals ausgewählt wurde, liegen, eine Mulde 15 aufweisen, die dadurch ausgebildet ist. Folglich ist jede Schicht (zum Beispiel die untere Schicht 12d) unter dem Boden der Mulde 15 ungestört, und Schaltungen können auf der Schicht trassiert werden, ohne durch die Mulde, welche darüber ausgebildet wurde, beeinflusst zu werden.
  • 9 ist eine perspektivische Teilansicht eines Mehrschicht-Substrats 10 gemäß der vorliegenden Erfindung, wobei die einzelnen Schichten des Substrats zur Vereinfachung der Erklärung getrennt sind. Wie aus 9 ersichtlich, kann ein ringförmiger Ring 16 auf der oberen Oberfläche der Schicht 12a des Substrats rund um die Mulde 15 ausgebildet sein, obwohl die Verwendung eines ringförmigen Rings wahlweise ist. Der ringförmige Ring 16, welcher aus elektrisch leitendem Material gebildet ist, ist mit einer Leiterbahn 14a verbunden, die ebenfalls auf der oberen Oberfläche der isolierenden Schicht 12a des Substrats ausgebildet ist. Die leitfähige Struktur 11 verläuft durch den ringförmigen Ring 16 und tritt mit einer Bondinsel in Kontakt, welche auf der inneren Schicht 12c ausgebildet ist wobei die Bondinsel mit einer Leiterbahn 14b, die auf dieser inneren Schicht ausgebildet ist, verbunden ist. Das Anlöten der leitfähigen Struktur 11 an das Mehrschicht-Substrat 10 wird nun im Anschluss unter Bezugnahme auf 10 erörtert.
  • 10 veranschaulicht verschieden Arten und Weisen, auf welche eine leitfähige Struktur, wie beispielsweise ein Draht oder eine Komponentenleitung, innerhalb einer Mulde gemäß der Erfindung befestigt oder angelötet werden kann. In 10 sind drei leitfähige Strukturen 11a, 11b und 11c dargestellt. Die leitfähige Struktur 11a kann eine grade Leitung oder ein gerader Draht sein, die leitfähige Struktur 11b kann eine gerade Leitung oder ein gerader Draht sein und die leitfähige Struktur 11c kann eine gekrümmte Leitung oder ein gekrümmter Draht sein. Jede der leitfähigen Strukturen 11a, 11b und 11c ist innerhalb einer entsprechenden Mulde 15a, 15b beziehungsweise 15c befestigt. Die Mulde 15a umfasst einen plattierten Abschnitt, welcher zwischen unplattierten Abschnitten eingeschoben ist. Die Mulde 15a kann auf dieselbe Weise ausgebildet sein, wie ein nicht durchgehender Verbindungskontakt mit unplattierten Durchgängen über und unter ihm ausgebildet sein könnte, und eliminiert daher die Kosten, welche zur Plattierung der oberen und unteren Abschnitte erforderlich wären. Die Mulde 15b ähnelt der Mulde, welche in 9 abgebildet ist, indem ein ringförmiger Ring 16 auf der oberen Oberfläche der Schicht 12a des Mehrschicht-Substrats rund um die Mulde ausgebildet ist, obwohl die Mulde 15b im Gegensatz zu der Mulde in 9 entlang ihrer Länge plattiert ist und keine Bondinsel aufweist, welche am Boden der Mulde angeordnet ist. Die Mulde 15c ähnelt der Mulde, welche in 8 abgebildet ist, indem sie keinen ringförmigen Ring aufweist, der damit verbunden ist.
  • Eine Leitung oder ein Draht 11a können folgendermaßen innerhalb einer Mulde 15a mit plattierten und unplattierten Abschnitten befestigt werden. Nachdem die Löcher der Mulde 15a in den verschiedenen Schichten gebildet und die Schichten aufeinander geschichtet sind, werden die Leitung oder der Draht 11a in die Mulde eingeführt und stellen direkten physischen Kontakt mit der Bondinsel 13a, welche am Boden der Mulde angeordnet ist, her. Die Leitung oder der Draht 11a werden an den plattierten Abschnitt der Mulde 15a, sowie auf die Bondinsel 13a gelötet, um eine leitfähige Lötverbindung 17a zu bilden, welche die Leitung oder den Draht am plattierten Abschnitt der Mulde und auf der Bondinsel befestigt. Dieses Löten dient dazu, die Leitung oder den Draht 11a in direktem physischem Kontakt mit der Bondinsel 13a zu halten.
  • Eine Leitung oder ein Draht 11b können folgendermaßen innerhalb einer plattierten Mulde 1b, welche mit einem ringförmigen Ring 16 verbunden ist, befestigt werden. Nachdem die Löcher für die Mulde 15b in den verschiedenen Schichten gebildet und die Schichten aufeinander geschichtet sind, werden die Leitung oder der Draht 11b in die Mulde eingeführt und an den ringförmigen Ring 16 und das Plattierungsmaterial gelötet, um eine leitfähige Lötverbindung 17b zu bilden, welche die Leitung oder den Draht am ringförmigen Ring und am Plattierungsmaterial befestigt.
  • Eine Leitung oder ein Draht 11c können folgendermaßen innerhalb einer unplattierten Mulde 15c befestigt werden. Nachdem die Löcher für die Mulde 15c in den verschiedenen Schichten gebildet und die Schichten aufeinander geschichtet sind, werden die Leitung oder der Draht 11c in die Mulde eingeführt und stellen direkten physischen Kontakt mit der Bondinsel 13c, welche am Boden der Mulde angeordnet ist, her. Danach werden die Leitung oder der Draht 11c auf die Bondinsel 13c gelötet, um eine leitfähige Lötverbindung 17c zu bilden, welche die Leitung oder den Draht auf der Bondinsel befestigt. Die Lötverbindung 17c kann die Mulde 15c vollständig ausfüllen, wie in 10 dargestellt, oder alternativerweise kann die Lötverbindung nur den unteren Abschnitt der Mulde 15c ausfüllen.
  • 11(a) ist eine perspektivische Teilansicht eines Mehrschicht-Substrats 10 gemäß der vorliegenden Erfindung, wobei die einzelnen Schichten der Leiterplatte zur Vereinfachung der Erklärung getrennt sind. In 11(a) ist die Mulde 15 auf dieselbe Weise mit einem elektrisch leitenden Material 18 plattiert, wie es ein PTH sein könnte. Im Gegensatz zum PTH jedoch kann sich die plattierte Mulde von 11(a) nicht ganz durch das Substrat 10 erstrecken. Stattdessen kann die plattierte Mulde auf der inneren Schicht 12c über der unteren Schicht 12d ihren Boden erreichen, so dass jede Schicht unter der Mulde 15 ungestört ist und Schaltungen auf dieser Schicht trassiert werden können, ohne durch die Welle, welche darüber ausgebildet wurde, beeinflusst zu werden. In Verbindung mit der Verwendung einer plattierten Mulde kann die ganze Mulde 15 mit einem leitfähigem Lötmaterial gefüllt werden, um Bonden zwischen der- Leitung oder dem Draht 11, dem ringförmigen Ring 16, der Bondinsel 13, dem elektrisch leitenden Material 18 und den Leiterbahnen 14a, 14b und 14c der inneren und äußeren Schichten zu erreichen. Alternativerweise kann nur ein Abschnitt der plattierten Mulde 15 mit leitfähigem Lötmaterial gefüllt werden, um Bonden zwischen der Leitung oder dem Draht 11 und einem ausgewählten der zuvor erwähnten Elemente zu erreichen.
  • 11(b) ist eine perspektivische Teilansicht eines Mehrschicht-Substrats 10 gemäß der vorliegenden Erfindung, wobei die einzelnen Schichten des Substrats zur
  • Vereinfachung der Erklärung getrennt sind. In 11(b) weist die Mulde 15, obwohl unplattiert, einen ringförmigen Ring 16a, welcher auf der oberen Oberfläche der Schicht 12a rund um die Mulde ausgebildet ist, und einen ringförmigen Ring 16b, welcher auf der oberen Oberfläche der Schicht 12b um die Mulde ausgebildet ist, auf. Obwohl in 11(b) nicht dargestellt, könnten die ringförmigen Ringe 16a und 16b auf den unteren Oberflächen der Schichten 12a beziehungsweise 12b anstatt auf den oberen Oberflächen dieser Schichten ausgebildet sein. Jede Schicht, durch welche die Mulde 15 verläuft, kann einen ringförmigen Ring aufweisen, oder alternativerweise können nur ausgewählte der (Schichten, durch welche die Mulde verläuft, einen ringförmigen Ring aufweisen. Außerdem können die Löcher in den 'ringförmigen Ringen verschiedene Größen aufweisen. Zum Beispiel kann das Loch im ringförmigen Ring 16a größer als das Loch im ringförmigen Ring 16b sein, wie in 16(b) dargestellt, oder alternativerweise kann das Loch im ringförmigen Ring 16a kleiner als das Loch im ringförmigen Ring 16b sein. In Verwendung kann die ganze Mulde 15 von 11(b) mit leitfähigem Lötmaterial gefüllt werden, um Bonden zwischen der Leitung oder dem Draht 11, den ringförmigen Ringen 16a und 16b, der Bondinsel 13 und den Leiterbahnen 14a, 14b und 14c der inneren und äußeren Schichten zu erreichen. Alternativerweise kann ur ein Abschnitt der Welle 15 von 11(b) mit leitfähigem Lötmaterial gefüllt werden, um Bonden zwischen der Leitung oder dem Draht 11 und einem ausgewählten der zuvor erwähnten Elemente zu erreichen.
  • Plattierte Mulden, wie beispielsweise die Mulde 15 von 11(a), können gemäß den folgenden Verfahren oder alternativerweise gemäß anderen Herstellungsverfahren hergestellt werden. Im Allgemeinen kann eine plattierte Mulde Inzwischen den gewünschten Schichten unter Verwendung der Verbindungskontaktherstellungstechnik hergestellt werden, wobei ein doppelseitiger kaschierter Isolator als ein Kern verwendet wird und eine leitfähiges Bondinsel auf der inneren Schichtoberfläche, wo der elektrische Kontakt gewünscht wird, gebildet werden kann.
  • Ein erstes Verfahren zur Bildung einer plattierten Mulde wird unter Bezugnahme auf die Veranschaulichungen in 12(a)., 12 (b) und 12 (c) , sowie das Flussdiagramm in 13 erörtert. Gemäß dem ersten Verfahren zur Bildung einer plattierten Mulde wird zunächst eine Mehrzahl von flachen isolierenden Folien ausgewählt (Schritt 51 in 13). Diese isolierenden Folien werden verwendet, um die obere isolierende Schicht 12a, die innere isolierende Schicht 12b und die untere isolierende Schicht 12c des Mehrschicht-Substrats zu bilden. Vorzugsweise werden die isolierenden Folien aus FR4, TEFLON (Handelsmarke), Keramik oder einem anderen isolierenden Material gebildet, das zur Verwendung in der Herstellung der verschiedenen Schichten eines Mehrschicht-Substrats (zum Beispiel eines FFCs, eines Mehrschicht-Keramikleiters, einer PCB oder eines anderen derartigen Substrats) geeignet ist.
  • Wie aus 12(a) ersichtlich, können die obere und die untere Schicht 12a und 12b jeweils auf beiden Seiten davon mit Metallmaterial 19 kaschiert werden, während die innere Schicht 12b eine unkaschierte Prepeg-Schicht sein kann, welche mit einem Material imprägniert wird, das geeignet ist, um Laminieren zu erreichen. Das Metallmaterial 19 kann aus Kupfer, Silber oder einem anderen elektrisch leitenden Material hergestellt sein. Das Metallmaterial 19 wird verwendet, um leitfähige Komponenten zu bilden, wie beispielsweise die Bondinseln und die Leiterbahnen, welche zuvor erörtert wurden.
  • Gemäß Schritt S2 von 13 wird ein Loch 20 in eine der kaschierten Schichten (zum Beispiel die kaschierte Schicht 12a in 12(a)) gebohrt, wird das Loch mit leitfähigem Material 18 plattiert und wird Ätzen oder dergleichen ausgeführt, um eine Bondinsel 13 auf einer anderen der kaschierten Schichten (zum Beispiel der kaschierten Schicht 12c in 12(b)) zu bilden. Bei Schritt S3 von 13 wird ein Loch 21 in die unkaschierte isolierende Prepeg-Schicht 12b gebohrt, welche zwischen dem Loch 20 und der Bondinsel 13 der inneren Schicht liegt, wie in 12(b) dargestellt. Das Loch 21 in der Prepeg-Schicht 12b ist vorzugsweise größer als das plattierte Loch 20, welches in die kaschierte Schicht 12a gebohrt ist. Der Durchmesser des Lochs 21 wird durch Faktoren bestimmt, welche umfassen: die Viskosität des Prepeg-Materials während des Laminierens, welche hauptsächlich durch die Eigenschaften der Epoxidharzverbindung, die zum Bonden verwendet wird, bestimmt wird; die Kapillarwirkung des plattierten Lochs 20 und die Laminierungstemperatur.
  • Als eine Alternative zur Verwendung einer isolierenden Schicht 12b, welche Prepeg-Material aufwies, das darauf über die Gesamtheit der Schicht aufgetragen war, könnte die isolierende Schicht „selektiv mit Prepeg versehen werden", d.h. ein oder mehr Abschnitte der isolierenden Schicht 12b (zum Beispiel die Abschnitte, durch welche die Löcher 21 gebohrt werden) können kein darauf aufgetragenes Prepeg-Material aufweisen, während die restlichen Abschnitte der Schicht darauf aufgetragenes Prepeg aufweisen können. Indem davon abgesehen wird, Prepeg-Material auf die Abschnitte der Schicht 12b aufzutragen, durch welche die Löcher 21 gebohrt werden, kann das Einsickern von Prepeg-Material in die Löcher während des Laminierens verhindert werden, und folglich können das Loch 20, welches in die Schicht 12a gebohrt wird, und das entsprechende Loch 21, welches in die Schicht 12b gebohrt wird, so ausgelegt werden, dass sie dieselbe Größe aufweisen.
  • Als eine Alternative zur Verwendung einer isolierenden Schicht 12b mit irgendeinem darauf aufgetragenen Prepeg- Material kann die isolierende Schicht 12b TEFLON (Handelsmarke) oder irgendeinen anderen Isolator mit Trockenklebefolie (ein Material, das wie ein zweiseitiges Band funktioniert), welcher auf ihrer oberen und ihrer unteren Oberfläche ausgebildet ist, umfassen. Die Trockenklebefolie vermeidet die Notwendigkeit des Erwärmens während des Laminierens und vermeidet auch das Einsickern von Prepeg-Material, so dass jedes Loch 20 in der Schicht 12a und sein entsprechendes Loch 21 in der Schicht 12b dieselbe Größe aufweisen können.
  • Es ist zu erwähnen, dass die Löcher für jede Mulde stets auf der oberen (oder unteren) Schicht des Mehrschicht-Substrats gebohrt werden. Für jede Mulde werden nur die Schichten gebohrt, welche zwischen der Oberfläche des Mehrschicht-Substrats und der inneren Schicht, welche als ein Zielort für das Signal ausgewählt ist, liegen.
  • Nach dem Bohren der Löcher und der Bildung von Bondinseln, Leiterbahnen und anderen ähnlichen leitfähigen Komponenten, werden die Isolatorfolien in Schritt S4 von 13 aufeinander geschichtet, um ein Mehrschicht-Substrat gemäß der vorliegenden Erfindung zu bilden, wie in 12(c) dargestellt. Während des Laminierprozesses wird den gestapelten Schichten, einschließlich der Prepeg-Schicht 12b, wenn eine Schicht 12b mit darauf aufgetragenem Prepeg-Material verwendet wird, hohe Temperatur-zugeführt. Es gibt eine vorhersagbare Menge von Fluss des Prepeg-Materials in den Muldenbereich (es sei denn die Schicht 12b ist selektiv mit Prepeg versehen), aber dieser Fluss bedeckt die Bondinsel 13 der inneren Schicht nicht. Die resultierende plattierte Mulde 15 ist in 12(c) dargestellt.
  • Ein zweites Verfahren zur Bildung einer plattierten Mulde wird unter Bezugnahme auf die Veranschaulichungen in 14(a) , 14(b) und 14(c) , sowie das Flussdiagramm in 15 erörtert. Die Schritte S1 beziehungsweise S2 dieses Verfahrens sind dieselben wie die Schritt S1 und S2 für das erste, zuvor erörterte Verfahren zur Bildung einer plattierten Mulde. Mit anderen Worten, Schritt S1 von 15 umfasst Auswählen einer Mehrzahl von isolierenden Folien, wie in 14(a) dargestellt, und Schritt S2 von 15 umfasst Bohren eines Lochs 20 in eine der kaschierten Schichten (zum Beispiel die kaschierte Schicht 12c von 14(a)), Plattieren des Lochs mit einem leitfähigen Material 18 und Ausführen von Ätzen oder dergleichen, um eine Bondinsel 13 auf einer anderen der kaschierten Schichten (zum Beispiel der kaschierten Schicht 12a in 14(b)) zu bilden.
  • In Schritt S3 von 15 wird ein Loch 21 in die unkaschierte isolierende Prepeg-Schicht 12 gebohrt, welche zwischen dem Loch 20 und der Bondinsel 13 der inneren Schicht liegt, wie in 14(b) dargestellt. Das Loch 21 in der Prepeg-Schicht 12b für das zweite Verfahren zur Bildung einer plattierten Mulde weist im Gegensatz zum Loch 21 für das erste Verfahren zur Bildung einer plattierten Mulde, als die Schicht 12b Prepeg-Material aufwies, das darauf über ihre Gesamtheit aufgetragen war, vorzugsweise dieselbe Größe wie das plattierte Loch 20, das in die kaschierte Schicht 12c gebohrt ist, auf.
  • Schritt S4 von 15 umfasst Zustopfen oder Füllen des Lochs 21 (zum Beispiel durch Abdecken) mit einem elektrisch leitenden Klebstoff 22, wie in 14(b) dargestellt. Der elektrisch leitende Klebstoff 22 weist während des Laminierens zwar ein begrenztes Fließvermögen auf, bindet die verschiedenen Schichten aber dennoch gut aneinander.
  • Die isolierenden Folien werden in Schritt S5 von 15 aufeinander geschichtet, um ein Mehrschicht-Substrat gemäß der vorliegenden Erfindung zu bilden, wie in 14(c) dargestellt. Während des Laminierens führt der leitfähige Klebstoff zwei Funktionen aus: er hält das Prepeg-Material davon ab, in die Mulde zu fließen, und gewährleistet die elektrische Leitfähigkeit zwischen der plattierten Mulde 15 und der Bondinsel 13 der inneren Schicht. Die fertig gestellte plattierte Mulde 15 ist in 14(c) dargestellt.
  • Wie beim ersten Verfahren zur Bildung einer plattierten Mulde kann die Schicht 12b im zweiten Verfahren zur Bildung einer plattierten Mulde selektiv mit Prepeg versehen werden oder eine Trockenklebefolie verwenden, anstatt über ihre Gesamtheit mit Prepeg versehen zu werden.
  • Unplattierte Mulden, wie beispielsweise die Mulde 15 von 8, können gemäß den folgenden Verfahren oder alternativerweise gemäß anderen Herstellungsverfahren erzeugt werden. Im Allgemeinen wird für unplattierte Mulden jede isolierende Schicht an der entsprechenden Stelle, wo die Mulde zu bilden ist, getrennt gebohrt, und eine Bondinsel wird auf der inneren Schicht, wo elektrischer Kontakt gewünscht wird, gebildet.
  • Ein erstes Verfahren zur Bildung einer unplattierten Mulde wird unter Bezugnahme auf die Veranschaulichungen in 16(a), 16(b) und 16(c), sowie das Flussdiagramm, das in 17 dargestellt ist, erörtert. Gemäß dem ersten Verfahren zur Bildung einer unplattierten Mulde wird zunächst eine Mehrzahl von flachen isolierenden Folien ausgewählt (Schritt S1 von 17). Diese isolierenden Folien werden verwendet, um die obere isolierende Schicht 12a, die inneren isolierenden Schichten 12b, 12c und 12d, sowie die untere isolierende Schicht 12e zu bilden.
  • Wie in 16(a) dargestellt, können die isolierenden Schichten 12a, 12c und 12e jeweils auf beiden Seiten davon mit Metallmaterial 19 kaschiert sein, während die Schichten 12b und 12d unkaschierte Prepeg-Schichten, die mit Material imprägniert sind, welches zum Erreichen von Laminieren geeignet ist, selektiv mit Prepeg versehene Schichten oder isolierende Schichten mit einer darauf aufgetragenen Trockenklebefolie sein können. Das Material 19 wird verwendet, um leitfähige Komponenten zu bilden, wie beispielsweise die ringförmigen Ringe, die Bondinseln und die Leiterbahnen, welche zuvor erörtert wurden.
  • Gemäß. Schritt S2 von 17 wird ein Loch 20 in eine der kaschierten Schichten (zum Beispiel die Schicht 12a in 16(a)) gebohrt und wird Ätzen oder dergleichen ausgeführt, um eine Bondinsel 13 und eine oder mehrere Leiterbahnen 14 auf einer oder mehreren der anderen kaschierten Schichten (zum Beispiel der kaschierten Schicht 12c in 16(b)) zu bilden. In Schritt S3 von 17 wird ein Loch 21 in der unkaschierten isolierenden Schicht 12b gebohrt, welche zwischen dem Loch 20 und der Kontaktstelle 13 der inneren Schicht liegt, wie in 16(b) dargestellt. Das Loch 21 in der isolierenden Schicht 12b ist vorzugsweise größer als das Loch 20, welches in die kaschierte Schicht 12a gebohrt ist, oder diese Löcher können dieselbe Größe aufweisen, wenn die isolierende Schicht 12b selektiv mit Prepeg versehen ist oder eine darauf aufgetragene Trockenklebefolie aufweist. Der Durchmesser des Lochs 21 wird durch die folgenden Hauptfaktoren bestimmt: die Viskosität des Prepeg-Materials während des Laminierens, welche hauptsächlich durch die Eigenschaften der Epoxidharzverbindung, die zum Bonden verwendet wird, bestimmt wird; die Kapillarwirkung des plattierten Lochs 20 und die Laminierungstemperatur.
  • Wie im Falle für die plattierte Mulde werden die Löcher für jede unplattierte Mulde in die obere (oder untere) Schicht des Mehrschicht-Substrats gebohrt. Für jede Welle werden nur die Schichten, welche zwischen der Oberfläche des Mehrschicht-Substrats und der inneren Schicht, die als ein Zielort für Signal ausgewählt ist, gebohrt.
  • Nach dem Bohren der Löcher und der Bildung von Bondinseln, Leiterbahnen und ähnlichen leitfähigen Komponenten, werden die isolierenden Folien in Schritt S4 von 17 aufeinander geschichtet, um ein Mehrschicht-Substrat gemäß der vorliegenden Erfindung zu bilden, wie in 16(c) dargestellt. Während des Laminierprozesses wird den gestapelten Schichten, einschließlich den Prepeg-Schichten 12b und 12d, wenn die Schichten 12b und 12d mit darauf aufgetragenem Prepeg-Material verwendet werden, hohe Temperatur zugeführt. Es gibt eine vorhersagbare Menge von Fluss des Prepeg-Materials in den Muldenbereich (es sei denn die isolierende Schicht 12b ist selektiv mit Prepeg versehen), aber dieser Fluss bedeckt die innere Bondinsel 13 nicht. Die resultierende unplattierte Mulde 15 ist in 16(c) dargestellt.
  • Ein zweites Verfahren zur Bildung einer unplattierten Mulde wird unter Bezugnahme auf die Veranschaulichungen in 18(a), 18(b) und 18(c), sowie das Flussdiagramm in 19 erörtert. Die Schritte S1 beziehungsweise S2 für das zweite Verfahren zur Bildung einer unplattierten Mulde sind dieselben wie die Schritte S1 und S2 für das erste Verfahren zur Bildung einer plattierten Mulde, das zuvor erörtert wurde. Mit anderen Worten, Schritt S1 von 19 umfasst Auswählen einer Mehrzahl von isolierenden Folien, wie in 18(a) dargestellt, und Schritt S2 von 19 umfasst Bohren eines Lochs 20 in eine der kaschierten Schichten (zum Beispiel die kaschierte Schicht 12e von 18(a)), und Ausführen von Ätzen oder dergleichen, um eine Bondinsel 13 und eine oder mehr Leiterbahnen 14 auf einer oder mehreren der anderen der kaschierten Schichten (zum Beispiel der kaschierten Schicht 12c in 18(b)) zu bilden.
  • In Schritt S3 von 19 wird ein Loch 21 in die unkaschierte isolierende Prepeg-Schicht gebohrt, welche zwischen dem Loch 20 und der Kontaktstelle 13 der inneren Schicht liegt, wie in 18(b) dargestellt. Das Loch 21 in der Prepeg-Schicht 12d für das zweite Verfahren zur Bildung einer unplattierten Mulde weist im Gegensatz zum Loch 21 für das erste Verfahren zur Bildung einer unplattierten Mulde, als die Schicht 12b Prepeg-Material aufwies, das darauf über ihre Gesamtheit aufgetragen war, vorzugsweise dieselbe Größe wie das Loch 20, das in die kaschierte Schicht 12e gebohrt ist, auf.
  • Schritt S4 von 19 umfasst Zustopfen oder Füllen des Lochs 21 (zum Beispiel durch Abdecken) mit einem elektrisch leitenden Klebstoff 22, wie in 18(b) dargestellt. Der elektrisch leitende Klebstoff 22 weist während des Laminierens zwar ein begrenztes Fließvermögen auf, bindet die verschiedenen Schichten aber dennoch gut aneinander.
  • Die isolierenden Folien werden in Schritt S5 von 19 aufeinander geschichtet, um ein Mehrschicht-Substrat gemäß der vorliegenden Erfindung zu bilden, wie in 18(c) dargestellt. Während des Laminierens führt der leitfähige Klebstoff 22 zwei Funktionen aus: er hält das Prepeg-Material davon ab, in die Mulde zu fließen, und gewährleistet auch die elektrische Leitfähigkeit zwischen der inneren Bondinsel 13 und, nach der Zusammensetzung der Komponenten, der Leitung, die in die Mulde eingeführt wurde.
  • Wie beim ersten Verfahren zur Bildung einer unplattierten Mulde kann die Schicht, welche das Loch 21 darin ausgebildet aufweist, im zweiten Verfahren zur Bildung einer unplattierten Mulde selektiv mit Prepeg versehen werden oder eine Trockenklebefolie verwenden, anstatt über ihre Gesamtheit mit Prepeg versehen zu werden.
  • Es ist zu erwähnen, dass für eine unplattierte Mulde 15 mit einem ringförmigen Ring 16, wie zum Beispiel in 9 dargestellt, die Zusammensetzungsverfahren dieselben wie die zuvor erörterten Verfahren zur Bildung einer unplattierten Mulde sind, mit der Ausnahme, dass der ringförmige Ring während des Schrittes des Bildens der leitfähigen Komponenten aus der Metallschicht 19 auf der oberen (oder unteren) Schicht geätzt oder anderweitig rund um die Mulde gebildet wird.
  • 20 ist eine perspektivische Teilansicht eines Mehrschicht-Substrats 10 gemäß der vorliegenden Erfindung, wobei die Schichten 12a, 12b, 12c und 12d des Mehrschicht-Substrats zur Vereinfachung der Erklärung getrennt dargestellt sind. 20 veranschaulicht, dass das Loch 21 in der inneren isolierenden Prepeg-Schicht 12b größer als der Bereich der Bondinsel 13 der inneren Schicht sein kann, um zu erlauben, dass während des Laminierens zwar. Isolierstoff fließt, aber nicht bis zu dem Ausmaß, dass er die Mulde füllen und die Bondinsel bedecken würde.
  • 21 ist eine perspektivische Teilansicht eines Mehrschicht-Substrats 10 gemäß der vorliegenden Erfindung nach dem Laminieren. 21 veranschaulicht, dass, obwohl das Prepeg-Material während des Laminierschrittes etwas fließt, dieses die Bondinsel 13 der inneren Schicht nicht bedeckt. Die leitfähige Plattierung 18 der Mulde 15 von 21 ist so dargestellt, dass sie mit den Leiterbahnen 14a, 14b und 14c auf verschiedenen Ebenen des Mehrschicht-Substrats 10 verbunden ist..
  • Es ist zu erwähnen, dass bei allen Herstellungsverfahren der vorliegenden Erfindung anstatt der Durchführung des Laminierens und dann des Lötens das Laminieren und das Löten gleichzeitig durchgeführt werden können. Zum Beispiel können die verschiedenen Schichten benachbart zueinander positioniert werden, kann eine leitfähige Struktur, wie beispielsweise eine Leitung oder ein Draht, in jeder der Mulden 'positioniert werden und können Druckbeaufschlagung und Erwärmung zur gleichen Zeit durchgeführt werden, um die Schichten des Mehrschicht-Substrats gleichzeitig zu laminieren und jede leitfähige Struktur innerhalb ihrer jeweiligen Mulde zu löten.
  • Ein Mehrschicht-Substrat gemäß der vorliegenden Erfindung kann zum Beispiel eine PCB, ein FFC, ein Mehrschicht-Keramik-Leiter, ein Mehrschicht-Substrat innerhalb eines Halbleitergehäuses oder irgendein anderes Mehrschicht-Substrat sein. Wenn die Herstellung des Mehrschicht-Substrats gemäß der vorliegenden Erfindung abgeschlossen ist, können Drähte oder mit Leitungen versehene Komponenten durch Einführen der Drähte oder Leitungen der Komponenten in die Mulden des Leiters und anschließendes Anlöten jedes Drahtes oder jeder Leitung an ihre entsprechende Mulde an einem ringförmigen Ring, einer Bondinsel und/oder einer leitfähigen Plattierung für diese Mulde auf dem Mehrschicht-Substrat angebracht werden. Es ist zu erwähnen, dass jedes Mehrschicht-Substrat gemäß der vorliegenden Erfindung um vorher konzipierte Verdrahtungskonfigurationen oder mit Leitungen versehene Komponenten angelegt werden kann, oder alternativerweise jede Verdrahtungskonfiguration oder jede mit Leitungen versehene Komponente um ein vorher konzipiertes Mehrschicht-Substrat angelegt werden können. In jedem Fall weisen die resultierenden Mehrschicht-Substrate, Konfigurationen und Komponenten Charakteristiken auf und stellen Vorteile bereit, welche von herkömmlichen Mehrschicht-Substraten und PCBs zurzeit nicht erhältlich sind.
  • Die zuvor erörterten Verfahren und Flussdiagramme sind beispielhaft für die Art und Weise, auf welche ein Mehrschicht-Substrat gemäß der vorliegenden Erfindung hergestellt und an entsprechende Drähte oder elektrische und/oder elektronische Komponenten angepasst werden kann. Andere Verfahren zum Erreichen solcher Zwecke sind vorgesehen. Zum Beispiel könnte vor dem Laminieren die Bildung von Löchern, ringförmigen Ringen, Bondinseln, Leiterbahnen, PTHs, plattierten Mulden und dergleichen in jeder möglichen Reihenfolge gemäß den gewünschten Anforderungen des Konstrukteurs und/oder Herstellers durchgeführt werden. Daher könnte zum Beispiel anstelle des Bohrens von Löchern in den isolierenden Folien oder Schichten vor dem Durchführen von Ätzen gemäß der vorliegenden Erfindung Ätzen vor diesem Bohren durchgeführt werden.
  • Gemäß der vorstehenden Erörterung können die Drähte oder Leitungen zum Anbringen an einem Mehrschicht-Substrat gemäß der vorliegenden Erfindung Leitungen von einem Halbleiterbauelement oder einem Halbleitergehäuse, Leitungen von Widerständen, Kondensatoren, Induktoren, Verbindungsstücken oder anderen elektrischen oder. elektronischen Komponenten oder Drähte, welche an derartige Bauelemente angeschlossen wurden, sein. Wie aus 22 ersichtlich ist, kann jede einzelne mit Leitungen versehene Komponente, wie beispielsweise ein Halbleitergehäuse 23, Leitungen verschiedener Längen zum SMT-Montieren einer Verbindung mit verschiedenen Schichten eines Mehrschicht-Substrats aufweisen. Die Leitungen verschiedener Längen können sich von der Seite oder den Seiten des Halbleitergehäuses 23 heraus erstrecken, wie in 22 dargestellt, oder diese Leitungen können sich auf die Art und Weise eines PGA-Gehäuses von der unteren Oberfläche des Gehäuses nach unten erstrecken. Überdies können für jede einzelne Komponente einige der Leitungen innerhalb von Mulden angebracht werden, während einige der Leitungen als SMT-Leitungen auf der oberen Oberfläche des Substrats angebracht werden können.
  • Die mit Leitungen versehene Komponente 23 von 22 umfasst Leitungen 11a, 11b und 11c, welche sich von der Seite der Komponente erstrecken. Die Leitung 11a weist einen gekrümmtem Fußabschnitt auf, der unter Verwendung des SMT-Verfahrens an eine Bondinsel 13a gelötet ist, welche auf der oberen Schicht 12a des Mehrschicht-Substrats ausgebildet ist. Die Leitung 11b weist einen geraden Fußabschnitt auf, welcher in eine Mulde 15b eingeführt ist und unter Verwendung des SMT-Verfahrens an eine Bondinsel 13b gelötet ist, die auf einer inneren Schicht 12b des Mehrschicht-Substrats ausgebildet ist, und welcher auch an einen ringförmigen Ring 16, der auf der oberen Schicht 12a ausgebildet ist, gelötet ist. Die Lötverbindung 17b hält die Leitung 11b innerhalb der Mulde 15b fest und stellt eine leitfähige Schnittstellenrealisierung zwischen der Leitung 11b, dem ringförmigen Ring 16 und der Bondinsel 13b bereit. Die Leitung 11c weist einen geraden Fußabschnitt auf, welcher in eine Mulde 15c eingeführt ist und welcher unter Verwendung des SMT-Verfahrens an eine Bondinsel 13c gelötet ist, die auf einer unteren Schicht 12c des Mehrschicht-Substrats ausgebildet ist. Die Lötverbindung 17c hält die Leitung 11c innerhalb der Mulde 15c fest und stellt eine leitfähigen Kontakt zwischen der Leitung 11c und der Bondinsel 13c bereit. Leitfähige Leiterbahnen (in 22 nicht dargestellt) können mit dem ringförmigen Ring 16 und den Bondinseln 13a, 13b und 13c verbunden sein, um die Übertragung von Signalen zwischen den leitfähigen Komponenten des Substrats zu erlauben.
  • An dieser Stelle wird Bezug genommen auf entsprechende US-Patentanmeldungen an Stanford W. Crane, Jr., et al., die am selben Tag hiermit eingereicht wurden und die Titel „PREFABRICATED SEMICONDUCTOR CHIP CARRIER" beziehungsweise „SEMICONDUCTOR CHIP CARRIER AFFORDING A HIGH-DENSITY EXTERNAL INTERFACE" tragen. Die Halbleiterchipträger, welche in diesen ebenfalls anhängigen Anmeldungen offenbart werden, sind zum Anbringen auf Mehrschicht-Substraten gemäß der vorliegenden Erfindung geeignet, wenn sie so ausgelegt sind, dass sie Leitungen mit SMT-kompatiblen Fußabschnitten, die nicht koplanar sind, aufweisen. In dieser Hinsicht könnten die Halbleiterchipträger, welche in den zuvor erwähnten, ebenfalls anhängigen Patentanmeldungen offenbart werden, zum Beispiel auf verschiedenen Schichten eines gemäß der vorliegenden Erfindung ausgelegten Mehrschicht-Substrats SMT-montiert werden. Mit anderen Worten, SMT-Montieren auf verschiedenen Ebenen eines Mehrschicht-Substrats ist auf die Halbleiterchipträger anwendbar, welche in den zuvor erwähnten, ebenfalls anhängigen Patentanmeldungen offenbart werden. Die Art und Weise, auf welche diese Halbleiterchipträger auf einem Mehrschicht-Substrat gemäß der vorliegenden Erfindung angebracht werden können, ist zum Beispiel aus der Veranschaulichung in 22 und der entsprechenden Beschreibung, die zuvor bereitgestellt wurde, zu erkennen.
  • Die vorliegende Erfindung ist auf alle Komponenten oder Bauelemente mit ein oder mehr Leitungen oder Drähten und alle Mehrschicht-Substrate (einschließlich PCBs, FFCs, Mehrschicht-Keramik, Mehrschicht-Substrate, welche innerhalb von Halbleitergehäusen verwendet werden, oder anderer derartiger Substraten) anwendbar. Zum Beispiel können die Leitungen zum Anbringen auf einem Mehrschicht-Substrat gemäß der vorliegenden Erfindung Leitungen von einer elektrischen Verbindungskomponente vom Projektionstyp, einer elektrischen Verbindungskomponente vom Aufnahmetyp, einem Stecksockel zur Aufnahme eines Halbleitergehäuses oder dergleichen sein. Gemäß der vorliegenden Erfindung ist eine elektrische Verbindungskomponente vom Projektionstyp eine steckbare Komponente, welche zur Aufnahme innerhalb einer entsprechenden elektrischen Verbindungskomponente vom Aufnahmetyp ausgelegt ist. Gleichermaßen ist eine elektrische Verbindungskomponente vom Aufnahmetyp eine steckbare Komponente, welche zum Aufnehmen einer entsprechenden elektrischen Verbindungskomponente vom Projektionstyp ausgelegt ist. Hinsichtlich der elektrischen Verbindungskomponenten vom Projektionstyp und vom Aufnahmetyp wird elektrische Zwischenverbindung durch Einführen jeder elektrischen Verbindungskomponente vom Projektionstyp in eine entsprechende elektrische Verbindungskomponente vom Aufnahmetyp bewerkstelligt. Diese Einführung bringt die leitfähigen Abschnitte der elektrischen Verbindungskomponenten vom Projektionstyp und vom Aufnahmetyp miteinander in Kontakt, so dass elektrische Signale durch die Verbindungskomponenten übertragen werden können.
  • 23(a) , 23(b) und 23(c) , auf die hierin als „23" gemeinsam Bezug genommen wird, sind verschiedene perspektivische Teilansichten eines Mehrschicht-Substrats 10 (zum Beispiel einer PCB) gemäß der vorliegenden Erfindung, welches eine Mehrzahl von darauf angebrachten Verbindungskomponenten 24 vom Aufnahmetyp aufweist. In 23 sind die einzelnen Schichten der Leiterplatte zur Vereinfachung der Erklärung getrennt. Nicht dargestellt ist in 23 ein isolierendes Substrat, in welchem die einzelnen Leitungen 11 der Verbindungskomponenten 24 vom Aufnahmetyp vor der Montage auf dem Mehrschicht-Substrat 10 verankert werden. Das isolierende Substrat isoliert die Leitungen 11 voneinander und hält die positionelle Beziehung der Leitungen 11 in Bezug aufeinander aufrecht. Das isolierende Substrat wird über den Abschnitten der Leitungen, welche mit dem Substrat 10 Kontakt haben, und unter den abgewinkelten Abschnitten der Leitungen positioniert.
  • 23(a) stellt zwei elektrische Verbindungskomponenten 24 vom Aufnahmetyp, welche auf dem Mehrschicht-Substrat 10 angebracht sind, dar, wobei jede elektrische Verbindungskomponente vom Aufnahmetyp zum Beispiel vier Leitungen 11 umfasst. In 23(a) bilden die vier Leitungen auf der linken Seite eine erste der elektrischen Verbindungskomponenten vom Aufnahmetyp, und die vier Leitungen auf der rechten Seite bilden eine zweite der Elektrischen Verbindungskomponente vom Aufnahmetyp. 23(b) beziehungsweise 23(c) sind Vorder- und Rückansichten der ersten elektrischen Verbindungskomponente vom Aufnahmetyp, d.h. der in 23(a) ganz links abgebildeten elektrischen Verbindungskomponente.
  • In 23 erstreckt sich eine erste Leitung 11 der ersten elektrischen Verbindungskomponente vom Aufnahmetyp durch eine Mulde 15 und ist auf einer Bondinsel, welche auf der inneren isolierenden Schicht 12c des Mehrschicht-Substrats 10 ausgebildet ist, SMT-montiert. Die zweite und die dritte Leitung 11 der ersten elektrischen Verbindungskomponente vom Aufnahmetyp erstrecken sich durch jeweilige Mulden 15 und sind jeweils auf einer Bondinsel, welche auf der inneren isolierenden Schicht 12b des Mehrschicht-Substrats 10 ausgebildet ist, SMT-montiert. Eine vierte Leitung der ersten elektrischen Verbindungskomponente vom Aufnahmetyp ist, anstatt mit einer Mulde verbunden zu sein, auf eine Bondinsel 13, welche auf der oberen Oberfläche der oberen isolierenden Schicht 12a ausgebildet ist, SMT-montiert. In 23 sind alle vier der Leitungen der zweiten oder rechten elektrischen Verbindungskomponente vom Aufnahmetyp an Bondinseln 13, welche auf der oberen Oberfläche der oberen isolierenden Schicht 12a ausgebildet sind, gebondet. Wie bei den vorherigen Bauformen sorgt die Verwendung von Mulden in der Bauform von 23 in der Art und Weise für Flexibilität, dass Signale zwischen den verschiedenen Schichten eines Mehrschicht-Substrats übertragen werden können, während Stören der unteren Schichten, wie beispielsweise der unteren isolierenden Schicht 12d, durch welche die Mulden 15 nicht verlaufen, unterlassen wird.
  • 24 stellt ein Paar von elektrischen Verbindungskomponenten 25 vom Projektionstyp dar, welche dabei sind, in die elektrischen Verbindungskomponenten 24 vom Aufnahmetyp, welche in 23 dargestellt sind, eingeführt zu werden. Jede elektrische Verbindungskomponente 25 vom Projektionstyp umfasst eine Mehrzahl von leitfähigen Kontakten oder Pfeilern 26, welche so ausgelegt sind, dass auf Wunsch ein isolierender Stützpfeiler 27 zwischen den Kontakten positioniert werden kann. Wie aus 24 ersichtlich, können die Kontakte 26 und der Stützpfeiler 27, wenn verwendet, auf einem elektrisch isolierenden Substrat 28 befestigt sein. Das Substrat 28 und der Stützpfeiler 27, wenn verwendet, isolieren die leitfähigen Kontakte 26 voneinander, so dass auf jedem Kontakt ein unterschiedliches elektrisches Signal übertragen werden kann. Vorzugsweise ist das Material für den Stützpfeiler 27 und das Substrat 28 (und für das isolierende Substrat für die Verbindungskomponenten vom Aufnahmetyp, das in 24 nicht dargestellt ist) ein isolierendes Material, welches nicht kleiner wird, wenn es geformt wird (zum Beispiel ein Flüssigkristallpolymer, wie beispielsweise VECTRA, das eine Handelsmarke von Hoechst Celanesa ist).
  • Wenn eine elektrische Verbindungskomponente vom Projektionstyp innerhalb einer entsprechenden elektrischen Verbindungskomponente vom Aufnahmetyp aufgenommen wird, tritt jede Leitung 11 mit einem entsprechenden der Kontakte 26 zur Übertragung eines elektrischen Signals zwischen jeder Leitung 11 und ihrem entsprechenden Kontakt 26 in Kontakt. Obwohl 24 die Montage der elektrischen Verbindungskomponenten 24 vom Aufnahmetyp auf einem Mehrschicht-Substrat 10 darstellt, könnten anstelle der elektrischen Verbindungskomponenten vom. Aufnahmetyp ebenso gut elektrische Verbindungskomponenten vom Projektionstyp auf dem Mehrschicht-Substrat angebracht werden, um im Wesentlichen dieselbe Wirkung zu erzielen.
  • Fußabschnitte der Kontakte 26 erstrecken sich von einer Seite des Substrats 28, welche der Seite des Substrats gegenüberliegt, von welcher sich der Stützpfeiler 27 erstrecken würde, wenn verwendet. Diese Fußabschnitte können zur direkten Schnittstellenrealisierung mit einem Halbleitergehäuse, einem Kabel oder irgendeiner anderen Schnittstellenoberfläche ausgelegt sein. Falls die elektrische Verbindungskomponente vom Projektionstyp selbst Teil eines Halbleitergehäuses oder Chipträgers ist, wären das Gehäuse oder der Träger infolgedessen mit einem Mehrschicht-Substrat 10 gemäß der vorliegenden Erfindung zusammensteckbar. Verschiedene Arten von Fußabschnitten, welche zur Verwendung in Verbindung mit der vorliegenden Erfindung vorgesehen sind, werden in der zuvor erwähnten, ebenfalls anhängigen US-Patentanmeldung an Stanford W. Crane, Jr., et al., mit dem Titel „SEMICONDUCTOR CHIP CARRIER AFFORDING A HIGH-DENSITY EXTERNAL INTERFACE", sowie in einer ebenfalls anhängigen US-Patentanmeldung an Stanford W. Crane, Jr., mit dem Titel „HIGH-DENSITY ELECTRICAL INTERCONNECT SYSTEM" und in einer ebenfalls anhängigen US-Patentanmeldung von Stanford W. Crane, Jr., welche am 1. Dezember 1992 eingereicht wurde und den Titel „HIGH-DENSITY ELECTRICAL INTERCONNECT SYSTEM" trägt, beschrieben. Außerdem werden in diesen ebenfalls anhängigen Anmeldungen auch mehrere verschiedene Bauformen von elektrischen Verbindungskomponenten und verschiedene verschachtelte und modifizierte Bauformen für elektrische Verbindungskomponenten, welche zur Verwendung in Verbindung mit der vorliegenden Erfindung verfügbar sind, offenbart.
  • Verschiedene Bauformen sind für den Abschnitt jeder Leitung 11, welcher auf einem Mehrschicht-Substrat gemäß der vorliegenden Erfindung SMT-montiert wird, möglich. Wie aus 22 ersichtlich, kann der Abschnitt jeder Leitung, welcher auf einer oberen Schicht eines Mehrschicht-Substrats SMT-montiert wird, eine Bauform aufweisen, welche eine Ecke umfasst, und der Abschnitt jeder Leitung, welcher auf einer inneren Schicht eines Mehrschicht-Substrats SMTmontiert wird, kann eine gerade Bauform aufweisen. 25 stellt eine andere Art von Fußabschnittbauform dar, welche ein zusätzliches Federungsvermögen bereitstellt, um Toleranz für Maßabweichungen zu ermöglichen. Die Fußabschnittbauformen von 22 und 25 könnten für die verschiedenen Leitungen einer einzelnen Komponente (zum Beispiel der Verbindungskomponente 24 vom Aufnahmetyp von 23) gemeinsam verwendet werden, oder alle der Leitungen einer einzelnen Komponente können gemäß einer einzigen dieser Bauformen geformt werden. Die Fußabschnitte der Leitungsbauformen von 22 und 25 sind alle sowohl zum SMT-Montieren auf äußeren als auch auf inneren Schichten eines Mehrschicht-Substrats anwendbar.
  • Wie bereits erwähnt, können die Leitungen 11, welche auf einem Mehrschicht-Substrat 10 gemäß der vorliegenden Erfindung SMT-montiert werden, den Kontakten einer elektrischen Verbindungskomponente vom Projektionstyp entsprechen, wobei jede elektrische Verbindungskomponente vom Projektionstyp auf dem Mehrschicht-Substrat angebracht wird und sich vom Leiter zur Aufnahme innerhalb einer entsprechenden elektrischen Verbindungskomponente vom Aufnahmetyp erstreckt. Die elektrische Verbindungskomponente vom Projektionstyp kann sich in einer geraden Linie vom Mehrschicht-Substrat 10 weg erstrecken, oder sie kann zum Positionieren alternativerweise in einem rechten Winkel in Bezug auf das Mehrschicht-Substrat 10 ausgerichtet sein, wie in 26(a) und 26(b), auf die hierin als „26" gemeinsam Bezug genommen wird, dargestellt.
  • 26(a) ist eine perspektivische Teilansicht von gekrümmten Leitungen 11, welche in elektrischen Verbindungskomponenten 25 vom Projektionstyp enden, und 26(b) ist eine Teilseitenansicht der Bauform, welche in 26(a) veranschaulicht ist. Gemäß der Bauform, welche in 26 veranschaulicht ist, weist jede der Leitungen einen vertikalen Abschnitt auf, welcher sich in einer geraden Linie vom Mehrschicht-Substrat 10 weg erstreckt und sich dann in einen horizontalen Abschnitt verwandelt, der parallel zum Mehrschicht-Substrat positioniert ist. Wie in 26(b) am besten zu erkennen, weisen die vertikalen Abschnitte der Leitungen 11 verschiedene Längen auf, um SMT-Montieren auf verschiedenen Schichten des Mehrschicht-Substrats zu erlauben. Die horizontalen Abschnitte der Leitungen 11 erstrecken sich in ein Substrat 29, welches in einem rechten Winkel in Bezug auf das Mehrschicht-Substrat 10 positioniert ist. Dies vermehrt die Platzersparnis und kann das Abkühlen der Komponenten auf dem Mehrschicht-Substrat ermöglichen und/oder verschiedene Signalwege abkürzen. Die horizontalen Abschnitte lassen auch ein gewisses Federungsvermögen zu, um das gesamte Schnittstellensystem gegenüber Maßabweichungen toleranter zu machen.
  • Obwohl die vorliegende Erfindung bisher weitgehend als im Allgemeinen Mehrschicht-Substrate betreffend offenbart. wurde, war die vorstehende Erörterung teilweise an eine bestimmte Art von Mehrschicht-Substrat, d.h. eine PCB, gerichtet. Es ist noch einmal zu erwähnen, dass alle der Merkmale, welche zuvor in Verbindung mit PCBs erörtert wurden, auch auf andere Arten von Mehrschicht-Substraten, wie FFCs, Mehrschicht-Keramikleiter, Mehrschicht-Substrate, welche innerhalb von Halbleitergehäusen verwendet werden, und dergleichen, anwendbar sind. Zum Beispiel ist die vorliegende Erfindung auf Mehrschicht-Substrate anwendbar, welche aus Keramik, Kunststoff (wie bei flexiblen Schaltungen) oder anderen isolierenden Materialen durch Laminieren hergestellt werden. Daher liegen PCBs, Mehrschicht-Keramik, Mehrschicht-Keramikleiter, welche zur Verwendung innerhalb von Halbleitergehäusen ausgelegt sind, und ähnliche Mehrschicht-Substrate alle im Rahmen der vorliegenden Erfindung.
  • 27(a) ist eine Seitenansicht eines Halbleiterchipträgers 30 gemäß der vorliegenden Erfindung. 27(b) ist eine Seitenansicht des Abschnitts des Halbleiterchipträgers 30, der in 27(a) umkreist ist. Einzelheiten bezüglich des Halbleiterchipträgers sind aus der zuvor erwähnten, ebenfalls anhängigen US-Patentanmeldung an Stanford W. Crane; Jr., et al., mit dem Titel „SEMICONDUCTOR CHIP CARRIER AFFORDING A HIGH-DENSITY EXTERNAL INTERFACE" zu ersehen.
  • Der Halbleiterchipträger 30 umfasst einen Halbleiterchip 31, welcher mittels eines der Bondverfahren des Drahtbondens, automatischen Folienbondens (TAB) oder der kollapsgesteuerten Chipverbindung (C4) auf einem Mehrschicht-Substrat 10 angebracht ist. Das Mehrschicht-Substrat 10 kann zum Beispiel ein Mehrschicht-Keramikleiter mit Keramikschichten 12a, 12b, 12c und 12d sein. Mulden 15, welche plattiert, unplattiert mit einem ringförmigen Ring oder unplattiert ohne ringförmigen Ring sein können, sind im Mehrschicht-Substrat 10 ausgebildet. Eine Bondinsel 13_ ist innerhalb jeder Mulde auf einer inneren Schicht des Mehrschicht-Substrats 10 ausgebildet.
  • Der Halbleiterchipträger 30 umfasst eine Mehrzahl von Verbindungskomponenten 25 vom Projektionstyp, von welchen jede in eine entsprechende Verbindungskomponente vom Aufnahmetyp (wie beispielsweise eine der Verbindungskomponenten 24 vom Aufnahmetyp in 23) gesteckt werden kann. Auf diese Weise kann der Halbleiterchipträger 30 auf eine PCB oder ein anderes Mehrschicht-Substrat mit darauf angebrachten Verbindungskomponenten vom Aufnahmetyp gesteckt werden. Jede der Verbindungskomponenten 25 vom Projektionstyp des Halbleiterchipträgers 30 umfasst eine Mehrzahl von Leitungen 11. Ein Fußabschnitt jeder Leitung 11 erstreckt sich in eine entsprechende Mulde 15 in direktem physischem Kontakt mit der Bondinsel 13, welche innerhalb der entsprechenden Mulde ausgebildet ist. Der Fußabschnitt jeder Leitung 11 ist an seine entsprechende Bondinsel 13 gelötet, und jede Mulde 15 kann teilweise oder ganz mit Lötmittel gefüllt sein. Leiterbahnen 14 sind auf den Schichten des Mehrschicht-Substrats 10 ausgebildet, um die Übertragung von elektrischen Signalen zwischen den Leitungen 11 der Verbindungskomponente 25 vom Projektionstyp und den leitfähigen Abschnitten des Halbleiterchips 31 zu erlauben.
  • Wie aus 27(a) und 27(b) ersichtlich, sind die Aspekte der vorliegenden Erfindung bezüglich Mehrschicht-Substrat und mit Leitungen versehener Komponente nicht nur auf PCBs oder andere Mehrschicht-Substrate, auf welchen Halbleitergehäuse oder andere Komponenten angebracht werden können, sondern auch auf Mehrschicht-Substrate innerhalb von Halbleitergehäusen und anderen ähnlichen Komponenten anwendbar. Somit ist die vorliegende Erfindung imstande, Vorteile und eine verbessernde Leistungsfähigkeit auf vielen Ebenen der Mehrschicht-Substrat-Schnittstellentechnik bereitzustellen.
  • Wie bereits erwähnt, stellt die vorliegende Erfindung Vorteile gegenüber der herkömmlichen Mehrschicht-Substrat-Schnittstellentechnik bereit. Derartige Vorteile umfassen die bessere Nutzung der Oberfläche und der inneren Schichten eines Mehrschicht-Substrats, eine erheblich verbesserte Leitwegtrassierbarkeit und die Bereitstellung einer Vorrichtung, welche imstande ist, den Anforderungen der bestehenden und zu erwartenden Halbleiter- und Computertechnologie zu entsprechen. Die Vorteile, welche durch die vorliegenden Erfindung gegenüber der herkömmlichen Substratschnittstellentechnik bereitgestellt werden, veranschaulichen, dass die vorliegende Erfindung im Gegensatz zur herkömmlichen Substratschnittstellentechnik imstande ist, mit den raschen Fortschritten, welche in der Halbleiter- und Computertechnologie zurzeit gemacht werden, Schritt zu halten.

Claims (16)

  1. Halbleitergehäuse, umfassend eine Mehrzahl leitfähiger Leitungen (11) und ein Mehrschicht-Substrat (10) zum Führen elektrischer Signale, wobei das Mehrschicht-Substrat (10) eine Mehrzahl von Schichten aus isolierendem Material (12a – 12e) umfasst, wobei jede der Schichten eine erste Oberfläche und eine zweite Oberfläche auf einer entgegengesetzten Seite der Schicht umfasst, und gekennzeichnet durch: für jede der Leitungen (111 eine entsprechende Mulde (15), welche sich zur Gränze durch zumindest eine der Schichten erstreckt und an einer der Oberflächen von einer der Schichten, durch welche sich die Mulde (15) nicht erstreckt, ihren Boden erreicht, wobei sich ein Fußabschnitt jeder der Leitungen (11) in ihre entsprechende Mulde (15) erstreckt und elektrisch an eine elektrisch leitfähige Schaltungskomponente gekoppelt ist, welche innerhalb ihrer entsprechenden Mulde (15) ausgebildet ist.
  2. Halbleitergehäuse nach Anspruch 1, dadurch gekennzeichnet, dass das Mehrschicht-Substrat (10) ein Mehrschicht-Keramikleiter ist,
  3. Halbleitergehäuse nach Anspruch 1, dadurch Bekennzeichnet, dass jede der Mulden (15) eine Tiefe aufweist und nicht alle Mulden dieselbe Tiefe aufweisen.
  4. Halbleitergehäuse nach Anspruch 1, dadurch gekennzeichnet, dass jede elektrisch leitfähige Schaltungskomponente (13) auf dem Boden ihrer entsprechenden (15) Mulde ausgebildet ist.
  5. Halbleitergehäuse nach Anspruch 1, dadurch gekennzeichnet, dass mindestens eine der Mulden (15) mit leitfähigem Material plattiert ist.
  6. Halbleitergehäuse nach Anspruch 5, weiterhin gekennzeichnet durch einen elektrisch leitfähigen ringförmigen Ring (16), der rund um mindestens eine der Mulden (15) auf einer äußeren Oberfläche des Mehrschicht-Substrats ausgebildet ist.
  7. Halbleitergehäuse nach Anspruch 1, dadurch gekennzeichnet, dass mindestens eine der Mulden (15) unplattiert ist.
  8. Halbleitergehäuse nach Anspruch 7, weiterhin gekennzeichnet durch einen elektrisch leitfähigen ringförmigen Ring (16), der rund um mindestens eine der Mulden (15) auf einer äußeren Oberfläche des Mehrechicht-Substrate ausgebildet ist.
  9. Halbleitergehäuse nach Anspruch 1, weiterhin gekennzeichnet durch Lötmittel, welches jede der Mulden (15) füllt.
  10. Halbleitergehäuae nach Anspruch 1, dadurch gekennzeichnet, dass die Leitungen (11) in Gruppen aus Leitungen angeordnet sind und jede Gruppe aus Leitungen verwendet wird, um eine steckbare elektrische Verbindungskomponente (25) zu bilden.
  11. Halbleitergehäuse nach Anspruch 10, dadurch gekennzeichnet, dass jede steckbare Verbindungskomponente (25) des Halbleitergehäuses mit einer entsprechenden steckbaren elektrischen Verbindungskomponente, die auf einem Substrat angebracht ist, steckbar verbunden ist.
  12. Halbleitergehäuse nach Anspruch 10, dadurch gekennzeichnet, dass jede der steckbaren elektrischen Verbindungskomponenten (25) weiterhin einen isolierenden Stützpfeiler (27) umfasst, rund um welchen die Leitungen (11) jener Verbindiuigskomponente angeordnet sind.
  13. Halbleitergehäuse nach Anspruch 1, weiterhin gekennzeichnet durch eine Mehrzahl gesonderter isolierender Stützpfeiler (25), die von einer äußeren Oberfläche des Gehäuses vorragen.
  14. Halbleitergehäuse nach Anspruch 13, dadurch gekennzeichnet, dass die Leitungen (11) in Gruppen aus Leitungen angeordnet Bind und die Leitungen jeder Gruppe aus Leitungen rund um einen der isolierenden Stützpfeiler (27) in nächater Nähe jenes Stützpfeilers angeordnet sind.
  15. Halbleitergehäuse nach Anspruch 1, weiterhin gekennzeichnet durch einen Halbleiterchip (31) der innerhalb des Halbleitergehäuses (30) angebracht ist, und dadurch gekennzeichnet, dass die Leitungen Leitungen (11) von elektrischen Verbindungskomponenten (25) vom Projektionstyp sind.
  16. Halbleitergehäuse nach Anspruch 15, dadurch gekennzeichnet, dass das Mehrschicht-Substrat (10) elektrische Signale zwischen dem Halbleiterchip (31) und den Leitungen (11) von des elektrischen Verbindungskomponenten (25) vom Projektionstyp fährt.
DE69533489T 1994-03-11 1995-03-09 Halbleiterpackung mit einem Mehrschichsubstrat Expired - Fee Related DE69533489T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US208519 1994-03-11
US08/208,519 US5543586A (en) 1994-03-11 1994-03-11 Apparatus having inner layers supporting surface-mount components

Publications (2)

Publication Number Publication Date
DE69533489D1 DE69533489D1 (de) 2004-10-14
DE69533489T2 true DE69533489T2 (de) 2005-02-03

Family

ID=22774886

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69507459T Expired - Fee Related DE69507459T2 (de) 1994-03-11 1995-03-09 Vorrichtung mit oberflächenmontierten bauteilen tragenden innenschichten
DE69533489T Expired - Fee Related DE69533489T2 (de) 1994-03-11 1995-03-09 Halbleiterpackung mit einem Mehrschichsubstrat

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69507459T Expired - Fee Related DE69507459T2 (de) 1994-03-11 1995-03-09 Vorrichtung mit oberflächenmontierten bauteilen tragenden innenschichten

Country Status (8)

Country Link
US (2) US5543586A (de)
EP (2) EP0817267B1 (de)
JP (1) JPH09512954A (de)
KR (1) KR100367045B1 (de)
AU (1) AU2093895A (de)
DE (2) DE69507459T2 (de)
TW (1) TW243584B (de)
WO (1) WO1995024730A2 (de)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821457A (en) * 1994-03-11 1998-10-13 The Panda Project Semiconductor die carrier having a dielectric epoxy between adjacent leads
US5824950A (en) * 1994-03-11 1998-10-20 The Panda Project Low profile semiconductor die carrier
US6339191B1 (en) * 1994-03-11 2002-01-15 Silicon Bandwidth Inc. Prefabricated semiconductor chip carrier
DE9419868U1 (de) * 1994-12-12 1996-01-18 Siemens Ag Mehrlagen-Leiterplatte
JPH10253059A (ja) * 1997-03-11 1998-09-25 Nikko Co 火薬点火発熱具用回路板の製造方法
JP3340350B2 (ja) * 1997-04-18 2002-11-05 富士通株式会社 薄膜多層基板及び電子装置
US6023029A (en) * 1998-03-19 2000-02-08 International Business Machines Corporation Use of blind vias for soldered interconnections between substrates and printed wiring boards
JPH11289167A (ja) * 1998-03-31 1999-10-19 Nec Corp 多層配線板
US6720501B1 (en) * 1998-04-14 2004-04-13 Formfactor, Inc. PC board having clustered blind vias
US20020130739A1 (en) * 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
US6713685B1 (en) * 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
US6141869A (en) 1998-10-26 2000-11-07 Silicon Bandwidth, Inc. Apparatus for and method of manufacturing a semiconductor die carrier
US6305987B1 (en) 1999-02-12 2001-10-23 Silicon Bandwidth, Inc. Integrated connector and semiconductor die package
DE19907168C1 (de) 1999-02-19 2000-08-10 Micronas Intermetall Gmbh Schichtanordnung sowie Verfahren zu deren Herstellung
US6453549B1 (en) 1999-12-13 2002-09-24 International Business Machines Corporation Method of filling plated through holes
US6663442B1 (en) * 2000-01-27 2003-12-16 Tyco Electronics Corporation High speed interconnect using printed circuit board with plated bores
JP2001251056A (ja) * 2000-03-03 2001-09-14 Sony Corp プリント配線基板の製造方法
US6486408B1 (en) * 2000-10-31 2002-11-26 Hewlett-Packard Company Flexible circuit using discrete wiring
US6441319B1 (en) * 2000-12-28 2002-08-27 Nortel Networks Limited Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate
US20080068801A1 (en) * 2001-10-04 2008-03-20 Ise Corporation High-Power Ultracapacitor Energy Storage Cell Pack and Coupling Method
US20090190273A1 (en) * 2001-10-04 2009-07-30 Ise Corporation Ultracapacitor Overvoltage Protection Circuit With Self Verification
US7218489B2 (en) * 2001-10-04 2007-05-15 Ise Corporation High-power ultracapacitor energy storage pack and method of use
US20060257725A1 (en) * 2001-10-04 2006-11-16 Ise Corporation Energy Storage Cell Support Separator System for a Multiple Cell Module and Method of Use
US20070002518A1 (en) * 2001-10-04 2007-01-04 Ise Corporation High-Power Ultracapacitor Energy Storage Pack and Method of Use
US20090021871A1 (en) * 2001-10-04 2009-01-22 Ise Corporation Energy Storage Pack Having Overvoltage Protection and Method of Protection
US6714391B2 (en) 2001-10-04 2004-03-30 Ise Research Corporation Ultracapacitor energy storage cell pack and methods of assembling and cooling the same
US20070020513A1 (en) * 2001-10-04 2007-01-25 Ise Corporation Energy Storage Cell Support Separator and Cooling System for a Multiple Cell Module
US7085112B2 (en) * 2001-10-04 2006-08-01 Ise Corporation High-power ultracapacitor energy storage pack and method of use
JP2003163457A (ja) * 2001-11-27 2003-06-06 Toshiba Corp プリント配線板、プリント配線板を有する回路モジュールおよびプリント配線板の製造方法
JP2003174249A (ja) * 2001-12-06 2003-06-20 Rohm Co Ltd 回路基板、およびこの回路基板の製造方法
US6954984B2 (en) * 2002-07-25 2005-10-18 International Business Machines Corporation Land grid array structure
US6936502B2 (en) * 2003-05-14 2005-08-30 Nortel Networks Limited Package modification for channel-routed circuit boards
US6963494B2 (en) * 2003-06-13 2005-11-08 Itt Manufacturing Enterprises, Inc. Blind hole termination of pin to pcb
US7218530B2 (en) * 2003-06-13 2007-05-15 Itt Manufacturing Enterprises, Inc. Enhanced blind hole termination of pin to PCB
US7135764B2 (en) * 2003-08-07 2006-11-14 Aries Electronics, Inc. Shielded semiconductor chip carrier having a high-density external interface
US7061096B2 (en) * 2003-09-24 2006-06-13 Silicon Pipe, Inc. Multi-surface IC packaging structures and methods for their manufacture
WO2005036610A2 (en) * 2003-10-10 2005-04-21 Silicon Pipe, Inc. Multi-surface contact ic packaging structures and assemblies
US7652381B2 (en) * 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes
US7280372B2 (en) * 2003-11-13 2007-10-09 Silicon Pipe Stair step printed circuit board structures for high speed signal transmissions
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
US7278855B2 (en) 2004-02-09 2007-10-09 Silicon Pipe, Inc High speed, direct path, stair-step, electronic connectors with improved signal integrity characteristics and methods for their manufacture
US7052288B1 (en) * 2004-11-12 2006-05-30 Fci Americas Technology, Inc. Two piece mid-plane
CA2614982A1 (en) * 2005-07-14 2007-01-18 Tir Technology Lp Power board and plug-in lighting module
KR101203466B1 (ko) * 2006-04-20 2012-11-21 페어차일드코리아반도체 주식회사 전력 시스템 모듈 및 그 제조 방법
EP2018796A1 (de) * 2006-05-08 2009-01-28 Koninklijke Philips Electronics N.V. Thermische oberflächenanbringung mehrer leds an einem kühlkörper
WO2007129132A1 (en) * 2006-05-10 2007-11-15 Infineon Technologies Ag Semiconductor package and method of assembling a semiconductor package
US7716821B2 (en) * 2007-12-12 2010-05-18 Sauer-Danfoss Inc. Method of manufacturing a circuit board assembly for a controller
US8207553B2 (en) * 2008-03-25 2012-06-26 Bridge Semiconductor Corporation Semiconductor chip assembly with base heat spreader and cavity in base
US8212279B2 (en) * 2008-03-25 2012-07-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader, signal post and cavity
US20100181594A1 (en) * 2008-03-25 2010-07-22 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and cavity over post
US8415703B2 (en) * 2008-03-25 2013-04-09 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange
US20110156090A1 (en) * 2008-03-25 2011-06-30 Lin Charles W C Semiconductor chip assembly with post/base/post heat spreader and asymmetric posts
US8324723B2 (en) * 2008-03-25 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US20100052005A1 (en) * 2008-03-25 2010-03-04 Lin Charles W C Semiconductor chip assembly with post/base heat spreader and conductive trace
US8232576B1 (en) 2008-03-25 2012-07-31 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and ceramic block in post
US8531024B2 (en) * 2008-03-25 2013-09-10 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
US20110278638A1 (en) 2008-03-25 2011-11-17 Lin Charles W C Semiconductor chip assembly with post/dielectric/post heat spreader
US8269336B2 (en) * 2008-03-25 2012-09-18 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and signal post
US8203167B2 (en) * 2008-03-25 2012-06-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and adhesive between base and terminal
US8378372B2 (en) * 2008-03-25 2013-02-19 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and horizontal signal routing
US8067784B2 (en) 2008-03-25 2011-11-29 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and substrate
US8314438B2 (en) * 2008-03-25 2012-11-20 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US20110163348A1 (en) * 2008-03-25 2011-07-07 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump
US20090284932A1 (en) * 2008-03-25 2009-11-19 Bridge Semiconductor Corporation Thermally Enhanced Package with Embedded Metal Slug and Patterned Circuitry
US8129742B2 (en) * 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
US8193556B2 (en) * 2008-03-25 2012-06-05 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and cavity in post
US8148747B2 (en) * 2008-03-25 2012-04-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/cap heat spreader
US8310043B2 (en) * 2008-03-25 2012-11-13 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with ESD protection layer
US9018667B2 (en) * 2008-03-25 2015-04-28 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and dual adhesives
US8329510B2 (en) * 2008-03-25 2012-12-11 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
US8525214B2 (en) 2008-03-25 2013-09-03 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader with thermal via
US8354688B2 (en) 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US8288792B2 (en) * 2008-03-25 2012-10-16 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base/post heat spreader
TWI394188B (zh) * 2009-02-26 2013-04-21 Asustek Comp Inc 可拆式電容裝置
US8324653B1 (en) 2009-08-06 2012-12-04 Bridge Semiconductor Corporation Semiconductor chip assembly with ceramic/metal substrate
EP2290753B1 (de) * 2009-08-31 2012-12-05 ERNI Electronics GmbH Steckverbinder und Multilayerplatine
DE102009057260A1 (de) 2009-12-08 2011-08-04 ERNI Electronics GmbH, 73099 Relief-Steckverbinder und Multilayerplatine
JP5758584B2 (ja) * 2010-03-18 2015-08-05 本田技研工業株式会社 ジャンクションボックス
US7963776B1 (en) 2010-03-23 2011-06-21 Tyco Electronics Corporation Electrical connector assembly having direct connection terminals
US8497433B2 (en) * 2010-03-23 2013-07-30 Tyco Electronics Corporation Circuit board having improved ground vias
US8057240B2 (en) * 2010-03-23 2011-11-15 Tyco Electronics Corporation Circuit board for an electrical connector assembly
US7988461B1 (en) 2010-03-23 2011-08-02 Tyco Electronics Corporation Electrical connector assembly
US7833026B1 (en) 2010-03-23 2010-11-16 Tyco Electronics Corporation Electrical connector system
US7988457B1 (en) 2010-03-23 2011-08-02 Tyco Electronics Corporation Electrical connector assembly having reduced depth terminals
JP5582879B2 (ja) * 2010-06-09 2014-09-03 株式会社東芝 半導体装置及びその製造方法
US7980896B1 (en) 2010-08-05 2011-07-19 Tyco Electronics Corporation Electrical connector assembly
JP2012094664A (ja) * 2010-10-27 2012-05-17 Fujitsu Ltd 基板ユニット、ネットワーク装置および基板ユニットの製造方法
WO2012099602A1 (en) * 2011-01-21 2012-07-26 Lexmark International, Inc. Z-directed connector components for printed circuit boards
US9162303B2 (en) 2011-07-21 2015-10-20 Blackberry Limited Grooved circuit board accommodating mixed-size components
ITPI20130044A1 (it) * 2013-05-24 2014-11-25 Marco Ariani Struttura perfezionata di supporto per articoli di vario genere
DE102014210889B4 (de) * 2014-06-06 2016-02-18 Continental Automotive Gmbh Verfahren zur Herstellung einer mehrlagigen Leiterplatte
DE102015013838B3 (de) * 2015-10-23 2017-02-16 Technische Universität Dresden Verfahren zur Herstellung von mechanisch-elektrischen Fügeverbindungen zwischen mindestens zwei elektrisch leitenden Verbunden eines Verbundsystems und multifunktionales Verbundsystem
WO2017105502A1 (en) * 2015-12-18 2017-06-22 Intel IP Corporation Vertical wire connections for integrated circuit package
TWI565385B (zh) * 2015-12-23 2017-01-01 創意電子股份有限公司 層疊基板結構
CN106910731B (zh) 2015-12-23 2019-01-29 创意电子股份有限公司 层叠基板结构
US10292268B2 (en) 2015-12-24 2019-05-14 Htc Corporation Flexible printed circuit board, supporting holder and controller
CN106922079B (zh) * 2015-12-24 2019-07-05 宏达国际电子股份有限公司 软性电路板、承载座以及控制器
US9871017B2 (en) * 2016-01-04 2018-01-16 Infineon Technologies Ag Multi-level chip interconnect
US20170318673A1 (en) * 2016-04-29 2017-11-02 Arista Networks, Inc. Connector for printed circuit board
JPWO2018042846A1 (ja) * 2016-08-30 2019-06-24 株式会社村田製作所 電子デバイス及び多層セラミック基板
JP2018182229A (ja) * 2017-04-20 2018-11-15 富士通株式会社 基板及び基板の製造方法
US11122692B1 (en) * 2020-06-11 2021-09-14 Raytheon Company Preparation of solder bump for compatibility with printed electronics and enhanced via reliability
US11664626B2 (en) * 2021-07-29 2023-05-30 Dell Products L.P. Staggered press-fit fish-eye connector
KR20230020129A (ko) * 2021-08-03 2023-02-10 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE639646A (de) * 1962-11-08
US3337838A (en) * 1964-12-16 1967-08-22 Burndy Corp Wiping contact
NL137793B (de) * 1967-06-05 1900-01-01
US3516156A (en) * 1967-12-11 1970-06-23 Ibm Circuit package assembly process
DE1936899A1 (de) * 1969-07-19 1971-02-04 Siemens Ag Baugruppentraeger fuer Steuer- bzw. Regelanlagen
US3875479A (en) * 1973-05-07 1975-04-01 Gilbert R Jaggar Electrical apparatus
US4572604A (en) * 1982-08-25 1986-02-25 Elfab Corp. Printed circuit board finger connector
US4487463A (en) * 1983-02-22 1984-12-11 Gulf & Western Manufacturing Company Multiple contact header assembly
US4655526A (en) * 1984-08-31 1987-04-07 Amp Incorporated Limited insertion force contact terminals and connectors
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
JPS62229896A (ja) * 1986-03-29 1987-10-08 株式会社東芝 印刷配線基板
JPH0777247B2 (ja) * 1986-09-17 1995-08-16 富士通株式会社 半導体装置の製造方法
US4715829A (en) * 1986-11-13 1987-12-29 Amp Incorporated High density electrical connector system
US4734042A (en) * 1987-02-09 1988-03-29 Augat Inc. Multi row high density connector
US5098305A (en) * 1987-05-21 1992-03-24 Cray Research, Inc. Memory metal electrical connector
DE3720925A1 (de) * 1987-06-25 1989-01-05 Wabco Westinghouse Fahrzeug Leiterplatte
JPS6412564A (en) * 1987-07-06 1989-01-17 Nec Corp Pin grid array type package
JPH01164089A (ja) * 1987-12-21 1989-06-28 Ibiden Co Ltd ブラインド・スルーホールを用いた電子部品実装構造
JPH01222467A (ja) * 1988-03-01 1989-09-05 Nec Corp 半導体装置用パッケージ
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
JPH0239445A (ja) * 1988-07-28 1990-02-08 Nec Corp 半導体装置
US4897055A (en) * 1988-11-28 1990-01-30 International Business Machines Corp. Sequential Connecting device
US5037311A (en) * 1989-05-05 1991-08-06 International Business Machines Corporation High density interconnect strip
US4975066A (en) * 1989-06-27 1990-12-04 Amp Incorporated Coaxial contact element
JPH0358491A (ja) * 1989-07-26 1991-03-13 Fujitsu Ltd プリント配線板
JPH03112155A (ja) * 1989-09-27 1991-05-13 Kawasaki Steel Corp 半導体装置のパッケージ
JPH03120855A (ja) * 1989-10-04 1991-05-23 Nec Kyushu Ltd 半導体集積回路装置
JPH03127857A (ja) * 1989-10-13 1991-05-30 Fujitsu Ltd 半導体装置
US4943846A (en) * 1989-11-09 1990-07-24 Amp Incorporated Pin grid array having seperate posts and socket contacts
US5123164A (en) * 1989-12-08 1992-06-23 Rockwell International Corporation Hermetic organic/inorganic interconnection substrate for hybrid circuit manufacture
US4997376A (en) * 1990-03-23 1991-03-05 Amp Incorporated Paired contact electrical connector system
US5071363A (en) * 1990-04-18 1991-12-10 Minnesota Mining And Manufacturing Company Miniature multiple conductor electrical connector
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
CA2023361A1 (en) * 1990-07-20 1992-01-21 Robert L. Barnhouse Printed circuit boards
JPH0732042B2 (ja) * 1990-10-11 1995-04-10 富士通株式会社 スルーホール接続形電子デバイスとその実装方法
JP2876773B2 (ja) * 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5048178A (en) * 1990-10-23 1991-09-17 International Business Machines Corp. Alignment--registration tool for fabricating multi-layer electronic packages
US5351393A (en) * 1991-05-28 1994-10-04 Dimensonal Circuits Corporation Method of mounting a surface-mountable IC to a converter board
JPH05160292A (ja) * 1991-06-06 1993-06-25 Toshiba Corp 多層パッケージ
CA2071662A1 (en) * 1991-06-26 1992-12-27 Jon J. Gulick Integrated socket-type package for flip-chip semiconductor devices and circuits
US5431750A (en) * 1991-06-27 1995-07-11 Mitsubishi Materials Corporation Nickel-base heat-resistant alloys
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5137456A (en) * 1991-11-04 1992-08-11 International Business Machines Corporation High density, separable connector and contact for use therein
US5342999A (en) * 1992-12-21 1994-08-30 Motorola, Inc. Apparatus for adapting semiconductor die pads and method therefor
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
US5390412A (en) * 1993-04-08 1995-02-21 Gregoire; George D. Method for making printed circuit boards
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector

Also Published As

Publication number Publication date
AU2093895A (en) 1995-09-25
KR100367045B1 (ko) 2003-04-10
EP0749674A1 (de) 1996-12-27
DE69507459D1 (de) 1999-03-04
WO1995024730A2 (en) 1995-09-14
JPH09512954A (ja) 1997-12-22
DE69533489D1 (de) 2004-10-14
TW243584B (en) 1995-03-21
DE69507459T2 (de) 1999-09-16
US5543586A (en) 1996-08-06
EP0749674B1 (de) 1999-01-20
WO1995024730A3 (en) 1996-02-15
US5659953A (en) 1997-08-26
EP0817267A1 (de) 1998-01-07
EP0817267B1 (de) 2004-09-08

Similar Documents

Publication Publication Date Title
DE69533489T2 (de) Halbleiterpackung mit einem Mehrschichsubstrat
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE102007044446A1 (de) Flexible Schaltkreise mit verbesserter Zuverlässigkeit und Wärmedissipation
DE102005057464A1 (de) Komponente zur Impedanzanpassung
CN103731979A (zh) 混合层压基板、其制造方法和封装基板
DE69816630T2 (de) Durchkontaktierungsanordnung mit isolierten drahtanschlüssen und bauteilsperren
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
DE69935051T2 (de) BGA Widerstandsnetzwerk mit geringem Übersprechen
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE69630169T2 (de) Herstellungsverfahren eines Verdrahtungssubstrates zur Verbindung eines Chips zu einem Träger
DE19747609B4 (de) Dünnfilmmehrschichtsubstrat und daraus hergestellte elektronische Vorrichtung
EP1472915B1 (de) Schaltungsträger und herstellung desselben
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
WO2011003647A1 (de) Leiterplatte
US20040226742A1 (en) Package modification for channel-routed circuit boards
EP2710864B1 (de) Schaltungsträger
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE102006053461A1 (de) Mikroelektronische Baugruppe und Verfahren zum Herstellen einer mikroelektronischen Baugruppe
DE10109542A1 (de) Leiterplattenanordnung
DE10056281B4 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102018215638B4 (de) Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
CN111316434B (zh) 具有差分同轴通孔的电子衬底
DE102022210803A1 (de) Leistungsmodul und Verfahren zur Herstellung desselben
EP0599476A1 (de) Verbindungsanordnung für gedruckte Leiterplatte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee