JPH0358491A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH0358491A JPH0358491A JP1193766A JP19376689A JPH0358491A JP H0358491 A JPH0358491 A JP H0358491A JP 1193766 A JP1193766 A JP 1193766A JP 19376689 A JP19376689 A JP 19376689A JP H0358491 A JPH0358491 A JP H0358491A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- component
- wiring board
- blind
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000463 material Substances 0.000 description 10
- 238000005476 soldering Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 208000006673 asthma Diseases 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概當〕
配線パターンを形成し基材を複数ｆａｌｉ！シ、基材に
設けられたブラインドスルーホールにて各層の配線パタ
ーンの電気的中継を行なう構成のプリント配線板に関し
， 部品を高密度に実装でき、しかも、容易に、かつ確実に
実装できることを目的とし、 配線パターンの中継用として用いるブラインドスルーホ
ールを、ここに実装する部品の端子を挿入して半田付け
するＩＣ部品支持用としても用いる構成とする。
設けられたブラインドスルーホールにて各層の配線パタ
ーンの電気的中継を行なう構成のプリント配線板に関し
， 部品を高密度に実装でき、しかも、容易に、かつ確実に
実装できることを目的とし、 配線パターンの中継用として用いるブラインドスルーホ
ールを、ここに実装する部品の端子を挿入して半田付け
するＩＣ部品支持用としても用いる構成とする。
（産業上の利用分野）
本発明は、配線パターンを形成し基材を複数積層し、基
材に設けられたブラインドスルーホールにて各層の配線
パターンの電気的中継を行なう構成のプリント配線板に
関する。
材に設けられたブラインドスルーホールにて各層の配線
パターンの電気的中継を行なう構成のプリント配線板に
関する。
多くの配線パターンを得るために、上記のように配線パ
ターンを形成した基材を多層Ｗ！造にしたプリント配線
板がある。この場合、配線パターンの高密度化のみでな
く、その上に実装されるＩＣ部品を高密度に実装し、し
かもその実装を容易に行ない得るようにすることが必要
である。
ターンを形成した基材を多層Ｗ！造にしたプリント配線
板がある。この場合、配線パターンの高密度化のみでな
く、その上に実装されるＩＣ部品を高密度に実装し、し
かもその実装を容易に行ない得るようにすることが必要
である。
（従来の技術）
プリント配線板に実装するＩＣ部品は数種類のものが知
られているが、その中で、端子のピッチが例えば２．５
４ ＮＲのいわゆるＤＩＰ（デュアル・インライン・パ
ッケージ〉形のものがあり、これはその端子をプリン１
一配線板に設けられた例えば直径０．８請〜０．９．の
貞通スルーホールに挿入して半田付けにて接続している
。このものは、端子のピッチが２．５４ ｔｔｔｔｎと
比較的人に定められており、高密度化が困難である。
られているが、その中で、端子のピッチが例えば２．５
４ ＮＲのいわゆるＤＩＰ（デュアル・インライン・パ
ッケージ〉形のものがあり、これはその端子をプリン１
一配線板に設けられた例えば直径０．８請〜０．９．の
貞通スルーホールに挿入して半田付けにて接続している
。このものは、端子のピッチが２．５４ ｔｔｔｔｎと
比較的人に定められており、高密度化が困難である。
そこで、高ｖ！ｉ度化を行なうのであれば、端子のビッ
プが例えば０．５ｆｉ〜１．２７ｆｆｉのいわゆるＰＧ
Ａ（ビン・グリッド・アレイ）形のものが用いられる。
プが例えば０．５ｆｉ〜１．２７ｆｆｉのいわゆるＰＧ
Ａ（ビン・グリッド・アレイ）形のものが用いられる。
このものは、第２図に示す如く、ＩＣ部品１のパッケー
ジ下面に複数の端子２が突設されたＭ４造のもので、端
子２をプリント配線板３の表面に形成されたフットプリ
ント４上に突当てた形で半田付けされている。一方、プ
リント配線板３は、配線パターン５を形成した複数の基
材６をその間にプリプレグ（接着シート）７を介して多
層に積層ざれた構成とされており、各層の配線パターン
５はブラインドスルーホール８にて電気的に中継されて
いる。１０はスルーホールで、その基材の配線パターン
５を接続されている。
ジ下面に複数の端子２が突設されたＭ４造のもので、端
子２をプリント配線板３の表面に形成されたフットプリ
ント４上に突当てた形で半田付けされている。一方、プ
リント配線板３は、配線パターン５を形成した複数の基
材６をその間にプリプレグ（接着シート）７を介して多
層に積層ざれた構成とされており、各層の配線パターン
５はブラインドスルーホール８にて電気的に中継されて
いる。１０はスルーホールで、その基材の配線パターン
５を接続されている。
第２図に示す如く、従来のＰＧＡ形のＩＣ部品１が実装
されたプリント配線板は、ＩＣ部品１の端子２をフット
プリント４に半田付けされており、フットプリント４は
ブラインドスルーボール８に接続パターン９を以て接続
されて各層の配線パターン５に接続されている。即ち、
従来のプリント配線板は、ブラインドスルーボール８を
各層配線パターン５の中継用として用いており、又、ブ
ラインドスルーホール８をフットプリント４に接続する
に際してパターン９を介して接続していた．．〔発明が
解決しようとする課題〕 一般に、フットプリント４はその表面をプリント配線板
３の全面にわたって水平面に形成するのが困難であり、
このため、従来例のものは、フットプリント４の表面が
水平に保たれていないとＩＣ部品１の端子２を確実に半
田付けできず、半田末Ｉ！！部分を生じてしまう問題点
があった。又、例えば０．６ｊｗ角ほどのフットプリン
ト４に端子２を突当てて半田付けする構成であるので、
端子２のフットプリント４に対する位置決めがむずかし
く、半田付け作業が困難である問題点があった。
されたプリント配線板は、ＩＣ部品１の端子２をフット
プリント４に半田付けされており、フットプリント４は
ブラインドスルーボール８に接続パターン９を以て接続
されて各層の配線パターン５に接続されている。即ち、
従来のプリント配線板は、ブラインドスルーボール８を
各層配線パターン５の中継用として用いており、又、ブ
ラインドスルーホール８をフットプリント４に接続する
に際してパターン９を介して接続していた．．〔発明が
解決しようとする課題〕 一般に、フットプリント４はその表面をプリント配線板
３の全面にわたって水平面に形成するのが困難であり、
このため、従来例のものは、フットプリント４の表面が
水平に保たれていないとＩＣ部品１の端子２を確実に半
田付けできず、半田末Ｉ！！部分を生じてしまう問題点
があった。又、例えば０．６ｊｗ角ほどのフットプリン
ト４に端子２を突当てて半田付けする構成であるので、
端子２のフットプリント４に対する位置決めがむずかし
く、半田付け作業が困難である問題点があった。
更に、ブラインドスルーホール８と端子２とを接続する
に際して接続パターン９を用いているため、この分だけ
プリント配線板３の表面を有効に利用できｆ、ＩＣ部品
の実装を高密度化できない問題点があった。
に際して接続パターン９を用いているため、この分だけ
プリント配線板３の表面を有効に利用できｆ、ＩＣ部品
の実装を高密度化できない問題点があった。
本発明は、ＩＣ部品を高密度に実装でき、しかも、容易
に、かつ確実に実装できるプリント配線板を提供するこ
とを目的とする。
に、かつ確実に実装できるプリント配線板を提供するこ
とを目的とする。
〔課題を解決するための手段）
配線パターンの中継用として用いるブラインドスルーホ
ールを、ここに実装する部品の端子を挿入して半田付け
する部品支持用としても用いる構成とする。
ールを、ここに実装する部品の端子を挿入して半田付け
する部品支持用としても用いる構成とする。
ブラインドスルーホールが部品の端子の位置決め部材と
もなり、フットプリントに端子を突当てて半田付けする
従来例に比して端子２の位置決めが容易であり、半田付
け作業が容易である。又、フットプリントを用いていな
いので、その水平面不良による半田未着部分を生じるこ
とはなく、確実に半田付けできる。又、ブラインドスル
ーホールをＩＣＩ！ｌ品の支持用としても用いているた
め、ブラインドスルーホールとＩＣ部品の端子とを接続
するための接続パターンを必要とせず、この分だけプリ
ント配線板の表面を有効利用でき、ＩＣ部品の実装を高
密度化でぎる。
もなり、フットプリントに端子を突当てて半田付けする
従来例に比して端子２の位置決めが容易であり、半田付
け作業が容易である。又、フットプリントを用いていな
いので、その水平面不良による半田未着部分を生じるこ
とはなく、確実に半田付けできる。又、ブラインドスル
ーホールをＩＣＩ！ｌ品の支持用としても用いているた
め、ブラインドスルーホールとＩＣ部品の端子とを接続
するための接続パターンを必要とせず、この分だけプリ
ント配線板の表面を有効利用でき、ＩＣ部品の実装を高
密度化でぎる。
？実施例〕
第１図は本発明の一実庫例の断面図を示す。同図中、２
０はプリント配線板で、配線パターン２１を形成した複
数の基材２２をその問にブリブレグ２３を介して多層に
積層された構或とされて■おり、各層の配線パターン２
１はブラインドスル一ホール２４にて電気的に接続され
ている。ＩＣ部品１の端子２は、第２図に示す従来例の
ようにフットプリント４に半田付けされるのではなく、
第１図に示すようにブラインドスルーホール２４に直接
挿入されてここに半田付けされる。半田２５はブライン
ドスルーホール２４内の略仝体に充填される。
０はプリント配線板で、配線パターン２１を形成した複
数の基材２２をその問にブリブレグ２３を介して多層に
積層された構或とされて■おり、各層の配線パターン２
１はブラインドスル一ホール２４にて電気的に接続され
ている。ＩＣ部品１の端子２は、第２図に示す従来例の
ようにフットプリント４に半田付けされるのではなく、
第１図に示すようにブラインドスルーホール２４に直接
挿入されてここに半田付けされる。半田２５はブライン
ドスルーホール２４内の略仝体に充填される。
なお、２６はスルーホールで、その基材の配線パターン
２１と接続されている。
２１と接続されている。
この場合、ＩＣ部品１の端子２を単にブラインドスルー
ホール２４に挿入して半田付けするだけでよく、ブライ
ンドスルーホール２４が端子２の位置決め部材としても
作用することになり、フットプリントに端子を突当てて
半田付けする従来例に比して端子２の位置決めが容易で
あり、半田付け作業が容易である。又、従来例のような
フットプリントを用いていないので、その水平面不良に
よる半田未着部分を生じることはなく、確実に半田付け
できる。
ホール２４に挿入して半田付けするだけでよく、ブライ
ンドスルーホール２４が端子２の位置決め部材としても
作用することになり、フットプリントに端子を突当てて
半田付けする従来例に比して端子２の位置決めが容易で
あり、半田付け作業が容易である。又、従来例のような
フットプリントを用いていないので、その水平面不良に
よる半田未着部分を生じることはなく、確実に半田付け
できる。
又、ブラインドスルーホール２４をＩＧ部品１の支持用
としても用いているため、第２図に示す従来例のような
ブラインドスルーホール８と端子２とを接続するための
接続パターン９を必要としない。これにより、この分だ
けプリント配線板２０の表面を有効に利用でき、ＩＣ部
品の実装を高密度化できる。
としても用いているため、第２図に示す従来例のような
ブラインドスルーホール８と端子２とを接続するための
接続パターン９を必要としない。これにより、この分だ
けプリント配線板２０の表面を有効に利用でき、ＩＣ部
品の実装を高密度化できる。
以上説明した如く、本発明によれば、ブラインドスルー
ホールを実装ＩＣ部品の支持用としても用いる構成とし
たため、端子の位置決めが容易であるので半田付け作業
が容易であり、又、フットプリントを用いていないので
水平面不良による半田未着部分を生じることはなく、確
実に半田付けできる。更に、ブラインドスルーホールと
端子とを接続するための接続パターンを必要としないの
で、プリント配線板の表面を有効に利用でき、ＩＣａＩ
ｌ品の実装を高密度化できる。
ホールを実装ＩＣ部品の支持用としても用いる構成とし
たため、端子の位置決めが容易であるので半田付け作業
が容易であり、又、フットプリントを用いていないので
水平面不良による半田未着部分を生じることはなく、確
実に半田付けできる。更に、ブラインドスルーホールと
端子とを接続するための接続パターンを必要としないの
で、プリント配線板の表面を有効に利用でき、ＩＣａＩ
ｌ品の実装を高密度化できる。
第１図は本発明の一実施例の断面図、
第２図は従来の一例の断面図である。
図において、
１はＩｃ部品、
２は喘Ｉ１
２０はプリント配線板、
２１は配線パターン、
２２は基材、
２４はブラインドスルーホール、
２５は半田、
２６はスルーボール
を丞す。
第
１
図
本○ｋの一一伊１の謂Ｖ狛ａ
第２図
Claims (1)
- 配線パターン（２１）の中継用として用いるブラインド
スルーホール（２４）を、ここに実装する部品（１）の
端子（２）を挿入して半田付けする部品支持用としても
用いる構成としてなることを特徴とするプリント配線板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193766A JPH0358491A (ja) | 1989-07-26 | 1989-07-26 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193766A JPH0358491A (ja) | 1989-07-26 | 1989-07-26 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358491A true JPH0358491A (ja) | 1991-03-13 |
Family
ID=16313453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193766A Pending JPH0358491A (ja) | 1989-07-26 | 1989-07-26 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358491A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995024730A3 (en) * | 1994-03-11 | 1996-02-15 | Panda Project | Apparatus having inner layers supporting surface-mount components |
| EP0717587A3 (de) * | 1994-12-12 | 1997-12-10 | Siemens Aktiengesellschaft | Mehrlagen-Leiterplatte |
| EP2076106A2 (en) | 2007-12-27 | 2009-07-01 | Fujitsu Limited | Multilayer wiring board and method of manufacturing the same |
-
1989
- 1989-07-26 JP JP1193766A patent/JPH0358491A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995024730A3 (en) * | 1994-03-11 | 1996-02-15 | Panda Project | Apparatus having inner layers supporting surface-mount components |
| US5543586A (en) * | 1994-03-11 | 1996-08-06 | The Panda Project | Apparatus having inner layers supporting surface-mount components |
| US5659953A (en) * | 1994-03-11 | 1997-08-26 | The Panda Project | Method of manufacturing an apparatus having inner layers supporting surface-mount components |
| EP0817267A1 (en) * | 1994-03-11 | 1998-01-07 | The Panda Project | Semiconductor package having pins connected to inner layers of multilayer structure |
| KR100367045B1 (ko) * | 1994-03-11 | 2003-04-10 | 더 판다 프로젝트 | 표면-장착구성요소를지지하는내부층을가지는기구 |
| EP0717587A3 (de) * | 1994-12-12 | 1997-12-10 | Siemens Aktiengesellschaft | Mehrlagen-Leiterplatte |
| EP2076106A2 (en) | 2007-12-27 | 2009-07-01 | Fujitsu Limited | Multilayer wiring board and method of manufacturing the same |
| EP2076106A3 (en) * | 2007-12-27 | 2011-02-16 | Fujitsu Limited | Multilayer wiring board and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5775568A (en) | Wave solder method for attaching components to a printed circuit board | |
| JPH05251857A (ja) | 印刷配線基板 | |
| JPS594873B2 (ja) | 印刷配線板 | |
| CN108235595A (zh) | 印锡治具及印锡方法 | |
| JPH0358491A (ja) | プリント配線板 | |
| US6401332B1 (en) | Processing printed circuits and printed circuits thus obtained | |
| WO1988005428A1 (en) | Method for connecting leadless chip packages and articles | |
| JPH0917917A (ja) | 配線基板及び半導体装置 | |
| JPH08116147A (ja) | リジット基板の接続構造 | |
| JPH03187253A (ja) | 半導体装置 | |
| JPH0734511B2 (ja) | 多層基板の電子部品実装構造及びその実装方法 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JP2001144399A (ja) | 基板間接続部材、電子回路基板、電子回路装置及び電子回路装置の製造方法 | |
| JPS5930551Y2 (ja) | 配線補修用ラインを持った配線板 | |
| JPH08162767A (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH08316605A (ja) | ボールグリッドアレイ実装方式 | |
| JPS63291494A (ja) | 表面実装用プリント配線板 | |
| JPH1167829A (ja) | 電子部品の実装方法及び該方法に用いる電子部品と配線基板 | |
| JPH04105390A (ja) | 基板機構 | |
| JPH0356068Y2 (ja) | ||
| JPH02114595A (ja) | チップ部品の実装方法 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPH0817867A (ja) | 配線基板 |