JPH1167829A - 電子部品の実装方法及び該方法に用いる電子部品と配線基板 - Google Patents
電子部品の実装方法及び該方法に用いる電子部品と配線基板Info
- Publication number
- JPH1167829A JPH1167829A JP9242012A JP24201297A JPH1167829A JP H1167829 A JPH1167829 A JP H1167829A JP 9242012 A JP9242012 A JP 9242012A JP 24201297 A JP24201297 A JP 24201297A JP H1167829 A JPH1167829 A JP H1167829A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- solder
- height
- solder bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 配線基板の表面に電子部品を平行な姿勢で実
装でき,しかも各電極に対してはんだバンプを確実に接
合できる手段を提供する。 【解決手段】 はんだバンプ5が設けられた電子部品B
1の表面と電極1が設けられた配線基板A1の表面同士を
つき合わせ,はんだの融点以上に加熱することによりは
んだバンプ5を融解させて電極1に接合し,配線基板A
1の表面に電子部品B1を固定する実装方法において,電
子部品B1の表面と配線基板A1の表面同士をつき合わせ
るに際して,電子部品B1の表面と配線基板A1の表面の
間に,はんだバンプ5の高さ以下の高さを有する,はん
だよりも融点の高い材料からなるスペーサ部材3を介在
させ,はんだバンプ5を融解させるに際して,はんだの
融点以上であってスペーサ部材3の融点未満の温度に加
熱する。
装でき,しかも各電極に対してはんだバンプを確実に接
合できる手段を提供する。 【解決手段】 はんだバンプ5が設けられた電子部品B
1の表面と電極1が設けられた配線基板A1の表面同士を
つき合わせ,はんだの融点以上に加熱することによりは
んだバンプ5を融解させて電極1に接合し,配線基板A
1の表面に電子部品B1を固定する実装方法において,電
子部品B1の表面と配線基板A1の表面同士をつき合わせ
るに際して,電子部品B1の表面と配線基板A1の表面の
間に,はんだバンプ5の高さ以下の高さを有する,はん
だよりも融点の高い材料からなるスペーサ部材3を介在
させ,はんだバンプ5を融解させるに際して,はんだの
融点以上であってスペーサ部材3の融点未満の温度に加
熱する。
Description
【0001】
【発明の属する技術分野】本発明は,IC,トランジス
タなどの電子デバイスや抵抗器,コンデンサなどの電子
部品(以下これらを総合して「電子部品」という)を配
線基板の表面に実装する方法に関し,更にこの方法に用
いる電子部品と配線基板に関する。
タなどの電子デバイスや抵抗器,コンデンサなどの電子
部品(以下これらを総合して「電子部品」という)を配
線基板の表面に実装する方法に関し,更にこの方法に用
いる電子部品と配線基板に関する。
【0002】
【従来の技術】電子機器の小型化及び高密度化を実現す
るために,電子部品を実装した種々の配線基板が使用さ
れている。そして配線基板に対する電子部品の実装は,
例えば次のような方法で行われている。即ち,先ず図7
(a)に示すように,配線基板A’の表面(図示の例で
は上面)に設けられた電極1に,ディスペンス,転写等
によりフラックス2を塗布する。また表面に(図示の例
では下面に)はんだバンプ5が設けられた電子部品B’
を配線基板A’の上方に配置する。そして図7(b)に
示すように,電極1とはんだバンプ5が丁度当接するよ
うに位置決めを行い,電子部品B’の表面と配線基板
A’の表面同士をつき合わせる。この状態ではんだの融
点以上の温度に加熱してはんだバンプ5を融解させ,図
7(c)に示すように,電極1とはんだバンプ5を接合
させる。最後に,フラックス2を洗浄する。
るために,電子部品を実装した種々の配線基板が使用さ
れている。そして配線基板に対する電子部品の実装は,
例えば次のような方法で行われている。即ち,先ず図7
(a)に示すように,配線基板A’の表面(図示の例で
は上面)に設けられた電極1に,ディスペンス,転写等
によりフラックス2を塗布する。また表面に(図示の例
では下面に)はんだバンプ5が設けられた電子部品B’
を配線基板A’の上方に配置する。そして図7(b)に
示すように,電極1とはんだバンプ5が丁度当接するよ
うに位置決めを行い,電子部品B’の表面と配線基板
A’の表面同士をつき合わせる。この状態ではんだの融
点以上の温度に加熱してはんだバンプ5を融解させ,図
7(c)に示すように,電極1とはんだバンプ5を接合
させる。最後に,フラックス2を洗浄する。
【0003】
【発明が解決しようとする課題】しかし,電子部品B’
の表面に設けられた多数のはんだバンプ5の高さにはば
らつきがある。このため,電子部品B’の表面と配線基
板A’の表面同士をつき合わせた際に両者が平行になら
ず,図8に示されるように,配線基板A’の表面に電子
部品B’が傾いた姿勢で実装される心配がある。このよ
うに配線基板A’の表面に対して電子部品B’が傾いた
姿勢になった場合は,電子部品B’から配線基板A’ま
での導体距離がそれぞれのはんだバンプ5毎で異なるた
め,良好な電気特性が得られなくなってしまう。
の表面に設けられた多数のはんだバンプ5の高さにはば
らつきがある。このため,電子部品B’の表面と配線基
板A’の表面同士をつき合わせた際に両者が平行になら
ず,図8に示されるように,配線基板A’の表面に電子
部品B’が傾いた姿勢で実装される心配がある。このよ
うに配線基板A’の表面に対して電子部品B’が傾いた
姿勢になった場合は,電子部品B’から配線基板A’ま
での導体距離がそれぞれのはんだバンプ5毎で異なるた
め,良好な電気特性が得られなくなってしまう。
【0004】また,はんだバンプ5の高さのばらつきに
よって一部のはんだバンプ5が配線基板A’の表面の電
極1に届かないこともある。この場合は図9に示すよう
に,高さの低いはんだバンプ5’が電極1と接合しない
ために,電気的なオープン不良を生じてしまう。
よって一部のはんだバンプ5が配線基板A’の表面の電
極1に届かないこともある。この場合は図9に示すよう
に,高さの低いはんだバンプ5’が電極1と接合しない
ために,電気的なオープン不良を生じてしまう。
【0005】従って本発明の目的は,配線基板の表面に
電子部品を平行な姿勢で実装でき,しかも各電極に対し
てはんだバンプを確実に接合できる手段を提供すること
にある。
電子部品を平行な姿勢で実装でき,しかも各電極に対し
てはんだバンプを確実に接合できる手段を提供すること
にある。
【0006】
【課題を解決するための手段】かかる目的を達成するた
めに,請求項1の発明は,はんだバンプが設けられた電
子部品の表面と電極が設けられた配線基板の表面同士を
つき合わせ,はんだの融点以上に加熱することによりは
んだバンプを融解させて電極に接合し,配線基板の表面
に電子部品を固定する実装方法において,前記電子部品
の表面と配線基板の表面同士をつき合わせるに際して,
前記電子部品の表面と配線基板の表面の間に,はんだバ
ンプの高さ以下の高さを有する,はんだよりも融点の高
い材料からなるスペーサ部材を介在させ,前記はんだバ
ンプを融解させるに際して,はんだの融点以上であって
前記スペーサ部材の融点未満の温度に加熱することを特
徴とする。
めに,請求項1の発明は,はんだバンプが設けられた電
子部品の表面と電極が設けられた配線基板の表面同士を
つき合わせ,はんだの融点以上に加熱することによりは
んだバンプを融解させて電極に接合し,配線基板の表面
に電子部品を固定する実装方法において,前記電子部品
の表面と配線基板の表面同士をつき合わせるに際して,
前記電子部品の表面と配線基板の表面の間に,はんだバ
ンプの高さ以下の高さを有する,はんだよりも融点の高
い材料からなるスペーサ部材を介在させ,前記はんだバ
ンプを融解させるに際して,はんだの融点以上であって
前記スペーサ部材の融点未満の温度に加熱することを特
徴とする。
【0007】この請求項1の実装方法にあっては,先ず
電子部品と配線基板の表面同士をつき合わせ,はんだバ
ンプと電極を当接させる。そして,加熱によってはんだ
バンプを融解させ,はんだバンプと電極をそれぞれ接合
させる。このように加熱を行う場合は,例えば押さえ治
具などを用いて電子部品と配線基板を挟圧することによ
り,電子部品と配線基板の表面同士が常に互いに近づく
ような圧力を加えておくのがよい。これにより,はんだ
バンプが融解した場合は電子部品と配線基板の表面同士
が圧力によってスペーサ部材の高さの距離まで近づき,
はんだバンプと電極が確実に接合されるようになる。
電子部品と配線基板の表面同士をつき合わせ,はんだバ
ンプと電極を当接させる。そして,加熱によってはんだ
バンプを融解させ,はんだバンプと電極をそれぞれ接合
させる。このように加熱を行う場合は,例えば押さえ治
具などを用いて電子部品と配線基板を挟圧することによ
り,電子部品と配線基板の表面同士が常に互いに近づく
ような圧力を加えておくのがよい。これにより,はんだ
バンプが融解した場合は電子部品と配線基板の表面同士
が圧力によってスペーサ部材の高さの距離まで近づき,
はんだバンプと電極が確実に接合されるようになる。
【0008】また請求項2の発明は,表面に電極が設け
られた配線基板において,該配線基板の表面であって,
配線基板の表面に実装される電子部品の外形状よりも内
側の位置に,電子部品の表面に設けられたはんだバンプ
の高さ以下の高さを有する,はんだよりも融点の高い材
料からなるスペーサ部材を配設したことを特徴とする。
この請求項2の配線基板を用いることにより,前述の請
求項1の実装方法を行うことが可能となる。
られた配線基板において,該配線基板の表面であって,
配線基板の表面に実装される電子部品の外形状よりも内
側の位置に,電子部品の表面に設けられたはんだバンプ
の高さ以下の高さを有する,はんだよりも融点の高い材
料からなるスペーサ部材を配設したことを特徴とする。
この請求項2の配線基板を用いることにより,前述の請
求項1の実装方法を行うことが可能となる。
【0009】この請求項2の配線基板において,請求項
3に記載したように,前記配線基板の表面に実装される
電子部品の表面にはんだバンプが複数箇所に設けられて
おり,前記スペーサ部材の高さが,それら複数のはんだ
バンプの内の最も高さの低いはんだバンプの高さ以下で
あることが好ましい。そうすれば,電子部品の表面に設
けられた複数のはんだバンプの全部を,配線基板表面の
各電極に対して電気的なオープン不良を生じさせること
なく確実に接合させることができるようになる。
3に記載したように,前記配線基板の表面に実装される
電子部品の表面にはんだバンプが複数箇所に設けられて
おり,前記スペーサ部材の高さが,それら複数のはんだ
バンプの内の最も高さの低いはんだバンプの高さ以下で
あることが好ましい。そうすれば,電子部品の表面に設
けられた複数のはんだバンプの全部を,配線基板表面の
各電極に対して電気的なオープン不良を生じさせること
なく確実に接合させることができるようになる。
【0010】また請求項4に記載したように,前記スペ
ーサ部材が配線基板の表面の三箇所以上に配設されてお
り,それらスペーサ部材の高さがいずれも等しいことが
好ましい。そうすれば,配線基板の表面に対して電子部
品を容易に平行に実装できるようになる。
ーサ部材が配線基板の表面の三箇所以上に配設されてお
り,それらスペーサ部材の高さがいずれも等しいことが
好ましい。そうすれば,配線基板の表面に対して電子部
品を容易に平行に実装できるようになる。
【0011】また請求項5の発明は,表面にはんだバン
プが設けられた電子部品において,該電子部品の表面で
あって,はんだバンプを配置した外側に,はんだバンプ
の高さ以下の高さを有する,はんだよりも融点の高い材
料からなるスペーサ部材を配設したことを特徴とする。
この請求項5の電子部品を用いることによっても,前述
の請求項1の実装方法を行うことが可能となる。
プが設けられた電子部品において,該電子部品の表面で
あって,はんだバンプを配置した外側に,はんだバンプ
の高さ以下の高さを有する,はんだよりも融点の高い材
料からなるスペーサ部材を配設したことを特徴とする。
この請求項5の電子部品を用いることによっても,前述
の請求項1の実装方法を行うことが可能となる。
【0012】この請求項5の配線基板において,請求項
6に記載したように,前記はんだバンプが電子部品の表
面の複数箇所に設けられており,前記スペーサ部材の高
さが,それら複数のはんだバンプの内の最も高さの低い
はんだバンプの高さ以下であることが好ましい。そうす
れば,電子部品の表面に設けられた複数のはんだバンプ
の全部を,配線基板表面の各電極に対して電気的なオー
プン不良を生じさせることなく確実に接合させることが
できるようになる。
6に記載したように,前記はんだバンプが電子部品の表
面の複数箇所に設けられており,前記スペーサ部材の高
さが,それら複数のはんだバンプの内の最も高さの低い
はんだバンプの高さ以下であることが好ましい。そうす
れば,電子部品の表面に設けられた複数のはんだバンプ
の全部を,配線基板表面の各電極に対して電気的なオー
プン不良を生じさせることなく確実に接合させることが
できるようになる。
【0013】また請求項7に記載したように,前記スペ
ーサ部材が電子部品の表面の三箇所以上に配設されてお
り,それらスペーサ部材の高さがいずれも等しいことが
好ましい。そうすれば,配線基板の表面に対して電子部
品を容易に平行に実装できるようになる。
ーサ部材が電子部品の表面の三箇所以上に配設されてお
り,それらスペーサ部材の高さがいずれも等しいことが
好ましい。そうすれば,配線基板の表面に対して電子部
品を容易に平行に実装できるようになる。
【0014】
【発明の実施の形態】以下,本発明の好ましい実施の形
態を図面に従って説明する。先ず,図1(a)〜(c)
は本発明の第1の実施の形態にかかる実装方法の説明図
であり,図2は本発明の第1の実施の形態に用いられる
配線基板A1の正面図であり,図3は同じ配線基板A1の
平面図である。なお,図1(a)では,配線基板A1の
上方に電子部品B1を配置させた状態を示している。
態を図面に従って説明する。先ず,図1(a)〜(c)
は本発明の第1の実施の形態にかかる実装方法の説明図
であり,図2は本発明の第1の実施の形態に用いられる
配線基板A1の正面図であり,図3は同じ配線基板A1の
平面図である。なお,図1(a)では,配線基板A1の
上方に電子部品B1を配置させた状態を示している。
【0015】配線基板A1の表面(図示の例では上面)
に多数の電極1が設けられている。この実施の形態で
は,図3に示すように,電極1は正方形状に配置されて
いる。配線基板A1の表面において,このように正方形
状に配置された電極1の外側四隅にスペーサ部材3が配
設されている。図3において示した点線aは,この配線
基板A1の表面に実装される電子部品B1の実装位置を示
しており,スペーサ部材3はいずれも配線基板A1の表
面に実装される電子部品B1の外形状(点線a)の内側
に配置されている。このようにスペーサ部材3は,電極
1の外側であって電子部品B1の外形状の内側の位置で
あり,更に,配線基板A1や電子部品B1の表面に露出す
る配線などに影響がない位置に配置されている。
に多数の電極1が設けられている。この実施の形態で
は,図3に示すように,電極1は正方形状に配置されて
いる。配線基板A1の表面において,このように正方形
状に配置された電極1の外側四隅にスペーサ部材3が配
設されている。図3において示した点線aは,この配線
基板A1の表面に実装される電子部品B1の実装位置を示
しており,スペーサ部材3はいずれも配線基板A1の表
面に実装される電子部品B1の外形状(点線a)の内側
に配置されている。このようにスペーサ部材3は,電極
1の外側であって電子部品B1の外形状の内側の位置で
あり,更に,配線基板A1や電子部品B1の表面に露出す
る配線などに影響がない位置に配置されている。
【0016】これらスペーサ部材3はいずれも同じ高さ
を有している。図1(a)に示すように,電子部品B1
の表面(図示の例では下面)には多数のはんだバンプ5
が設けられており,各スペーサ部材3の高さは,このよ
うに電子部品B1の表面に設けられたはんだバンプ5の
内の最も高さの低いはんだバンプ5の高さと同じか,も
しくはそのはんだバンプ5の高さよりも低い高さを有し
ている。また,これらスペーサ部材3は,はんだよりも
融点の高い材料で構成されており,この実施の形態で
は,各スペーサ部材3はいずれも金(Au)で構成され
ている。
を有している。図1(a)に示すように,電子部品B1
の表面(図示の例では下面)には多数のはんだバンプ5
が設けられており,各スペーサ部材3の高さは,このよ
うに電子部品B1の表面に設けられたはんだバンプ5の
内の最も高さの低いはんだバンプ5の高さと同じか,も
しくはそのはんだバンプ5の高さよりも低い高さを有し
ている。また,これらスペーサ部材3は,はんだよりも
融点の高い材料で構成されており,この実施の形態で
は,各スペーサ部材3はいずれも金(Au)で構成され
ている。
【0017】そして,この配線基板A1に対する電子部
品B1の実装は,次のような方法で行われる。先ず図1
(a)に示すように,配線基板A1の表面に設けられた
電極1に,ディスペンス,転写等によりフラックス2を
塗布する。そして配線基板A1の上方に電子部品B1を配
置する。そして電極1とはんだバンプ5が丁度当接する
ように位置決めを行い,電子部品B1の表面と配線基板
A1の表面同士をつき合わせる。
品B1の実装は,次のような方法で行われる。先ず図1
(a)に示すように,配線基板A1の表面に設けられた
電極1に,ディスペンス,転写等によりフラックス2を
塗布する。そして配線基板A1の上方に電子部品B1を配
置する。そして電極1とはんだバンプ5が丁度当接する
ように位置決めを行い,電子部品B1の表面と配線基板
A1の表面同士をつき合わせる。
【0018】次に,このように電子部品B1の表面と配
線基板A1の表面同士をつき合わせた状態で,図1
(b)に示すように,押さえ治具10を用いて電子部品
B1と配線基板A1の両側を挟み持ち,両者の表面同士が
互いに近づくように圧力をかける。次に,はんだの融点
以上であってスペーサ部材3の材料である金(Au)の
融点よりも低い温度に加熱し,はんだバンプ5を融解さ
せる。これにより,はんだバンプ5が融解し,電子部品
B1と配線基板A1の表面同士が圧力によってスペーサ部
材3の高さの距離まで近づくこととなる。
線基板A1の表面同士をつき合わせた状態で,図1
(b)に示すように,押さえ治具10を用いて電子部品
B1と配線基板A1の両側を挟み持ち,両者の表面同士が
互いに近づくように圧力をかける。次に,はんだの融点
以上であってスペーサ部材3の材料である金(Au)の
融点よりも低い温度に加熱し,はんだバンプ5を融解さ
せる。これにより,はんだバンプ5が融解し,電子部品
B1と配線基板A1の表面同士が圧力によってスペーサ部
材3の高さの距離まで近づくこととなる。
【0019】ここで,スペーサ部材3の高さが電子部品
B1の表面に設けられた複数のはんだバンプ5の内の最
も高さの低いはんだバンプ5の高さ以下となっているこ
とにより,電子部品B1表面のはんだバンプ5の全部が
配線基板A1表面の電極1に接続されることとなる。ま
た,電子部品B1表面の四隅に配置されたスペーサ部材
3の高さがいずれも等しいので,このように電子部品B
1表面を四隅のスペーサ部材3の全部に当接させるよう
に電子部品B1と配線基板A1の表面同士を近づけること
によって,両者は平行な姿勢となる。こうして,配線基
板A1の表面に電子部品B1を平行な姿勢で実装すること
が可能となり,しかも電子部品B1表面の多数のはんだ
バンプ5を配線基板A1表面の各電極1に対してそれぞ
れ確実に接合できるようになる。
B1の表面に設けられた複数のはんだバンプ5の内の最
も高さの低いはんだバンプ5の高さ以下となっているこ
とにより,電子部品B1表面のはんだバンプ5の全部が
配線基板A1表面の電極1に接続されることとなる。ま
た,電子部品B1表面の四隅に配置されたスペーサ部材
3の高さがいずれも等しいので,このように電子部品B
1表面を四隅のスペーサ部材3の全部に当接させるよう
に電子部品B1と配線基板A1の表面同士を近づけること
によって,両者は平行な姿勢となる。こうして,配線基
板A1の表面に電子部品B1を平行な姿勢で実装すること
が可能となり,しかも電子部品B1表面の多数のはんだ
バンプ5を配線基板A1表面の各電極1に対してそれぞ
れ確実に接合できるようになる。
【0020】最後に,電極1に塗布しておいたフラック
ス2を洗浄する。これにより,図1(c)に示すよう
な,配線基板A1表面に電子部品B1が平行な姿勢で実装
された,電気特性に優れ,かつ電気的なオープン不良の
ない製品を得ることが可能となる。
ス2を洗浄する。これにより,図1(c)に示すよう
な,配線基板A1表面に電子部品B1が平行な姿勢で実装
された,電気特性に優れ,かつ電気的なオープン不良の
ない製品を得ることが可能となる。
【0021】次に,図4(a)〜(c)は本発明の第2
の実施の形態にかかる実装方法の説明図であり,図5は
本発明の第2の実施の形態に用いられる電子部品B2の
正面図であり,図6は同じ電子部品B2の底面図であ
る。なお,図4(a)では,電子部品B2を配線基板A2
の上方に配置させた状態を示している。
の実施の形態にかかる実装方法の説明図であり,図5は
本発明の第2の実施の形態に用いられる電子部品B2の
正面図であり,図6は同じ電子部品B2の底面図であ
る。なお,図4(a)では,電子部品B2を配線基板A2
の上方に配置させた状態を示している。
【0022】第1の実施の形態の場合と同様に,この第
2の実施の形態においても電子部品B2の表面(図示の
例では下面)に多数のはんだバンプ5が設けられてい
る。図6に示すように,はんだバンプ5は正方形状に配
置されている。この第2の実施の形態にあっては,電子
部品B2の表面において,このように正方形状に配置さ
れたはんだバンプ5の外側四隅にスペーサ部材3が配設
されている。更に,これらスペーサ部材3は,いずれも
電子部品B2の外形状の内側であって,配線基板A2や電
子部品B2の表面に露出する配線などに影響がない位置
に配置されている。
2の実施の形態においても電子部品B2の表面(図示の
例では下面)に多数のはんだバンプ5が設けられてい
る。図6に示すように,はんだバンプ5は正方形状に配
置されている。この第2の実施の形態にあっては,電子
部品B2の表面において,このように正方形状に配置さ
れたはんだバンプ5の外側四隅にスペーサ部材3が配設
されている。更に,これらスペーサ部材3は,いずれも
電子部品B2の外形状の内側であって,配線基板A2や電
子部品B2の表面に露出する配線などに影響がない位置
に配置されている。
【0023】第1の実施の形態の場合と同様に,この第
2の実施の形態においてもこれらスペーサ部材3はいず
れも同じ高さを有しており,各スペーサ部材3の高さ
は,電子部品B2の表面に設けられたはんだバンプ5の
内の最も高さの低いはんだバンプ5の高さと同じか,も
しくはそのはんだバンプ5の高さよりも低い高さを有し
ている。また,これらスペーサ部材3ははんだよりも融
点の高い材料で構成されており,この実施の形態でも,
各スペーサ部材3はいずれも金(Au)で構成されてい
る。
2の実施の形態においてもこれらスペーサ部材3はいず
れも同じ高さを有しており,各スペーサ部材3の高さ
は,電子部品B2の表面に設けられたはんだバンプ5の
内の最も高さの低いはんだバンプ5の高さと同じか,も
しくはそのはんだバンプ5の高さよりも低い高さを有し
ている。また,これらスペーサ部材3ははんだよりも融
点の高い材料で構成されており,この実施の形態でも,
各スペーサ部材3はいずれも金(Au)で構成されてい
る。
【0024】また,配線基板A2の表面(図示の例では
上面)にも,電子部品B2表面のはんだバンプ5に対応
する多数の電極1が設けられている。
上面)にも,電子部品B2表面のはんだバンプ5に対応
する多数の電極1が設けられている。
【0025】そして,この電子部品B2の配線基板A2に
対する実装も,第1の実施の形態の場合と同様に,次の
ようにして行われる。先ず図4(a)に示すように,デ
ィスペンス,転写等により電極1にフラックス2を塗布
した配線基板A2を電子部品B2の下方に配置する。そし
て電極1とはんだバンプ5が丁度当接するように位置決
めを行い,電子部品B2の表面と配線基板A2の表面同士
をつき合わせる。
対する実装も,第1の実施の形態の場合と同様に,次の
ようにして行われる。先ず図4(a)に示すように,デ
ィスペンス,転写等により電極1にフラックス2を塗布
した配線基板A2を電子部品B2の下方に配置する。そし
て電極1とはんだバンプ5が丁度当接するように位置決
めを行い,電子部品B2の表面と配線基板A2の表面同士
をつき合わせる。
【0026】次に,このように電子部品B2の表面と配
線基板A2の表面同士をつき合わせた状態で,図4
(b)に示すように,押さえ治具10を用いて電子部品
B2と配線基板A2の両側を挟み持ち,両者の表面同士が
互いに近づくように圧力をかける。次に,はんだの融点
以上であってスペーサ部材3の材料である金(Au)の
融点よりも低い温度に加熱し,はんだバンプ5を融解さ
せる。これにより,はんだバンプ5が融解し,電子部品
B2と配線基板A2の表面同士が圧力によってスペーサ部
材3の高さの距離まで近づくこととなる。こうして,第
1の実施の形態の場合と同様の理由により,電子部品B
2表面のはんだバンプ5の全部が配線基板A2表面の電極
1に確実に接続され,また,電子部品B2は配線基板A2
の表面に対して平行な姿勢で実装されることとなる。
線基板A2の表面同士をつき合わせた状態で,図4
(b)に示すように,押さえ治具10を用いて電子部品
B2と配線基板A2の両側を挟み持ち,両者の表面同士が
互いに近づくように圧力をかける。次に,はんだの融点
以上であってスペーサ部材3の材料である金(Au)の
融点よりも低い温度に加熱し,はんだバンプ5を融解さ
せる。これにより,はんだバンプ5が融解し,電子部品
B2と配線基板A2の表面同士が圧力によってスペーサ部
材3の高さの距離まで近づくこととなる。こうして,第
1の実施の形態の場合と同様の理由により,電子部品B
2表面のはんだバンプ5の全部が配線基板A2表面の電極
1に確実に接続され,また,電子部品B2は配線基板A2
の表面に対して平行な姿勢で実装されることとなる。
【0027】最後に,電極1に塗布しておいたフラック
ス2を洗浄する。こうして,第1の実施の形態の場合と
同様に,図4(c)に示すような,電子部品B2表面に
平行な姿勢で配線基板A2が実装された,電気特性に優
れ,かつ電気的なオープン不良のない製品を得ることが
可能となる。
ス2を洗浄する。こうして,第1の実施の形態の場合と
同様に,図4(c)に示すような,電子部品B2表面に
平行な姿勢で配線基板A2が実装された,電気特性に優
れ,かつ電気的なオープン不良のない製品を得ることが
可能となる。
【0028】以上,本発明の好ましい実施の形態を第
1,2の実施の形態に基づいて説明したが,スペーサ部
材3の材料は金(Au)に限らず,はんだよりも融点の
高い材料であれば,他の任意の材料を用いることができ
る。また,スペーサ部材3は,第1,第2の実施例の形
態では図3,6に示すように4箇所に設けた例を説明し
た。しかし,スペーサ部材3は3箇所に設けてもよい。
この場合,第1の実施の形態では,スペーサ部材3は次
に述べる箇所に配置すればよい。すなわち,電子部品B
1が上から見て正方形の場合であれば,電子部品B1の中
心から見て正3角形になるように,電子部品B1が搭載
される隅にあたる箇所の配線基盤A1上に,スペーサ部
材3を設けるとよい。また,電子部品B1が上から見て
長方形の場合,電子部品B1の中心から見て2等辺3角
形になるように,電子部品B1が搭載される隅にあたる
箇所の配線基盤A1上に,スペーサ部材3を設けれると
よい。又,スペーサ部材3は5個以上にしても良い。こ
の場合,スペーサ部材3は配線基盤A1上に等間隔に配
置するとよい。その結果,電子部品B1は配線基盤A1上
に安定に設置されるようになる。なお,第2の実施の形
態については,スペーサ部材3を電子部品B2上に設け
ること以外は第1の実施の形態と同様であり,同じよう
にスペーサ部材3を3箇所もしくは5箇所以上に設けて
もよい。このように,スペーサ部材3は,3箇所以上に
配設すればよいことが分かる。
1,2の実施の形態に基づいて説明したが,スペーサ部
材3の材料は金(Au)に限らず,はんだよりも融点の
高い材料であれば,他の任意の材料を用いることができ
る。また,スペーサ部材3は,第1,第2の実施例の形
態では図3,6に示すように4箇所に設けた例を説明し
た。しかし,スペーサ部材3は3箇所に設けてもよい。
この場合,第1の実施の形態では,スペーサ部材3は次
に述べる箇所に配置すればよい。すなわち,電子部品B
1が上から見て正方形の場合であれば,電子部品B1の中
心から見て正3角形になるように,電子部品B1が搭載
される隅にあたる箇所の配線基盤A1上に,スペーサ部
材3を設けるとよい。また,電子部品B1が上から見て
長方形の場合,電子部品B1の中心から見て2等辺3角
形になるように,電子部品B1が搭載される隅にあたる
箇所の配線基盤A1上に,スペーサ部材3を設けれると
よい。又,スペーサ部材3は5個以上にしても良い。こ
の場合,スペーサ部材3は配線基盤A1上に等間隔に配
置するとよい。その結果,電子部品B1は配線基盤A1上
に安定に設置されるようになる。なお,第2の実施の形
態については,スペーサ部材3を電子部品B2上に設け
ること以外は第1の実施の形態と同様であり,同じよう
にスペーサ部材3を3箇所もしくは5箇所以上に設けて
もよい。このように,スペーサ部材3は,3箇所以上に
配設すればよいことが分かる。
【0029】
【発明の効果】本発明によれば,電子部品の表面に設け
られたはんだバンプの高さがばらついていても,配線基
板の表面に対して電子部品を平行な姿勢で実装すること
ができ,各はんだバンプ毎の導体距離が等しい,電気特
性に優れた製品を得ることができる。また,電子部品表
面のはんだバンプの全部を配線基板表面の電極に確実に
接続でき,電気的なオープン不良のない製品を得ること
ができる。
られたはんだバンプの高さがばらついていても,配線基
板の表面に対して電子部品を平行な姿勢で実装すること
ができ,各はんだバンプ毎の導体距離が等しい,電気特
性に優れた製品を得ることができる。また,電子部品表
面のはんだバンプの全部を配線基板表面の電極に確実に
接続でき,電気的なオープン不良のない製品を得ること
ができる。
【図1】本発明の第1の実施の形態の説明図であり,
(a)は配線基板の上方に電子部品を配置させた状態を
示す正面図,(b)は押さえ治具で電子部品と配線基板
の両側を挟み持った状態を示す正面図,(c)は本発明
の第1の実施の形態において得られた製品の正面図であ
る。
(a)は配線基板の上方に電子部品を配置させた状態を
示す正面図,(b)は押さえ治具で電子部品と配線基板
の両側を挟み持った状態を示す正面図,(c)は本発明
の第1の実施の形態において得られた製品の正面図であ
る。
【図2】本発明の第1の実施の形態に用いる配線基板の
正面図である。
正面図である。
【図3】本発明の第1の実施の形態に用いる配線基板の
平面図である。
平面図である。
【図4】本発明の第2の実施の形態の説明図であり,
(a)は電子部品の下方に配線基板を配置させた状態を
示す正面図,(b)は押さえ治具で電子部品と配線基板
の両側を挟み持った状態を示す正面図,(c)は本発明
の第2の実施の形態において得られた製品の正面図であ
る。
(a)は電子部品の下方に配線基板を配置させた状態を
示す正面図,(b)は押さえ治具で電子部品と配線基板
の両側を挟み持った状態を示す正面図,(c)は本発明
の第2の実施の形態において得られた製品の正面図であ
る。
【図5】本発明の第2の実施の形態に用いる電子部品の
正面図である。
正面図である。
【図6】本発明の第2の実施の形態に用いる電子部品の
底面図である。
底面図である。
【図7】従来技術の説明図であり,(a)は電子部品を
配線基板の上方に配置した状態を示す正面図,(b)は
電子部品と配線基板の表面同士をつき合わせた状態を示
す正面図,(c)は従来技術によって得られた製品の正
面図である。
配線基板の上方に配置した状態を示す正面図,(b)は
電子部品と配線基板の表面同士をつき合わせた状態を示
す正面図,(c)は従来技術によって得られた製品の正
面図である。
【図8】配線基板の表面に電子部品が傾いた姿勢で実装
された製品の正面図である。
された製品の正面図である。
【図9】電気的なオープン不良を生じた製品の正面図で
ある。
ある。
A1 配線基板 B1 電子部品 1 電極 3 スペーサ部材 5 はんだバンプ
Claims (7)
- 【請求項1】 はんだバンプが設けられた電子部品の表
面と電極が設けられた配線基板の表面同士をつき合わ
せ,はんだの融点以上に加熱することによりはんだバン
プを融解させて電極に接合し,配線基板の表面に電子部
品を固定する実装方法において,前記電子部品の表面と
配線基板の表面同士をつき合わせるに際して,前記電子
部品の表面と配線基板の表面の間に,はんだバンプの高
さ以下の高さを有する,はんだよりも融点の高い材料か
らなるスペーサ部材を介在させ,前記はんだバンプを融
解させるに際して,はんだの融点以上であって前記スペ
ーサ部材の融点未満の温度に加熱することを特徴とする
電子部品の実装方法。 - 【請求項2】 表面に電極が設けられた配線基板におい
て,該配線基板の表面であって,配線基板の表面に実装
される電子部品の外形状よりも内側の位置に,電子部品
の表面に設けられたはんだバンプの高さ以下の高さを有
する,はんだよりも融点の高い材料からなるスペーサ部
材を配設したことを特徴とする配線基板。 - 【請求項3】 前記配線基板の表面に実装される電子部
品の表面にはんだバンプが複数箇所に設けられており,
前記スペーサ部材の高さが,それら複数のはんだバンプ
の内の最も高さの低いはんだバンプの高さ以下であるこ
とを特徴とする請求項2に記載の配線基板。 - 【請求項4】 前記スペーサ部材が配線基板の表面の三
箇所以上に配設されており,それらスペーサ部材の高さ
がいずれも等しいことを特徴とする請求項2又は3に記
載の配線基板。 - 【請求項5】 表面にはんだバンプが設けられた電子部
品において,該電子部品の表面であって,はんだバンプ
を配置した外側に,はんだバンプの高さ以下の高さを有
する,はんだよりも融点の高い材料からなるスペーサ部
材を配設したことを特徴とする電子部品。 - 【請求項6】 前記はんだバンプが電子部品の表面の複
数箇所に設けられており,前記スペーサ部材の高さが,
それら複数のはんだバンプの内の最も高さの低いはんだ
バンプの高さ以下であることを特徴とする請求項5に記
載の電子部品。 - 【請求項7】 前記スペーサ部材が電子部品の表面の三
箇所以上に配設されており,それらスペーサ部材の高さ
がいずれも等しいことを特徴とする請求項5又は6に記
載の電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9242012A JPH1167829A (ja) | 1997-08-22 | 1997-08-22 | 電子部品の実装方法及び該方法に用いる電子部品と配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9242012A JPH1167829A (ja) | 1997-08-22 | 1997-08-22 | 電子部品の実装方法及び該方法に用いる電子部品と配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1167829A true JPH1167829A (ja) | 1999-03-09 |
Family
ID=17082958
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9242012A Withdrawn JPH1167829A (ja) | 1997-08-22 | 1997-08-22 | 電子部品の実装方法及び該方法に用いる電子部品と配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1167829A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004533166A (ja) * | 2001-05-17 | 2004-10-28 | サイプレス セミコンダクター コーポレーション | ボールグリッドアレイアンテナ |
JP2007512707A (ja) * | 2003-11-26 | 2007-05-17 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 基板間においてプレスされるコンプライアント素子を有するデバイス |
FR2980914A1 (fr) * | 2011-11-25 | 2013-04-05 | Commissariat Energie Atomique | Procede d'assemblage face contre face de composants a l'aide de calles d'arret |
-
1997
- 1997-08-22 JP JP9242012A patent/JPH1167829A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004533166A (ja) * | 2001-05-17 | 2004-10-28 | サイプレス セミコンダクター コーポレーション | ボールグリッドアレイアンテナ |
JP2007512707A (ja) * | 2003-11-26 | 2007-05-17 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 基板間においてプレスされるコンプライアント素子を有するデバイス |
JP4664307B2 (ja) * | 2003-11-26 | 2011-04-06 | アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド | 基板間においてプレスされるコンプライアント素子を有するデバイス |
FR2980914A1 (fr) * | 2011-11-25 | 2013-04-05 | Commissariat Energie Atomique | Procede d'assemblage face contre face de composants a l'aide de calles d'arret |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
JPH08213519A (ja) | 電子素子パッケージ | |
US20080064232A1 (en) | Integrated device | |
JP2001185640A (ja) | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 | |
US6060780A (en) | Surface mount type unit and transducer assembly using same | |
JP2002207986A (ja) | カード型記録媒体及びその製造方法 | |
JPH10135267A (ja) | 実装基板の構造及びその製造方法 | |
JPH1070227A (ja) | ボトムリード形半導体パッケージ | |
JPH1167829A (ja) | 電子部品の実装方法及び該方法に用いる電子部品と配線基板 | |
JP2001177235A (ja) | モジュール基板接合方法 | |
JP2003108963A (ja) | カード型記録媒体及びその製造方法 | |
JP2000277557A (ja) | 半導体装置 | |
JP4123321B2 (ja) | 配線基板の接合方法 | |
JP2527562Y2 (ja) | 基板接続構造 | |
JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
JPH10242328A (ja) | 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器 | |
JPH08191128A (ja) | 電子装置 | |
JPS61225827A (ja) | 半導体素子の実装構造 | |
JPH03209793A (ja) | ガラス基板の半田接続構造 | |
JP3704229B2 (ja) | 半導体装置の製造方法および装置 | |
JPH06349894A (ja) | 電子部品装置 | |
JP2004048072A (ja) | 樹脂製配線基板及びその製造方法 | |
JPH04147221A (ja) | 液晶表示装置 | |
JPH0730009A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH10303251A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |