JP4664307B2 - 基板間においてプレスされるコンプライアント素子を有するデバイス - Google Patents

基板間においてプレスされるコンプライアント素子を有するデバイス Download PDF

Info

Publication number
JP4664307B2
JP4664307B2 JP2006541256A JP2006541256A JP4664307B2 JP 4664307 B2 JP4664307 B2 JP 4664307B2 JP 2006541256 A JP2006541256 A JP 2006541256A JP 2006541256 A JP2006541256 A JP 2006541256A JP 4664307 B2 JP4664307 B2 JP 4664307B2
Authority
JP
Japan
Prior art keywords
substrate
gasket
compliant
substrates
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006541256A
Other languages
English (en)
Other versions
JP2007512707A (ja
Inventor
バイ，キン
Original Assignee
アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド filed Critical アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド
Publication of JP2007512707A publication Critical patent/JP2007512707A/ja
Application granted granted Critical
Publication of JP4664307B2 publication Critical patent/JP4664307B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Gasket Seals (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

［関連技術］
マイクロ製造デバイスの製造において、２つの接合された基板間の気密封止（ハーメチック：hermetic）チャンバ内において電気的な構成要素を配置することが一般的である。いくつかの用途において、２つのそのような接合された基板の間の電気的な接続性が望まれている。例えば、電気的な構成要素を、両基板上に形成することができ、その２つの基板間の電気的な接続は、該電気的な構成要素間の伝達を提供する。他の例において、２つの基板間の電気的接続によって、該基板のうちの一方の上に配置された構成要素が、他方の基板上に配置された構成要素から電力を引き込むことが可能となる。
米国特許第６，０９０，６８７号明細書
接合された基板の全体構成及びサイズに依存して、基板間において均一な接合を達成することが難しい場合がある。不均一な接合が、高い露出度（high profile）のマイクロ製造デバイス（すなわち、大きな厚みを持ったデバイス）において特に普及している。このような不均一な接合は、様々な製造問題を生じさせる可能性があり、都合の悪いことには製造の歩留まりに影響を及ぼす。例えば、気密封止シールの全周囲にわたって、２つの基板がきつく接合されていない場合には、該気密封止シールが甘くなる可能性がある。更には、不均一な接合に起因して、２つの基板間の分離距離が、変動する可能性がある。結果として、基板間における十分な電気的接続を提供するために、接合された基板間の導電性の接触が十分に共にプレスされない（圧力がかけられない）可能性がある。
共通に指定された米国特許第６，０９０，６８７号は、接合された基板間において気密封止シールを形成するための改善された技法を説明している。前記第６，０９０，６８７号の特許によって説明されるように、コンプライアント（compliant）材料のガスケットが用いられて、２つの接合された基板間において気密封止シールが形成される。ガスケットのコンプライアンス性により、接合中に２つの基板が共にプレスされる時に、ガスケットが変形されることが可能である。そのような変形は、接合中にガスケットの全周辺が両基板の輪郭に厳密に合致（適合）することを保証し、これにより、より良好な封止（シール）が得られる結果となる。しかしながら、良好なコンプライアント特性と気密封止特性とを有する材料は非常に少なく、そのような特性を有する少ない該材料は、頻繁に高価であるか、又は多くの一般のマイクロ製造プロセスと互換性がない。
一般に、本発明の実施形態は、コンプライアント接触によってつなぎ合わされた接合基板を有するデバイスに関する。
本発明の例示的な一実施形態によるデバイスを製造するための方法は、
第１の基板及び第２の基板を提供し、
前記第１の基板上のコンプライアントな第１の材料のコンプライアント素子を形成し、
第２の材料の層によって前記側面の少なくとも一部分をコーティングし、
前記第２の基板を前記コンプライアント素子の前記端部面に対してプレスし、及び、
前記基板を共に接合させる
ことを含み、
前記コンプライアント素子は、端部面と、該端部面に隣接した側面とを備え、
前記プレスすることは、前記コンプライアント素子を変形させることを含むことからなる、方法である。
本発明の例示的な一実施形態によるデバイスは、第１の基板、第２の基板、及びコンプライアント素子を備える。前記コンプライアント素子は、前記第１の基板と前記第２の基板との間の第１のコンプライアント材料から構成され、第２の材料の層によって少なくとも部分的にコーティングされた側面を有する。前記コンプライアント素子は、前記第１の基板と、共にプレスされる第２の側面とに一致する変形を示す。
いくつかの実施形態において、前記第２の材料は、導電性がある。これにより、前記コンプライアント素子は、前記基板間において信頼性できる電気的接続を提供する。他の実施形態において、前記第２の材料は、前記コンプライアント素子の気密封止性を高める。これにより、前記コンプライアント素子は、前記基板間において、より良好な気密封止シールを提供する。
本発明を、添付図面に関連してより良く理解することができる。図面の要素は、互いの関係が必ずしも一定の縮尺に従っておらず、代りに強調がなされて、本発明の原理を明瞭に図示している。更には、同様の参照番号は、いくつかの図にまたがって対応する部分を示す。
本発明の実施形態は、一般に、接合された基板間において気密封止シールか又は電気的接続を提供するための改善された技法に関する。一般的には、２つの接合基板間において気密封止シールか又は導電性接続を形成するためのコンプライアント素子（例えば、ガスケットか又は柱（post））が、基板のうちの一方の上において形成される。この素子は、ポリイミドのようなコンプライアントな材料で形成される。少なくとも一部分のコンプライアント素子が、該コンプライアント素子の導電性か又は気密封止性を高めるために選択された材料によってコーティングされる。
接合の前か、又は接合中に、コンプライアント素子は、別の基板に対してプレスされる。該素子のコンプライアンス性によって、該素子が、変形することができ、基板の表面に合致（適合）することができる。結果として、該素子は、接合基板間においてより良好な電気的接続か又は気密封止シールを形成する。
図１は、本発明の例示的な一実施形態に従って製造されたデバイス１５を図示する。図１によって示されるように、デバイス１５は、２つの基板２１及び２４を有する。一実施形態において、各々の基板２１及び２４は、シリコンによって構成される。しかしながら、該基板２１及び２４を、他の実施形態において他の材料によって構成することもできる。図１によって示されるデバイス１５は、基板２１と基板２４との間に延在し且つ基板２１と基板２４とを相互接続する２つの導電性の柱（post）２７を有する。各柱２７の向かい合った端部は、それぞれ基板２１及び２４に対してプレスされる。他の数の導電性柱２７を、他の実施形態において使用することもできる。
各導電性柱２７は、ポリイミドか又は他のタイプのコンプライアントポリマーのようなコンプライアント材料によって構成される。ポリマーは、典型的には、応力緩和層（stress relief layer）の材料としてか、又は結合材料として、従来のマイクロ製造デバイスにおいて使用されている。しかしながら、ポリマーは、一般的には、不良導体（poor conductor）であり、マイクロ製造デバイスの基板間において電気的接続を提供するためには、これまで使用されてきていない。
各柱２７は、導電性材料の薄い層３３によってコーティングされる。より詳細に後述されるように、導電性柱２７は、基板２１と２４とが共に接合される前に、基板２１上において形成される。導電性柱２７に接触するための導電性パッド３６が、基板２４上に形成される。該パッド３６は、接触する各柱２７ごとに比較的広い導電性領域を提供することによって、基板２１と２４との間の電気的接続を完全なものにする。ポスト２７を、基板２１及び／又は２４の上に存在する回路に対して、電気的に接続することができる。
ガスケット４２は、デバイス１５の周辺をとりまくように延在する。ガスケット４２の向かい合わせの端部は、基板２１と２４に対してそれぞれプレスされ、ガスケット４２は、デバイス１５内におけるチャンバ４４のための気密封止シールを提供する。ガスケット４２は、ポリイミドか又は他のタイプのコンプライアントポリマーのようなコンプライアント材料から構成される。上述のように、ポリマーは、典型的には、応力緩和層の材料としてか、又は結合材料として、従来のマイクロ製造デバイスにおいて使用されている。しかしながら、ポリマーは、一般的には、気密封止特性が劣っており、気密封止シールを形成するためには、これまで用いられてきていない。
ガスケット４２は、該ガスケット４２の気密封止性を高める金か、銅か、ガラスか、又は窒化シリコンのような材料の薄い層４７によってコーティングされる。基板２１及び２４の主要面に平行な平面内において、ガスケット４２は、チャンバ４４内に配置されることになる構成要素を収容するのに適合可能な任意の形状（例えば、円形、正方形、長方形など）とすることができる。パッド４９は、基板２４上において形成されることが可能であり、ガスケット４２の周辺全体に沿って、該ガスケット４２に接触されることが可能である。
図１のデバイス１５を形成するために、柱２７とガスケット４２とは、図２のブロック５２、並びに図３及び４によって示されるように、基板２１の主要面上においてコンプライアント材料によって最初に形成される。フォトリソグラフィ、エッチング、及びサーモキュアリング（thermocuring）のような様々なマイクロ製造技法を用いて、柱２７とガスケット４２とを形成することができる。例示的な一実施形態において、柱２７とガスケット４２とは、基板２１上においてポリイミド材料の層を蒸着することによって形成される。柱２７とガスケット４２とが、従って、フォトリソグラフィ、エッチング、及びサーモキュアリングを用いて形成される。図４において、柱２７が、基板２１の主要面に平行な平面内において一般には円形の断面形状を有するものとして示されている。しかしながら、ガスケット４２及び柱２７は、他の実施形態において、他の断面形状を有することもできる。更には、図４によって示されるように、回路３９は、基板２１の表面上に形成されることが可能であり、１つか又は複数の柱２７に電気的に結合されること可能である。
図５、及び図２のブロック５４によって示されるように、柱２７の各々は、薄い導電層３３によってコーティングされ、ガスケット４２は、該ガスケット４２の気密封止性を高める薄い層４７によってコーティングされる。スパッタリングか、エバポレーション（蒸着：evaporation）か、化学蒸着（ＣＶＤ）か、又は電気メッキ法のような様々なマイクロ製造技法を使用して、層３３及び４７を形成することができる。例示的な一実施形態において、柱２７を層３３でコーティングするために、エバポレーションか又はスパッタリングが用いられて、柱２７及びガスケット４２を含めて基板２１の表面上において薄いシード（seed）層を蒸着する。次いで、電気メッキ法が用いられて、前記シード層上において導電性材料の層を蒸着する。次いで、フォトリソグラフィとエッチングとが使用されて、柱２７を除く基板２１の全ての部分から、前記シード層と導電性層とを取り除く。結果として、導電性材料の層３３が、柱２７上に残る。
更に、例えば、金の層４７によってガスケット４２をコーティングするために、エバポレーションか又はスパッタリングが使用されて、柱２７及びガスケット４２を含めて基板の表面上において薄いシード層を蒸着する。次いで、電気メッキ法が用いられて、シード層上に金を蒸着する。次いで、フォトリソグラフィとエッチングとが使用されて、ガスケット４２を除く基板２１の全ての部分から、シード層と金とを取り除く。結果として、金の層４７が、ガスケット４２上に残る。
他の実施形態において、他の技法を使用して、柱２７とガスケット４２とを形成することができ、金を除く材料を使用して層４７を形成することもできる。層３３と４７とが同じ材料から構成される場合には、これらの層３３及び４７を、上述の技法に従って、同時に形成することができる。これに関して、電気メッキ法を用いて基板２１上において層３３及び４７の材料を蒸着した後に、フォトリソグラフィとエッチングとが使用されて、柱２７とガスケット４２とを除く基板２１の全ての部分から、そのような材料を取り除く。
図５によって示された例示的な実施形態において、各々の柱２７は、層３３の材料によって完全にコーティングされ、ガスケット４２が、層４７の材料によって完全にコーティングされる。言い換えると、図４によって示された柱２７の全ての露出した領域が、層３３の材料によって覆われ、図４によって示されたガスケット４２の全ての露出した領域が、層４７の材料によって覆われる。しかしながら、他の実施形態において、層３３及び４７によってそれぞれ柱２７及びガスケット４２の一部分だけをコーティングすることも可能である。実際には、ガスケット４２の、外側を向いている側面だけが、層４７の材料によってコーティングされる、例示的な一実施形態が後述されることになる。
基板２１の表面上において回路３９が実際に配置される場合には、そのような回路３９は、柱２７とガスケット４２とが形成される前に、基板２１上において蒸着された誘電層か又は他のタイプの絶縁層によって覆われることが可能である。そのような層は、柱２７とガスケット４２とを形成するために用いられるプロセスから回路３９を保護する。柱２７とガスケット４２とを形成する時に、そのような回路を更に保護するために、回路に対して容認可能な温度範囲を超えるプロセスは、避けられるべきである。
図６は、基板２４の上面図を示す。基板２４は、その表面上に形成されたパッド３６及び４９を有する。図４と図６とを比較することによってわかるように、基板２４の主要面に平行な平面内におけるパッド３６及び４９の形状は、それぞれ、基板２１の主要面と平行な平面内における柱２７とガスケット４２の断面形状と同じにすることができる。しかしながら、パッド３６及び４９が、柱２７及びガスケット４２の断面形状とは異なる形状を有することも可能である。更に、図６よって示されるように、回路５１は、基板２４の表面上に形成されることが可能であり、１つか又は複数のパッド３６に電気的に結合されることが可能である。そのような一実施形態において、回路５１は、より詳細に後述されるように、基板２１と２４とが共に接合されると、１つか又は複数の柱２７を介して基板２１の回路３９（図４）に電気的に結合される。
図２のブロック５６によって示されるように、基板２１及び２４は、共にプレスされて、結合柱２７、ガスケット４２、及び／又は他の構成要素によって、基板２１から基板２４へと接合される。具体的には、基板２１及び２４は、位置合わせされて、共にプレスさされる。これにより、柱２７がパッド３６に接触し、ガスケット４２が基板２４のパッド４９に接触することになる。柱２７のコンプライアンス性が、別様には柱２７内において存在する応力（ストレス）を緩和し、従って、柱２７が破損することか、又は別様には基板２１と２４とが共にプレスされる時の失敗を、防止する。基板２１及び２４を共にプレスすることはまた、ガスケット４２を、基板２４のパッド４９に対してプレスする。ガスケット４２のコンプライアンス性によって、ガスケット４２が、基板２１と２４とが共にプレスされる時に、変形することができる。ガスケット４２の変形は、別様にはガスケット４２内において存在する応力（ストレス）を緩和し、従って、ガスケット４２が破損することか、又は別様には基板２１と２４とが共にプレスされる時の失敗を、防止する。基板２１及び２４は、それらが共にプレスされる間に接合される。共晶金属結合（eutectic-metal bonding）か、熱圧（thermal compression）か、又は接着（gluing）のような様々な既知か又は将来的に発展した接合技法を用いて、基板２１と２４とを接合することができる。
例示的な一実施形態において、共晶金属結合（eutectic-metal bond）が、ガスケット２１とパッド４９との間において形成される。詳細には、層４７は、金（Ａｕ）によって構成される。更に、錫（Ｓｎ）層が、パッド４９上に蒸着される。従って、基板２１と２４とが、共にプレスされ、前記錫を溶かす温度にまで熱が加えられる。これにより、前記錫が、金の層４７と共に拡散させられる。結果として、金−錫（Ａｕ−Ｓｎ）結合が、パッド４９とガスケット４２との間に形成される。別の実施形態において、他のタイプの材料を使用して、基板２１の構成要素と基板２４の構成要素との間の共晶金属結合（eutectic-metal bond）を形成することができ、他のタイプの結合技法を用いて、基板２１と２４とを接合することもできる。更に、基板２１と２４とを、柱２７か又は図１内に具体的には示されていない他の構成要素のような、該基板２１及び２４の他の構成要素と結合することによって接合することもできる。
これらの構成要素の（ｙ方向において測定された）高さにおいて、或いは、基板２１か又は２４の表面トポロジにおいて、例えわずかな変動があったとしても、柱２７及びガスケット４２のコンプライアンス性によって、柱２７及びガスケット４２の各々が、基板２４と厳密且つ均一に接触させられることが可能である。例えば、マイクロ製造プロセスにおける不完全性により、柱２７のうちの１つか又はガスケット４２の一部が、別の柱２７か又はガスケット４２の別の部分に先行して、基板２４と接触させられる場合には、基板２４と、全ての柱２７及びガスケット４２の周辺全体との接触を確立するために、基板２１と２４とが共に更にプレスされる時に、基板２４と接触する柱２７か又はガスケット部分が変形することとなる。
デバイス１５が、導電性柱２７とガスケット４２との両方を含むことが必ずしも必要ではないことに留意されたい。ガスケット４２は、基板２１と２４との間に導電性接続が存在すること無く、上述のように基板２１と２４との間に気密封止シールを提供することができる。更には、基板２１と２４との間にガスケット４２が存在すること無く、上述のように基板２１と２４との間に１つか又は複数の電気的接続を提供することができる。
追加的には、柱２７とガスケット４２とをそれぞれコーティングする層３３と４７は、柱２７及びガスケット４２の材料と寸法とに依存して、様々な厚みを有することができる。ガスケット４２及び柱２７は、これらの構成要素が、基板２４に対してプレスされる間に、破損すること無く、或いは別様には機械的に失敗すること無く、変形することを可能にするために、十分にコンプライアントでなければならない。これらの構成要素のコンプライアンス性は、一般的には、層３３と４７とがそれぞれコーティングされるコンプライアント材料によって提供される。しかしながら、層３３及び４７のそれぞれを形成するために使用されることが可能な多くのタイプの材料は、実質的には、非コンプライアントである。従って、層３３及び４７が非常に厚い場合には、柱２７及びガスケット４２のコンプライアンス性は、基板２４に対してプレスされている間、柱２７及びガスケット４２が適切に変形できないほどまでに低減される可能性がある。層３３及び４７が著しく柱２７及びガスケット４２のコンプライアンス性を低減する場合には、基板２１と２４とが共にプレスされた時に、柱２７及びガスケット４２の破損か、又は他の機械的な失敗が起きる可能性がある。更に、デバイス１５の一領域内における柱２７か又はガスケット部分は、別の柱２７か又は残りのガスケット４２が基板２４に接触することを可能にするほどには十分に変形しない可能性がある。
従って、上記に述べた問題を回避するために、各導電性層３３は、その対応する柱２７よりも非常に薄く作られる。基板２１と２４との間に低抵抗の電気的接続を提供することに一致して、層３３はできるだけ薄く作られる。更に、前記問題はまた、層４７をガスケット４２よりも非常に薄く作ることによっても回避される。チャンバ４４のために指定された気密封止性を提供することに一致して、層４７はできるだけ薄く作られる。５０マイクロメートル（μｍ）のオーダーの厚みを有する大部分のポリマー柱２７及びガスケット４２の場合には、約３〜５μｍの厚さの導電性の及び気密封止性の層３３及び４７が、典型的には前述のことを達成する。しかしながら、柱２７及びガスケット４２の材料及び寸法、並びに、層３３及び４７の材料に依存して、層３３及び４７の適合可能な厚みは、上述の範囲外となる可能性がある。
いくつかの実施形態において、層４７は、導電性材料（例えば、層３３と同じ材料）から構成される。これにより、ガスケット４２が、追加的に、気密封止シールを提供することとなり、更にまた、基板２１と２４との間の電気的接続を提供することとなる。層４７が、導電性材料から構成される時には、ガスケット４２はまた、チャンバ４４内の構成要素とチャンバ４４の外側の構成要素との間の電気的な絶縁を提供するための電気的なシールドとして使用されることが可能である。
上述の実施形態において、柱２７とガスケット４２とは、両方とも基板２１上において形成される。しかしながら、所望であれば、柱２７とガスケット４２とが異なる基板上において形成されることも可能である。２つの基板２１と２４とが共にプレスされて接合される前に、例えば、柱２７を、上述のように基板２１上において形成することができ、ガスケット４２を、基板２４上において形成することができる。
追加として、基板２１と２４とが共にプレスされる時に、非コンプライアントなスペーサを使用して、基板２１と２４との間の分離距離を正確に制御することができ、コンプライアント構成要素２７及び４２の編成（formation）を制御することができる。そのようなスペーサを、基板２１か又は２４のいずれかに配置することができる。例えば、図７及び図８は、４つの非コンプライアントなスペーサ６８が、基板２１上において形成されている一実施形態を示す。他の実施形態は、他の数のスペーサ６８を有することができる。更に、各々のスペーサ６８は、ガスケット４２の周辺の外側に、従って図７及び図８によって示された例におけるチャンバ４４の外側に配置されるが、１つか又は複数のスペーサ６８が、ガスケットの周辺の内側に、従って他の実施形態においてチャンバ４４内に、配置されることも可能である。
図７及び図８の各スペーサ６８は、（ｙ方向において測定された）同じ高さを有する。その高さは、基板２４が、スペーサ６８に接触する前に、最小トレランス条件下において、全ての柱２７及びガスケット４２に接触することを可能にするほどに十分に短い。従って、基板２１と２４とが、より近接して共にプレスされる時には、柱２７及びガスケット４２は、上述のように、基板２４に接触し、次いで変形する。スペーサ６８はまた、柱２７及びガスケット４２が、上述のように、基板２１と２４との間に低抵抗の接続と、チャンバ４４のための指定された気密封止性とを提供することに一致して、十分に変形することを可能にするほどに十分に短い。基板２４が、図９によって示されるように、スペーサ６８に接触すると、スペーサ６８は、基板２１と２４とが、より接近するように共に移動することを防止する。従って、図９によって示された位置において、基板２１と２４とを接合することにより、基板２１と２４の分離距離は、スペーサ６８の高さに正確に一致する。
図１０は、本発明の一実施形態に従って製造されたデバイス内において電気的な接続と気密封止シールとを形成するために使用されることが可能な別の例示的な方法を示す。図１０によって示された方法において、ガスケット４２は、基板２１と２４とが接合された後に、異なる材料の層８４によってコーティングされる。結果として、チャンバ４４内の構成要素（例えば、回路３９及び５１）は、露出されず、従って、ガスケット４２のコーティング中に保護される。
図１１、及び図１０のブロック７２によって示されるように、柱２７及びガスケット４２は、基板２１の主要面上において、コンプライアント材料によって形成される。次いで、図１２、及び図１０のブロック７４によって示されるように、各々の柱２７が、導電性材料の層３３によってコーティングされる。図１３、及び図１０のブロック７６によって示されるように、次いで、基板２１は、別の基板２４に対してプレスされ、接合される。具体的には、基板２１と２４とが、位置合わせされて、共にプレスされる。これにより、柱２７がパッド３６に接触し、ガスケット４２がパッド４９に接触することとなる。柱２７及びガスケット４２のコンプライアンス性によって、柱２７及びガスケット４２が、基板２１と２４とが共にプレスされる時に変形することが可能となる。従って、上記に記載した理由のため、柱２７及びガスケット４２のコンプライアンス性は、接合プロセス中に、ガスケット４２の周辺全体と各々の柱２７とが厳密に且つ均一に基板２４の構成要素（例えば、パッド３６及び４９）に接触することを保証することを助ける。結果として、柱２７は、基板２１と２４との間において、より良好な電気的接続を形成し、ガスケット４２は、基板２１と２４との間において、より良好な気密封止シールを形成する。
バッチ製造において、数千ものデバイスを、各デバイスごとに、基板２１のような単一ウェハと基板２４のような単一ウェハとを用いて、同時にマイクロ製造することができる。そのような一実施形態において、基板２１が、ダイスされる（サイの目状に切り出される）か又は基板２１の厚みを通して延在するスルーホール（バイア）（図示せず）が形成されるまで、どのデバイスのガスケット４２も、コーティングのためにアクセスできる見込みがない。従って、図１０のブロック７６において、基板２１と２４とが接合されると、基板２１は、図１３において示された点線に沿ってダイス（dice）されて、図１０のブロック８２によって示されるようにガスケット４２に対するアクセスが提供される。そのようなアクセスによって、ガスケット４２が、電気メッキ法か又は化学蒸着（ＣＶＤ）のような従来のマイクロ製造技法を用いて、層８４によってコーティングされることが可能となる。従って、図１０のブロック８２において基板２１をダイスした後、ガスケット４２の外側を向いている側面が、図１４、及び図１０のブロック８８に示されるように、ガスケット４２の気密封止性を高める材料（例えば金）の層８４によってコーティングされる。図１４によって示されたデバイス９２において、各々のコーティングされた柱２７は、基板２１と２４との間の電気的接続を提供し、コーティングされたガスケット４２は、チャンバ４４のための気密封止シールを提供する。
上記を更に図示するために、図１０のブロック７６において基板２１と２４とが接合された後の基板２１の上面図である図１５を参照する。図１５によって示された実施形態において、９つのガスケット４２が、基板２１と２４との間に配置されており、それらが実際は隠れて見えないため、点線によって表されている。図１５のガスケット４２は、コーティングのため容易にはアクセスできない。
図１０のブロック８２において、基板２１は、図１６によって示されるようにダイスされる。これに関して、ガスケット４２間の基板２１の一部は取り除かれる。従って、図１０のブロック８８において電気メッキ法か又はＣＶＤを実行している間、材料が、基板２１の残りの部分の間を通ることができ、各ガスケット４２の外側を向いている側面をコーティングすることができる。次いで、基板２４をダイスして、図１４において示された９つの分離されたデバイス９２を形成することができる。代替の一実施形態において、類似の手法において、基板２１の代りに基板２４をダイスすることによって、ガスケット４２に対してアクセスを提供することが可能である。
本発明に従って製造されたデバイスの断面図である。 デバイスを製造するための１つの例示的な方法を示すフローチャートである。 コンプライアントな柱と、基板の表面上に形成されたコンプライアントなガスケットとを有する基板の断面図である。 図３において図示された基板の底面図である。 柱において電気的な導電層が形成され、基板のガスケットにおいて気密封止層が形成された後の図３において示された基板の断面図である。 図５によって示された基板に接合されることになる基板の上面図である。 基板の表面上にスペーサが形成された後の図５によって示された基板の断面図である。 図７において示された基板の底面図である。 別の基板と接合された図７の基板の断面図である。 デバイスを製造するための別の例示的な方法を示すフローチャートである。 コンプライアントな柱と、基板の表面上に形成されたコンプライアントなガスケットとを有する基板の断面図である。 基板の柱において導電層が形成された後の図１１において示された基板の断面図である。 図６において示された基板と接合された、図１２において示された基板の断面図である。 基板間に存在するガスケットの外側を向いてる側面上において、気密封止性を高める層がコーティングされた直後の、図１３において示された基板の断面図である。 図１４において示された複数デバイスに類似した複数デバイスのバッチ製造中に使用された接合された基板の上面図である。 最上部の基板がダイスされた直後の、図１５の基板の上面図である。

Claims (16)

  1. 上面上に形成されたガスケットを有した該上面を有した第１の基板であって、該ガスケットが、第１のコンプライアントな材料で構成されており、及び、該第１のコンプライアントな材料が、気密封止性を高める材料によって部分的にコーティングされていることからなる、第１の基板と、
    上面を有した第２の基板であって、該上面上に少なくとも１つの導電性の領域を有する、第２の基板
    とを備えるデバイスであって、
    前記第１の基板の前記上面が、前記第２の基板の前記上面に向き合った状態で、前記第１の基板と前記第２の基板とが共に合わせてプレスされて、これにより、前記ガスケットが変形されることとなるようにし、及び、
    前記ガスケットと前記第２の基板の前記上面とが、気密封止するようにシーリングされた密閉されたチャンバを形成し、及び、少なくとも１つの導電性要素が、前記密閉されたチャンバ内において配置されており、前記第２の基板上の前記少なくとも１つの導電性の領域に直接接触していることからなる、デバイス。
  2. 前記導電性要素が、導電性材料によってコーティングされた第２のコンプライアントな材料で構成された柱であることからなる、請求項１に記載のデバイス。
  3. 前記第１のコンプライアントな材料と前記第２のコンプライアントな材料とのうちの少なくとも一方が、ポリマーを含むことからなる、請求項２に記載のデバイス。
  4. 前記第１のコンプライアントな材料と前記第２のコンプライアントな材料とのうちの少なくとも一方が、ポリイミドを含むことからなる、請求項２に記載のデバイス。
  5. 前記気密封止性を高める材料が、導電性であることからなる、請求項１に記載のデバイス。
  6. 前記気密封止性を高める材料が、非導電性であることからなる、請求項１に記載のデバイス。
  7. 前記ガスケットが内側表面と外側表面とを有しており、前記ガスケットの外側表面と、前記第１の基板の前記上面の一部と、前記第２の基板の前記上面の一部とが、前記気密封止性を高める材料によってコーティングされていることからなる、請求項１に記載のデバイス。
  8. 前記第１の基板と前記第２の基板とのうちの１つの上に形成された少なくとも１つの非コンプライアントなスペーサを更に備える、請求項１に記載のデバイス。
  9. 前記第１のコンプライアントな材料が、前記気密封止性を高める材料によって前記部分的にコーティングされていることは、製造工程において複数の前記デバイスを同時に生成する際に、前記第２の基板がダイスされる前に、前記第１の基板の一部を排除することにより生成された隙間を利用して該部分的な該コーティングを実施することによって、実現されることからなる、請求項１に記載のデバイス。
  10. 上面上に形成されたガスケットと少なくとも１つの柱とを有する該上面を有した第１の基板であって、該ガスケットが、内側表面と外側表面とを有し、及び、第１のコンプライアントな材料で構成されており、前記少なくとも１つの柱が、第２のコンプライアントな材料で構成されており、該第２のコンプライアントな材料が、導電性材料でコーティングされていることからなる、第１の基板と、
    上面を有した第２の基板であって、該上面上に形成された少なくとも１つの導電性の領域を有する、第２の基板
    とを備えるデバイスであって、
    前記第１の基板の前記上面が、前記第２の基板の前記上面に向き合った状態で、前記第１の基板と前記第２の基板とが共に合わせてプレスされて、これにより、前記第１の基板の前記ガスケットと前記少なくとも１つの柱とが変形されることとなるようにし、及び、
    前記ガスケットの外側表面と、前記第１の基板の前記上面の一部と、前記第２の基板の前記上面の一部とが、前記気密封止性を高める材料によってコーティングされており、これにより、前記ガスケットの内側表面と、前記第２の基板の前記上面とが、気密封止するようにシーリングされた密閉されたチャンバを形成し、前記少なくとも１つの柱が、前記密閉されたチャンバ内において配置されており、前記第２の基板上の前記少なくとも１つの導電性の領域に直接接触していることからなる、デバイス。
  11. 前記第１のコンプライアントな材料と前記第２のコンプライアントな材料とのうちの少なくとも一方が、ポリマーを含むことからなる、請求項１０に記載のデバイス。
  12. 前記第１のコンプライアントな材料と前記第２のコンプライアントな材料とのうちの少なくとも一方が、ポリイミドを含むことからなる、請求項１０に記載のデバイス。
  13. 前記気密封止性を高める材料が、導電性であることからなる、請求項１０に記載のデバイス。
  14. 前記気密封止性を高める材料が、非導電性であることからなる、請求項１０に記載のデバイス。
  15. 前記第１の基板と前記第２の基板とのうちの１つの上に形成された少なくとも１つの非コンプライアントなスペーサを更に備える、請求項１０に記載のデバイス。
  16. 前記ガスケットの外側表面と、前記第１の基板の前記上面の一部と、前記第２の基板の前記上面の一部とが、前記気密封止性を高める材料によって前記部分的にコーティングされていることは、製造工程において複数の前記デバイスを同時に生成する際に、前記第２の基板がダイスされる前に、前記第１の基板の一部を排除することにより生成された隙間を利用して該部分的な該コーティングを実施することによって、実現されることからなる、請求項１０に記載のデバイス。
JP2006541256A 2003-11-26 2004-11-10 基板間においてプレスされるコンプライアント素子を有するデバイス Expired - Fee Related JP4664307B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/723,095 US7294919B2 (en) 2003-11-26 2003-11-26 Device having a complaint element pressed between substrates
PCT/US2004/037562 WO2005055311A2 (en) 2003-11-26 2004-11-10 Device having a compliant electrical interconnects and compliant sealing element

Publications (2)

Publication Number Publication Date
JP2007512707A JP2007512707A (ja) 2007-05-17
JP4664307B2 true JP4664307B2 (ja) 2011-04-06

Family

ID=34592163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006541256A Expired - Fee Related JP4664307B2 (ja) 2003-11-26 2004-11-10 基板間においてプレスされるコンプライアント素子を有するデバイス

Country Status (6)

Country Link
US (1) US7294919B2 (ja)
EP (1) EP1687845A2 (ja)
JP (1) JP4664307B2 (ja)
CN (1) CN100444341C (ja)
TW (1) TWI357115B (ja)
WO (1) WO2005055311A2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7275292B2 (en) * 2003-03-07 2007-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for fabricating an acoustical resonator on a substrate
US6946928B2 (en) * 2003-10-30 2005-09-20 Agilent Technologies, Inc. Thin-film acoustically-coupled transformer
US7388454B2 (en) 2004-10-01 2008-06-17 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using alternating frame structure
US8981876B2 (en) 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7791434B2 (en) 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
US7369013B2 (en) 2005-04-06 2008-05-06 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using filled recessed region
EP1927000B1 (en) 2005-09-20 2016-09-14 BAE Systems PLC Sensor device with backside contacts
JP4834369B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US7525398B2 (en) 2005-10-18 2009-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustically communicating data signals across an electrical isolation barrier
US7737807B2 (en) 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
US7746677B2 (en) 2006-03-09 2010-06-29 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. AC-DC converter circuit and power supply
US7479685B2 (en) 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US20080164606A1 (en) * 2007-01-08 2008-07-10 Christoffer Graae Greisen Spacers for wafer bonding
US7530814B2 (en) * 2007-09-25 2009-05-12 Intel Corporation Providing variable sized contacts for coupling with a semiconductor device
US7732977B2 (en) 2008-04-30 2010-06-08 Avago Technologies Wireless Ip (Singapore) Transceiver circuit for film bulk acoustic resonator (FBAR) transducers
US7855618B2 (en) 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
US8963323B2 (en) * 2008-06-20 2015-02-24 Alcatel Lucent Heat-transfer structure
US8618670B2 (en) * 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
US8248185B2 (en) 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US8902023B2 (en) 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8193877B2 (en) 2009-11-30 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Duplexer with negative phase shifting circuit
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP5505171B2 (ja) * 2010-07-30 2014-05-28 富士通株式会社 回路基板ユニット、回路基板ユニットの製造方法、及び電子装置
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
JP5704231B2 (ja) * 2011-04-11 2015-04-22 株式会社村田製作所 電子部品及び電子部品の製造方法
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
WO2013141091A1 (ja) * 2012-03-23 2013-09-26 オリンパス株式会社 積層型半導体装置およびその製造方法
EP2854170B1 (en) 2013-09-27 2022-01-26 Alcatel Lucent A structure for a heat transfer interface and method of manufacturing the same
US9373585B2 (en) 2014-09-17 2016-06-21 Invensas Corporation Polymer member based interconnect
US9666514B2 (en) 2015-04-14 2017-05-30 Invensas Corporation High performance compliant substrate
US11600573B2 (en) * 2019-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with conductive support elements to reduce warpage
CN114664747B (zh) * 2020-12-31 2023-02-03 华为技术有限公司 板级结构及通信设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349246A (ja) * 1989-07-17 1991-03-04 Hitachi Ltd 半導体集積回路装置
JPH05243231A (ja) * 1992-03-03 1993-09-21 Matsushita Electric Ind Co Ltd 電子部品実装接続体およびその製造方法
JPH09512386A (ja) * 1994-02-14 1997-12-09 マイクロイレクトラニクス、アンド、カムピュータ、テクナラジ、コーパレイシャン 接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法
JPH1167829A (ja) * 1997-08-22 1999-03-09 Oki Electric Ind Co Ltd 電子部品の実装方法及び該方法に用いる電子部品と配線基板
JP2000101019A (ja) * 1998-07-29 2000-04-07 Hewlett Packard Co <Hp> ウェ―ハ・ボンディングおよびシ―リング・システムおよび方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967162A (en) * 1974-07-24 1976-06-29 Amp Incorporated Interconnection of oppositely disposed circuit devices
US4116517A (en) * 1976-04-15 1978-09-26 International Telephone And Telegraph Corporation Flexible printed circuit and electrical connection therefor
US4769272A (en) 1987-03-17 1988-09-06 National Semiconductor Corporation Ceramic lid hermetic seal package structure
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US4857668A (en) * 1988-04-15 1989-08-15 Schlegel Corporation Multi-function gasket
JP2510404Y2 (ja) * 1990-11-29 1996-09-11 北川工業株式会社 電磁波シ―ルド用ガスケット
US5262347A (en) 1991-08-14 1993-11-16 Bell Communications Research, Inc. Palladium welding of a semiconductor body
DE69321745T2 (de) 1992-02-04 1999-10-07 Matsushita Electric Ind Co Ltd Direktkontakt-Bildsensor und Herstellungsverfahren dafür
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
US5397857A (en) * 1993-07-15 1995-03-14 Dual Systems PCMCIA standard memory card frame
CA2129073C (en) * 1993-09-10 2007-06-05 John P. Kalinoski Form-in-place emi gaskets
US6365500B1 (en) 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
US5431328A (en) 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US6266872B1 (en) * 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
JP2003523621A (ja) * 2000-02-18 2003-08-05 パーカー−ハニフイン・コーポレーシヨン 低閉じ力、現場形成型、イーエムアイ遮蔽ガスケットの製法
US6358063B1 (en) * 2000-06-28 2002-03-19 Intercon Systems, Inc. Sealed interposer assembly
US6713314B2 (en) * 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
US7005573B2 (en) * 2003-02-13 2006-02-28 Parker-Hannifin Corporation Composite EMI shield

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0349246A (ja) * 1989-07-17 1991-03-04 Hitachi Ltd 半導体集積回路装置
JPH05243231A (ja) * 1992-03-03 1993-09-21 Matsushita Electric Ind Co Ltd 電子部品実装接続体およびその製造方法
JPH09512386A (ja) * 1994-02-14 1997-12-09 マイクロイレクトラニクス、アンド、カムピュータ、テクナラジ、コーパレイシャン 接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法
JPH1167829A (ja) * 1997-08-22 1999-03-09 Oki Electric Ind Co Ltd 電子部品の実装方法及び該方法に用いる電子部品と配線基板
JP2000101019A (ja) * 1998-07-29 2000-04-07 Hewlett Packard Co <Hp> ウェ―ハ・ボンディングおよびシ―リング・システムおよび方法

Also Published As

Publication number Publication date
WO2005055311A3 (en) 2005-07-28
US7294919B2 (en) 2007-11-13
TW200518241A (en) 2005-06-01
WO2005055311A2 (en) 2005-06-16
JP2007512707A (ja) 2007-05-17
CN1906744A (zh) 2007-01-31
US20050109455A1 (en) 2005-05-26
CN100444341C (zh) 2008-12-17
TWI357115B (en) 2012-01-21
EP1687845A2 (en) 2006-08-09

Similar Documents

Publication Publication Date Title
JP4664307B2 (ja) 基板間においてプレスされるコンプライアント素子を有するデバイス
US6376280B1 (en) Microcap wafer-level package
US6429511B2 (en) Microcap wafer-level package
US20070275495A1 (en) Method for fabricating a pressure sensor using SOI wafers
EP1069419A2 (en) Pressure sensor and method of manufacturing the same
CN101312169B (zh) 半导体模块、半导体模块的制造方法以及便携式设备
JP2001044357A (ja) 半導体装置およびその製造方法
US7737513B2 (en) Chip assembly including package element and integrated circuit chip
EP1465250A1 (en) Insulated power semiconductor module with reduced partial discharge and manufacturing method
EP1199744B1 (en) Microcap wafer-level package
JPS594853B2 (ja) 半導体装置
JP3601462B2 (ja) 電子部品のパッケージ構造
JP2017108226A (ja) トランスデューサ装置及びその製造方法
JPH0758112A (ja) 半導体装置
JP2001201418A (ja) 静電容量型半導体圧力センサ及びその製造方法
US6756138B1 (en) Micro-electromechanical devices
JPS63244747A (ja) 樹脂封止型集積回路装置及びその製造方法
JPH0456237A (ja) 半導体装置
JPH09283663A (ja) 電子デバイスの製造方法及び電子デバイス
JPH02244659A (ja) 半導体デバイス製造方法
JPH03112135A (ja) 半導体装置およびその製造方法
JPH11150144A (ja) 半導体装置及びその製造方法
JPH0456228A (ja) 半導体装置
JPH0372644A (ja) 半導体装置
JPH0992767A (ja) 複合リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees