JPH09512386A - 接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法 - Google Patents

接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法

Info

Publication number
JPH09512386A
JPH09512386A JP7521440A JP52144095A JPH09512386A JP H09512386 A JPH09512386 A JP H09512386A JP 7521440 A JP7521440 A JP 7521440A JP 52144095 A JP52144095 A JP 52144095A JP H09512386 A JPH09512386 A JP H09512386A
Authority
JP
Japan
Prior art keywords
polymer
bump
bumps
layer
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7521440A
Other languages
English (en)
Inventor
ノウラン,アーニスト、アー
デュアン,ダイアナ、カータ
ハーダ,タッド、エイチ
ビシャップ,タマス、エイ
トラン,キムカク、ティー
フレーリッチ,ラバト、ダブルュー
ジャーマン,ランディ、エル
ネルスン,リチァド、ディー
リー,チュン、ジェイ
ブリーン,マーク、アー
ケスウィク,キャスリン、ヴィ
Original Assignee
マイクロイレクトラニクス、アンド、カムピュータ、テクナラジ、コーパレイシャン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロイレクトラニクス、アンド、カムピュータ、テクナラジ、コーパレイシャン filed Critical マイクロイレクトラニクス、アンド、カムピュータ、テクナラジ、コーパレイシャン
Publication of JPH09512386A publication Critical patent/JPH09512386A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/119Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902Multiple masking steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/903Catalyst aided deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 接着用フリップチップ(12)集積回路装置のための柔軟性導電性接続バンプ(10)及びこのバンプの種々の形成方法は、ポリマバンプ(24)を基板(12)即ち集積回路のダイの上に形成する工程と、金属層(26)にポリマバンプを塗布する工程とを含む。ポリマバンプの形成工程は、ポリマ材料を基板上に塗布する工程と、ポリマをキュアする工程と、ポリマ材料をバンプ形状にエッチする工程とを含む。オーバーコーティング工程は、ポリマバンプ上に金のような延性を有する金属を非電気的にプレーティングする工程を含む。

Description

【発明の詳細な説明】 発明の名称 接着用フリップチップ集積回路装置のための柔軟性 導電性接続バンプ及びその形成方法政府の権利 アメリカ合衆国政府は、この発明につき対価を支払済みの実施権、及び、ナシ ョナルインシティチュートオブスタンダーズアンドテクノロジ(NIST)によ って裁定付与された契約書番号NIST/ATP70NANB1H1114の期間によって規定された 適切な期間において他人に許可を与えることを特許権者に要求すると言う制限的 状況の下での権利を有する。発明の技術分野 本発明は、経済的で柔軟性があり(compliant)再度使用することが可能な電気 的接続であって接着用フリップチップ組立体のための電気的接続を提供するため の金属の薄膜層が塗布されたポリマバンプを用いて、フリップチップ装置上に、 柔軟性バンプを形成することに関する。発明の背景 近年、接着用のフリップチップ技術を商品化するいくつかの努力がなされてい る。これらの努力において、製造業者は接着用フリップチップの広範囲な使用を 妨げる多数の信頼性及び製造上の障害を知った。ガラス又はセラッミックの基板 上における接着用フリップチップの失敗は種々の原因によって生じる。大部分の 接着用フリップチップ技術における電気的接続は、チップと基板との間の圧縮さ れた接続点を通して行われる。ここで、”基板”は、通常その上に複数の導電体 を組み立てたりデポジットさせたりすることが可能などのような材料をも指す。 この設計は、組立体の寿命がある間中、接着における引張応力 が電気的接続を作り出し維持することを要求する。しかし、接着材がZ軸方向に 延びたり膨張(swell)したりした場合に、電気的接続の欠損が起きる。Z軸方向 の伸張又は膨張は熱膨張又は水分の吸収のために生じる。大きな剥離又は引張応 力による割れは、接着応力が過剰な場合に、接着材中に生じるであろう。これら は、また、Z方向の移動によっても生じる。 接着用フリップチップ組立体は、チップを基板に電気的に接続するために、突 出した固体金属バンプ又は(異方性の導電性接着材においては)金属で覆ったポ リマ又は固体金属粒を良く用いる。フリップチップシステムは、チップのパッド がチップのパシベーション被覆より下に代表的な値で1μm又はそれ以上窪んだ 位置にあるので、これらのバンプ又は金属粒を用いる。他のチップ又は基板の反 った又は捩じれた形状は、チップと基板との間の何らかのバンプ又は金属粒なし では、電気的接続を不可能にするであろう。異方性の導電性接着材を用いるフリ ップチップ技術の場合においては、金属粒は比較的小さい。多くの金属粒はおよ そ10μm以下の直径を有する。結果として、このようなバンプのボンドライン (bond line)の厚さもまた10μm以下である。このことは、バンプが互いに接 触しない限り、バンプを近づけて配置することを可能にする。このような装置に おいては、確実なZ軸方向の接続性が望ましくない横方向の接続なしに実現でき る。しかし、薄い接着剤のボンドラインのために、高い引張応力がこのような装 置の特にチップの角で生じる。 固体金属のバンプを用いるフリップチップ組立体は、最適な応力レベルを発生 させるためにボンドラインの厚さを最適化するようなバンプ高さの調整を許容で きるという有利さがある。固体金属バンプ技術の一例は、1987年 9月15日に発行 され、松下電器工業株式会社に譲渡されたK.Hatadaによる”半導体装置の接続方 法”なるアメリカ特許番号 4,693.770(以下、Hatada)に見ることができる。Ha tada は、ダイ(die)から基板への電気的接続を形成するために、固 体金バンプを用いている。これは、典型的なLCDへの適用である。しかし、Ha tada の装置の主要な問題は、接着剤のクリープによる弛緩(creep-relaxation)の ために、故障する傾向にあることである。しかし、これだけが固体金属バンプの 構成での問題ではない。 固体金属バンプの熱膨張係数(CTE)は、典型的な場合、基板と接触するこ とでフリップチップ装置を支持している接着剤の熱膨張係数よりも大変小さい。 従って、フリップチップが温度を上昇させるので、接着剤はバンプよりも早く伸 張する。このことがフリップチップを基板から遊離させる。この熱膨張が、結果 として、フリップチップと基板との間の回路をオープンにする。 このような問題から、固体金属バンプを使用する接着用フリップチップ組立体 は、特別の機械的性質を有する接着剤を必要とする。接着剤は小さい熱膨張係数 と吸湿性を備えていなければならない。更に、接着剤のガラス転移温度、ストレ ージモジュラス、引張及び接着強度が強くなければならない。この様な性質を備 えた接着剤は殆どない。このことが、一般的に、製造上の問題、即ち、短いポッ ト寿命(pot lives)、再使用性の欠如、余分なイオンの発生、長いキュア時間の 要求等の原因となっている。 フリップチップボンディング技術の他の制限は、ボンディングが行われる際の 製造プロセスに関係する。マルチチップ電子組立体の大部分の製造業者は、集積 回路ダイチップの全てを彼らの設計でもって生産していない。その代わりに、彼 らは、頻繁に、フリップチップバンププロセスを提供しないであろう様々な製造 業者から集積回路ダイを購入する。しばしば、これらの進歩的なチップ製造業者 は、競業者や需要者がチップの製造コストを算出するために用いることが可能な 情報について、大変に保守的である。このために、彼らは時々集積回路チップを ウェハの形態で供給することを拒否する。これは、完全なウェハがそのウェハか らの集積回路の歩留りを示すことになるからである。ウェハ 当りの良品チップの電気的歩留りは第1のコストドライバである。このコストの 情報に関する競業者の知識は、従って、製造業者の事業上の利害関係にとって有 害である。ウェハ全体の上にこれらのバンプを形成するためのフリップチップ装 置の以後のプロセスをなしえないことは、マルチチップモジュールにおけるフリ ップチップ技術の有用性を制限する。 従って、関連技術は、既知の電気的接続バンプの製造及び使用に関連して信頼 性及び製造上の障害を克服できるフリップチップバンプをどのようにして形成す るかを教示していない。 関連技術は、引張応力による割れ、全体の剥離、及び、電気的接続が失われる こと等の既知の接着用フリップチップ組立体のバンプについての問題を回避する 接着用フリップチップ組立体のための接続バンプの形成方法を教示していない。 確実なZ軸方向の導電性を実現し、また、既知の接着用フリップチップ組立体の バンプにおける熱膨張係数(CTE)に関係する問題を克服する接着用フリップ チップ組立体のためのバンプ技術については、何の教示もない。 高いガラス転移温度、ストレージモジュラス、及び引張及び接着強度と共に、 低い熱膨張係数(CTE)及び吸湿性と言う特別な機械的性質を備えた接着剤に 対する必要性を取り除いたフリップチップバンプの形成プロセスはない。関連技 術は、更に、組立体のダイを特に用意することを不要にする、接着用フリップチ ップ組立体のバンプを接続する方法を何ら教示していない。発明の要旨 本発明の目的は、従って、接着用フリップチップ組立体及びその形成方法に関 連する不利益及び問題を実質的に解消し又は少なくした、既知の接続バンプ接着 用フリップチップ組立体のための柔軟性接続バンプを提供することにある。 本発明の他の目的は、接着用フリップチップ組立体の集積回路の接続パッド上 にポリマバンプを形成する工程と、ポリマバンプを金属層で覆う工程とを含 む、接着用フリップチップ組立体のための柔軟性バンプの形成方法を提供するこ とにある。 本発明の構成は、ポリマバンプ形成工程が基板上に後にキュアされることにな るポリマ材料を塗布する工程を含むことにある。次の工程は、エッチマスクを用 いてポリマ材料上にエッチパターンを規定することである。それから、パターニ ングはエッチマスクのパターンに基づいて行われる。更に、ポリマ材料はポリマ バンプを形成するためにエッチされる。エッチング工程はポリマバンプを形成す るためにポリマ材料をプラズマエッチ又はウェットケミカルエッチすることを含 んでも良い。ポリマバンプ形成工程は、フォトイメージ可能な(photo-imageable 又は感光性の)ポリマ材料を基板上に塗布し、ポリマをプリベーク(pre-baking) し、その後、ポリマバンプ形状にフォトイメージ可能なポリマ材料を現像するた めにフォトイメージ可能なポリマ材料を露光する工程を含んでも良い。 本発明の他の構成は、ポリマバンプの被覆が、薄いプレーティングバス(plati ng buss)を基板上にデポジットする工程と、この薄いプレーティングバスに対し てプレーティングマスクを用いることによってプレートすべき領域を規定する工 程とを含んでも良い。被覆工程は、プレーティングマスクが規定する領域に金属 層を電気プレーティングする工程を含む。次の工程はプレーティングマスク及び プレーティングバスを除去することである。被覆工程は、以上に代えて、ポリマ バンプに板状の触媒を用いて、ポリマバンプ上に金のような延性を有する金属を 非電気的にプレーティングすることを含んでも良い。また、被覆工程の第2の代 替案としては、全表面上に金属を所望の厚さにデポジットし、その後、バンプに エッチマスクを用いることを含んでも良い。この第2の代替プロセスの次の工程 は、エッチマスクの規定するエッチ領域に従って、フィールド金属(表面上に形 成された金属)をエッチする。他の代替案は、塗布及び パターニングに先立ってフォトイメージ可能なポリイミドに触媒を予め混合し、 その後非電気的に金属層をプレートすることである。 本発明の更に他の構成は、チップ上に直接又は基板の接続パッド上のいずれで あっても、接着用フリップチップ組立体のための柔軟性バンプを形成する方法を 提供することである。本発明は標準的なバンプ形成プロセスと、集積回路のワイ ヤボンド用のパッド上にポリマバンプを形成するための標準的な設備を用いる。 パッド及びバンプは、その後金属層によって覆われる。金属で被覆されたバンプ は、一例として、バンプ全体の高さの30%まで柔軟に圧縮される。このことは 、フリップチップ接続の接着剤に要求される機械的特性を劇的に変えることにな る。本発明のプロセスは、従って、信頼性が高く、コストが効いてくる接着用フ リップチップ組立体であって、再度の使用が可能な市販の接着剤を用いたものを 生産する。 集積回路ウェハ上にバンプを形成することは、処理された各ピースのために多 くのチップが用意されるので、一般に最もコストに効いてくる。基板上にバンプ を形成することは、処理された各ピース当り、より少ないチップの位置にバンプ を形成することことに帰着し、このことはより高い処理コストに通じる。基板上 にバンプを形成することは、もし、その結果であるフリップチップ組立体が、多 くの異なる供給者又はバンプ用の完全なウェハを供給しない供給者からのチップ を含むとしたら、魅力あることではある。本発明はこれらの異なったプロセスを 調整する。 本発明の他の技術的に有利な点は、柔軟性バンプの一部を構成する柔軟性ポリ マが、基板又はダイにおける反り又は非平坦性及びパッド高さの非均一性を補償 するメカニズムを提供することである。固体金属バンプを電気メッキする通常の 技術で可能とされるものより好ましいバンプ高さの均一性が、本発明を用いるこ とにより達成できるであろう。例えば、本発明に従って形成されたサ ンプルから計測されたポリマバンプの非均一性は、バンプ高さの平均のおよそ3 %であった。一方、最良の通常の方法に従って形成された固体金属バンプの非均 一性は、平均して、バンプ高さのおよそ10%であった。 ポリマは、また、金属が対応するよりも、より広範囲の変位に対応する。この 要素は、固体金属バンプと比較した場合よりも、ボンディング力をより小さくす ることを可能にする。これは、バンプの非均一性を補正するために金属バンプを 塑性変形させるのに用いられる過剰なボンディング力を必要としないからである 。本発明は、従って、フリップチップ装置と基板との間の電気的接続性を確実に しつつ、より広範囲のボンディングパラメータの使用を可能にする。 更に、なお、本発明の技術的に有利な点は、接続された状態での応力を小さく するための最適化されたプロセスパラメータを可能にすることにある。通常の接 着用フリップチップシステムにおいては、接続された状態での応力は、湿気が引 き起こすウェリング、クリープによる弛緩、及び熱膨張のために起きる電気的接 続の損失に対抗して、これを確保するために極度に増加される。本発明の柔軟性 バンプによれば、バンプはその本来の高さにまで弾性的に戻ろうとする。バンプ は、従って、その本来の高さに戻るまで、実効的な圧縮率に比例した接触力を維 持するであろう。これに加えて、本発明は、ポリマの組成及びキュアのパラメー タ、更には金属のプレーティングの厚さを調整することによって、実効的な圧縮 率を適切に仕立てることを可能にする。 本発明の上述の及び他の目的、構成及び技術的に有利な点は、詳細な説明及び これに続く好ましい実施例からより明らかになるであろう。図面の簡単な説明 以下の好ましい実施例の説明は、添付された図面と共に読んだ時に最も良く理 解される。 図1は本実施例に従って形成された柔軟性バンプの斜視図である。 図2は本実施例の方法に従って形成された柔軟性バンプの断面図である。 図3は20lbs.の組立力を用いてガラス基板上に組立てられた、本実施例に従 って形成された柔軟性バンプを示す。 図4は60lbs.の組立力を用いてガラス基板上に組立てられた柔軟性バンプを 示す。 図5aから図5iは予め製造された集積回路装置上の本実施例の基板上への柔 軟性バンプの形成を示す。 図6aから図6hは本実施例に従って柔軟性バンプを形成する1プロセスフロ ーを示す。 図7aから図71は本発明の他の実施例である2層マスクプロセスを示す。 図8は本発明を使用したハイブリッド組立体を示す。 図9aから図9dは本発明の柔軟性バンプの機械的特性を高めるための他のプ ロセスフローを示す。 図10はシリコンのテストチップウェハ上に本実施例に従って形成された多数 の柔軟性バンプを示す。 図11は20kpsiから70kpsiまでの負荷による3000回の機械的サイクル を経た後の本実施例の柔軟性バンプを示す。 図12は通常通りに形成された固体金属バンプを有するテストデバイスの抵抗 試験結果と比較した図10のテストデバイスの抵抗試験結果を示す。発明の詳細な説明 図面に対する参照がなされるが、図面に描かれた要素は縮尺を示すために示さ れたものではなく、いくつかの図面において同一又は類似の要素は同一の参照符 号で示され、特に図1において柔軟性バンプ10は本発明の特に好ましい具体例 に従って現される。 図1はICチップ12上に形成された本実施例に従って形成された柔軟性バ ンプの斜視図を示す。柔軟性バンプ10は側面部16に接続する上表面10を含 む。側面部16は、水平なICチップ12に対して実質的に垂直であり、ベース 18に接続される。柔軟性バンプ10は、リード22に対する接続を与えるため に、ICチップ12の接続パッド20上に形成されるであろう。 図2乃至図4は、その構成部分をより明確に示すために、柔軟性バンプ10の 断面図を示す。まず、図2を参照すると、ICチップ12上にワイヤボンドパッ ド20がある。ポリマバンプ24はワイヤボンドパッド20に取付けられている 。金からなる金属層26がポリマバンプ24を覆い、少なくとも接続パッドの部 分を覆うであろう。図3は柔軟性バンプ10がフリップICチップ12にどのよ うに取付けられ、ボロシリケートガラス基板28にどのように接着されるかを示 す。バンプ10は、図3において20lbs の組立力を用いて、ボロシリケートガ ラス基板28に組立てられる。柔軟性バンプ10は、図2が示す圧縮されていな い状態に比較して、図3に示す状態においてその本来の高さの約85%に圧縮さ れる。図4は60lbs の組立力を用いて、ボロシリケートガラス基板28に組立 てられた柔軟性バンプ10を示す。60ポンドの組立力は柔軟性バンプ10のお よそ30%の圧縮をもたらす。 柔軟性バンプ10は基板上に又は集積回路チップ上に形成されるであろう。金 からなる金属化層26はポリマバンプ24及び接続パッド20の被覆として働く 。この実施例のために、柔軟性バンプ10はおよそ17μmの高さ14を有する 。この高さは有限要素解析及び試験の結果により最適であるものとして決定され た。柔軟性バンプ10の直径は、好ましくは18μm乃至93μmである。ポリ マバンプ24のコンプライアンシィ(柔軟性又は追従性)は、バンプが基板28 における反り又は非平坦性及びワイヤボンドパッド20の高さの非均一性を調整 するであろうことによるメカニズムを与える。通常の電気メッキ技術を用いて達 成されるものに比べてより良いバンプ高さの均一性は、ポリ マバンプ24のプロセスにより達成される。ポリマバンプ24の高さの変化は3 %と計測されるのに対し、金バンプの高さの変化は平均で10%である。ポリマ バンプ24は、これに匹敵する大きさの固体金属バンプよりも、より広範囲の変 位に柔軟に対応する。これらの要素は、固体金属バンプが可能とするボンディン グ力よりも、柔軟性バンプ10とのより低いボンディング力を可能にする。これ は、バンプの非均一性を補正するために、金属バンプの場合には塑性変形が必要 とされるのであるが、塑性変形された柔軟性バンプに対する必要性がないからで ある。従って、電気的接続性を確保しつつ、より広範囲のボンディングパラメー タが使用できる。ポリマバンプ24と金属層26との組合せは、信頼性がありコ ストに効くフリップチップ組立体であって市販の接着剤を用いて再度の使用を可 能にするものを提供するために、フリップチップボンディングの接着のメカニズ ムに重大な変化をもたらす。 本実施例は接続された状態での応力を小さくするためにプロセスパラメータを 最適化することを可能にする。通常の接着用フリップチップシステムにおいては 、接続された状態での応力は、湿気が引き起こすウェリング、クリープによる弛 緩及び熱膨張のために起きる電気的接続の損失に対抗してこれを確保するために 、極度に増加される。しかし、柔軟性バンプ10は、圧縮の後に続いて、その本 来の高さにまで弾性的に戻ろうとする傾向がある。もし、柔軟性バンプ10が接 続用の接着剤よりも低い熱膨張係数(CTE)を持っているとしても、そして、 もし、接続用の接着剤が湿気を吸収して膨張しても、柔軟性バンプ10がその本 来の高さに戻るまで、柔軟性バンプ10はその実効的な圧縮率に比例する接触力 を維持する。これに加えて、柔軟性バンプ10の実効的な圧縮率は、ポリマバン プ24のポリマの組成と共に金属層26の厚さを調整することによって、適切に 仕立てられるであろう。ポリマバンプ24の圧縮率を変化させる更に他の方法は 、キュアの割合と時間を調整することである。 ポリマバンプ24に望まれる特性は、高いガラス転移温度(Tg)、高い降伏 応力、広範囲の応力歪みに対する線形の弾性的応答、及び高い圧縮強度である。 高いTgは上昇した温度で行われる組立に最適である。材料のクリープはTgに 近い温度で起こる。もし、Tgが組立温度の領域の高温側の端にあまりに近いと 、材料のクリープが電気的機能の損失を引き起こすであろう。柔軟性バンプ10 の弾性率は、温度により少し変化するが、殆ど温度に依存しない。 従って、高い弾性率は望ましいが要求はされない。あまり高い弾性率は好ましく ない。これは、高い弾性率は広範囲のボンディング力の下では大変脆い材料を結 果として砕くことになるからである。多くの既知のポリマがこれらの要求を満た す。 本実施例においては、ポリマバンプ24を形成するためのいくつかのアプロー チが可能である。それらはドライエッチプロセス、ウェットエッチプロセス、及 びフォトイメージングプロセスを含む。各プロセスは、ポリマバンプ24の核と してポリマ材料を用いるが、異なる処理の順序によってポリマバンプ24を形成 する。各々のプロセスにおいて、ポリマ材料はICチップ12に用いられる。ポ リマ材料は像を形成され又はマスクされ、その後フィールド領域から除去され、 バンプが接続パッド20を構成する導電体層上に形成される。 本発明の好ましい実施例は、ポリマバンプ24を形成するためにフォトイメー ジ可能(photo-imageable)なプロセスを用いる。このアプローチにおいて、IC チップ12は、フォトイメージ可能なポリマを用いて形成されたポリマ24で覆 われる。ポリマ24はポリマ材料を直接露光し現像することにより形成される。 このアプローチの利点は、バンプの大きさ及び形状が露光のパラメータを変更す ることにより修正することができ、大きなアスペクト比が得られ、処理が迅速か つ簡単に通常のフォトリソグラフィの設備でできるることである。バンプ高さの 均一性はこのアプローチでは大変良い。 本発明の一実施例において、柔軟性バンプ10を製造された半導体ウェハ上に 形成することが可能である。図5a−図5iは、従って、予め存在する半導体装 置上に柔軟性バンプ10を形成するプロセスを示す。図5a−図5iが示すプロ セスフローは、既に製造された集積回路フリップチップ組立体であって重要なコ ストの削減及び信頼性の改善という目的を達成したものの上に柔軟性バンプ10 を形成する改善された方法を提供する。 図5aを参照すると、パシベーション層34がワイヤボンディングしようとす る領域以外を覆っているアルミニウムパッド30及び導体32がその上に現れる シリコン基板12が現される。この層34は確立された集積回路製造プロセスに おいて標準的であり、本発明のこの実施例においてもアルミニウム接続導体32 を後にプロセスにおいて用いられる化学薬品から守る。 パシベーション層34及びアルミニウムパッド30上には、以下に述べるMull er のプロセスを用いて、非電気的ニッケル層36が図5bに示すように形成され る。非電気的ニッケル層36なしでの、金からなる柔軟性バンプ10の金属とア ルミニウムパッド30との間の直接的な接触は、結果として不所望な金属間化合 物の生成を招く。非電気的ニッケル層36は、また、アルミニウムパッド30を 後にプロセスにおいて用いられる化学薬品から守る。 亜鉛酸塩の活性化は、これに続けて非電気的ニッケルのプレーティングが行わ れるが、アルミニウムパッド30を守るためにアルミニウム上にニッケルを載せ る方法である。金は、アルミニウムパッドを信頼性のない電気的接続パスとする ような脆弱な金属間化合物を作るように、アルミニウムと反応する。この問題を 解決するために、本実施例は、ジンケイティング(zincating)と呼ばれるプレー ティングを用いて、アルミニウムパッド30上のニッケル層36を適用する。J. Simon 他の”タブ(TAB)及びフリップチップのための非電気的バンピング” Proc.1993 Int'l Symp.on Microelectronics,439-44(Nov 1993)(以下Simon )は、この例に有用であろう希釈された亜鉛酸塩の溶液を規 定している。A.Ostermanの”非電気的ニッケルバンピングためのアルミニウム接 続パッドの前処理”IEEE,74-78(1993)(以下Osterman)は、更に、この目的の ための市販の亜鉛酸塩の溶液の一般的な使用について言及している。Simon 及びOsterman は、本発明を実施するための該当する全ての目的のための参照文献とし て特にここに挿入される。 H.G.Muller による”アルミニウム表面のジンケイティングの非電気的方法” と言うタイトルのアメリカ特許出願[MCC Docket No.D-5570] であってマイクロ エレクトロニクスアンドコンピュータテクノロジコーポレーション(MCC)に 譲渡されたもの(以下、この出願はMullerとして参照される)は、溶液中の亜鉛 及び鉄のグループの濃度に対する水酸化物の濃度の比に本質的に基づいた、この プロセスにとって好結果が得られる亜鉛酸塩の溶液を用いた方法を述べている。Muller のプロセスは、これに続いて非電気的ニッケルデポジション工程が行われ るが、アルミニウムから酸化物層を除去するためのジンケイティング工程、好ま しくは2重のジンケイティング工程を含む。Mullerの重要な構成は、特別な濃度 の亜鉛酸塩の溶液を用い、特に、他のプロセスよりも総計して低い約12g/l から30g/lのNaOHを用いることである。Mullerは本発明を実施するため の該当する全ての目的のための参照文献として特にここに挿入される。 図5cは、フォトイメージ可能なポリイミド(感光性ポリイミド)層38を用 いた次の工程の結果を示す。ポリイミド層38は非電気的ニッケル層36及びパ シベーション層34を覆う。フォトイメージ可能なポリイミド層38は、その後 、図5dに示すように、ポリマバンプ24を形成するためにパターニングされエ ッチされる。 一方、光学的設備が所望のポリマバンプ24の領域の紫外線露光のため、及 びその後の露光、現像、及びポリマバンプ24のキュアのために用いられる。ポ リマバンプ24は、集積回路チップのパソベーション層における接続パッドの開 口よりも、やや小さいことが好ましい。このことは、上表面14の金属がポリマ バンプ24を囲む非電気的ニッケル層の表面と接触することを可能とする。 図5eは、ポリマバンプ24、ニッケル層36及びパシベーション層34上の 金属層40をスパッタする次の工程を示す。層40は第1のチタン層と、その上 の金層と更にその上のチタン層とを含む。−実施例において、例えば、層40は 700A(オングストローム)のチタン層、その上の200Aの金層、更にその 上の700Aのチタン層とを含む。 図5fは広く知られたプロセスを示す。層40上に、パターニングされたフォ トレジスト層42が用いられる。フォトレジスト層42の開口は、集積回路チッ プ上の接続パッドのための本来のチップパシベーションの開口と少なくとも同じ 大きさでなければならない。上層のチタン層が、汚染されていないスパッタされ た金を露出させるために除去される。金層44が、その後、図5gに示すように 、フォトレジスト層42によって覆われていない層40の部分の上に、電気プレ ーティングされる。本実施例においては、金層44およそ2μmの厚さに電気プ レーティングされる。フォトレジスト層42は、その後、図5hに示すように、 層40を露出させるために除去される。 スパッタ又は蒸着を用いたサブトラクティブ(subtractive)なアプローチは、 また、ポリマバンプ24上に金属化層26を形成する。サブトラクティブなプロ セスは、蒸着又はスパッタリングにより、所望の厚さに、基板の全表面上及びI Cチップ12のポリマバンプ表面上に金属をデポジットすることからなる。次の 工程は、柔軟性バンプ10となるべきものの上にエッチマスクを用いて、フィー ルド金属をエッチして除去することである。サブトラクティブな技術は 少ない工程であり、典型的な集積回路の製造設備において利用できる設備によっ て行うことができる。しかし、これは、要求される金属の厚さが蒸着サイクルを 長くし、真空蒸着プロセスにおいて消費された大部分の金属が除去されてしまう ので、費用のかさむ方法である。 図5iは、最終的にパシベーション層34及び結果として完成された柔軟性バ ンプ10のみを露出させるための、層40の除去を示す。この最後の工程におい て、チタンは開口領域から除去され、その後、電気メッキされた金によって覆わ れていないスパッタされた金もまた除去される。その後、最下層のチタンがエッ チして除去される。電気メッキされた金の小さな断片が同様に除去されるが、主 要部分は残される。層40をエッチ除去するために、チタンと金を選択的にエッ チしその後チタンをエッチするための異なるエッチャントが用いられるか、又は 、層40の金に対し最低限にしか作用しない1つのエッチャントが用いられる。 図6aないし図6hは、基板の導体に関連してチップ全体へのバンピングの必 要性をなくした、本実施例のフォトイメージ可能なプロセスをどのように実行す るかを示す好例のプロセスフローを表す。図6aを参照すると、基板12上に第 1のプレーティングされた相互接続層52が用いられる。次の工程は導体のパタ ーンを規定するためにフォトレジスト層56を用いることである。銅のトレース 層54が、図6aに示すように、次に用いられる。銅のトレース層54は基板5 0のためのトレース及び接続パッドを形成する。銅のトレース層54を用いた後 、フォトイメージ可能なポリマ層38が図6bに示すように用いられる。光学的 なパターンが、この後、ポリマバンプ24を除く全てのフォトイメージ可能なポ リマ層38を除去するように用いられる。ポリマバンプ24は、図6cに示すよ うに、銅のトレース層54に取付けられる。フォトイメージ可能なポリマ層38 のための光学的なパターンは、ポリマバンプ24に特 有の直径を制御する。典型的な最小の直径はおよそ25μmである。これは、日 常的な処理におけるバンプの非プレーティング又は損傷の可能性を最小にする。 しかし、フォトイメージ可能なポリイミドプロセスを用いることにより、より小 さい直径を達成することができるであろう。必要であれば、直径10μmのバン プのパターンが形成できるであろう。 殆どのフォトイメージ可能なポリマはまたキュア中に50%も縮小する。この 結果、上表面14上に僅かなディスク形あるいは凹みが生じる(図1参照)。 しかし、ボンディングプロセスにおいて、上表面14は接合(mating)表面の形状 に合致する。 図6aないし図6cはポリマバンプ24を形成するために、フォトイメージ可 能なエポキシを使用することを示しているが、この目的のためには、他の可能な プロセスとして、プラズマエッチプロセスがある。プラズマエッチ処理において 、ポリマ材料が基板12の上に被覆されてキュアされる。エッチマスクがエッチ パターンを決める。エッチ材料は、フォトリソグラフまたはウエットエッチング のいずれかによってパターン付けされる所の、フォトレジストでつくられた腐蝕 可能なマスクあるい金属ハードマスクであるだろう。エッチマスクがイメージさ れた後に、この材料はエッチされ、そしてバンプが形成される。 ポリマバンプ24を形成するドライエッチプロセスに利点と欠点とがある。ド ライエッチの1つの利点は、側面部16を形成するポリマバンプ24の形状が、 プロセスパラメータを調節することによって変更され得ることである。このアプ ローチにおける1つの問題は、他方において、アスペクト比が大きいことが、こ のプロセスを達成する上で困難の1つとなっている。これは、材料の厚いフィル ムをエッチングする際にハードマスクドライエッチプロセスにおいて高い度合い のアンダーカットが生じることに起因している。ポリマドライエッチプロセスの ためのエッチレイトは毎分0.5から2.0μmである。したがっ て、厚いフィルムのためには、このエッチプロセスは、長たらしいものであり、 高価であり、スループットが低い。 このポリマのウエットエッチ処理は、ドライエッチ処理と同様であり図6aな いし図6cのフォトイメージ可能な処理に代わる第2の代替案を提供する。ウエ ットエッチ処理において、ウエットケミカルエッチは、ドライプラズマに代わっ てエッチパターンを与える。この材料は基板50上に被覆され部分的にキュアさ れる。フォトレジストが次いでこのポリマの上に被覆され、露光され、現像され る。このフォトレジストはエッチマスクを形作っている。このポリマは次いでエ ッチされ、バンプに形成される。 ドライエッチ処理と比較して、このアプローチへの利点は、コストの高いエッ チング処理が一般的に不安であり、この工程を完成するに当ってのステップが少 ないことである。しかし、チップの形状によっては、このアプローチの使用が制 限されるかも知れない。更に、このアプローチを用いる際の非常に大きいアスペ クト比が製作を困難にする。ウエットエッチ処理における他の制限は、側面部1 6の形状がウエットエッチ材料によって容易には変更できないことである。この アプローチは、他方で、バンプの高さの均一性を非常によいものにしている。 図6dは、銅層54上への電気プレーティングのニッケル層58を形成した次 のステップの結果を示している。ポリマバンプ24は非導電性であることから、 当該ポリマバンプ24にはニッケルプレーティングされないことが注意されるべ きである。ニッケル層58は、すべての露光された銅表面に、この実施例におい ては、2μmから8μmの間の厚さに電気プレーティングされる。非フリップチ ップコンポーネントのためにワイヤボンディングあるいはソルダリングするのに 適当なものである。 この実施例のために、いくつかの処理上のオプションが、ポリマバンプ24 上に金属化層26を形成するために利用される。ポリマバンプ24の金属化は、 通常のPCB技術、スパッタを用いるサブトラクティブ金属化あるいは蒸着を用 いる直接的ウエット金属化工程によって、あるいはプレーティングマスクを用い るスパッタまたはエバポレーテットプレーティングバスを用いる追加プロセスに よって達成される。 図6eは、ニッケル層54とポリマバンプ24上に、非電気の金の非電気形成 層60を形成する、好ましいプロセスを行った結果を示している。この実施例に おいては特定のフォトレジストがレジスト活性のために選ばれる。結果として、 非電気の金のみが電気プレーティングされたニッケル54とポリマバンプ24と の上にプレーティングされる。図6eのステップを得る他の可能な技術は、それ が被覆されバンプが形成される前に、触媒パウダーをポリマと混合することであ る。このパウダーは、金属化のための手段の1つとして、非電気プレーティング を始動する。 付加的な電気プレーティングプロセスがまたポリマバンプ24を金属化するた めに用いられる。この電気プレーティングのアプローチは、薄い(コンプライア ンシイのために典型的には金の)プレーティングバスがデポジットされ、典型的 にスパッタされ、そしてプレーティングマスクがプレーティングされるベき所望 な領域を限定するために用いられることが要請される。所望な領域に電気プレー ティングが行われた後に、プレーティングマスクやプレーティングバスが取り除 かれる。電気プレーティングを用いるこの付加的なプロセスは、PCB技術に普 通に用いられる装置を用いて行うことができる。この方法は、蒸着あるはスパッ タサイクルが短く、非常に僅かな材料がエッチされ、そしてしたがって最終エッ チプロセスにおいて失われることになることから、パターンエッチングよりもコ ストの面に効果的である。この好ましい実施例では、したがって、金属層40の 非電気デポジションに続いて電気プレーティングプロ セスが使用される。 図6fは電気プレーティング金属62の次のステップの結果を表している。金 は、通常の利用可能な浴を用いて、応用分野に応じて、平方フィート当り約8ア ンペアの電流密度で、ワイヤボンデングのための好ましい厚さに、層62を形成 するよう電気プレーティングされる。金属62と層60との組合わせは、図2な いし図4の金属化層26を形成する。ポリマバンプ24上でのプレーティングレ イトは層60の平坦部またはボンドパット上でのプレーティングレイトよりも4 倍ないし6倍遅いものとなるだろうことを注目すべきである。これは、ポリマバ ンプ24上の薄い金にくらべて厚い銅−ニッケル−金パッドとトレースが異なっ た導電率をもつことによる。結果的に、金属化層26は、その厚さがどこかで約 3.0μmである場合に、ポリマバンプ24上で約0.5μmから0.8μmの間にある だろう。したがって、組合わされた技術による組立体のために、金の厚さを最適 化することが可能であるが、一方同時に、柔軟性のために必要とされるポリマバ ンプ24上の薄い層を保持される。当該実施例においては、例えば、金属化層2 6は上表面14(図1)に基板ボンドパット20から導電性を与えるために十分 な厚さとなるように選ばれるが、一方、同時に、ポリマバンプ24の柔軟性と可 撓性とが相殺されるような十分に薄いものとされる。 上述の如く、図6dないし図6fよりも他のステップが金属化層26を形成す る上で採用され得る。例えば1つの代替は、ウエット金属化プロセスである。直 接ウエット金属化において、PCB技術における標準技術が用いられる。このプ ロセスは、ポリマバンプ24へプレーティング触媒を供給することと、ポリマバ ンプ24とニッケル層54との上に金の如き延性のある材料を非電気的プレーテ ィングすることから成り立っている。ウエット金属化プロセスは、パーツの高い スループットを許しかつ真空製造ステップを必要としない。 図6gと図6hは、本実施例の構造の最終のものにする。ここで、図6gはフ ォトレジスト層56を取り除いたステップを示している。この結果、ポリマバン プ24とボンドパッド20との両方を覆う金属化層26をもつポリマバンプとな る。図6hが示す次のステップにおいて、プレーティング相互接続層52が、銅 トレース層56を下敷きにするために、追加プロセス基板の処理における慣例の 方法でエッチバックされる。この結果で、基板12の露出とインデンテット(ind ented)領域を得るための或る程度のアンダカットされたものとが得られる。 図7aないし図71は、信号線72とボンドパット74との側壁上にニッケル 被覆を形成する。二重レジストプロセスを使用することを示している。図7aを 参照して、基板12上に、プレーティング相互接続64が先ずデポジットされる 。プレーティング相互接続64の上に、Bステージキュアドポリアミックアシッ ド(B−stage cured polyamic acid)またはポリイミド層66が作られ、ついで フォトレジスト層68がつくられる。 フォトレジスト層68はついで、図7bが示す如く、所望されるパターンにプ レーティング相互接続64を露光して、フォトレジスト層68とBステージと、 キュアドポリイミド層66とを下方に通る開口70を生成するようにパターンづ けされる。犠牲にされるBステージポリイミド層66は感光性ではないが、レジ スト現像液に溶けることができる。したがって、それは、このステップにおいて 取り除かれる。しかし、一般にフォトパターニングの後に、ポストベーキング(p ost baking)が生じることは注意すべきである。 開口70のパターンは、所望のボンドパッドと電子回路装置のための信号線と 合致している。フォトイメージングと現像の後に、基板が“ポストベーク”され る。これは、フォトレジストとポリアミックアシド(又はポリイミド)層66の キュアを完全にする。このポストベークの後には、この薄いポリアミッ クアシド(又はポリイミド)層66は、もはや、フォトレジスト68のストッパ の中で溶け得ない。図7cは、したがって、開口70の中で銅信号線72とボン ドパッド74とが形成され得ることを表している。フォトレジスト層68はつい で、図7dが示す如く、取り除かれる。 ポリマバンプ24は、ついで、記述される如く、そして図7eと図7fとが示 す如く、形成される。本実施例のこのポリマ層は好ましくはフォトイメージ可能 なポリイミドまたはウエットエッチ可能なポリイミドである。図7gを参照して 、ニッケルが、銅信号線72と、そしてボンドパット74のその部分がバリヤ層 76を形成するためにポリマバンプ24によってカバーされないボンドパット7 4の部分との上に、電気プレーティングされる。バリヤ層76は、近接のパーツ への半田づけあるいはワイヤボンディングを行う表面マウントを必要とする応用 分野のために好ましいものである。バリヤ層76は、ポリイミドが導電性でない ことから、ポリマバンプ24上にプレーティングされないことは注意すべきであ る。 次のステップは、図7hが図示している如く、バリヤ層76とポリマバンプ2 4とを触媒によって変化させるステップである。次いでBステージポリイミド層 66が装置のすべてのパーツから取り除かれる(図71)。これは、バリヤ層7 6とポリマバンプ24とを覆う部分を除いて、すべての触媒を取り除く。 金がついで、非電気プレーティング層80を形成する触媒を用いて、バリヤ層7 6とポリマバンプ24との上に非電気プレーティングされる。 図7jはこのステップの結果を表している。2つのフリップチップ装置を含む 応用分野にために、同様に、2つのフリップチップ装置と表面マウント技術とを 含む応用分野のために、柔軟性バンプの形成を完全にすべく金を2ミクロンの厚 さにプレーティングし、プレーティング相互接続64を取り除く(図71参照) ことが好ましいことに注目されるべきである。一方、フリップチップ とワイヤボンドされた装置とを用いる組立体のために、非電気金プレーティング を約100オングストロームだけプレーティングし、次いで、図7kに示す如く 、金を電気プレーティングすることは好ましいことである。フリップチップとワ イヤボンディングとを用いる装置において、金は、ポリマバンプ24上の100 オングストロームの金のより高い抵抗に起因して、ポリマバンプ24上よりも、 信号線72とボンドパッド74上で、より早くプレーティングされるだろう。非 電気プレーティングされた金層80上において電解的に金82をプレーティング した後に、プレーティング相互接続64が取り除かれる。 図8は、本発明にしたがって形成されかつフリップチップを含む組立体100 を示す。フリップチップ102は接続トレース104をへて柔軟性バンプ10に 接続される。接着材106は、非導電性であり、フリップチップ102を柔軟性 バンプ10が圧縮された状態で保持する。接着材106は、ボンデングサイクル の間に押し出される少量のものがダイ(die)の端に滑らかな流れをつくるように 出来上がった基板ボンデング場所に、好ましい形で与えられる。接着材106は 、柔軟性バンプ10と接続トレース104とを完全には覆わないように、パター ンづけられあるいは選択的に与えられるかも知れない。接着材106は、サーモ プラスチック、サーモセットプラスチック、あるいは他の接着形のものであるだ ろう。例えば、接着材106は、サーモプラスチック粒子と、熱伝導性を向上す るためのアルミナ、アルミニウムナイトライド、ダイヤモンドまたは他の粒子を 含む揮発性流体との混合体である所のサーモプラスチックペーストであるだろう 。柔軟性バンプ10の金属化層26への接続は、ボンドワイヤ108で行われる 。ボンドワイヤ108はワイヤボンドされたチップ110へ接続される。ワイヤ ボンドされたチップ110は、したがって、柔軟性バンプ10を通って、フリッ プチップ102に接続される。 本発明において実施されることは必ずしも必要ではないけれども、本実施例 において、柔軟性バンプ10の熱膨張(CTE)係数は、金属化層26とポリマ バンプ24との厚さを注意深くコントロールすることによって、サーモプラスチ ック接着材の熱膨張係数と等しくつくられるだろう。ポリマバンプ24と金属化 層26との熱膨張(CTE)は、ポリマバンプ24が十分に柔軟で、金属化層2 6の拡大率の不一致を乗り越えることから、等しいものであることは必ずしも必 要ではない。 組立体100を形成するに当って、基板12とフリップチップ102とは、ボ ンディングサーモード(bonding thermode)と基板12との上のフリップチップ1 02と共に、適当なフリップチップボンダ上に置かれる。このサーモードと基板 12とは、ボンダのプラテン上の、柔軟性バンプ10と接着材106とを含んで いる。ボンドパッド105は、柔軟性バンプ10と整列され、プラテンの傾きは 、フリップチップ102と基板12とが並行になることを保証するように調整さ れる。フリップチップ102は次いで基板12上の多数の柔軟性バンプと接触す るように押圧される。フリップチップ102は次いで所定の程度まで柔軟性バン プ10が変形されるだけの十分な力で押圧される。このプロセスの間、その変位 を容易にするように、接着材106は半液体状態にするために、熱を加えること が必要となるかも知れない。熱あるいは紫外線エネルギを追加的に供給すること によって、接着材106はキュアされる。代わりに、接着材106がサーモプラ スチックである場合には、熱を取り除くことが接着材106を固めることになる 。 組立体100を形成する力が柔軟性バンプ10に対して圧縮負荷の下で加えら れる。更に、接着材106の収縮がキュアあるいは続く冷却の間に生じる。この 圧縮負荷や収縮によって、フリップチップ102の電極が柔軟性バンプ10と接 触した状態にとどまることを保証される。この印加される圧力は、チップ上のす べてのバンプについての全フリップチップバンプ10の上表面の面積 の関数である。1つの製作に当って、印加される力が平方インチ当りのフリップ チップ102の全バンプ表面面積に20,000psiを乗じたものに等しかっ た際に、良好な結果が得られた接着材106のキュア時に関連するサーモプラス チックペーストの揮発性成分を蒸発するために熱が加えられるかも知れない。接 着材106に熱を加える際に、沸騰されないような十分に低いレベルに熱を保つ ことが必要である。これは、沸騰によって接着材のボンドライン中にボイドがつ くられ、組立体100を失敗のものにするからである。例えば、本実施例におい ては、組立体100の温度は、サーモプラスチックを溶かすに十分な高いレベル 、即ち、約250℃の温度にまで上昇する。組立体100は、したがって、ボン ド圧力が取り除かれる前に90ないし100℃に冷却される。ボンド圧力を取り 除くことは組立体100の組上げプロセスを完全にする。 図8の組立体100の形成において、接着材106の弾性率は、適正に十分限 定された温度範囲を超えて、柔軟性バンプ10のそれよりも上にあるべきである 。サーモプラスチックのモジュラスが一般に関連するガラス転移温度Tgよりも 高い温度において減少し、かつポリマバンプ24が、好ましくも、70°から1 25℃の範囲でのTg値を持つことから、組立体が使用するサーモプラスチック スは、好ましくも、製品の最終組立体の最大供給温度のそれよりも低くないTg をもっている。例えば、接着材106として用いられる半結晶サーモプラスチッ クは、少なくとも65°から75℃のTgをもつべきである。同様に、接着材と して用いられる非結晶サーモプラスチックは、150℃のTgをもつべきである 。更に特に、接着材106として用いられる半結晶サーモプラスチックスは、P BT、ナイロン6、ナイロン6/6、ナイロン6/12、ナイロン12とポリエ ーテルケトンとを含んでいる。これらの接着材は、接着材の結晶性に依存して、 185°から310℃の範囲のTmと共に、65°から140℃のTg値をもつ 。接着材106として良く働く非結晶サーモプラス チックスは、ポリスチレン、ポリエーテルミド、ポリエーテルサルフォンとポリ イミド、シロキサンを含んでおり、これらは125°から150℃の範囲のTg 値をもっている。 多数の成分と代替物が図5aないし図8の構成を形成するためにつくられるが 、次のテーブル1は、製作者、パーツナンバ、特定の成分、本実施例の1つの製 作品での大略の厚さをかかげている。 テーブル1 図9は、柔軟性に不利な影響を与えないで柔軟性バンプ10の物質的特性を改 善するための1つのプロセスを示している。図9のプロセスは、上述のプロセス のいずれかにしたがって形成された柔軟性バンプ10と仮定する。柔軟性バンプ 10と共に、図9のプロセスは、柔軟性バンブ10の全体の高さを超える厚さを もつフォトレジスト層112を利用する。フォトレジスト層112は柔軟性バン プ10の上表面14だけを露光するようにパターンづけされる。次のステップは 、上表面14上に第2の金属層114を更にプレーティングすることである。接 続するシステムにおけるテストや焼き付けのように多数回の接続や挿入が行われ るような適用分野のために、例えば高い耐摩耗性の即ち硬い金属のような第2金 属層114を選択することが望まれる。 第2金属層114をプレーティングした後に、プロセスは更に、フォトレジス ト層112を取り除くようにする。最後のステップは、柔軟性バンプ10の製作 プロセスから存在していたプレーティング相互接続層52を取り除くことである 。その結果のものが、上表面に物質的特性を向上させた柔軟性バンプである。も しもプレーティング相互接続層52が存在しないならば(即ち、もしも従来の柔 軟性バンプ10プロセスが使用され、そして非電気金属化プロセスならば)、第 2金属層114はまた非電気的にプレーティングされるだろうことは注意すべき である。これは、しかし、例えば非常に固くテストや焼き付け接続に適する所の 、高燐非電気金の如き材質に材質選びを絞ることになる。 コンポーネントパーツや柔軟性バンプ10を形成する種々の方法について記述 したが、如何に本実施例が集積回路チップと関連づけられているかを理解するこ とが有効である。この目的のために、図10はシリコンテストチップウエハ11 6上に形成された多数の柔軟性バンプ10を示している。図10の構成において は、柔軟性バンプ10が216個の入出力端子をもち150μmピッチのシリコ ンテストウエア上に形成されている。実際に、図10は、本実施例 の柔軟性バンプ10の電気的物理的性質を決定に当って助けとなる、60チップ テストウエハ116の一部を示している。図10のテストチップ116は、1つ の完成体においては、デュアルネステットデイジーチェインパターン(dual nest ed daisy chain pattern)に接続された216個の入出力端子の柔軟性バンプを もつ、8.9mm×8.9mmチップであった。この構成は、各々105個の接続を読 み通す2つの抵抗計を用いて、これらの接続を連続的にチェックできるものであ る。近接バンプの電気的アイソレーションが、2つのデイジーチェイン(daisy c hain)間の抵抗を測定することによって決定される。216個の入出力端子接続 において、6個のチップパッドが、表面絶縁抵抗と電気的マイグレーションテス トとを与える3重トラック構成に接続される。これら6個のチップパッドはまた 、2つのトラックをヒーティングエレメント(チップ当り全25ワット)として バイアスしかつ中央トラックをサーミスタとして用いる熱テストを用いることが できる。このテストにおいて用いられる基板は、クロム金をスパッタされ、チッ プ構造を補う公知の基板設計でパターンづけされた所のディスプレイ級のボロシ リケートガラスであった。 図11は柔軟性バンプ10の弾性を示している。図10のテストウエハを用い た1つのテストにおいては、柔軟性バンプ10は、フリップチップボンダデバイ スを用いて機械的に繰り返された。このテストは、20ないし70lbf(全バ ンプ領域上に約20kpsiないし70kpsiに等しい)の間の圧縮範囲を用 いて1000サイクル行われた。このテストにもとづいて得られた結果から、フ リー状態で立っているバンプにおいて約50%の高さ減が得られることが明らか にされた。しかし、金属化層26あるいはポリマバンプ24においてクラックは 存在しなかった。3000回の機械的な繰り返しの後にクラック118と120 との如き小さいクラックが現れた。このクラック点においても、しかしながら、 柔軟性バンプ10は導電性と柔軟性とを保っていた。 本実施例の他の重要な観点は、ドライサイクリングテスト即ち図8の接着材1 06の如き接着材なしのテストの間に、被テスト物が如何に振る舞うかである。 図12は、この性質を調べた1つのテストの結果である。図12のテストにおい て、固体金バンプをもつチップと、柔軟性バンプをもつチップとがコンプリメン ティング基板(即ち、クロムと金とをスパッタした金属パッドおよびトレースと をもつ、ソーダライムガラス)に配列され、種々の大きさの力を用いて接着材な しで押下された。このテストに用いられた装置は図10のデイジーチェイン構造 と同等のものであった。このテストは、どのような印加力(lbf)が電気的接 続を確立するか決定し、接触抵抗を安定化する力を決定する。これは、バンプの 働きを示し、システム中の非平坦性(non-planarity)を妨げる状況を示している 。 図12に示される如く、柔軟性バンプは、固体金バンプとの接続のために必要 とされる印加力の約1/4で接続が確立する。両バンプは同様の抵抗をもってい る。バンプ10をもつテスト容器のための特定の冶金基板は高い抵抗値をもって いる。結果的に、ミリオームのレベルの差異と抵抗が、基板内のバルク抵抗によ って不明確になっていた。 高温度テストにおいて、図4に示す如き柔軟性バンプ組立体と、対応する固体 金バンプ組立体とが任意にテストされた。図10のそれと同様なデイジーチェイ ン構造を通っての抵抗が、組立体が140℃にまでゆっくりと加熱される間、モ ニタされた、すべての固体金バンプ組立体は65℃と80℃との間で失敗した。 一方、柔軟性バンプ10組立体は120℃ないし135℃の範囲に達した温度ま で上昇された温度に耐えた。この範囲は、本実施例における接着材106のガラ ス転位温度よりも十分に上である。135℃まで永もちしたこれら柔軟性バンプ 組立体は同じフォースパラメータ(force parameter)を用いて組立てられていた 。すべての柔軟性バンプ10組立体は、室温に冷やされた後 に正常の抵抗レベルに戻った。テストされた金固体金属バンプは、反対に、回路 が断線し、室温に冷やされた後に適正に機能することに失敗した。 柔軟性パンプ10組立体の更に他のテストにおいて、金固体金属バンプ組立体 と図10における柔軟性バンプ10組立体とは、2時間の間、100%相対湿度 で121℃にさらされた。この間の実験結果から、固体金属バンプ組立体の50 %が失敗し、一方、柔軟性バンプ10組立体の12.5%が失敗しただけであった。 その後、その柔軟性バンプ10組立体は商業的に利用可能なシリコーンによって 包装された。シリコーン包装内のこの柔軟性バンプ10組立体は、100%相対 湿度で121℃に8時間以上経過しても、失敗したものはなかった。 柔軟性バンプ10を用いる組立体についてのなお更なるテストにおいて、幾つ かの組立体に対して再度のテストが行われた。このテスト装置は、溶解液に浸さ れていない柔軟性バンプ10組立体が溶解液への曝しから保護されていることを 確かめるために、部分的に溶解液に浸された。溶解液への浸しは、室温において 成功であり、そして、約80℃まで溶解液の温度が上昇することによって加速さ れることが判った。溶解液への浸しに続いて、基板50と柔軟性バンプをもつチ ップ12とが傷つけられないままで再使用可能な形で現れた。実際に、このチッ プと基板サイトとの幾つかは2回再動作された。 本実施例は、したがって、ダイ(die)上でバンプあるいは特殊な冶金学を必要 としないように、集積回路チップ上あるいは基板上に柔軟性バンプ10を提供し ている。これは、商業的に利用可能な集積回路チップ上に本実施例を使用するこ とを可能にしている。柔軟性バンプ10は、変形の比較的大きい範囲を超えて柔 軟に行動し、固体金属バンプの場合よりも、より低い減少された組立体への力を 要請するのと同様に、実質的により低い圧力の下で変形する。組立体への力を減 少することはまた、集積回路チップへの存在しそうな損傷を減少 し、更に、接着用材料へ要求を減少する。これは、クリープリラクセーション(c reep-relaxation)にかかる接着材の性質を減少する。 柔軟性バンプ10の弾性的な動きを、更に、もしも接着材がクリープリラクセ ーションにかかっても、電気的接触が継続することを保証している。これは、好 ましい再使用と早いキュア性とをもつ接着材が使用できるようにする。本実施例 は、例えば、固体金属バンプを使用している回路において十分な強さとクリープ レジスタンスを持たなかった接着材でさえも使用できるようにする。例えば、柔 軟性バンプ10はサーモプラスチックの使用を扱い易いものにする。これは、サ ーモプラスチックが熱あるいは光エネルギを与えてもキュアされないことから、 熱あるいは光エネルギを用いて接着材106をキュアさせる必要をなくする。更 に、本実施例は、接触の構造が変わったりまた金属が変わったりしても、それら に独立した最適な接着形式のものを用いることを許している。 本実施例の他の重要な観点は、通常の固体金属バンプ形成技術にくらべての極 端なコスト減である。通常の固体金属バンプ形成技術は、通常、パッシベイトさ れた基板上の薄い金属相互接続層をスパッタする。この基板またはウエハはフォ トレジストを用いてマスクされ、金属がフォトレジストであけられた開口内にプ レーティングされる。最後に、レジストと金属相互接続とが取り除かれる。この 確立されたプロセスは、4インチウエハ上の金バンプの価格として、1993年 のドルで、ウエハ当り約150.00ドルのものとなる。本実施例の柔軟性バン プ10は、反対に高い競争に依存するコストがかかるという、通常の固体金属バ ンプ技術での問題を解決する。その結果として、柔軟性バンプ10は広い範囲の 応用分野のために適している。このバンプは、1993年のドルで4インチウエ ハ当り50ドル以下で、標準TABバンピングプロセスと装置とを用いてつくる ことができる。 柔軟性バンプ10を形成するためのプロセスの流れは、もっとバランスのよ い広く行きわたった製造プロセスを用いることを可能にする。結果として、典型 的な製造リアクタにおいて、実際に、どのステップに対しても、スループットが 1時間当り15ウエハ以下でないものとなる。これは、デュプリケート装置が必 要とされる以前に、このような工場における生産量が年50,000ウエハを超 えるものにする。本実施例のものを魅力あるものにしているキーファクタは、全 プロセスステップの数と関連する主要な装置コストが標準的な固体金属バンプ形 成プロセスが使用するものよりも十分に小さいということである。 本実施例によって形成された柔軟性バンプ10は、熱膨張(CTE)の不一致 と湿度吸収とによって生じる所の、紫外線あるいは熱キュア接着材に関連してい る、Z軸方向への移動という問題を解決している。本実施例は、電気的接触を保 持するための圧縮を柔軟に受止める。柔軟性バンプ10はまた、曲がりかつねじ れた基板の影響を減少し、同様に、パッドの高さの不均一による影響を小さくす る。 性能と信頼性とについて高いレベルが望まれるような場合において、シンギュ レーテット集積回路ダイ(die)あるいはフルウエハと完全に互換性をもつ所のマ スクレスチップ準備プロセスを用いることが可能である。このプロセスは、例え ば、Mullerのそれであり、金バンプ金属とアルミニウム集積回路チップ金属との 間を直接接触することを省略するように、集積回路チップアルミニウムボンドパ ッド上に、ニッケルあるいは金層を与える。この実施例は、基板のプロセスにつ いて実質的な追加プロセスを必要とせず、典型的な、フリップチップマルチチッ プモジュール設計の基板を製作するに当って用いられるプロセスと互換性のある 技術を利用する。この実施例は、従って、マルチチップモジュールやディスプレ イの製造者が現在存在するチップバンプ技術を使うよりも数年早く、彼らが接着 用フリップチップ組立体技術における大きさと性能との上での利益を評価するこ とを可能にする。このことは、フリップチップ技術の有 用性を高密度ガラス上チップや他の重要な応用分野にまで伸ばすことを意味する 。 最後に、本実施例は詳細に記述されたが、多くの変更と置き換えと代替とが本 発明の精神と範囲とを離れることなしになされ得ることは理解されるべきである 。上述する実施例は、図示の目的で記述されているけれども、多くの置き換えが 可能なことは当業者において明白である。以上の如く、本発明は後述する特許請 求の範囲の範囲によってのみ制限される。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),OA(BF,BJ,CF,CG ,CI,CM,GA,GN,ML,MR,NE,SN, TD,TG),AP(KE,MW,SD,SZ,UG), AM,AT,AU,BB,BG,BR,BY,CA,C H,CN,CZ,DE,DK,EE,ES,FI,GB ,GE,HU,JP,KE,KG,KP,KR,KZ, LK,LR,LT,LU,LV,MD,MG,MN,M W,MX,NL,NO,NZ,PL,PT,RO,RU ,SD,SE,SI,SK,TJ,TT,UA,UZ, VN (72)発明者 ハーダ,タッド、エイチ アメリカ合衆国オーリガン州97330、コー ヴァリス、エヌダブルュー・アンジェリ カ・ドライヴ 3021番 (72)発明者 ビシャップ,タマス、エイ アメリカ合衆国テクサス州78729、オース ティン、ダラス・ドライヴ 7444番 (72)発明者 トラン,キムカク、ティー アメリカ合衆国テクサス州78750、オース ティン、シーダ・ブランチ・ドライヴ 2308番 (72)発明者 フレーリッチ,ラバト、ダブルュー アメリカ合衆国テクサス州78750、オース ティン、ミドルビー・ドライヴ 9005番 (72)発明者 ジャーマン,ランディ、エル アメリカ合衆国テクサス州78717、オース ティン、シャープストウン 8913番 (72)発明者 ネルスン,リチァド、ディー アメリカ合衆国テクサス州78704、オース ティン、クリフサイド・ドライヴ 1500番 (72)発明者 リー,チュン、ジェイ アメリカ合衆国テクサス州78733、オース ティン、ブライトマン・レイン 7908番 (72)発明者 ブリーン,マーク、アー アメリカ合衆国テクサス州78704、オース ティン、ガーナ・アヴィニュー 1602番 (72)発明者 ケスウィク,キャスリン、ヴィ アメリカ合衆国テクサス州78704、オース ティン、カリア・ストリート 1807番

Claims (1)

  1. 【特許請求の範囲】 1.電気的接続端子を電気的接続点に広範囲で柔軟に接続するための前記電気 的接続端子を有するベース上への導電性の柔軟性バンプを形成する方法であって 、 ポリマバンプを前記電気的接続端子の所定の位置上に形成する工程と、 当該ポリマバンプを覆いかつ前記電気的接続端子に対する電気的接続を形成す るための延性を有する金属をその上にプレーティングするためのポリマバンプを 含む所定の領域を規定する工程と、 延性を有する金属層を、ポリマバンプ上及び前記電気的接続端子の一部の上に 、広範囲で柔軟に電気的接続端子と電気的接続点との間を接続可能な電気的接続 を形成するために、プレーティングする工程と からなる方法。 2.請求の範囲第1項記載の方法において、前記規定工程は、触媒作用を及ぼ すようにされたポリマバンプを形成するために前記ポリマバンプを触媒化する工 程からなり、更に、前記プレーティング工程は、前記触媒作用を及ぼすようにさ れたポリマバンプを非電気的にプレーティングする工程からなる方法。 3.請求の範囲第1項記載の方法において、前記ポリマバンプ形成工程は、ウ ェットエッチプロセスを用いて前記ポリマバンプを形成する工程からなる方法。 4.請求の範囲第1項記載の方法において、前記ポリマバンプは予め混合され た触媒を有するポリマ材料からなり、更に、前記プレーティング工程は前記 予め混合された触媒を有する前記ポリマバンプを非電気的にプレーティングする 工程からなる方法。 5.請求の範囲第1項記載の方法において、前記ポリマバンプ形成工程は、フ ォトイメージ可能なポリマからポリマバンプを形成する工程からなる方法。 6.請求の範囲第5項記載の方法において、前記規定工程は、触媒作用を及ぼ すようにされたポリマバンプを形成するために前記ポリマバンプを触媒化する工 程からなり、更に、前記プレーティング工程は、前記触媒作用を及ぼすようにさ れたポリマバンプを非電気的にプレーティングする工程からなる方法。 7.請求の範囲第1項記載の方法において、前記方法は更に、 集積回路ウェハ上に延性を有する金属を堆積する工程と、 集積回路ウェハ上に、前記ポリマバンプを覆う延性を有する金属の層、及び、 延性を有する金属の層の一部である所定の領域を規定するために、フォトレジス ト層を形成する工程と、 延性を有する金属の層の残された部分を除去する工程と からなる方法。 8.請求の範囲第1項記載の方法において、前記ポリマバンプは予め混合され た触媒を有するポリマ材料からなり、更に、前記プレーティング工程は、予め混 合された触媒を有するポリマバンプを非電気的にプレーティングする工程からな る方法。 9.電子装置の組立体であって、 電気的接続点を有する電気的装置と、 当該ベース上の電気的接続端子に電気的に接続された導電性の柔軟性バンプを 有するベースと、 前記ベースを前記電気的装置に接続して、前記導電性の柔軟性バンプを前記電 気的接続点に広範囲で電気的に接続する接着剤と からなり、 広範囲で柔軟性前記導電性の柔軟性バンプは、前記電気的接続端子を電気的接 続点及び前記電気的装置に接続し、 前記導電性の柔軟性バンプは、 電気的接続端子の所定の位置上のポリマバンプと、 ポリマバンプ及び電気的接続端子の一部の上にプレートされた延性を有する金 属の層とからなり、 前記ポリマバンプと電気的接続端子とが、電気的接続端子と電気的接続点との 間を接続可能とする、広範囲で柔軟性電気的接続を形成する組立体。 10.導電性の柔軟性バンプを、少なくとも1個の柔軟性バンプに接続するた めの電気的接続を有するベース上に形成する方法であって、 前記電気的接続上にポリマバンプを形成する工程と、 前記少なくとも1個の電気的接続に電気的に接続する導電性の金属薄膜層を、 前記ベース上及びポリマバンプ上に非電気的にプレーティングする工程と、 前 記導電性の金属薄膜層上に、前記柔軟性バンプの表面領域に対応する所定の大き さの開口を有するフォトレジストマスクの層を形成する工程と、 延性を有する金属の層を、フォトレジストマスクによって規定された表面領域 上に、延性を有する金属の層とポリマバンプ及び電気的接続上の薄い導電性の金 属層の一部とからなる導電性の金属層を形成するために電気プレーティン グする工程と、 フォトレジストマスクを、前記導電性の金属薄膜層の残された部分を露出させ るために除去する工程と、 導電性の金属薄膜層を除去する工程と からなる方法。
JP7521440A 1994-02-14 1995-02-13 接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法 Pending JPH09512386A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/195,434 1994-02-14
US08/195,434 US5508228A (en) 1994-02-14 1994-02-14 Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
PCT/US1995/002109 WO1995022172A1 (en) 1994-02-14 1995-02-13 Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same

Publications (1)

Publication Number Publication Date
JPH09512386A true JPH09512386A (ja) 1997-12-09

Family

ID=22721410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7521440A Pending JPH09512386A (ja) 1994-02-14 1995-02-13 接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法

Country Status (6)

Country Link
US (1) US5508228A (ja)
EP (1) EP0745270A4 (ja)
JP (1) JPH09512386A (ja)
KR (1) KR100323082B1 (ja)
AU (1) AU1847295A (ja)
WO (1) WO1995022172A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512707A (ja) * 2003-11-26 2007-05-17 アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド 基板間においてプレスされるコンプライアント素子を有するデバイス
JP2007227828A (ja) * 2006-02-27 2007-09-06 Epson Imaging Devices Corp 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
US7402508B2 (en) 2003-06-13 2008-07-22 Seiko Epson Corporation Bump structure and method of manufacturing the same, and mounting structure for IC chip and circuit board
US8207056B2 (en) 2005-03-23 2012-06-26 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
JP2013030789A (ja) * 2012-09-10 2013-02-07 Seiko Epson Corp 実装構造体及び実装構造体の製造方法

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
EP0827190A3 (en) * 1994-06-24 1998-09-02 Industrial Technology Research Institute Bump structure and methods for forming this structure
US6870272B2 (en) * 1994-09-20 2005-03-22 Tessera, Inc. Methods of making microelectronic assemblies including compliant interfaces
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6008072A (en) * 1995-12-27 1999-12-28 Industrial Technology Research Institute Tape automated bonding method
US5989993A (en) * 1996-02-09 1999-11-23 Elke Zakel Method for galvanic forming of bonding pads
US6558979B2 (en) * 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
DE69730940T2 (de) * 1996-07-12 2005-03-10 Fujitsu Ltd., Kawasaki Verfahren zur herstellung einer halbleiteranordnung
US6117510A (en) * 1996-07-30 2000-09-12 Ube Industries, Ltd. Adhesive-applied tape
US5854514A (en) * 1996-08-05 1998-12-29 International Buisness Machines Corporation Lead-free interconnection for electronic devices
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
US6552563B1 (en) 1996-11-14 2003-04-22 Si Diamond Technology, Inc. Display panel test device
US6103553A (en) * 1996-12-11 2000-08-15 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a known good die utilizing a substrate
US6635514B1 (en) * 1996-12-12 2003-10-21 Tessera, Inc. Compliant package with conductive elastomeric posts
FI970822A (fi) * 1997-02-27 1998-08-28 Nokia Mobile Phones Ltd Menetelmä ja järjestely komponentin liittämiseksi
US6051489A (en) * 1997-05-13 2000-04-18 Chipscale, Inc. Electronic component package with posts on the active side of the substrate
US6414585B1 (en) * 1997-05-13 2002-07-02 Chipscale, Inc. Integrated passive components and package with posts
US6245594B1 (en) 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JP3420917B2 (ja) 1997-09-08 2003-06-30 富士通株式会社 半導体装置
US7898275B1 (en) 1997-10-03 2011-03-01 Texas Instruments Incorporated Known good die using existing process infrastructure
US6130148A (en) * 1997-12-12 2000-10-10 Farnworth; Warren M. Interconnect for semiconductor components and method of fabrication
US20010024127A1 (en) 1998-03-30 2001-09-27 William E. Bernier Semiconductor testing using electrically conductive adhesives
EP1942523A1 (en) * 1998-09-30 2008-07-09 Ibiden Co., Ltd. Semiconductor chip and semiconductor chip manufacturing method
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
EP1186035A1 (de) * 1999-06-17 2002-03-13 Infineon Technologies AG Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE19927749A1 (de) 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
EP1110905A1 (en) * 1999-12-24 2001-06-27 SensoNor asa Micro-electromechanical device
KR100361084B1 (ko) * 2000-01-21 2002-11-18 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP3549017B2 (ja) * 2000-07-21 2004-08-04 松下電器産業株式会社 フリップチップ実装方法
US6605951B1 (en) * 2000-12-11 2003-08-12 Lsi Logic Corporation Interconnector and method of connecting probes to a die for functional analysis
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US20020121702A1 (en) * 2001-03-01 2002-09-05 Siemens Dematic Electronics Assembly Systems, Inc. Method and structure of in-situ wafer scale polymer stud grid array contact formation
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
DE10116069C2 (de) * 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
US6767819B2 (en) * 2001-09-12 2004-07-27 Dow Corning Corporation Apparatus with compliant electrical terminals, and methods for forming same
US6486549B1 (en) 2001-11-10 2002-11-26 Bridge Semiconductor Corporation Semiconductor module with encapsulant base
US6656772B2 (en) * 2001-11-23 2003-12-02 Industrial Technology Research Institute Method for bonding inner leads to bond pads without bumps and structures formed
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
DE10233641B4 (de) 2002-07-24 2007-08-23 Infineon Technologies Ag Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10240921B4 (de) * 2002-09-02 2007-12-13 Qimonda Ag Verfahren und Anordnung zum selektiven Metallisieren von 3-D-Strukturen
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6734697B1 (en) * 2002-11-06 2004-05-11 Lsi Logic Corporation Die location on ungrounded wafer for back-side emission microscopy
WO2004077525A2 (en) * 2003-02-25 2004-09-10 Tessera, Inc. Ball grid array with bumps
US7212016B2 (en) * 2003-04-30 2007-05-01 The Boeing Company Apparatus and methods for measuring resistance of conductive layers
CN100356559C (zh) * 2003-09-24 2007-12-19 财团法人工业技术研究院 倒装芯片封装结构及其制造方法
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
DE102004003275B4 (de) * 2004-01-21 2007-04-19 Infineon Technologies Ag Halbleiterbauteil mit Verbindungselementen auf Halbleiterchips und Verfahren zur Herstellung derselben
TWI229438B (en) * 2004-01-30 2005-03-11 Advanced Semiconductor Eng Substrate for packaging IC device and method for manufacturing the same
KR100632472B1 (ko) * 2004-04-14 2006-10-09 삼성전자주식회사 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
DE102004020547A1 (de) * 2004-04-27 2005-11-17 Infineon Technologies Ag Verbund und Verfahren zur Herstellung eines Verbundes aus einer Halbleitereinrichtung und einem Trägersubstrat
JP2005340761A (ja) * 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP4095049B2 (ja) * 2004-08-30 2008-06-04 シャープ株式会社 電極気密封止を用いた高信頼性半導体装置
TWI246175B (en) * 2004-10-11 2005-12-21 Ind Tech Res Inst Bonding structure of device packaging
US20060125111A1 (en) * 2004-12-14 2006-06-15 Wen-Chih Chen Flip chip device
US20060267197A1 (en) * 2004-12-14 2006-11-30 Taiwan Tft Lcd Association Integrated circuit device
US8164187B2 (en) * 2004-12-14 2012-04-24 Taiwan Tft Lcd Association Flip chip device and manufacturing method thereof
US7364999B2 (en) * 2005-02-04 2008-04-29 Infineon Technologies Ag Method for interconnecting semiconductor components with substrates and contact means
CN101128931B (zh) * 2005-02-25 2010-05-19 德塞拉股份有限公司 具有顺应性的微电子组件
EP1710832A3 (en) * 2005-04-05 2010-03-10 Delphi Technologies, Inc. Electronic assembly with a noflow underfill
US8093097B2 (en) * 2005-06-15 2012-01-10 Nxp B.V. Layer sequence and method of manufacturing a layer sequence
TWI305390B (en) * 2005-09-07 2009-01-11 Ind Tech Res Inst Chip structure, chip package structure and manufacturing thereof
KR100713999B1 (ko) * 2005-09-30 2007-05-04 삼성에스디아이 주식회사 전도성 스페이서가 구비된 유기 발광 표시장치 및 이의제조 방법
JP4305667B2 (ja) 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
CN1992246A (zh) * 2005-12-29 2007-07-04 财团法人工业技术研究院 复合凸块
WO2007125789A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 接続構造体及びその製造方法
US20070284758A1 (en) * 2006-05-22 2007-12-13 General Electric Company Electronics package and associated method
US7834453B2 (en) * 2006-07-28 2010-11-16 Taiwan Tft Lcd Association Contact structure having a compliant bump and a test pad
TWI317164B (en) * 2006-07-28 2009-11-11 Taiwan Tft Lcd Ass Contact structure having a compliant bump and a testing area and manufacturing method for the same
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US7719121B2 (en) 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7749886B2 (en) * 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
JP4525734B2 (ja) * 2007-11-02 2010-08-18 セイコーエプソン株式会社 電子部品の実装構造
TW200943330A (en) * 2008-03-06 2009-10-16 Ceramtec Ag Metallized coil bodies (inductor) having high q-value
KR100983219B1 (ko) * 2008-12-05 2010-09-20 조근호 직접인쇄방식에 의한 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
US9362143B2 (en) 2012-05-14 2016-06-07 Micron Technology, Inc. Methods for forming semiconductor device packages with photoimageable dielectric adhesive material, and related semiconductor device packages
DE102012213548A1 (de) * 2012-08-01 2014-02-06 Robert Bosch Gmbh Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
TWI600129B (zh) * 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
KR20150035251A (ko) * 2013-09-27 2015-04-06 삼성전기주식회사 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
US9401287B2 (en) 2014-02-07 2016-07-26 Altera Corporation Methods for packaging integrated circuits
KR102600926B1 (ko) 2016-08-24 2023-11-14 삼성디스플레이 주식회사 반도체 칩, 표시패널 및 전자장치
EP3829882A1 (en) * 2019-10-25 2021-06-09 Hewlett-Packard Development Company, L.P. Electrical connectors

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223321A (en) * 1981-07-17 1993-06-29 British Telecommunications Plc Tape-automated bonding of integrated circuits
US4696885A (en) * 1983-09-06 1987-09-29 Energy Conversion Devices, Inc. Method of forming a large surface area integrated circuit
US4692791A (en) * 1984-07-13 1987-09-08 Texas Instruments Incorporated Monolithic IMPATT with stripline leads
US4640499A (en) * 1985-05-01 1987-02-03 The United States Of America As Represented By The Secretary Of The Air Force Hermetic chip carrier compliant soldering pads
US4682829A (en) * 1985-06-13 1987-07-28 Amp Incorporated Surface mount socket for dual in-line package
JPS629642A (ja) * 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4716058A (en) * 1986-08-25 1987-12-29 Sprague Electric Company Method of curtain coating to make thin dielectric ceramic layers
US4740700A (en) * 1986-09-02 1988-04-26 Hughes Aircraft Company Thermally insulative and electrically conductive interconnect and process for making same
US4813129A (en) * 1987-06-19 1989-03-21 Hewlett-Packard Company Interconnect structure for PC boards and integrated circuits
US4859189A (en) * 1987-09-25 1989-08-22 Minnesota Mining And Manufacturing Company Multipurpose socket
US5223454A (en) * 1988-01-29 1993-06-29 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US4848639A (en) * 1988-09-29 1989-07-18 Ag Communication Systems Corporation Compliant pad for use in tape automated bonding process
US5208186A (en) * 1989-02-09 1993-05-04 National Semiconductor Corporation Process for reflow bonding of bumps in IC devices
US5071787A (en) * 1989-03-14 1991-12-10 Kabushiki Kaisha Toshiba Semiconductor device utilizing a face-down bonding and a method for manufacturing the same
JPH03101234A (ja) * 1989-08-14 1991-04-26 Nec Corp 半導体装置の製造方法
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
KR940005723B1 (ko) * 1990-05-08 1994-06-23 니뽄 덴끼 가부시끼가이샤 반도체 장치
US5187020A (en) * 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5246880A (en) * 1992-04-27 1993-09-21 Eastman Kodak Company Method for creating substrate electrodes for flip chip and other applications
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402508B2 (en) 2003-06-13 2008-07-22 Seiko Epson Corporation Bump structure and method of manufacturing the same, and mounting structure for IC chip and circuit board
JP2007512707A (ja) * 2003-11-26 2007-05-17 アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド 基板間においてプレスされるコンプライアント素子を有するデバイス
JP4664307B2 (ja) * 2003-11-26 2011-04-06 アバゴ・テクノロジーズ・ジェネラル・アイピー(シンガポール)プライベート・リミテッド 基板間においてプレスされるコンプライアント素子を有するデバイス
US8207056B2 (en) 2005-03-23 2012-06-26 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
JP2007227828A (ja) * 2006-02-27 2007-09-06 Epson Imaging Devices Corp 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
JP4631742B2 (ja) * 2006-02-27 2011-02-16 エプソンイメージングデバイス株式会社 電気光学装置、実装構造体、電気光学装置の製造方法及び電子機器
JP2013030789A (ja) * 2012-09-10 2013-02-07 Seiko Epson Corp 実装構造体及び実装構造体の製造方法

Also Published As

Publication number Publication date
EP0745270A1 (en) 1996-12-04
AU1847295A (en) 1995-08-29
KR100323082B1 (ko) 2002-06-24
US5508228A (en) 1996-04-16
WO1995022172A1 (en) 1995-08-17
EP0745270A4 (en) 1999-08-11

Similar Documents

Publication Publication Date Title
JPH09512386A (ja) 接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法
US5393697A (en) Composite bump structure and methods of fabrication
US5492863A (en) Method for forming conductive bumps on a semiconductor device
TWI284947B (en) Method of wafer level package using elastomeric electroplating mask
US6852931B2 (en) Configuration having an electronic device electrically connected to a printed circuit board
US5712192A (en) Process for connecting an electrical device to a circuit substrate
AU628256B2 (en) A multilayer structure and its fabrication method
US6015652A (en) Manufacture of flip-chip device
JP2526007B2 (ja) 半導体チップへの電気的相互接続を形成するための構造および方法
KR100304993B1 (ko) 범프형집적회로패키지용막회로금속시스템
WO1997018584A1 (fr) Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
US6429113B1 (en) Method for connecting an electrical device to a circuit substrate
JPH05218137A (ja) 半導体装置の製造方法
JP2002076074A (ja) ウエハ一括コンタクトボード用コンタクト部品及びその製造方法
Hantschel et al. Fabrication of highly conductive stressed-metal springs and their use as sliding-contact interconnects
JPH08340029A (ja) フリップチップic及びその製造方法
EP0827190A2 (en) Bump structure and methods for forming this structure
JP2002083841A (ja) 実装構造及びその製造方法
JP2895569B2 (ja) 電気的接続部材および電気回路部材
JP2001352005A (ja) 配線基板および半導体装置
JPH01238132A (ja) 半田接続用電極及び半田接続用電極の製造方法
JPH0817832A (ja) 半導体装置の製造方法
JP2004047622A (ja) 電極間を電気的に接続する方法
JPH0864633A (ja) 半導体素子及び半導体装置
JPH0817837A (ja) 複合バンプ構造体とその製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040517

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050414

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050428