JPH0864633A - 半導体素子及び半導体装置 - Google Patents

半導体素子及び半導体装置

Info

Publication number
JPH0864633A
JPH0864633A JP6200357A JP20035794A JPH0864633A JP H0864633 A JPH0864633 A JP H0864633A JP 6200357 A JP6200357 A JP 6200357A JP 20035794 A JP20035794 A JP 20035794A JP H0864633 A JPH0864633 A JP H0864633A
Authority
JP
Japan
Prior art keywords
pad
bump
bump electrode
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6200357A
Other languages
English (en)
Inventor
Soichi Honma
荘一 本間
Masayuki Saito
雅之 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6200357A priority Critical patent/JPH0864633A/ja
Publication of JPH0864633A publication Critical patent/JPH0864633A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】バンプ電極付き半導体素子を検査用プローブを
用いて電気的に検査する際、バンプ電極に損傷を与える
ことなく検査を行うことが可能な半導体素子、及びそれ
を配線基板上に実装してなる信頼性の高い半導体装置の
提供を目的とする。 【構成】半導体チップ３と、この半導体チップ３の主面
上に形成されたバンプ接続用パッド１と、パッド１に近
接して半導体チップ３の主面上に、パッド１に電気的に
接続されるように形成された検査用パッド１１と、パッ
ド１上に形成されたバンプ電極９とを具備する半導体素
子及びこれを配線基板上にフェイスダウンで実装してな
る半導体装置。 【効果】このようにして形成された半導体素子は検査用
プローブ２００を検査用パッド１１に接触させて検査を
行えるので、バンプ電極９に全く傷を与えることがなく
信頼性の向上を図れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体素子及びこの半導
体素子を所要の配線基板上にバンプ電極を介してフェイ
スダウンで実装してなる半導体装置に関する。
【０００２】
【従来の技術】電子機器の高速化・高密度化に対応する
技術として、半導体チップのベアチップを実装基板上に
そのまま実装する方法が最近多く開発されている。これ
らの方法は具体的にはベアチップ上の電極と配線基板上
の電極をワイヤーボンディングにより接続するワイヤー
ボンディング法、テープにより接続するＴＡＢ法、はん
だ等のバンプ電極によりチップをフェイスダウンに接続
するフリップチップ法などがある。
【０００３】特にフリップチップ法は半導体チップ上の
パッドにバンプ電極を蒸着法、ディップ法、めっき法な
どで形成し、配線基板表面の金属パッドと位置合わせを
して接続する方法であり、半導体チップの全面を利用し
て接続を行えること、バンプ電極によって接続を行うた
め非常に微細なピッチの接合もできることなどにより、
高密度実装が可能となり電子機器の小形化を図れる。ま
た半導体チップと配線基板がバンプ電極で直接接続され
ているため、ワイヤーやテイプのような余分な配線が不
要になり、信号伝達遅延が低減できるので電子機器の高
速化を図れる等の特徴があり近年開発が盛んに行われて
いる。
【０００４】図２０に従来のフリップチップ法によるバ
ンプ電極を有する半導体素子の形状を示す。図のように
半導体チップ２０３上のアルミニウムパッド２０１上に
Ｃｕ、Ｎｉ、Ｃｒ、Ｔｉやこれらの合金等により形成
されたバリアメタル２０７が形成され、このバリアメタ
ル２０７上にはんだ等により形成されたバンプ電極２０
９が形成されている。
【０００５】
【発明が解決しようとする課題】本発明者らは、このよ
うな構造の半導体素子の検査を行う場合、バンプ電極２
０９上に検査用のプローブ２００を接触させて検査した
ところ、バンプ電極２０９が傷つき実装後の半導体装置
の信頼性に影響を与えていることを見い出した。特に半
導体素子の集積化が大きくなるにつれ、バンプ電極の径
が小さくなるとこの問題は顕著になってくる。すなわち
５０μｍ角よりも小さいバンプ電極になると、検査用プ
ローブ２００をバンプ電極２０９に接触させるとバンプ
電極２０９が傷つくだけでなく潰れてしまうという不具
合を生じていた。
【０００６】上述したように、従来のバンプ電極構造を
有する半導体素子では、検査を行うための検査用プロー
ブをバンプ電極に直接接触させていた。このためバンプ
電極が傷つく・潰れるといった不具合を生じ、このよう
なバンプ電極を有する半導体素子を配線基板に実装する
と、半導体装置の信頼性に影響を与えてしまうという問
題があった。
【０００７】本発明は上記問題点に鑑みて成されたもの
で、バンプ電極に影響を与えることなく半導体素子の検
査を行い得る半導体素子を提供することを目的とする。
また本発明の別な目的は、半導体素子の検査をバンプ電
極に影響を与えることなく行い得るものであり、このよ
うな半導体素子を配線基板上に実装することによって信
頼性の高い半導体装置を提供するものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明による半導体素子は、半導体チップと、前記半
導体チップの主面上に形成されたバンプ電極接続用パッ
ドと、このバンプ電極接続用パッドに隣接して前記半導
体チップの主面上に、前記バンプ電極接続用パッドと電
気的に接続するように形成された検査用パッドと、前記
バンプ電極接続用パッド上に形成されたバンプ電極とを
具備することを特徴するものである。また、本発明によ
る半導体装置は、半導体チップと、前記半導体チップの
主面上に形成されたバンプ電極接続用パッドと、このバ
ンプ電極接続用パッドに隣接して前記半導体チップの主
面上に、前記バンプ電極接続用パッドと電気的に接続す
るように形成された検査用パッドと、前記バンプ接続用
パッド上に形成されたバンプ電極と、このバンプ電極を
介して前記半導体チップが実装される配線基板とを具備
することを特徴とするものである。
【０００９】本発明による半導体素子及びそれを実装し
てなる半導体装置の構造を図１（ａ）、（ｂ）を用いて
説明する。図１（ａ）は本発明による半導体素子の平面
図、図１（ｂ）は断面図である。
【００１０】本発明による半導体素子は、半導体チップ
３と、この半導体チップ３の主面上に形成されたバンプ
電極接続用パッド１と、このパッド１上に形成されたバ
リアメタル７と、パッド１に隣接して半導体チップ３の
主面上に、バリアメタル７と一体的に形成された検査用
パッド１１と、バリアメタル７上に形成されたバンプ電
極９とを具備することを特徴するものである。
【００１１】また、前記バリアメタルは接続時にバンプ
電極９の電極材料がパッド１に拡散しない機能を有する
ものである。ここではバリアメタル７と一体的に検査用
パッドを形成してパッド１と電気的接続をとったが、特
にこれに限定されるものではなくバリアメタル７とは別
に検査用パッドを設けても良い。
【００１２】また、バンプ電極９をリフローした場合、
上記検査用パッド１１上にバンプ電極材料が流れ出ない
ようにするために、バンプ電極材料に濡れない層１２を
検査用パッド１１上に形成することがさらによい。この
バンプ電極材料に濡れない層としては、酸化層或いは窒
化層を用いることができる。
【００１３】また本発明による半導体装置は半導体チッ
プ３と、この半導体チップ３の主面上に形成されたバン
プ電極接続用パッド１と、このバンプ電極接続用パッド
１上に形成されたバリアメタル７と、バンプ電極接続用
パッド１に隣接して半導体チップ３の主面上に、バリア
メタル７と一体的に形成された検査用パッド１１と、バ
リアメタル７上に形成されたバンプ電極９と、前記バン
プ電極９を介して半導体チップ３が実装される配線基板
（図示せず）とを具備することを特徴とするものであ
り、前記半導体素子を配線基板上に実装し得られるもの
である。
【００１４】本発明の１態様に係る半導体素子は半導体
チップのバンプ接続用パッド上に形成するバリアメタル
を、バンプ接続用パッド上に形成するバンプ電極よりも
大きく、前記バンプ接続用パッドと一体的に、そしてバ
ンプ接続用パッドの周囲方向へ延ばすように形成するも
のであり、バンプ接続用パッドの周囲方向へ延ばされた
部分を検査用のパッドとして用いることを特徴とするも
のである。
【００１５】本発明の１態様に係る半導体素子の製造方
法はバリアメタルをあらかじめエッチングにより選択的
にパターニングすることによって、バリアメタルと検査
用パッドを同時に一体的に形成し、その後バンプ電極を
バリアメタルを介してバンプ接続用パッド上に形成する
ものである。
【００１６】また本発明の別の態様に係る半導体素子の
製造方法は、あらかじめエッチングにより、バリアメタ
ル、検査用パッド、及びめっき電極として用いる金属膜
と検査用パッドとを全て接続するように形成し、その後
レジストを塗布し、露光・現像により開口部をバンプ接
続用パッド上に形成し、この開口部に選択的にバンプ電
極をはんだ等の金属により形成し、次にめっき電極とし
て用いた金属膜をエッチング除去するものである。
【００１７】本発明の半導体素子及び半導体装置のバン
プ電極は種々の金属を用いることができるが、スズ、
鉛、ビスマス、インジウム、金、銅、ニッケル、アルミ
ニウム、銀、鉄、チタン、クロム及びこれらの金属の合
金等を用いることが好ましい。特に、融点が低く、低抵
抗接続に有利であるのでスズ・鉛はんだがさらに好まし
い。
【００１８】また、本発明の半導体素子及び半導体装置
のバリアメタルとして用いる金属は種々のものを用いる
ことができるが、銅、チタン、クロム、ニッケル、タン
グステン、モリブデン、これらの金属の多層膜等を用い
ることができる。好ましくはバリア性、密着性の理由に
より銅−チタン多層膜またはニッケル−チタン多層膜が
よい。
【００１９】また、本発明の半導体素子及び半導体装置
のバンプ接続用パッドとして用いる金属は種々のものを
用いることができるが、アルミニウム、銅、ニッケルを
用いることが好ましい。特にアルミニウムを用いること
がさらに好ましい。
【００２０】
【作用】図１に示すように、本発明による半導体素子は
バンプ電極９が形成されているパッド１に隣接して、こ
れと電気的に接続された検査用バンプ１１を新たに設け
ることによって、検査を行う際には検査用プローブ２０
０をバンプ電極９に直接接触せずに、検査用パッド１１
に接触させ検査を行うことができるので、バンプ電極９
が損傷する危険性はない。従って全く損傷のないバンプ
電極を有する半導体素子を配線基板に実装することがで
きるので、信頼性の高い半導体装置を提供することが可
能となる。
【００２１】
【実施例】以下に本発明の実施例を図面を用いて詳細に
説明する。 （実施例１）図２から図１５は本発明の第１の実施例に
係る半導体素子及び半導体装置の製造方法を説明する各
工程での断面図である。
【００２２】先ず、図２に示すようにアルミニウムで形
成されたバンプ接続用パッドである電極パッド１を有す
る６インチ厚さ５００μｍの半導体チップウェハ３を用
意する。この半導体チップウェハ３には１０ｍｍ角の半
導体チップが存在する。電極パッド１の大きさは２０μ
ｍ角、パッドピッチは５０μｍで半導体チップの周囲に
形成してある。符号２はＳｉＯ2 、ＳｉＮ2 等からなる
パッシベーション膜である。
【００２３】次に図３に示すように、この半導体チップ
ウェハ３全面にバリアメタル及び検査用パッドとなる金
属膜４としてＣｕ（膜厚１．０μｍ）／Ｔｉ（膜厚０．
１μｍ）多層膜を電子ビーム蒸着装置、スパッタ装置等
で成膜する。バリアメタルとしてはＣｕ／Ｔｉの他にＴ
ｉ（膜厚０．１μｍ）のみ、Ｃｒ（膜厚０．１μｍ）の
み、Ｃｕ（膜厚１．０μｍ）のみ、Ｎｉ（膜厚０．３μ
ｍ〜１．０μｍ）またはＴｉ（膜厚０．１μｍ）とＣｕ
（膜厚１．０μｍ）などの金属多層膜でも良い。
【００２４】次に図４に示すように、フォトリソ技術に
よりアルミニウム電極パッド１（２０μｍ角）よりも１
辺が１０μｍ大きい３０μｍ角のレジスト５を形成す
る。この時アルミニウム電極パッド１間を配線で全て接
続をとれるようなパターンに第１のレジストを形成す
る。
【００２５】図５は図４を上面から見たものである。パ
ターニングされたレジスト５の符号６で表される部分は
アルミニウム電極パッド１間を全て接続するための配線
を形成するための部分である。
【００２６】次に図６及び図７に示すように、レジスト
５をマスクとしてＣｕ／Ｔｉ金属膜４をエッチングし、
バリアメタル及び検査用パッドとなるＣｕ／Ｔｉ金属膜
７を形成する。この時エッチングは先ずＣｕをクエン酸
と過酸化水素水の混合液からなる溶液でエッチングし、
引き続きＴｉをエチレンジアミン四酢酸（ＥＤＴＡ）、
アンモニア水、過酸化水素からなる混合液でエッチング
する。次いでエッチングマスクとして使用したレジスト
７をアセトンなどの有機溶剤で除去する。
【００２７】次に図８に示すように、フォトリソ技術に
よりアルミニウム電極パッド１（２０μｍ角）と重なる
ように、同じ大きさの２０μｍ角の開口部をレジスト８
により形成する。
【００２８】次に図９に示すように、この開口部へスズ
１２ｇ／リットル、鉛８ｇ／リットル、アルカンスルホ
ン酸１００ｇ／リットルからなる溶液に浸し、浴温度２
５℃でＣｕ／Ｔｉ金属膜７を陰極、図示しないはんだ板
（スズ６３％、鉛３７％）を陽極とし、電流密度５Ａを
印加して緩やかにかくはんしながら、前記開口部にＳｎ
／Ｐｂ＝６３：３７のはんだ合金からなるバンプ電極９
を３０μｍめっきした。次いでレジスト８をアセトンな
どの有機溶剤で除去する。
【００２９】次に図１０及び図１１に示すように、フォ
トリソ技術によりバンプ電極９を覆うように長方形や正
方形のパターンをレジスト１０により形成する。次に図
１２に示すように、レジスト１０をマスクとして、前述
の全てのアルミニウム電極パッド１を接続していたＣｕ
／Ｔｉ金属膜７配線部分１３をエッチング除去する。エ
ッチング後、レジスト１０をアセトンにより溶解除去し
た。
【００３０】この時符号１１で示される部分は検査用パ
ッドとなる。次に図１３に示すように、検査用パッド１
１上を酸化または窒化処理しはんだに濡れない層１２を
形成する。その後半導体ウェハ３を窒素雰囲気中で２３
０℃で１分間加熱し、はんだをリフローする。こうする
ことによって、リフロー時にはんだが溶融し検査用パッ
ド１１上まで流れ出すのを防ぐことが可能となる。
【００３１】次にそれぞれの半導体チップをダイシング
して本実施例による半導体素子は完成する。すなわち、
本実施例による半導体素子は半導体チップ３と、この半
導体チップ３の主面上に形成されたバンプ接続用パッド
１と、バンプ接続用パッド上に形成されたバリアメタル
７と、バンプ接続用パッド１に隣接して半導体チップ３
の主面上に、バリアメタル７と一体的に形成された接続
用パッド１１と、バリアメタル７上に形成されたバンプ
電極９とを具備するものである。
【００３２】このようにして形成された半導体素子を検
査用のパッド１１に、検査用のプローブを接触させ半導
体素子の検査をしたところ、バンプ電極９に全く傷を与
えることなく検査をすることができた。またプローブは
検査用パッド１１上の酸化または窒化層１２を容易に突
き破ることができるためプローブと検査用パッド１１と
の接触は良好である。
【００３３】次に図１４に示すように、このようにして
作製した半導体素子を通常の方法により、配線基板上に
実装した。すなわち配線基板１０３上のＣｕ等で構成さ
れた接続パッド１０２と半導体チップ１００上のバンプ
電極１０１を例えばハーフミラーを用いる位置合わせ装
置などを使って接触させる。このとき配線基板１０３は
加熱機構を有するステージ（図示せず）上に設置され、
前記バンプ電極１０１を形成する共晶はんだ（Ｓｎ／Ｐ
ｂ＝６３：３７）の融点１８３℃よりも高温の２３０℃
程度に予備加熱する。一方、半導体チップ１００を固定
する台（図示せず）もステージ温度２３０℃と同じ温度
で窒素雰囲気中において加熱し、バンプ電極１０１を形
成する共晶はんだを溶融させることによって半導体チッ
プ１００を配線基板１０３に電気的に接続実装し本発明
の半導体装置を構成する。
【００３４】このとき図１５のように前記実装した半導
体チップ１００を被覆するように半導体チップ１００と
配線基板１０３との間にエポキシ樹脂１０４を充填、硬
化して半導体装置を構成しても良い。この場合充填する
樹脂は種々のものを用いることができるが、例えばアク
リル樹脂、ポリイミド樹脂、シリコーン樹脂等を用いる
ことができる。さらに熱膨張係数が基板或いはシリコン
と近く、耐食性に優れていることを考慮するとエポキシ
樹脂を用いることが好ましい。
【００３５】上記のようにして作製された例えばバンプ
電極数７００を有する１０ｍｍ角、半導体チップ１００
を窒化アルミニウムからなる配線基板１０３上に実装し
た（樹脂１０４は充填していない）。このサンプルに対
して、−６５℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）〜
１５０℃（３０ｍｉｎ）〜２５℃（５ｍｉｎ）を３００
０サイクルの耐久テストを行っても接続箇所には破断の
箇所の発生は認められなかった。さらに半導体チップ１
００と配線基板１０３との間にシリコーン樹脂１０４等
を充填、硬化して構成した半導体装置の場合５０００サ
イクル経過しても破断は発生しなかった。このように配
線基板１０３と半導体チップ１００の間に樹脂系の接着
剤が充填されているためバンプ電極のみによる接合より
も信頼性が向上している。
【００３６】またバンプ電極１０１の強度は２０ｇ／個
で問題はなく、バンプ電極の剥離、強度の減少は全く起
こらなかった。さらにバンプ電極間でショートも全く起
こらなかった。
【００３７】（実施例２）次に本発明の他の実施例を説
明する。図１６から図１７は本発明の第２の実施例に係
る半導体素子及び半導体装置の製造方法を説明する各工
程の断面図である。
【００３８】先ず実施例１で説明したものと同様に図３
に示す半導体ウェハを用意する。次に図１６に示すよう
にフォトリソ技術により、アルミニウム電極パッド１
（２０μｍ角）と重なるように同じ大きさの２０μｍ角
の開口部をレジスト２１により形成する。
【００３９】次にこの開口部にスズ１２ｇ／リットル、
鉛８ｇ／リットル、アルカンスルホン酸１００ｇ／リッ
トルからなる溶液に浸し、浴温度２５℃でＣｕ／Ｔｉ金
属膜７を陰極、図示しないはんだ板（スズ６３％、鉛３
７％）を陽極とし、電流密度５Ａ／ｄｍ2 を印加して緩
やかにかくはんしながら、前記開口部にＳｕ／Ｐｂ＝６
３：３７のはんだ合金からなるバンプ電極９を３０μｍ
めっきした。次いでレジスト２１をアセトンなどの有機
溶剤で除去する。
【００４０】次に図１７に示すようにフォトリソ技術に
より、バンプ電極９、検査用パッド７、を覆うように、
長方形或いは正方形のパターンをレジスト２２により形
成する。
【００４１】次にレジスト２２をマスクとして前述のＣ
ｕ／Ｔｉ金属膜をエッチングする。エッチング後アセト
ンによりレジスト２２を溶解除去する。このように本実
施例では実施例１と比較するとマスク工程、エッチング
工程を１工程削除することができる。
【００４２】以下の工程は実施例１と同様の工程を経
る。図１３に示すように、検査用パッド１１上を酸化ま
たは窒化処理しはんだに濡れない層１２を形成する。そ
の後半導体ウェハ３を窒素雰囲気中で２３０℃で１分間
加熱し、はんだをリフローする。次にそれぞれの半導体
チップをダイシングして本実施例による半導体素子は完
成する。
【００４３】このようにして形成された半導体素子を検
査用のパッド１１に、検査用のプローブを接触させ半導
体素子の検査をしたところ、バンプ電極９に全く傷を与
えることなく検査をすることができた。またプローブは
検査用パッド１１上の酸化または窒化層１２を容易に突
き破ることができるためプローブと検査用パッド１１と
の接触は良好である。
【００４４】次に図１４に示すように、このようにして
作製した半導体素子を通常の方法により、配線基板上に
実装した。すなわち配線基板１０３上のＣｕ等で構成さ
れた接続パッド１０２と半導体チップ１００上のバンプ
電極１０１を例えばハーフミラーを用いる位置合わせ装
置などを使って接触させる。このとき配線基板１０３は
加熱機構を有するステージ（図示せず）上に設置され、
前記バンプ電極１０１を形成する共晶はんだ（Ｓｎ／Ｐ
ｂ＝６３：３７）の融点１８３℃よりも高温の２３０℃
程度に予備加熱する。一方、半導体チップ１００を固定
する台（図示せず）もステージ温度２３０℃と同じ温度
で窒素雰囲気中において加熱し、バンプ電極１０１を形
成する共晶はんだを溶融させることによって半導体チッ
プ１００を配線基板１０３に電気的に接続実装し本発明
の半導体装置を構成する。
【００４５】第１の実施例は５Ｏμｍピッチ以下の微細
接合に関して有効であるが、第２の実施例は５０μｍピ
ッチよりも大きいパッドピッチに関して有効である。第
２の実施例はマスク工程・エッチング工程を１工程少な
くすることはできるが微細ピッチの場合バンプ電極上へ
の精度良いレジストのパターン形成が困難であり、バン
プ電極間のショートが発生する可能性があるので、作成
する半導体素子により工程を選択する必要がある。
【００４６】また、以上の実施例ではリフロー時にはん
だが検査用パッドに流れ出すのを防ぐために酸化層また
は窒化層を検査用パッド上に形成したが、図１８に示す
ように検査用パッド２３の金属をチタン、クロム、モリ
ブデン、アルミニウムなどのはんだに濡れない金属を用
い、バンプ電極９とバリアメタル２３間には銅、ニッケ
ル、銀、金、パラジウム、スズ等のはんだに濡れる金属
膜２４を形成することによりはんだが検査用パッド上に
流れ出ることを防ぐことができる。
【００４７】また図１９に示すように検査用パッド１１
上に、ソルダーレジスト、ポリイミド樹脂、シリコーン
樹脂或いはエポキシ樹脂等からなるはんだ流れ止めのダ
ムを形成することによってリフロー時にはんだが検査用
パッドに流れ出すのを防ぐことができる。
【００４８】以上の実施例ではバンプ電極をはんだを用
いて形成したが、これに限定されるものではなく、例え
ば銅、ニッケル、アルミニウム、アンチモン、ガリウ
ム、カドミウム、金、銀、鉄、スズ、鉛、インジウム、
ビスマス、チタン、クロムやこれらの合金でも良い。バ
リアメタルとして用いる金属は例えば銅、チタン、クロ
ム、ニッケル、タングステン、モリブデン、金、銀、パ
ラジウム、スズなどや、さらにこれらの金属の多層膜で
も良い。もちろん配線基板１０３もシリコン系、窒化ア
ルミニウム系、アルミナ系、樹脂基板系などであっても
よい。その他、本発明の要旨を逸脱しない範囲で種種変
形した構成で実施し得る。
【００４９】
【発明の効果】以上詳述したように、バンプ電極付き半
導体素子を検査する際、バンプ電極に直接検査用のプロ
ーブ等の針を接触させる必要がなく、バンプ電極に損傷
を与えず装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】（ａ）本発明の半導体素子の上面図、（ｂ）本
発明の半導体素子の断面図
【図２】 本発明の実施例に係わる半導体素子及び装置
の製造方法を説明する断面図
【図３】 本発明の実施例に係わる半導体素子及び装置
の製造方法を説明する断面図
【図４】 本発明の実施例に係わる半導体素子及び装置
の製造方法を説明する断面図
【図５】 本発明の実施例に係わる半導体素子及び装置
の製造方法を説明する上面図
【図６】 本発明の実施例に係わる半導体素子及び装置
の製造方法を説明する断面図
【図７】 本発明の実施例に係わる半導体素子及び装置
の製造方法を説明する上面図
【図８】 本発明の実施例に係わる半導体素子及び装置
の製造方法を説明する断面図
【図９】 本発明の実施例に係わる半導体素子及び装置
の製造方法を説明する断面図
【図１０】 本発明の実施例に係わる半導体素子及び装
置の製造方法を説明する断面図
【図１１】 本発明の実施例に係わる半導体素子及び装
置の製造方法を説明する上面図
【図１２】 本発明の実施例に係わる半導体素子及び装
置の製造方法を説明する断面図
【図１３】 本発明の実施例に係わる半導体素子及び装
置の製造方法を説明する断面図
【図１４】 本発明の実施例に係わる半導体装置の製造
方法を説明する断面図
【図１５】 本発明の実施例に係わる半導体装置の製造
方法を説明する断面図
【図１６】 本発明の実施例に係わる半導体素子及び装
置の製造方法を説明する断面図
【図１７】 本発明の実施例に係わる半導体素子及び装
置の製造方法を説明する断面図
【図１８】 本発明の実施例に係わる半導体素子及び装
置の製造方法を説明する断面図
【図１９】 本発明の実施例に係わる半導体素子及び装
置の製造方法を説明する断面図
【図２０】 従来の半導体素子のバンプ電極構造の断面
図
【符号の説明】
１・・・バンプ電極接続用パッド ２・・・絶縁膜 ３・・・半導体チップ（ウェハ） ４・・・バリアメタル及び検査用パッドとなる金属膜 ５・・・レジスト ８・・・レジスト ９・・・はんだバンプ電極 １０・・・レジスト １１・・・検査用パッド １２・・・はんだに濡れない層 １００・・・半導体チップ １０１・・・バンプ電極 １０２・・・電極パッド １０３・・・配線基板 １０４・・・樹脂 ２００・・・検査用プローブ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと、 前記半導体チップの主面上に形成されたバンプ電極接続
    用パッドと、 このバンプ電極接続用パッドに隣接して前記半導体チッ
    プの主面上に、前記バンプ電極接続用パッドと電気的に
    接続するように形成された検査用パッドと、 前記バンプ電極接続用パッド上に形成されたバンプ電極
    とを具備することを特徴する半導体素子。
  2. 【請求項２】半導体チップと、 前記半導体チップの主面上に形成されたバンプ電極接続
    用パッドと、 このバンプ電極接続用パッドに隣接して前記半導体チッ
    プの主面上に、前記バンプ電極接続用パッドと電気的に
    接続するように形成された検査用パッドと、 前記バンプ接続用パッド上に形成されたバンプ電極と、 このバンプ電極を介して前記半導体チップが実装される
    配線基板とを具備することを特徴とする半導体装置。
JP6200357A 1994-08-25 1994-08-25 半導体素子及び半導体装置 Pending JPH0864633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6200357A JPH0864633A (ja) 1994-08-25 1994-08-25 半導体素子及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6200357A JPH0864633A (ja) 1994-08-25 1994-08-25 半導体素子及び半導体装置

Publications (1)

Publication Number Publication Date
JPH0864633A true JPH0864633A (ja) 1996-03-08

Family

ID=16422960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6200357A Pending JPH0864633A (ja) 1994-08-25 1994-08-25 半導体素子及び半導体装置

Country Status (1)

Country Link
JP (1) JPH0864633A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831294B1 (en) 1999-01-22 2004-12-14 Renesas Technology Corp. Semiconductor integrated circuit device having bump electrodes for signal or power only, and testing pads that are not coupled to bump electrodes
US7170172B2 (en) 2001-12-13 2007-01-30 Nec Electronics Corporation Semiconductor device having a roughened surface

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6831294B1 (en) 1999-01-22 2004-12-14 Renesas Technology Corp. Semiconductor integrated circuit device having bump electrodes for signal or power only, and testing pads that are not coupled to bump electrodes
US7247879B2 (en) 1999-01-22 2007-07-24 Renesas Technology Corp. Semiconductor integrated circuit device having particular testing pad arrangement
US7550763B2 (en) 1999-01-22 2009-06-23 Renesas Technology Corp. Semiconductor integrated circuit device and manufacture thereof
US7910922B2 (en) 1999-01-22 2011-03-22 Renesas Electronics Corporation Semiconductor integrated circuit device and manufacture thereof
US7910960B2 (en) 1999-01-22 2011-03-22 Renesas Electronics Corporation Semiconductor integrated circuit device with a fuse circuit
US8629481B2 (en) 1999-01-22 2014-01-14 Renesas Electronics Corporation Semiconductor integrated circuit device
US7170172B2 (en) 2001-12-13 2007-01-30 Nec Electronics Corporation Semiconductor device having a roughened surface
US7560372B2 (en) 2001-12-13 2009-07-14 Nec Electronics Corporation Process for making a semiconductor device having a roughened surface

Similar Documents

Publication Publication Date Title
US6251501B1 (en) Surface mount circuit device and solder bumping method therefor
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
US6621164B2 (en) Chip size package having concave pattern in the bump pad area of redistribution patterns and method for manufacturing the same
KR100367702B1 (ko) 티타늄장벽층을포함하는솔더범프제조방법및구조
JP3859403B2 (ja) 半導体装置及びその製造方法
JP3210547B2 (ja) 電気めっきはんだ端子およびその製造方法
USRE42158E1 (en) Semiconductor device and manufacturing method thereof
KR0135739B1 (ko) 반도체 칩에 전기적 상호접속을 제공하기 위한 구조물 및 그의 제조방법
US6774495B2 (en) Solder terminal and fabricating method thereof
JPH02246335A (ja) テープ組立体をボンドさせた半導体装置及びその製造方法
US20020014705A1 (en) Semiconductor device and manufacturing method of same
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
KR100539635B1 (ko) 반도체 장치 및 그 제조 방법
US20050194686A1 (en) Semiconductor device and manufacturing method for the same
US6306751B1 (en) Apparatus and method for improving ball joints in semiconductor packages
JP4039490B2 (ja) Ｉ／ｃチップ上にボンディング・パッドを形成する方法および得られる構造
US6897141B2 (en) Solder terminal and fabricating method thereof
JP3297177B2 (ja) 半導体装置の製造方法
JPH09205096A (ja) 半導体素子およびその製造方法および半導体装置およびその製造方法
JPH0864633A (ja) 半導体素子及び半導体装置
JP2005268442A (ja) 半導体装置およびその製造方法
JP3323091B2 (ja) 半導体集積回路装置及びその製造方法
JP2005038932A (ja) 半導体装置および半導体装置の製造方法
JP2001118959A (ja) 接続端子及びそれを用いた半導体装置
KR100343454B1 (ko) 웨이퍼 레벨 패키지