JP2005038932A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005038932A JP2005038932A JP2003197928A JP2003197928A JP2005038932A JP 2005038932 A JP2005038932 A JP 2005038932A JP 2003197928 A JP2003197928 A JP 2003197928A JP 2003197928 A JP2003197928 A JP 2003197928A JP 2005038932 A JP2005038932 A JP 2005038932A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- forming
- semiconductor device
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置の半導体基板1上には、電極パッド2が形成されている。そして半導体基板1上の電極パッド2が形成されている領域以外には、第1の絶縁層3が設けられている。また、電極パッド2と電気的に接続されている主導体層6aが設けられており、金属柱9によって、主導体層6aの表面の一部と突起電極10とは電気的に接続されている。また主導体層6aの金属柱側表面のうち、金属柱9と接していない領域上には金属層7が設けられている。さらに、第2の絶縁層4と主導体層6aとの間には、バリアメタル層5および下地金属層6bが設けられている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置および半導体装置の製造方法に関するものであり、特に、ウエハレベルCSPの半導体装置および半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、携帯機器、モバイル機器に代表されるように、電子機器の小型化、軽量化が進展しており、半導体パッケージにおいても小型化、軽量化が要望されている。
【0003】
この要望に対応すべく、これまでのQFP、TSOP等のパッケージに代わり、半導体チップとほぼ同等の大きさにパッケージをするCSP(Chip Size Package)が登場し、実用に至っている。
【0004】
現在、CSPにおける主流の形態は、ワイヤボンド技術を用いたフェイスアップ構造のCSPであるが、近年このワイヤボンドタイプのCSPをさらに小型化、軽量化でき、チップサイズと同一サイズにパッケージ可能な、そしてより低コストでCSPを製造可能なウエハレベルCSPと呼ばれる製品が登場している。
【0005】
このウエハレベルCSPにおいては、従来のCSPのように半導体ウエハからチップを個片化してから個別にパッケージを行うのではなく、半導体ウエハの状態で各チップ上に絶縁層、再配線層および外部電極を形成しパッケージングを完成後、個片化を行う。これにより、チップサイズと同一サイズのパッケージが可能であるとともに、低コストで製造が可能である。
【0006】
ウエハレベルCSPのうち、最も単純な構造の一例を図6に示す。図6は、ウエハレベルCSPの概略的な構成を示す断面図である。同図に示すウエハレベルCSP構造においては、半導体基板41上には、Al電極42と、このAl電極42部分に開口を有する無機材料よりなる第1の絶縁層43とが形成されている。さらに第1の絶縁層43上には、Al電極42部分に開口を有する第2の絶縁層44が形成されている。Al電極42および第1の絶縁層43上には、例えば、クロム(Cr)、チタン(Ti)等からなるバリアメタル層45と、例えば、銅(Cu)からなる下地金属層46bと、主導体層46aとによりなる再配線層46が形成されている。そして再配線層46上には、この再配線層46の一部分を露出する開口部を有する第3の絶縁層48が形成され、その開口部には外部出力端子として、ハンダボールよりなる突起電極49が形成されている。
【0007】
図6に示すウエハレベルCSPは従来のCSPに対し全体に占めるSiの割合が高く有機材料の割合が低く、そのため一般的に多く用いられる有機材料からなる実装基板との間の線膨張係数の差が大きく、実装後の信頼性が低下する傾向にある。
【0008】
そこで、ウエハレベルCSPの実装後の信頼性を向上させるため様々な方法が提案されており、例えば、再配線層のランド部分と外部出力端子との間に金属柱を形成する方法がある。その代表的な方法としては、例えば、すでに製品化されているウエハレベルCSPにみられるように、金属柱を銅(Cu)等のメッキにより形成する方法や、ワイヤボンドを用いたバンプ形成により作製する方法がある。
【0009】
しかしながら、Cu等のメッキにより金属柱を形成する方法では、100μmを超えるような高さの金属柱を形成するには多くの時間を要してしまう。
【0010】
また、金属柱をワイヤボンドにより形成したバンプで形成する場合、基板上の広い範囲に1つづつワイヤバンプを形成していくため、多くの時間を必要とし、また、金属柱の形状の制御を厳密に行うことは困難である。
【0011】
これらの点を考慮した方法として、例えば、特許文献1や特許文献2に開示されているように、ハンダをリフローすることにより金属柱を形成し、その後、充填材でハンダボールの隙間を埋め研磨することで、ハンダからなる金属柱を形成する方法がある。このように、金属柱の材料としてハンダを用いることで、ハンダボールを再配線層上に搭載後リフローすることにより、または、ハンダペーストを再配線層上に印刷後リフローを行うことにより、数万個の金属柱を形成している。
【0012】
【特許文献1】
特開2001−144204号公報(公開日:平成13年5月25日)
【0013】
【特許文献2】
特開平9−213830号公報(公開日:平成9年8月15日)
【0014】
【発明が解決しようとする課題】
しかしながら、ハンダとの濡れ性の良好な再配線層上にハンダボールを搭載しリフローを行うと、リフロー時にハンダが再配線層上に流れ出してしまい、その結果、金属柱の形状が安定しない。このような場合には、金属柱の形状を安定させるために、金属柱を形成する部分にのみ開口部を備える有機絶縁材(有機樹脂)をパターニングにより形成し、ハンダの広がりを制御することが多い。しかし、リフロー後、半導体装置内に有機絶縁材を残す場合、高い信頼性を有する有機絶縁材を用いる必要があるが、このような有機絶縁材は一般的に高価である。また有機絶縁材を半導体装置内に残せば、界面の数が増加することになり、その結果、界面間での剥離の発生により半導体装置の信頼性が低下する虞がある。
【0015】
また、ボール搭載のためのリフロー後に剥離をする場合は、通常のレジストではリフローによりレジストが硬化等の反応を起こし、剥離が困難になるため、特殊なレジスト、もしくは剥離方法が必要になるという問題がある。
【0016】
現在のCSPパッケージにおいては、突起電極を直径200μm〜800μmのハンダボールや、ハンダ印刷によって形成するのが主流である。また、ウエハレベルCSPでは、さらに小型軽量化が望まれるICに用いられる場合が多く、現状より小さな突起電極、即ち、直径200μm〜500μmの金属柱、および、突起電極の形成が必要である。また、パッケージが基板実装された後の温度変化、または実装の曲げ、衝撃の影響を受けても接合部に亀裂が入り断線しないように、再配線層と金属柱、金属柱と突起電極との接合強度の高くすることが望ましい。そこで、金属柱を導電性接着剤で接合する方法が考えられるが、数万という金属柱を所定の位置に搭載し接合することは困難であり、また、導電性接着剤による接合は、強度も低い傾向にあるという問題がある。
【0017】
ウエハレベルCSPにおいては、通常1つの半導体基板は数万個の端子を有するため、金属柱の形成手法においては、その作業性は重要である。さらに、金属柱の一端部には外部出力端子を形成するため、その大きさや形状が均一でない場合には、半導体装置の信頼性が低下してしまう。
【0018】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、大きさや形状が均一な金属柱を有し、基板実装後も高い信頼性を有する半導体装置、およびこのような半導体装置を低コストで製造する方法を提供することにある。
【0019】
【課題を解決するための手段】
本発明の半導体装置は、上記の課題を解決するために、半導体基板上に形成された電極パッドと、上記半導体基板上の上記電極パッドが形成されている領域以外に設けられた絶縁層と、上記電極パッドと電気的に接続されている導体層と、上記導体層の表面の一部と外部電極とを電気的に接続する金属柱と、上記導体層の金属柱側表面のうち、上記金属柱と接していない領域上に設けられた金属層とを備えることを特徴としている。
【0020】
本発明において、上記「金属柱側表面」とは、上記金属柱が設けられる側の上記導体層の表面を指しており、より具体的には、上記絶縁層または上記金属パッドと接触していない領域をいう。
【0021】
上記の構成によれば、金属柱と導体層とが接する領域以外の導体層上には、金属柱材料との濡れ性の悪い金属層が形成されているため、金属柱を構成する材料が導体層に流れ出ることはなく、金属柱の大きさや形状は均一になっている。また、有機絶縁材(有機樹脂)を用いなくても、金属柱を構成する材料が導体層に流れ出すの防止することができる。これによれば、有機樹脂を削減できるため半導体装置内の樹脂界面は少なくなるので、界面間の剥離の発生による半導体装置の信頼性の低下を防ぐことができる。また、半導体装置に設けられた金属柱により、半導体装置を基板に実装する場合に発生する応力は分散・緩和されるので、金属層に亀裂が入ることはない。それゆえ、基板実装後も高い信頼性を有する半導体装置を提供することができる。
【0022】
本発明の半導体装置においては、上記金属柱および上記突起電極は、ハンダから構成されることが好ましい。
【0023】
ハンダから構成される金属柱とすれば、金属柱の高さを容易に調製することができ、また、導体層との接合強度を高くすることができる。さらに突起電極をハンダから構成すれば、金属柱と突起電極との接合強度を高くすることができる。それゆえ、上記の構成によれば、導体層と金属柱、金属柱と突起電極との接合強度を高めることで、信頼性がより向上された半導体装置を提供することができる。
【0024】
このとき、上記金属柱を構成するハンダの融点は、上記突起電極を構成するハンダの融点よりも高いことが好ましい。
【0025】
これによれば、突起電極を形成するときに、金属柱が溶融することはない。それゆえ、突起電極を形成時に溶融による変形がなく、信頼性の高い半導体装置を提供することができる。
【0026】
また、上記金属層は、ニッケル、アルミニウム、クロム、もしくは、これらを主成分とする金属からなることが好ましい。
【0027】
ニッケル、アルミニウム、クロム、もしくはこれらを主成分とする金属は、ハンダとの濡れ性が劣る物質、もしくは、酸化膜等の表面皮膜をもつ物質である。したがって、このような物質からなる金属層とすれば、金属柱をハンダにより形成した場合、金属柱と導体層とが接する領域以外にハンダが広がることはないので、金属柱の形状や大きさの均一性が向上された半導体装置を提供することができる。
【0028】
また、本発明の半導体装置においては、上記絶縁層と上記導体層との間に、バリアメタル層および下地金属層が設けられていることが好ましい。
【0029】
上記の構成によれば、バリアメタル層により、絶縁層と導体層との間での反応による信頼性の低下が防止される。また、下地金属層により、バリアメタル層と導体層との密着性を高めることができる。それゆえ、信頼性がさらに向上した半導体装置を提供することができる。
【0030】
また、上記導体層は、銅からなることが好ましい。
【0031】
電気抵抗の低い銅からなる導体層とすることで、電気パッドと突起電極との電気信号の伝達を効率よく行うことができる。また、銅であれば、例えばメッキ等により数μmの膜厚の導体層を容易に形成できる。
【0032】
本発明の半導体装置の製造方法は、上記の課題を解決するために、半導体基板上の電極パッドが形成されている領域以外に絶縁層を形成する工程と、上記電極パッドに電気的に接続される導体層を形成する工程と、少なくとも上記導体層の金属柱側表面のうち、金属柱形成部以外に金属層を形成する工程と、上記金属柱形成部に金属柱を形成する工程とを含むことを特徴としている。
【0033】
本発明において、上記「金属柱形成部」とは、上記導体層の金属柱側表面のうち、上記金属柱が形成される領域を指している。
【0034】
上記の構成によれば、上記金属柱形成部以外の導体層上に金属層を形成することにより、金属柱形成部に金属柱を形成するときに、金属柱を構成するための材料が導体層上に流れ出ることはない。これにより、大きさや形状が均一に揃った金属柱を形成することができる。また、上記の構成によれば、高価な有機絶縁材を用いずに金属柱を構成するための材料が導体層に流れ出すのを防止することができる。それゆえ、半導体装置を低コストで製造することができる。
【0035】
本発明の半導体装置の製造方法は、さらに、上記絶縁層と上記導体層との間に、バリアメタル層および下地金属層を形成する工程を含むことが好ましい。
【0036】
上記の構成によれば、バリアメタル層を形成することで、電極パッドの金属および、絶縁層と導体層との間での拡散を防ぐことができる。また、下地金属層を形成することにより、バリアメタル層と導体層との密着性を高めることができる。それゆえ、信頼性の高い半導体装置を製造することができる。
【0037】
また、本発明の半導体装置の製造方法では、さらに、上記下地金属層上に第1の感光性樹脂を塗布し、露光および現像により第1の感光性レジストを形成する工程と、上記第1の感光性レジストを利用して、上記導体層をメッキにより形成する工程と、上記第1の感光性レジストを剥離する工程と、上記導体層上に第2の感光性樹脂を塗布し、露光および現像により第2の感光性レジスト形成する工程と、上記第2の感光性レジストを利用して、上記金属層を電解メッキにより形成する工程と、上記第2の感光性レジストを剥離する工程と、上記バリアメタル層および上記下地金属層を除去する工程と、を含む構成とすることが好ましい。
【0038】
このとき、金属層の形成方法として無電解メッキ法を用いる場合、上記導体層を形成後、上記バリアメタル層および上記下地金属層を除去する工程と、その後、第2のレジストを形成する工程と、上記金属層を形成する工程と、上記第2の感光性レジストを剥離する工程と、を含む構成とすることが好ましい。
【0039】
このような無電解メッキ工程を含む半導体装置の製造方法とすることにより、レジストを形成した金属柱形成部を除く導体層に金属層を形成できる。また、このような方法を用いることにより金属層形成後に、下地金属層およびバリアメタル層のエッチング液に触れることがなく金属層を溶融する等の悪影響を与えないと共に、金属層を溶融せず、下地金属層およびバリアメタル層を選択的にエッチングするエッチング液を用いる必要がなくエッチングが容易である。
【0040】
また、金属層は、例えば、導体層のマイグレーション等に対する保護層としても働くため、導体層表面を確実に金属層を形成できる利点もある。
【0041】
また、本発明の半導体装置の製造方法は、さらに、上記金属層を形成後、該金属層の表面を酸化させる工程を含むことが好ましい。
【0042】
上記の構成によれば、ニッケル等においては金属層の表面に自然酸化膜が形成されておりハンダとの濡れ性が悪いが、より確実にハンダとの濡れ性の悪い金属表面層(酸化膜層)を形成でき、それゆえ、好適に使用される半導体装置を製造することができる。
【0043】
【発明の実施の形態】
〔実施の形態1〕
本発明の実施の一形態について図1〜図3に基づいて説明すれば、以下の通りである。
【0044】
図1は、本発明の一実施形態にかかる半導体装置の構成を概略的に示す断面図である。図1に示すように、本実施形態にかかる半導体装置は、主として、半導体基板1、電極パッド2、第1の絶縁層3、第2の絶縁層4、バリアメタル層5、下地金属層6bおよび主導体層(導体層)6aから構成される再配線層6、金属層7、第3の絶縁層8、金属柱9、および突起電極(外部電極)10とを備えて構成されている。
【0045】
半導体基板1は、シリコンウエハ上に半導体素子(図示せず)が設けられて構成されたものである。
【0046】
電極パッド2は、半導体基板1上に形成されている。電極パッド2は、金属からなるパッドであれば、その大きさや形状等は特に限定されるものではないが、好ましくは、アルミニウム(Al)、シリコンアルミニウム(AlSi)、銅アルミニウム(AlCu)、銅(Cu)のいずれかの金属からなることである。
【0047】
半導体基板1上の電気パッド2が形成されている領域以外には、第1の絶縁層3(絶縁層)が設けられている。本実施の形態では、第1の絶縁層3は、電極パッド2を露出する開口部3aを備えている。本実施の形態では、第1の絶縁層3は、絶縁物質から構成されていれば特に限定されるものではないが、好ましくは、第1の絶縁層3は、無機絶縁膜から構成されていることであり、より好ましくは、シリコン酸化膜もしくは窒化膜を主成分とする無機絶縁膜から構成されていることである。
【0048】
第1の絶縁層3の膜厚は、特に限定されるものではないが、0.1μm〜3μmの範囲内であることが好ましく、0.3μm〜1μmの範囲内であることがより好ましい。第1の絶縁層3の膜厚が、上記好ましい範囲を下回ると、半導体基板1と主導体層6aとの間を絶縁できなくなる虞があり好ましくない。また、第1の絶縁層3の膜厚が、上記好ましい範囲を上回る場合は半導体装置の製造に時間を要し、また、半導体装置の反りが大きくなり好ましくない。
【0049】
さらに、第1の絶縁層3上には、電極パッド2を露出する開口部4aを備えた第2の絶縁層4が設けられている。
【0050】
本実施の形態では、第2の絶縁層4は、絶縁物質から構成されていれば特に限定されるものではないが、好ましくは、第2の絶縁層4は、吸湿性が低く、化学的安定性の高い物質から構成されていることであり、具体的には、例えば、感光性のイミド系樹脂(例えばポリイミド等)や、PBO系樹脂(例えば、ポリベンズオキサゾール等)などから構成されていることである。また、半導体基板1が備える半導体素子部分のクロストークを防止する必要がある場合には、第2の絶縁層4としては、誘電率の低い、例えばBCB(ベンゾシクロブテン)等の有機絶縁物質を用いることが好ましい。
【0051】
第2の絶縁層4の膜厚は、特に限定されるものではないが、0.5μm〜35μmの範囲内であることが好ましく、3μm〜10μmの範囲内であることがより好ましい。第2の絶縁層4の膜厚が、上記好ましい範囲を下回ると、半導体基板1と主導体層6aとの間を絶縁できなくなる虞があり好ましくない。また、第2の絶縁層4の膜厚が、上記好ましい範囲を上回る場合は特に問題はないが、半導体装置の反りが大きくなるため好ましくない。
【0052】
さらに、本実施の形態では、電極パッド2と主導体層6aとの間での拡散、第2の絶縁層4と主導体層6aとの間での反応により半導体装置の信頼性が低下しないように、バリアメタル層5および下地金属層6bが設けられている。
【0053】
バリアメタル層5は、金属から構成される層であれば特に限定されるものではないが、第2の絶縁層4との密着性の良い金属から構成されることが好ましく、このような物質として、具体的には、例えば、銅(Cu)、チタン(Ti)、クロム(Cr)、タングステン(W)、およびこれらの合金が挙げられる。また、バリアメタル層5の膜厚は、特に限定されるものではなく、必要に応じて適宜設定すればよいが、0.01μm〜1μmの範囲内とすることが好ましく、0.1μm〜0.3μmの範囲内とすることがより好ましい。このような膜厚のバリアメタル層5は、例えば、スパッタ法により形成すればよい。
【0054】
さらに、本実施の形態では、バリアメタル層5と主導体層6aとの密着性を高めるために、バリアメタル層5上には、下地金属層6bが設けられている。下地金属層6bは、金属から構成されるものであれば特に限定されるものではないが、好ましくは、主導体層6aを構成する金属と同一の金属を用いることである。また、下地金属層6bの膜厚は、特に限定されるものではなく、必要に応じて適宜設定すればよいが、0.01μm〜3μmの範囲内とすることが好ましく、0.15μm〜0.60μmの範囲内とすることがより好ましい。このような膜厚の下地金属層6bは、例えばスパッタ法により形成すればよい。
【0055】
本実施の形態では、主導体層6aは、下地金属層6b上に設けられており、一端が開口部4aおよび開口部3aから突出することにより、電極パッド2に電気的に接続されている。
【0056】
主導体層6aを構成する物質としては、例えば、電気抵抗の低い物質を用いることが好ましく、具体的には、例えば、メッキ等により数μmの膜厚を容易に形成できるCu等を用いることが好ましいが、これらは特に限定されるものではなく、必要に応じて適宜設定すればよいものとする。
【0057】
本実施の形態では、主導体層6aの膜厚は、特に限定されるものではなく、必要に応じて適宜設定すればよいものとするが、主導体層6aの膜厚を1μm〜10μmの範囲内とすることが好ましく、5μm〜10μmの範囲内とすることがより好ましい。主導体層6aの膜厚が、上記好ましい範囲を下回ると、電気抵抗が信号電圧の低下や遅延となる虞があり好ましくない。また主導体層6の膜厚が上記好ましい範囲を上回ると、厚い膜厚の絶縁膜が必要となり反りが大きくなり、また、メッキ形成時間に長い時間を要するため好ましくない。
【0058】
そして、主導体層6aの金属柱側表面のうち、金属柱9と接していない領域上には、金属層が設けられている。本実施の形態では、金属層7には、主導体層6aに設けられた金属柱形成部(図示せず)を露出する開口部7aが備えられている。金属層7は、金属柱9を構成するための材料が主導体層6aに流れないように設けられている。本実施の形態では、金属層7は、図1に示すように、主導体層6aの表面部、および、主導体層6a、下地金属層6bの積層部の側部を覆っている。
【0059】
本実施の形態では、特に限定されるものではないが、金属層7は、ハンダとの濡れ性が低い金属(あるいは金属化合物)から構成することが好ましく、具体的には、例えば、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)、もしくは、これらを主成分とする金属で、特に表面に酸化膜を形成したNiから構成することが好ましい。これにより、ハンダボールを主導体層6a上に搭載後リフローを行うことにより、またはハンダペーストを主導体層6a上に印刷後リフローを行うことにより、ハンダから構成される金属柱9を形成することができる。
【0060】
また金属層7の膜厚は、特に限定されるものではなく、必要に応じて適宜設定すればよいが、0.1μm〜5μmの範囲内とすることが好ましく、1μm〜3μmの範囲内とすることがより好ましい。金属層7の膜厚が、上記好ましい範囲を下回ると、低い濡れ性が確保できなくなる等となる虞があり好ましくない。また金属層7の膜厚が、上記好ましい範囲を上回ると配線の応力が強く導電層と剥離する等の問題を発生する、この部分の配線抵抗が高くなる虞があり好ましくない。
【0061】
そして開口部7aにより露出された主導体層6aの金属柱形成部には、金属柱9が形成されている。金属柱9は、本実施の形態の半導体装置を基板に実装する場合に発生する応力を分散・緩和するために設けられている。
【0062】
本実施の形態では、金属柱9は、ハンダから構成されていることが好ましい。これにより、金属柱9の高さを容易に調製することができ、また、主導体層6aと金属柱9との接合強度を高めることができる。上記ハンダは特に限定されるものではなく、例えば、Sn/Pb共晶ハンダ、もしくは環境対応材料であるSn/Ag/Cuに代表される鉛フリーハンダ、および、特に260℃以上の高融点を有するハンダ等を用いればよい。また、突起電極10をハンダから構成するときには、突起電極10を構成するハンダの融点よりも、金属柱9を構成するハンダの融点を高くすることが好ましい。これにより、突起電極10を形成するときに、金属柱9が溶融するのを防ぐことができる。
【0063】
本実施の形態では、第2の絶縁層4上および金属層7上には、金属柱9を露出する開口部8aが備えられた第3の絶縁層8が設けられており、金属柱9の側面は、第3の絶縁層8で覆われている。
【0064】
第3の絶縁層8は、第2の絶縁層4および金属層7と密着性が良く、また、金属柱9の高さ以上、具体的には、100μm以上の膜厚の形成が可能で、機械的研磨性に優れ、熱膨張係数や弾性率の低い材料、具体的には例えば、エポキシ系樹脂、フェノール系樹脂、酸無水物系樹脂などの樹脂から構成されることが好ましい。また、第3の絶縁層8は、上記樹脂中にシリカよりなるフィラを含有していてもよい。
【0065】
そして、開口部8aから露出する金属柱9上には、突起電極10が形成されている。本実施の形態では、突起電極10はハンダから構成されていることが好ましい。金属柱9および突起電極10をハンダから構成することで、金属柱9と突起電極10との接合強度を高くすることができる。突起電極10を構成するハンダは特に限定されるものではなく、例えば、Sn/Pbの共晶ハンダ、もしくは環境対応材料であるSn/Ag/Cuに代表される鉛フリーハンダを用いることができる。
【0066】
次に、図1に示す半導体装置の製造工程の一例を、図2および図3に沿って説明する。なお、本発明にかかる半導体装置の製造方法は、これに限定されるものではない。
【0067】
図2および図3に示すのは、本実施の形態にかかる半導体装置の製造工程を概略的に示す図である。
【0068】
本実施の形態にかかる半導体装置の製造方法では、まず、図2(a)に示すように、図示しない半導体素子を有する半導体基板1上に電極パッド2を形成する。そして、半導体基板1上の電極パッド2が形成されている領域以外に、第1の絶縁層3が形成されている。
【0069】
次に、第1の絶縁層3上に、感光性樹脂(例えば感光性のポリイミド系樹脂、もしくはPBO系樹脂)をスピンコート法により塗布した後、プリベークにより仮硬化を行う。その後、アライナー、ステッパ等を使用してパターン形状を露光し、電極パッド2部分に開口を有するようにこの部分の感光性樹脂を感光させ、現像液に可溶な状態にし、現像により除去する。その後、第1の絶縁層3上の感光性樹脂に200℃〜350℃の温度をかけることで、図2(b)に示すように第2の絶縁層4を形成する。
【0070】
次に、図2(c)に示すように、電極パッド2上および第2の絶縁層4上にバリアメタル層5として、例えば膜厚0.1μm〜0.3μmのTiをスパッタ法により形成する。そしてバリアメタル層5上には、下地金属層6bとして、例えば、膜厚0.15μm〜0.60μmのCuをスパッタ法により形成する。
【0071】
次に、電極パッド2に電気的に接続される主導体層6aを形成する。本実施の形態では、主導体層6aの形成方法は特に限定されるものではないが、例えば、以下の工程を実施することで、主導体層6aを効率よく形成することができる。
【0072】
具体的には、例えば、図2(d)に示すように、下地金属層6b上に第1の感光性樹脂を塗布し、露光および現像により、主導体層6a形成部分を除く部分に第1の感光性レジスト11aを形成する。第1の感光性レジスト11aの形成後、仮硬化を行う(図2(e))。
【0073】
そして、例えば、東京応化工業株式会社製PMER等の第1の感光性レジスト11aを利用して、主導体層6aを形成する。具体的には、第1の感光性レジスト11aの開口部に、例えば、硫酸銅からなる銅メッキ液を用いて電解メッキを行うことにより、図2(f)に示すように、Cuからなる主導体層6aを形成する。主導体層6aを形成後、感光性レジスト11aを除去する(図2(g))。
【0074】
次に、主導体層6aの金属柱側表面のうち、金属柱形成部以外の主導体層6a上に金属層7を形成する。本実施の形態では、金属層7の形成方法は特に限定されるものではないが、例えば、以下の工程を実施することで、金属層7を効率よく形成することができる。
【0075】
具体的には、例えば、主導体層6a上に、第2の感光性樹脂を塗布し、露光および現像により、金属柱9を形成するために露出される主導体層6aの一部分を除く主導体層6aの上面、もしくは表面のみが露出されるように、第2の感光性レジスト11bを形成する。その後仮硬化を行う(図2(h))。
【0076】
そして、第2の感光性レジスト11bを利用して、金属層7を形成する。具体的には、第2の感光性レジスト11bの開口部に、例えば、電解メッキ法により膜厚1μm〜3μmのNi層を形成する。その後、剥離液により第2の感光性レジスト11bを除去する(図3(i))。
【0077】
次に、例えば、過硫酸アンモニウムを主成分とするエッチング液、および、過酸化水素水や無機アンモニアを主成分とし、望ましくは主導体層6aに表面保護層を一時的に形成しエッチング液から保護する役割を有する添加剤を含むエッチング液を用いて、再配線層部分以外、すなわち、金属層7が形成されていない部分の下地金属層6bおよびこの部分の下に位置するバリアメタル層5をエッチングにより除去する(図3(j))。
【0078】
次に、主導体層6aの金属柱形成部に、金属柱9を形成する。本実施の形態では、金属柱9の形成方法は、特に限定されるものではなく、例えば、次のようにして形成することができる。
【0079】
具体的には、例えば、図3(k)に示すように、主導体層6aが露出される部分に、ハンダボールを搭載、もしくは、ハンダ印刷を行いリフローすることにより金属柱9を形成する。ここで、金属層7がNiであれば、金属層7表面には自然酸化膜が形成されているため、主導体層6aと金属層7との濡れ性の差を利用して、主導体層6aの露出部分以外にハンダが流れることなく金属柱9を形成できる。このように金属層7のハンダとの濡れ性の低さを利用することで、大きさや形状が均一な金属柱9を形成することができる。このとき例えば、Sn:95%,Sn:5%からなる高温ハンダや、260℃以上に高融点を有するハンダをリフローすれば、これ以降のリフロー工程において金属柱が溶融することがなく変形により断線等の信頼性を低下させることなく信頼性の高い半導体装置が形成できる。
【0080】
金属柱9は、上述したように、突起電極10を形成するときに溶融しないことが望ましいが、信頼性を確保できる場合は、突起電極10と同一、もしくは高融点をもたないハンダを用いてもよい。
【0081】
この後、図3(l)に示すように、金属柱9を覆うように、例えば、シリカフィラと酸無水物系樹脂よりなる第3の絶縁層8を印刷により形成する。
【0082】
この後、図3(m)に示すように、第3の絶縁層8に対して機械的研磨、CMP(Chemical Mechanical Polish)等を行うことにより、金属柱9の表面が露出するまで研磨する。
【0083】
次に、露出した金属柱9上にハンダボールを搭載、もしくは、Sn/Pb共晶ハンダやSn/Ag/Cuハンダを印刷し窒素雰囲気でリフローを行うことにより、図3(n)に示すような突起電極10を形成する。
【0084】
本実施の形態によれば、上記リフローを行うときには、上述した第1の感光性レジスト11aや第2の感光性レジスト11bは除去されている。したがって、本実施の形態によれば、リフローの熱による、第1の感光性レジスト11aや第2の感光性レジスト11bの硬化・脆化等の問題を考慮する必要がない。それゆえ、第1の感光性レジスト11aや第2の感光性レジスト11bとして、一般的な安価な感光性樹脂を用いて半導体装置を製造することができる。
【0085】
なお、本発明の半導体装置の製造方法は、上述した構成に限らず、例えば、図3(i)に示す金属層7の形成後、エッチングを実施する前に、大気中で金属層7表面に対して150℃〜350℃の範囲で加熱処理、もしくは、薬液による表面処理を施す等して金属層7の表面を意図的に酸化させ、これにより金属層7の表面に金属膜(酸化膜)を形成してもよい。なお、金属層7の表面の酸化により、金属層7が形成されていない主導体層6a、すなわち金属形成部にも酸化膜が形成されるが、この酸化膜は、例えば上述した下地金属層6bを除去するときに用いるエッチング液を用いて、下地金属層6bの除去と同時に選択的に除去すればよい。これにより、金属層7に濡れ性の悪い層を形成することができる。このように、金属層7の表面を酸化すれば、金属層7の表面に形成された金属被膜(酸化膜)は自然酸化膜に比べ確実にハンダとの濡れ性が悪くハンダの広がりを制御できる。なお、この金属層7の表面を酸化する工程は、主導体層6aを形成後、バリアメタル層5および下地金属層6bを除去した後にも行うことができる。
【0086】
〔実施の形態2〕
本発明にかかる実施の他の形態について図4および図5に基づいて説明すれば、以下の通りである。尚、説明の便宜上、前記実施の形態1の図面に示した部材と同一の機能を有する部材には、同一の符号を付記し、その説明を省略する。図4および図5に示すのは、本実施の他の形態にかかる半導体装置の製造工程を示す図である。
【0087】
まず、図4(a)に示すように、図示しない半導体素子を有する半導体基板1上に電極パッド2を形成する。そして、半導体基板1上の電極パッド2が形成されている領域以外に、第1の絶縁層3を形成する。
【0088】
次に、第1の絶縁層3上に、感光性樹脂(例えば感光性のポリイミド系樹脂、もしくはPBO樹脂)をスピンコート法により塗布した後、プリベークにより仮硬化を行う。その後、アライナー、ステッパ等を使用してパターン形状を露光し、電極パッド2部分に開口を有するようにこの部分の感光性樹脂を露光させ、現像液に可溶な状態にし、現像により除去する。その後、第1の絶縁層3上の感光性樹脂に250℃〜350℃の温度をかけることで、図4(b)に示すように、第2の絶縁層4を形成する。
【0089】
次に、図4(c)に示すように、電極パッド2上および第2の絶縁層4上にバリアメタル層5として、例えば膜厚0.15μm〜0.30μmのTiをスパッタ法により形成する。そしてバリアメタル層5上には、下地金属層6bとして、例えば、膜厚0.15μm〜0.60μmのCuをスパッタ法により形成する。
【0090】
次に、図4(d)に示すように、下地金属層6b上に、第1の感光性樹脂を塗布し、露光および現像により、主導体層6aの形成部分を除く部分に第1の感光性レジスト11aを形成する。第1の感光性レジスト11aの形成後、仮硬化を行う(図4(e))。
【0091】
そして、第1の感光性レジスト11aを利用して主導体層6aを形成する。具体的には、第1の感光性レジスト11aの開口部に、例えば、硫酸銅からなる銅メッキ液を用いて電解メッキを行うことにより、Cuからなる主導体層6aを形成する。主導体層6aを形成後、第1の感光性レジスト11aを除去する(図4(f))。
【0092】
次に、例えば、過硫酸アンモニウムを主成分とするエッチング液、および、過酸化水素水や無機アンモニアを主成分とし、望ましくは主導体層6aに影響を与えないような添加剤を有するエッチング液を用いて、主導体層6aが形成されていない部分の下地金属層6bおよびこの部分の下に位置するバリアメタル層5をエッチングにより除去する(図4(g))。
【0093】
次に、図4(h)に示すように、主導体層6a上に、第2の感光性樹脂を塗布し、露光および現像により金属柱9を形成するために露出される主導体層6aの一部分を除く主導体層6aの上面、もしくは表面のみが露出されるように、第2の感光性レジスト11bを形成する。その後仮硬化を行う。
【0094】
次に、図5(i)に示すように、例えば無電解メッキ法により、主導体層6a上に、主導体層6aを構成する金属とは異なる金属、好ましくは、ハンダに対して濡れ性の低い金属、もしくは、表面に金属被膜を形成する金属、例えばNiからなる金属層7を形成する。その後、第2の感光性レジスト11bを除去する(図5(j))。この方法によれば、導体層のマイグレーション等に対する保護層としても働くため、導体層表面を確実に金属層を形成できる利点もある。
【0095】
そして、望ましくは第2の感光性レジスト11bの除去前に大気中で金属層7表面を加熱処理、もしくは、薬液による表面処理を施すことにより金属層7の表面を酸化し、金属層7の表面に金属被膜を形成する。この場合、導体層6は第2の感光性レジストに保護されており酸化されることなく後処理することなくハンダからなる金属柱を形成できる。ここで、第2の感光性レジスト11bが加熱、もしくは薬液処理に耐えられない場合には、第2の感光性レジスト11bを除去後、金属層7に上記処理を実施し金属皮膜(酸化膜)を形成し、その後、金属層7と主導体層6aとに形成される金属被膜の耐薬性の差を利用し主導体層6aに形成された金属被膜のみを薬液により選択的に除去する。
【0096】
そして図5(k)に示すように、主導体層6aが露出される部分に、ハンダボールを搭載、もしくは、ハンダ印刷を行いリフローすることにより金属柱9を形成する。
【0097】
この後、図5(l)に示すように、金属柱9を覆うように、例えば、シリカフィラと酸無水物系樹脂よりなる第3の絶縁層8を印刷により形成する。
【0098】
次に、図5(m)に示すように、第3の絶縁層8に対して機械的研磨、CMP(Chemical Mechanical Polish)等を行うことにより、金属柱9の表面が露出するまで研磨する。
【0099】
次に、図5(n)に示すように、露出した金属柱9上にハンダボールを搭載、もしくは、Sn/Pb共晶ハンダやSn/Ag/Cuハンダを印刷し窒素雰囲気でリフローを行うことにより突起電極10を形成する。
【0100】
【発明の効果】
本発明の半導体装置は、以上のように、半導体基板上に形成された電極パッドと、上記半導体基板上の上記電極パッドが形成されている領域以外に設けられた絶縁層と、上記電極パッドと電気的に接続されている導体層と、上記導体層の表面の一部と外部電極とを電気的に接続する金属柱と、上記導体層の金属柱側表面のうち、上記金属柱と接していない領域上に設けられた金属層とを備える構成である。
【0101】
それゆえ、金属層を設けることにより、金属柱の大きさや形状が均一となった半導体装置を提供することができる。また、半導体装置に設けられた金属柱により、半導体装置を基板に実装する場合に発生する応力は分散・緩和されるので、金属層に亀裂が入ることはない。それゆえ、基板実装後も高い信頼性を有する半導体装置を提供することができるという効果を奏する。
【0102】
本発明の半導体装置は、以上のように、上記金属柱および上記突起電極は、ハンダから構成される構成である。
【0103】
それゆえ、導体層と金属柱、金属柱と突起電極との接合強度を高めることで、信頼性がより向上された半導体装置を提供することができるという効果を奏する。
【0104】
また、本発明の半導体装置は、以上のように、上記金属柱を構成するハンダの融点は、上記突起電極を構成するハンダの融点よりも高い構成である。
【0105】
それゆえ、突起電極形成時のハンダよりなる金属柱が変形することなく信頼性高い半導体装置を提供することができるという効果を奏する。
【0106】
また、本発明の半導体装置は、以上のように、上記金属層は、ニッケル、クロム、アルミニウムまたは、これらを主成分とする金属からなる構成である。
【0107】
それゆえ、ハンダの濡れ性の低い表面層を形成でき金属柱の形状や大きさの均一性が向上された半導体装置を提供することができるという効果を奏する。
【0108】
また、本発明の半導体装置は、上記絶縁層と上記導体層との間に、バリアメタル層および下地金属層が設けられている構成である。
【0109】
それゆえ、信頼性がさらに向上した半導体装置を提供することができるという効果を奏する。
【0110】
また、本発明の半導体装置は、上記導体層は、銅からなる構成である。
【0111】
それゆえ、電気抵抗の低い信号の損失が少なく信号伝送の良好な半導体装置を提供することができる。
【0112】
本発明の半導体装置の製造方法は、以上のように、半導体基板上の電極パッドが形成されている領域以外に絶縁層を形成する工程と、上記電極パッドに電気的に接続される導体層を形成する工程と、上記導体層の金属柱側表面のうち、金属柱形成部以外に金属層を形成する工程と、上記金属柱形成部に金属柱を形成する工程とを含む構成である。
【0113】
それゆえ、大きさや形状が均一に揃った金属柱を形成することができる。また、これによれば、高価な有機絶縁材を用いずに金属柱を構成する材料が導体層に流れ出すのを防止することができる。それゆえ、半導体装置を低コストで製造することができるという効果を奏する。
【0114】
また、本発明の半導体装置の製造方法は、さらに、上記電極パッドおよび絶縁層と上記導体層との間に、バリアメタル層および下地金属層を形成する工程をと含んでいてもよい。
【0115】
これにより、反応・拡散により信頼性が低下することのない半導体装置を製造することができるという効果を奏する。
【0116】
また、本発明の半導体装置の製造方法では、さらに、上記下地金属層上に第1の感光性樹脂を塗布し、露光および現像により第1の感光性レジストを形成する工程と、上記第1の感光性レジストを利用して、上記導体層をメッキにより形成する工程と、上記導体層上に第2の感光性樹脂を塗布し、露光および現像により第2の感光性レジストを形成する工程と、上記第2の感光性レジストを利用して、上記金属層をメッキにより形成する工程と、上記バリアメタル層および上記下地金属層を除去する工程と、を含む構成としてもよい。
【0117】
このとき、例えば、上記導体層をメッキにより形成した後、上記バリアメタル層および上記下地金属層を除去する構成としてもよい。
【0118】
本発明の半導体装置の製造方法によれば、このような工程を含むことにより、金属層を効率よく形成することができるという効果を奏する。
【0119】
また、本発明の半導体装置の製造方法は、さらに、上記金属層を形成後、該金属層の表面を酸化させる工程を含んでいてもよい。
【0120】
これにより、金属層の表面に形成される金属被膜はハンダの広がりをより確実に制御でき、好適に使用される半導体装置を製造することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態にかかる半導体装置の構成を概略的に示す断面図である。
【図2】本発明の一実施形態にかかる半導体装置の製造方法の製造工程を概略的に示す図である。
【図3】本発明の一実施形態にかかる半導体装置の製造方法の製造工程を概略的に示す図である。
【図4】本発明の他の実施形態にかかる半導体装置の製造方法の製造工程を概略的に示す図である。
【図5】本発明の他の実施形態にかかる半導体装置の製造方法の製造工程を概略的に示す図である。
【図6】従来のウエハレベルCSPの概略的な構成を示す断面図である。
【符号の説明】
1 半導体基板
2 電極パッド
3 第1の絶縁層
3a 開口部
4 第2の絶縁層
4a 開口部
5 バリアメタル層
6a 主導体層(導体層)
6b 下地金属層
7 金属層
8 第3の絶縁層
9 金属柱
10 突起電極(外部電極)
Claims (11)
- 半導体基板上に形成された電極パッドと、
上記半導体基板上の上記電極パッドが形成されている領域以外に設けられた絶縁層と、
上記電極パッドと電気的に接続されている導体層と、
上記導体層の表面の一部と外部電極とを電気的に接続する金属柱と、
上記導体層の金属柱側表面のうち、上記金属柱と接していない領域上に設けられた金属層とを備えることを特徴とする半導体装置。 - 上記金属柱および上記外部電極は、ハンダから構成されることを特徴とする請求項1に記載の半導体装置。
- 上記金属柱を構成するハンダの融点は、上記突起電極を構成するハンダの融点よりも高いことを特徴とする請求項2に記載の半導体装置。
- 上記金属層は、導電層にくらべハンダと濡れ性の悪い金属もしくは表面皮膜を有する金属、例えばニッケル、アルミニウム、クロム、および、これらを主成分とする金属からなることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 上記絶縁層と上記導体層との間に、バリアメタル層および下地金属層が設けられていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 上記導体層は、銅からなることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
- 半導体基板上の電極パッドが形成されている領域以外に絶縁層を形成する工程と、
上記電極パッドに電気的に接続される導体層を形成する工程と、
少なくとも上記導体層の金属柱側表面のうち、金属柱形成部以外に金属層を形成する工程と、
上記金属柱形成部に金属柱を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - さらに、上記絶縁層と上記導体層との間に、バリアメタル層および下地金属層を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項7〜8において、上記下地金属層上に第1の感光性樹脂を塗布し、露光および現像により第1の感光性レジストを形成する工程と、
上記第1の感光性レジストを利用して、上記導体層をメッキにより形成する工程と、
少なくとも上記導体層上の金属柱形成部分と導体間の一部に第2の感光性樹脂を塗布し、露光および現像により第2の感光性レジストを形成する工程と、
上記第2の感光性レジストを利用して、上記金属層を電解メッキにより形成する工程と、
上記金属層を形成後、上記バリアメタル層および上記下地金属層を除去する工程とを含むことを特徴とする請求項8に記載の半導体装置の製造方法。 - 請求項7〜8において、上記下地金属層上に第1の感光性樹脂を塗布し、露光および現像により第1の感光性レジストを形成する工程と、
上記第1の感光性レジストを利用して、上記導体層をメッキにより形成する工程と、
上記バリアメタル層および上記下地金属層を除去する工程と、
上記導体層上に第2の感光性樹脂を塗布し、露光および現像により第2の感光性レジストを形成する工程と、
上記第2の感光性レジストを利用して、上記導体層の金属柱を形成する以外の部分に上記金属層を無電解メッキにより形成する工程とを含むことを特徴とする半導体装置の製造方法。 - さらに、上記金属層の表面を酸化させる工程を含むことを特徴とする請求項7〜10のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003197928A JP3836449B2 (ja) | 2003-07-16 | 2003-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003197928A JP3836449B2 (ja) | 2003-07-16 | 2003-07-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005038932A true JP2005038932A (ja) | 2005-02-10 |
JP3836449B2 JP3836449B2 (ja) | 2006-10-25 |
Family
ID=34207893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003197928A Expired - Fee Related JP3836449B2 (ja) | 2003-07-16 | 2003-07-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3836449B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2008311538A (ja) * | 2007-06-18 | 2008-12-25 | Rohm Co Ltd | 回路基板及び半導体装置 |
KR101011860B1 (ko) * | 2008-05-07 | 2011-01-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US8084359B2 (en) | 2006-10-31 | 2011-12-27 | Samsung Electronics Co., Ltd. | Semiconductor package and methods of manufacturing the same |
JP2012160512A (ja) * | 2011-01-31 | 2012-08-23 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
CN111512431A (zh) * | 2017-12-22 | 2020-08-07 | 美光科技公司 | 用于预防焊料桥接的互连结构及相关系统及方法 |
-
2003
- 2003-07-16 JP JP2003197928A patent/JP3836449B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8084359B2 (en) | 2006-10-31 | 2011-12-27 | Samsung Electronics Co., Ltd. | Semiconductor package and methods of manufacturing the same |
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2008311538A (ja) * | 2007-06-18 | 2008-12-25 | Rohm Co Ltd | 回路基板及び半導体装置 |
KR101011860B1 (ko) * | 2008-05-07 | 2011-01-31 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
JP2012160512A (ja) * | 2011-01-31 | 2012-08-23 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
US8778790B2 (en) | 2011-01-31 | 2014-07-15 | Renesas Electronics Corporation | Manufacturing method of semiconductor device and semiconductor device |
CN111512431A (zh) * | 2017-12-22 | 2020-08-07 | 美光科技公司 | 用于预防焊料桥接的互连结构及相关系统及方法 |
CN111512431B (zh) * | 2017-12-22 | 2024-04-05 | 美光科技公司 | 用于预防焊料桥接的互连结构及相关系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3836449B2 (ja) | 2006-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI442532B (zh) | 積體電路元件與封裝組件 | |
TWI582930B (zh) | 積體電路裝置及封裝組件 | |
US9685372B2 (en) | Method of forming Cu pillar bump with non-metal sidewall spacer and metal top cap | |
US6818545B2 (en) | Low fabrication cost, fine pitch and high reliability solder bump | |
USRE42158E1 (en) | Semiconductor device and manufacturing method thereof | |
JP3859403B2 (ja) | 半導体装置及びその製造方法 | |
JP3759689B2 (ja) | 半導体パッケージの製造方法 | |
JP4131595B2 (ja) | 半導体装置の製造方法 | |
US6417089B1 (en) | Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM) | |
US20080050909A1 (en) | Top layers of metal for high performance IC's | |
KR101764021B1 (ko) | 반도체 구조체 및 그 제조 방법 | |
US20080251927A1 (en) | Electromigration-Resistant Flip-Chip Solder Joints | |
JP2008172232A (ja) | パッケージのバンプ下冶金(ubm)構造及びそれを製造する方法 | |
US20040222522A1 (en) | Semiconductor device and manufacturing method of the same | |
JP5064632B2 (ja) | 相互接続構造を形成するための方法及び装置 | |
US20070120268A1 (en) | Intermediate connection for flip chip in packages | |
US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
WO2005093827A1 (ja) | 貫通配線基板及びその製造方法 | |
JP2009200067A (ja) | 半導体チップおよび半導体装置 | |
JP4094574B2 (ja) | 半導体装置及びその製造方法 | |
JP6544354B2 (ja) | 半導体装置の製造方法 | |
JP3836449B2 (ja) | 半導体装置の製造方法 | |
JP3502056B2 (ja) | 半導体装置およびこれを用いた積層構造体 | |
US20040089946A1 (en) | Chip size semiconductor package structure | |
US6956293B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060518 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060726 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |