JPH0817837A - 複合バンプ構造体とその製造方法 - Google Patents

複合バンプ構造体とその製造方法

Info

Publication number
JPH0817837A
JPH0817837A JP14958294A JP14958294A JPH0817837A JP H0817837 A JPH0817837 A JP H0817837A JP 14958294 A JP14958294 A JP 14958294A JP 14958294 A JP14958294 A JP 14958294A JP H0817837 A JPH0817837 A JP H0817837A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
substrate
composite bump
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14958294A
Other languages
English (en)
Inventor
Shyh-Ming Chang
世 明 張
Yu-Chi Lee
育 奇 李
Shubi Yu
秀 美 游
Yan Riifui
リ−フイ・ヤン
Jou Juoofuei
ジュオ−フエイ・ジョウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to JP14958294A priority Critical patent/JPH0817837A/ja
Publication of JPH0817837A publication Critical patent/JPH0817837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【目的】 複合バンプ構造体とその形成方法を提供する
こと。 【構成】 この複合バンプ構造体は集積回路要素又は基
板３０の入出力パッド２６に形成された導電性金属被膜
３６によって覆われた、金属に比べて比較的低いヤング
率を有するポリマー体３２を含む。この複合バンプは物
質付着方法、リトグラフィー方法及びエッチング方法を
用いて形成される。その後の加工のために望ましい場合
には、複合バンプ上にはんだ金属層を形成することがで
きる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路要素又は基板の
次のレベルの組込み(integration)への接合に関し、さ
らに詳しくは集積回路要素又は基板と次のレベルの組込
みとの間の物理的及び電気的接続を含む結合構造体の形
成に関する。
【０００２】
【従来の技術】高密度集積回路の製造では、費用がかか
らず、高度に信頼できる機械的結合と電気的相互接続の
形成が非常に重要であると長い間認められてきた。しば
らく前に、この必要性に対する解決策がエル．エフ．ミ
ラー(L.F.Miller)等によって米国特許第３，４０１，１
２６号として特許化されている。この方法は数年間良好
に作用したが、高レベルの組込みと回路密度がますます
微細なピッチでの相互接続の必要性を非常に重要にして
いる。
【０００３】高い相互接続密度を達成する方法はケイ．
ハタダ(K.Hatada)によって米国特許第４，７４９，１２
０号として特許化されている。この方法は、チップと基
板との間の接着剤として作用する基板上の樹脂被膜によ
ってＩＣチップを適所に維持しながら、ＩＣ回路チップ
と基板との間の電気的相互接続として金バンプを用いて
いる。この方法は金属の比較的高いヤング率と言う欠点
を有する。高いヤング率の結果として、樹脂がその硬化
サイクルを経験する結合プロセス中にＩＣチップと基板
との間に非常に大きい結合力が必要とされる。結合プロ
セス後に、金バンプはその元の形状に戻る傾向があり、
反跳力(recoil force)が基板上の電極からチップの一部
を解離する。ワイ．タグサ(Y.Tagusa)等によって米国特
許第４，９６３，００２号として特許化された他の方法
は、電気的接続を得るためにニッケルめっきしたプラス
チックビーズ又は銀粒子を用いているが、前者は接触面
積が小さいと言う欠点を有し、後者は銀のヤング率が比
較的高いと言う欠点を有する。
【０００４】ソコロフスキー(Sokolovsky)等に発行され
た米国特許第４，９１６，５２３号は集積回路を基板に
接続させるための単方向導電性接着剤を示している。ブ
ラディ(Brady)等に発行された米国特許第５，１３４，
４６０号は金層で被覆した導電性金属バンプを示してい
る。
【０００５】
【発明が解決しようとする課題及び課題を解決するため
の手段】本発明の最も重要な目的は、集積回路要素上、
集積回路要素を接続する基板上、又は集積回路要素と基
板の両方上に形成することができる複合バンプを提供す
ることである。この複合バンプは金属に比べて低いヤン
グ率を有する単一ポリマー体と、このポリマー体を覆う
導電性金属被膜とから構成される。ポリマー体を覆う導
電性金属被膜はポリマー体に良好な接着力を与えるよう
に選択されなければならず、導体層の他に接着剤層とバ
リヤー層とを含むことができる。複合バンプは集積回路
要素と基板との間の物理的及び電気的結合の一部を形成
する。ポリマーの低いヤング率（約０．４ｘ１０6〜
０．５ｘ１０6ｐｓｉ）は非常に低い結合力による結合
の形成を可能にし、結合後にこの力が接続を分離させる
傾向を大きく減ずるか若しくは除去し、集積回路要素と
基板との間に極めて信頼できる物理的及び電気的接続を
生ずる。
【０００６】本発明の他の目的は、集積回路要素上又は
集積回路要素を接続することができる基板上の複合バン
プの製造方法を提供することである。この目的は集積回
路要素又は基板の表面上にポリマー層を付着させること
によって達成される。フォトリトグラフィー(photolith
ographic)方法を用いて、集積回路要素又は基板入出力
パッドの位置以外の全ての表面からポリマーを除去す
る。次に、集積回路要素又は基板の表面上に金属を付着
させる。フォトリトグラフィー方法を用いて、集積回路
要素又は基板入出力パッドの位置以外の全ての表面から
金属を除去して、複合バンプを形成する。得られる複合
バンプは金属に比べて低いヤング率を有する単一ポリマ
ー体と、このポリマー体を覆う導電性金属被膜とを有す
る。場合によっては、入出力パッド上及びポリマー体下
に金属層を形成することもできる。この金属層は入出力
パッドのシート抵抗を減ずる。ポリマー体は例えば結合
(bonding)のようなその後の加工の温度に耐えるように
選択されなければならない。このポリマー体はまた、複
合バンプの製造中にエッチングすることができるように
選択されなければならない。ポリアミド酸ポリイミドは
これらの必要条件を満たす。ポリマー体を覆う導電性金
属被膜はポリマー体に良好な接着力を与えるように選択
されなければならず、導体層の他に接着剤層とバリヤー
層とを含むことができる。
【０００７】
【実施例】図１は集積回路要素上又は基板上に形成され
た複合バンプの実施態様を示す。集積回路要素又は基板
３０上に不動態化(passivation)層２８と約９０ミクロ
ン直径の入出力パッド２６とを形成する。約５〜２５ミ
クロンの厚さを有するポリマー体３２を入出力パッド２
６上に形成する。ポリマー体は例えばＯＣＧマイクロエ
レクトロニク マテーリアルス社(OCG Microelectronic
s Materials,Inc.)（アリゾナ州，テンペ）によって製
造されるプロビマイド(PROBIMIDE)７０１０又はプロビ
マイド５１４のようなポリアミド酸ポリイミドであるこ
とができる。
【０００８】導電性金属被膜３６をポリマー体上に形成
する、これはポリマー体に接着しなければならない。こ
の被膜は例えばアルミニウム又はニッケルのような金
属；又は例えばニッケル／金、クロム／金、クロム／銀
若しくはチタン／白金のような複合体であることができ
る。導電性金属被膜３６は例えばクロム／銅／金、クロ
ム／ニッケル／金、クロム／銀／金、チタン／白金／
金、チタン／パラジウム／金又はチタン／タングステン
／銀のように、接着層／バリヤー層／導体層を含む複合
体であることができる。はんだ付け(soldering)プロセ
スのために望ましい場合には、図２に示すように、例え
ばＰｂＳｎ、ＩｎＧａ又はＩｎＳｎのような、はんだ被
膜を導電性金属被覆上に形成することができる。この場
合に、好ましい導電性金属被覆はクロム／銅／金、クロ
ム／ニッケル／金、クロム／銀／金、チタン／白金／
金、チタン／パラジウム／金又はチタン／パラジウム／
金である。
【０００９】複合バンプの他の実施態様を図３〜７に示
す。図３は半球形状に形成された複合バンプを示す。図
４はバンプ上に粗面を有して形成された複合バンプを示
す。図５は集積回路要素又は基板３０の入出力パターン
２６内に形成された多重複合バンプを示す。図６は集積
回路要素又は基板３０の入出力パターン２６の内部に又
は周囲に環状に形成された多重複合バンプを示す。
【００１０】上記実施態様は、図２６に示すように、ポ
リマー体３２下及び入出力パッド２６の頂部上に形成さ
れたアルミニウムのベース金属層３８を有することもで
きる。このベース金属層は不動態化層２８の縁を越えて
伸びる。
【００１１】次に、図８〜１６をさらに詳しく説明す
る。本発明の複合バンプの形成方法の実施態様を示す。
最初に、図８に示すように、不動態化層２８と約９０ミ
クロン直径のアルミニウム入出力パッド２６とを備えた
集積回路要素又は基板３０をエッチングし(etched)、洗
浄する。次に、図９に示すように、約５〜２５ミクロン
厚さの、例えばＯＣＧマイクロエレクトロニク マテー
リアルス社（アリゾナ州，テンペ）によって製造される
プロビマイド５１４のようなポリアミド酸ポリイミドの
ような非感光性ポリマー層３２を集積回路要素又は基板
３０の表面上に形成する。次に、図１０に示すように、
フォトレジストパターン４０をポリアミド酸ポリイミド
上に形成する。次に、図１１に示すように、ポリアミド
酸ポリイミドを室温において約１〜３分間、ＭＦ−３１
９を用いて、フォトレジストパターンに合わせてエッチ
ングする。ポリイミドフィルムのパターン化はブラッキ
ーアンドサン社(Blackie & Son Ltd.)によって１９９０
年に発行された、ウィルソン(Wilson)、ステンゼンバー
ガー(Stenzenberger)及びハーゲンローザー(Hergenroth
er)編集の“ポリイミド(POLYIMIDES)"の８章に述べられ
ている。次に、フォトレジストを剥離する（図１２）。
図１３に示すように、約５００Å厚さのクロムと約２０
００Å厚さの金とを含むクロム／金複合体のような導電
性金属層３６を集積回路要素又は基板３０上に付着させ
る。被膜３６はアルミニウム又はニッケルのような金
属；又は例えばニッケル／金、クロム／銀若しくはチタ
ン／白金のような複合体であることもできる。導電性金
属被膜３６は例えばクロム／銅／金、クロム／ニッケル
／金、クロム／銀／金、チタン／白金／金、チタン／パ
ラジウム／金又はチタン／タングステン／銀のように、
接着層／バリヤー層／導体層を含む複合体であることも
できる。
【００１２】次に、フォトレジストのパターン化層４０
を導電性金属層３６上に形成し（図１４）、導電性金属
層をフォトレジスト４０に合わせてエッチングする（図
１５）。次に、フォトレジストを剥離して（図１６）、
複合バンプを形成する。クロム／金導電性金属層に対し
ては、Ｃｅ（ＳＯ4）2・２（ＮＨ4）2ＳＯ4・２Ｈ2Ｏ１
ｇ＋ＨＮＯ3 ５ｍｌ＋Ｈ2Ｏ ２５ｍｌを２８℃で用い
て、約８５Å／分の速度でクロムをエッチングし、ＫＩ
４ｇ＋Ｉ2 １ｇ＋Ｈ2Ｏ ４０ｍｌを室温において用
いて、約０．５〜１．０ミクロン／分の速度で金をエッ
チングする。
【００１３】他の実施態様方法を図１７〜２６に示す。
図１７に示すように、不動態化層２８と約９０ミクロン
直径のアルミニウム入出力パッド２６とを備えた集積回
路要素又は基板３０をエッチングし、洗浄する。次に、
図１８に示すように、例えばアルミニウムのような金属
層３８を集積回路要素又は基板３０上に付着させる。次
に、直前の実施態様に述べたように、方法を進めて、ポ
リアミド酸ポリイミド層３２の形成から始めて、導電性
金属被膜３６がエッチングされるまで続ける（図１９〜
図２５）。次に、Ｈ3ＰＯ4：ＣＨ3ＣＯＯＨ：ＨＮＯ3：
Ｈ2Ｏ（４：４：１：１）を室温において用いて、約３
５０Å／分の速度でアルミニウム３８をエッチングす
る。次に、図２６に示すように、フォトレジストを剥離
して、複合バンプを形成する。
【００１４】他の実施態様方法を図２７〜図３３に示
す。図２７に示すような、約９０ミクロン直径のアルミ
ニウム入出力パッド２６を備えた集積回路要素又は基板
３０をエッチングし、洗浄した後に、約５〜２５ミクロ
ン厚さの、例えばＯＣＧマイクロエレクトロニク マテ
ーリアルス社（アリゾナ州，テンペ）によって製造され
るプロビマイド７０２０のような、感光性ポリアミド酸
ポリイミドのような感光性ポリマー層３２を集積回路要
素又は基板３０の表面上に形成する（図２８）。次に、
感光性ポリマー３２を露光させ、現像して、入出力パッ
ド上にのみポリマー３２を残す（図２９）。ポリイミド
フィルムのパターン化はブラッキーアンドサン社によっ
て１９９０年に発行された、ウィルソン、ステンゼンバ
ーガー及びハーゲンローザー編集の“ポリイミド"の８
章に述べられている。次に、例えばクロム／金の複合体
のような導電性金属層３６を図３０に示すように集積回
路要素又は基板３０に付着させ、先行実施態様に述べた
ようにプロセスを進める（図３１、３２及び３３）。
【００１５】他の実施態様方法を図３４〜４１に示す。
図３４に示すように、不動態化層２８と約９０ミクロン
直径のアルミニウム入出力パッド２６とを備えた集積回
路要素又は基板３０をエッチングし、洗浄する。次に、
図３５に示すように、例えばアルミニウムのような金属
層３８を集積回路要素又は基板３０上に付着させる。次
に、直前の実施態様に述べたように、方法を進めて、ポ
リアミド酸ポリイミド層３２の形成から始めて、導電性
金属被膜３６がエッチングされるまで続ける（図３６〜
図４０）。次に、Ｈ3ＰＯ4：ＣＨ3ＣＯＯＨ：ＨＮＯ3：
Ｈ2Ｏ（４：４：１：１）を室温において用いて、約３
５０Å／分の速度でアルミニウム３８をエッチングす
る。次に、図４１に示すように、フォトレジストを剥離
して、複合バンプを形成する。
【００１６】他の実施態様を図４２〜図４６に示す。最
初に、不動態化層２８と約９０ミクロン直径のアルミニ
ウム入出力パッド２６とを備えた集積回路要素又は基板
３０をエッチングし、洗浄する（図４２）。次に、フォ
トレジストマスク４０を形成して、入出力パッド２６上
を除いた、全ての箇所にフォトレジストを残す（図４
３）。次に、蒸着重合(vapor deposition)を用いて、ポ
リマー層３２を集積回路要素又は基板３０上に形成す
る。約３．７５ｘ１０-5トルの真空下で、４，４−オキ
シージアニリン（ＯＤＡ）を集積回路要素又はウェファ
ー上に吹付けて、約８０℃〜１６０℃に加熱する。まだ
約３．７５ｘ１０-5トルであるときに、ピロメリット酸
二無水物（ＰＭＤＡ）を集積回路要素又はウェファー上
に吹付けて、約１３０℃〜１８０℃に加熱する。蒸着重
合はタカハシ(Takahashi)等によって、ＭＡＣＲＯＭＯ
ＬＥＣＵＬＥＳ，２４巻、１２号、３５４３〜３５４６
頁に述べられている。次に、図４５に示すように、約５
００Å厚さのクロムと約２０００Å厚さの金を有するク
ロム／金複合体のような導電性金属層３６を集積回路又
は基板３０上に付着させる。この被膜３６は先行実施態
様に述べた金属と同じ金属でもよい。次に、ホトレジス
トマスク４０を除去し、それによってフォトレジスト上
に付着したポリマーと金属とを除去して、複合バンプを
残す（図４６）。
【００１７】複合バンプ上にはんだ被膜が望ましい、他
の実施態様を図４７〜４９に示す。先行実施態様方法の
いずれかを用いて、集積回路要素又は基板３０上に複合
バンプを形成する。この場合に、好ましい導電性金属被
膜はクロム／銅／金、クロム／ニッケル／金、クロム／
銀／金、チタン／白金／金又はチタン／パラジウム／金
である。次に、集積回路要素又は基板３０の表面上にフ
ォトレジスト層４０を形成し、複合バンプのみが露光さ
れるようにパターン化する（図４７）。次に、化学蒸着
を用いて、はんだ５２（好ましくは鉛９５％とスズ５
％）を付着させる（図４８）。他の割合の鉛とスズ又は
インジウムースズ若しくはインジウムーガリウムを用い
たはんだも使用可能である。次に、このフォトレジスト
を剥離して、これによって、複合バンプ上を除いた全て
の箇所のはんだを除去する（図４９）。
【００１８】本発明をその好ましい実施態様に関して特
に示し、説明したが、形状と細部の種々な変化が本発明
の要旨と範囲から逸脱せずになされうることは当業者に
よって理解されるであろう。
【００１９】
【発明の効果】本発明の複合バンプによれば、集積回路
要素上、集積回路要素を接続する基板上、又は集積回路
要素と基板の両方上に形成できる。
【図面の簡単な説明】
【図１】集積回路要素又は基板上に形成された複合バン
プの横断面図。
【図２】複合バンプ上にはんだ被膜を有する、集積回路
要素又は基板上に形成された複合バンプの横断面図。
【図３】集積回路要素又は基板上に半球形状に形成され
た複合バンプの横断面図。
【図４】集積回路要素又は基板上に粗面を有して形成さ
れた複合バンプの横断面図。
【図５】集積回路要素又は基板の入出力パターン内に多
重バンプが存在するように形成された複合バンプの横断
面図。
【図６】集積回路要素又は基板の入出力パターン内に又
は入出力パターンを越えて多重バンプが存在するように
形成された複合バンプの横断面図。
【図７】集積回路要素又は基板の入出力パターンの周囲
に環をなして多重バンプが存在するように形成された複
合バンプの横断面図。
【図８】ポリマー層及び金属層をパターン化するために
フォトレジストを用いる複合バンプの形成方法の工程を
説明する横断面図。
【図９】ポリマー層及び金属層をパターン化するために
フォトレジストを用いる複合バンプの形成方法の工程を
説明する横断面図。
【図１０】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる複合バンプの形成方法の工程
を説明する横断面図。
【図１１】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる複合バンプの形成方法の工程
を説明する横断面図。
【図１２】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる複合バンプの形成方法の工程
を説明する横断面図。
【図１３】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる複合バンプの形成方法の工程
を説明する横断面図。
【図１４】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる複合バンプの形成方法の工程
を説明する横断面図。
【図１５】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる複合バンプの形成方法の工程
を説明する横断面図。
【図１６】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる複合バンプの形成方法の工程
を説明する横断面図。
【図１７】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図１８】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図１９】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図２０】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図２１】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図２２】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図２３】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図２４】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図２５】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図２６】ポリマー層及び金属層をパターン化するため
にフォトレジストを用いる、複合バンプ下及び入出力パ
ッドの頂部上にベース金属層を備えた複合バンプの形成
方法の工程を説明する横断面図。
【図２７】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる複
合バンプの形成方法の工程を説明する横断面図。
【図２８】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる複
合バンプの形成方法の工程を説明する横断面図。
【図２９】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる複
合バンプの形成方法の工程を説明する横断面図。
【図３０】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる複
合バンプの形成方法の工程を説明する横断面図。
【図３１】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる複
合バンプの形成方法の工程を説明する横断面図。
【図３２】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる複
合バンプの形成方法の工程を説明する横断面図。
【図３３】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる複
合バンプの形成方法の工程を説明する横断面図。
【図３４】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる、
複合バンプ下及び入出力パッドの頂部上にベース金属層
を備えた複合バンプの形成方法の工程を説明する横断面
図。
【図３５】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる、
複合バンプ下及び入出力パッドの頂部上にベース金属層
を備えた複合バンプの形成方法の工程を説明する横断面
図。
【図３６】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる、
複合バンプ下及び入出力パッドの頂部上にベース金属層
を備えた複合バンプの形成方法の工程を説明する横断面
図。
【図３７】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる、
複合バンプ下及び入出力パッドの頂部上にベース金属層
を備えた複合バンプの形成方法の工程を説明する横断面
図。
【図３８】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる、
複合バンプ下及び入出力パッドの頂部上にベース金属層
を備えた複合バンプの形成方法の工程を説明する横断面
図。
【図３９】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる、
複合バンプ下及び入出力パッドの頂部上にベース金属層
を備えた複合バンプの形成方法の工程を説明する横断面
図。
【図４０】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる、
複合バンプ下及び入出力パッドの頂部上にベース金属層
を備えた複合バンプの形成方法の工程を説明する横断面
図。
【図４１】ポリマー層のパターン化に感光性ポリマーを
用い、金属層のパターン化にフォトレジストを用いる、
複合バンプ下及び入出力パッドの頂部上にベース金属層
を備えた複合バンプの形成方法の工程を説明する横断面
図。
【図４２】リフトーオフ(lift off)プロセスを用いる複
合バンプの形成方法の工程を説明する横断面図。
【図４３】リフトーオフ プロセスを用いる複合バンプ
の形成方法の工程を説明する横断面図。
【図４４】リフトーオフ プロセスを用いる複合バンプ
の形成方法の工程を説明する横断面図。
【図４５】リフトーオフ プロセスを用いる複合バンプ
の形成方法の工程を説明する横断面図。
【図４６】リフトーオフ プロセスを用いる複合バンプ
の形成方法の工程を説明する横断面図。
【図４７】複合バンプ上のはんだ層の形成方法の工程を
説明する横断面図。
【図４８】複合バンプ上のはんだ層の形成方法の工程を
説明する横断面図。
【図４９】複合バンプ上のはんだ層の形成方法の工程を
説明する横断面図。
【符号の説明】
２６． 入出力パッド ２８． 不動態化層 ３０． 集積回路要素又は基板 ３２． ポリマー体 ３６． 導電性金属層 ３８． 金属層 ４０． フォトレジストマスク ５２． はんだ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/34 ５０５ Ａ 8718−4Ｅ Ｈ０１Ｌ 21/92 Ｆ

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 入出力パッドを備えた集積回路要素又は
    基板と；前記入出力パッド上に形成された導電性金属被
    膜によって覆われたポリマー体から形成される複合バン
    プとを含む複合バンプ構造体。
  2. 【請求項２】 前記ポリマー体がポリアミド酸ポリイミ
    ドである請求項１記載の複合バンプ構造体。
  3. 【請求項３】 前記複合バンプ下と前記入出力パッドの
    頂部上にベース金属が形成される請求項１記載の複合バ
    ンプ構造体。
  4. 【請求項４】 前記ベース金属がアルミニウムである請
    求項１記載の複合バンプ構造体。
  5. 【請求項５】 前記導電性金属被膜が約５００Å厚さの
    クロム層と約２，０００Å厚さの金層である請求項１記
    載の複合バンプ構造体。
  6. 【請求項６】 前記導電性金属被膜が接着層と、バリヤ
    ー層と、導体層とを含む請求項１記載の複合バンプ構造
    体。
  7. 【請求項７】 前記導電性金属被膜にはんだを塗布する
    請求項１記載の複合バンプ構造体。
  8. 【請求項８】 前記はんだが鉛９５％とスズ５％を含む
    請求項７記載の複合バンプ構造体。
  9. 【請求項９】 前記複合バンプが前記入出力パッドの縁
    を越えて広がる請求項１記載の複合バンプ構造体。
  10. 【請求項１０】 前記複合バンプが前記入出力パッドを
    取り巻く環状である請求項１記載の複合バンプ構造体。
  11. 【請求項１１】 複合バンプの形成方法であって、 集積回路要素又は基板に入出力パッドを備える工程と；
    前記集積回路要素又は基板の表面上にポリマー層を形成
    する工程と；前記入出力パッドの直接上の前記ポリマー
    層上に第１フォトレジストマスクを形成する工程と；前
    記第１フォトレジストマスクによって保護されない前記
    ポリマーをエッチングする工程と；前記第１フォトレジ
    ストマスクを剥離する工程と；前記集積回路要素又は基
    板の表面上に導電性金属層を形成する工程と；前記入出
    力パッドの直接上の前記導電性金属層上に第２フォトレ
    ジストマスクを形成する工程と；前記第２フォトレジス
    トマスクによって保護されない前記導電性金属をエッチ
    ングする工程と；前記第２フォトレジストマスクを剥離
    する工程とを含む前記方法。
  12. 【請求項１２】 前記ポリマーが非感光性ポリアミド酸
    ポリイミドである請求項１１記載の方法。
  13. 【請求項１３】 前記ポリマー層を形成する前に、集積
    回路要素又は基板上にベース金属層を形成する工程と；
    前記導電性金属をエッチングした後に、前記第２フォト
    レジストマスクを剥離する前に、前記第２フォトレジス
    トマスクによって保護されない前記ベース金属をエッチ
    ングする工程をさらに含む請求項１１記載の方法。
  14. 【請求項１４】 前記ベース金属がアルミニウムである
    請求項１３記載の方法。
  15. 【請求項１５】 前記導電性金属被膜が約５００Å厚さ
    のクロム層と約２，０００Å厚さの金層である請求項１
    １記載の複合バンプ方法。
  16. 【請求項１６】 前記導電性金属被膜が接着層と、バリ
    ヤー層と、導体層とを含む請求項１１記載の方法。
  17. 【請求項１７】 第２フォトレジストマスクを剥離した
    後に、前記集積回路要素又は基板上に、入出力パッドの
    直接上の部分を除いた全集積回路要素又は基板表面を覆
    う第３フォトレジストマスクを形成する工程と；前記第
    ３フォトレジストマスクと前記複合バンプとの上にはん
    だ付け金属の層を形成する工程と前記第３フォトレジス
    トマスクを剥離し、それによって複合バンプ上のみには
    んだ付け金属を残す工程とをさらに含む請求項１１記載
    の方法。
  18. 【請求項１８】 前記はんだ付け金属が鉛９５％とスズ
    ５％を含む請求項１７記載の方法。
  19. 【請求項１９】 複合バンプの形成方法であって、 集積回路要素又は基板に入出力パッドを備える工程と；
    前記集積回路要素又は基板の表面上に感光性ポリマー層
    を形成する工程と；前記入出力パッドの直接上のみに前
    記感光性ポリマーを残すように、前記感光性ポリマー上
    のパターンを露光させ、現像する工程と；前記集積回路
    要素又は基板の表面上に導電性金属層を形成する工程
    と；前記入出力パッドの直接上の前記導電性金属層上に
    第１フォトレジストマスクを形成する工程と；前記第１
    フォトレジストマスクによって保護されない前記導電性
    金属をエッチングする工程と；前記第１フォトレジスト
    マスクを剥離する工程とを含む前記方法。
  20. 【請求項２０】 前記感光性ポリマーが感光性ポリアミ
    ド酸ポリイミドである請求項１９記載の方法。
  21. 【請求項２１】 前記ポリマー層を形成する前に、集積
    回路要素又は基板上にベース金属層を形成する工程と；
    前記導電性金属をエッチングした後に、前記第１フォト
    レジストマスクを剥離する前に、前記第１フォトレジス
    トマスクによって保護されない前記ベース金属をエッチ
    ングする工程をさらに含む請求項１９記載の方法。
  22. 【請求項２２】 前記ベース金属がアルミニウムである
    請求項２１記載の方法。
  23. 【請求項２３】 前記導電性金属被膜が約５００Å厚さ
    のクロム層と約２０００Å厚さの金層である請求項１９
    記載の方法。
  24. 【請求項２４】 前記導電性金属被膜が接着層と、バリ
    ヤー層と、導体層とを含む請求項１９記載の方法。
  25. 【請求項２５】 第１フォトレジストマスクを剥離した
    後に、前記集積回路要素又は基板上に、入出力パッドの
    直接上の部分を除いた全集積回路要素又は基板表面を覆
    う第２フォトレジストマスクを形成する工程と；前記第
    ２フォトレジストマスクと前記複合バンプとの上にはん
    だ付け金属の層を形成する工程と；前記第２フォトレジ
    ストマスクを剥離し、それによって複合バンプ上のはん
    だ付け金属のみを残す工程とをさらに含む請求項１１記
    載の方法。
  26. 【請求項２６】 前記はんだ付け金属が鉛９５％とスズ
    ５％を含む請求項２５記載の方法。
  27. 【請求項２７】 複合バンプの形成方法であって、 集積回路要素又は基板に入出力パッドを備える工程と；
    前記入出力パッドの直接上の部分を除いて、前記集積回
    路要素又は基板の表面上にリトグラフィーによって第１
    フォトレジストマスクを形成する工程と；前記集積回路
    要素又は基板の表面上に蒸着重合によって非感光性ポリ
    マー層を形成する工程と；前記集積回路要素又は基板上
    に導電性金属層を形成する工程と；前記第１フォトレジ
    ストマスクを除去し、それによって前記フォトレジスト
    マスク上の前記非感光性ポリマーと前記導電性金属とを
    除去して、前記入出力パッド上の前記非感光性ポリマー
    と前記導電性金属とを残す工程を含む前記方法。
  28. 【請求項２８】 前記蒸着重合が次の工程：約３．７５
    ｘ１０-5トルの真空を供給する工程と；前記集積回路要
    素又は基板上に４，４−オキシージアニリンを吹付ける
    工程と；前記集積回路要素又は基板を約８０℃〜１６０
    ℃の範囲内の温度に加熱する工程と；ピロメリット酸二
    無水物を前記集積回路要素又は基板に吹付ける工程と；
    前記集積回路又は基板を約１３０℃〜１８０℃の範囲内
    の温度に加熱する工程とを含む請求項２７記載の方法。
  29. 【請求項２９】 前記導電性金属被膜が約５００Å厚さ
    のクロム層と約２０００Å厚さの金層である請求項２７
    記載の方法。
  30. 【請求項３０】 前記導電性金属被膜が接着層と、バリ
    ヤー層と、導体層とを含む請求項２７記載の方法。
  31. 【請求項３１】 第１フォトレジストマスクを剥離した
    後に、前記入出力パッドの直接上の部分を除いた、全集
    積回路要素又は基板表面を覆う第２フォトレジストマス
    クをリトグラフィーによって前記集積回路要素又は基板
    上に形成する工程と；前記第２フォトレジストマスクと
    前記複合バンプとの上にはんだ付け金属層を形成する工
    程と；前記第２フォトレジストマスクを剥離し、それに
    よって複合バンプ上のはんだ付け金属のみを残す工程と
    をさらに含む請求項２７記載の方法。
  32. 【請求項３２】 前記はんだ付け金属が鉛９５％とスズ
    ５％を含む請求項３１記載の方法。
JP14958294A 1994-06-30 1994-06-30 複合バンプ構造体とその製造方法 Pending JPH0817837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14958294A JPH0817837A (ja) 1994-06-30 1994-06-30 複合バンプ構造体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14958294A JPH0817837A (ja) 1994-06-30 1994-06-30 複合バンプ構造体とその製造方法

Publications (1)

Publication Number Publication Date
JPH0817837A true JPH0817837A (ja) 1996-01-19

Family

ID=15478356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14958294A Pending JPH0817837A (ja) 1994-06-30 1994-06-30 複合バンプ構造体とその製造方法

Country Status (1)

Country Link
JP (1) JPH0817837A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1710832A2 (en) * 2005-04-05 2006-10-11 Delphi Technologies, Inc. Electronic assembly with a noflow underfill

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1710832A2 (en) * 2005-04-05 2006-10-11 Delphi Technologies, Inc. Electronic assembly with a noflow underfill
EP1710832A3 (en) * 2005-04-05 2010-03-10 Delphi Technologies, Inc. Electronic assembly with a noflow underfill

Similar Documents

Publication Publication Date Title
US5393697A (en) Composite bump structure and methods of fabrication
US5707902A (en) Composite bump structure and methods of fabrication
US5492863A (en) Method for forming conductive bumps on a semiconductor device
US5466635A (en) Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JP2862126B2 (ja) 多段接続を有する電子パッケージの製造方法
JPH09512386A (ja) 接着用フリップチップ集積回路装置のための柔軟性導電性接続バンプ及びその形成方法
US6015652A (en) Manufacture of flip-chip device
US6848176B2 (en) Process for manufacturing flexible wiring boards
JPH03148846A (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
JP2000183094A (ja) 半導体装置およびその製造方法
JPH06283571A (ja) 集積回路と基板との相互接続構造及びその製造方法
USRE49286E1 (en) Method of making flip chip
JPH07506217A (ja) 製造された半導体ダイ上に電極の接続を形成する方法
JP3096061B2 (ja) フリップチップ実装のためのマイクロバンプの製造方法
JP3593935B2 (ja) バンプ付き配線回路基板の製造方法及びバンプ形成方法
JP2001298120A (ja) 半導体装置及び半導体装置の製造方法
US6429046B1 (en) Flip chip device and method of manufacture
USRE48422E1 (en) Method of making flip chip
EP0827190A2 (en) Bump structure and methods for forming this structure
JPH0817837A (ja) 複合バンプ構造体とその製造方法
JPH0338084A (ja) 回路基板の接続方法
JPH05235003A (ja) 半田バンプ形成方法およびそのためのマスク
JPH07240434A (ja) バンプ電極、およびその製造方法
JP3640781B2 (ja) 半導体装置及びその製造方法
JPH08321505A (ja) バンプの構造とその形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040326

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040831