JP2000183094A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000183094A
JP2000183094A JP10359229A JP35922998A JP2000183094A JP 2000183094 A JP2000183094 A JP 2000183094A JP 10359229 A JP10359229 A JP 10359229A JP 35922998 A JP35922998 A JP 35922998A JP 2000183094 A JP2000183094 A JP 2000183094A
Authority
JP
Japan
Prior art keywords
bump
electrode
wiring pattern
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10359229A
Other languages
English (en)
Other versions
JP3577419B2 (ja
Inventor
Shoichi Kobayashi
象一 小林
Naoyuki Koizumi
直幸 小泉
Hajime Iizuka
肇 飯塚
Osamu Uehara
修 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP35922998A priority Critical patent/JP3577419B2/ja
Priority to EP99310060A priority patent/EP1011141A3/en
Priority to US09/464,232 priority patent/US6198169B1/en
Priority to KR1019990057807A priority patent/KR100700391B1/ko
Publication of JP2000183094A publication Critical patent/JP2000183094A/ja
Priority to US09/717,056 priority patent/US6380061B1/en
Application granted granted Critical
Publication of JP3577419B2 publication Critical patent/JP3577419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

(57)【要約】 【課題】 突起電極に対するバンプの接合強度に優れ、
信頼性の高い半導体装置およびその製造方法を提供す
る。 【解決手段】 電極２２が形成された半導体素子２０面
に形成された絶縁膜２３上に半導体素子２０の電極２２
と接続する配線パターン２８が形成され、該配線パター
ン２８に突起電極３２が形成され、配線パターン２８が
保護膜３６によって覆われ、保護膜３６から露出した突
起電極３２の端部に外部接続用のバンプ３８が形成され
た半導体装置において、突起電極３２の少なくとも端面
全体に亙って接合してバンプ３８が形成されていること
を特徴としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はチップサイズパッケ
ージ構造を有する半導体装置およびその製造方法に関す
る。
【０００２】
【従来の技術】ウェーハ工程で半導体装置に組み立てる
半導体装置の製造方法が開発された（特開平１０−７９
３６２号公報）。これによれば、切断することにより完
成した個片のチップサイズパッケージ構造の半導体装置
を提供できコストの低減化が図れる。この製造方法は、
半導体素子上に形成された絶縁膜の上に半導体素子の電
極と接続する配線パターン（再配線パターン）を形成
し、この配線パターンにめっきにより突起電極を形成
し、配線パターンを覆う保護膜を圧縮成形により形成
し、突起電極の端部に外部接続用のはんだバンプを形成
するものである。
【０００３】上記保護膜を形成する工程は次の工程より
なる。すなわち、上型と下型とを約１７５℃に加熱す
る。上型にはテンポラリ・フィルムを吸着させる。下型
に、配線パターンと突起電極を形成したウェーハを載
せ、その上に封止樹脂を載せる。封止金型の熱と圧力で
樹脂を溶融し、ウェーハ全面に広げ、金型内で保持させ
て樹脂を硬化させる。金型からウェーハを取出し、テン
ポラリ・フィルムを引き剥がす。突起電極端部に外部接
続用のはんだバンプを形成する。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の半導体装置の製造方法では以下のような課題があるこ
とが判明した。すなわち、樹脂をウェーハ上に載せ、樹
脂を金型で押圧して溶融させ、ウェーハ全面に広げて保
護膜を形成する圧縮成形によるときは、保護膜が突起電
極端面上にも載り、突起電極端面から完全には除去しき
れない。したがって、図１６に示すように、突起電極１
０の端部にはんだバンプ１２を接合すると、保護膜１４
によりはんだバンプ１２の接合面積が狭められ、接合強
度が不十分となって信頼性に課題が残る。またはんだバ
ンプ１２の接合部が突起電極１０の表面に対して鋭角と
なって、衝撃により取れ易くなるという課題がある。な
お１５は半導体素子、１６はポリイミド樹脂からなる絶
縁膜、１８は絶縁膜１６上に形成された再配線パターン
である。
【０００５】そこで本発明は上記課題を解消すべくなさ
れたものであり、その目的とするところは、突起電極に
対するバンプの接合強度に優れ、信頼性の高い半導体装
置およびその製造方法を提供するにある。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る半
導体装置では、電極が形成された半導体素子面に形成さ
れた絶縁膜上に該半導体素子の電極と接続する配線パタ
ーンが形成され、該配線パターンに突起電極が形成さ
れ、前記配線パターンが保護膜によって覆われ、前記保
護膜から露出した突起電極の端部に外部接続用のバンプ
が形成された半導体装置において、前記突起電極の少な
くとも端面全体に亙って接合して前記バンプが形成され
ていることを特徴としている。このようにバンプが突起
電極の端面全体に亙って接合しているからバンプの接合
強度に優れる。
【０００７】前記バンプは、前記突起電極の端部にバリ
ヤーめっき層が形成され、このバリヤーめっき層全体に
亙って接合して形成されていることを特徴とする。バン
プはバリヤーめっき層に対して濡れ性がよく、バリヤー
めっき層全体に亙って接合する。前記保護膜は、その表
面が前記突起電極に対する前記バンプの接合位置よりも
低くなるように形成されていることを特徴とする。保護
膜が突起電極より低いので、突起電極端部に保護膜が載
ることがなく、バンプが突起電極端面の全体に亙って接
合する。
【０００８】前記突起電極は、その周面に酸化膜が形成
され、前記保護膜と該突起電極の周面との間に隙間を有
していると好適である。これにより、突起電極が保護膜
に対してフリーとなり、両者の熱膨張係数が異なっても
保護膜からの影響がなく、したがって突起電極とバンプ
との間への応力集中が緩和され、バンプや保護膜へのク
ラック発生等を抑止できる。またこの場合に、前記保護
膜を、その表面が前記突起電極に対する前記バンプの接
合位置よりも高くなるように形成し、前記バンプを半球
状に形成して、外周面の一部が前記保護膜に接するよう
にすると好適である。これにより、突起電極と保護膜と
の間の隙間を閉塞することができ、湿気の進入等を防止
できる。
【０００９】次に本発明に係る半導体装置の製造方法で
は、電極が形成された半導体素子面に形成された絶縁膜
上に該半導体素子の電極と接続する配線パターンが形成
され、該配線パターンに突起電極が形成され、前記配線
パターンが保護膜によって覆われ、前記保護膜から露出
した突起電極の端部に外部接続用のバンプが形成された
半導体装置の製造方法において、前記絶縁膜上に形成さ
れた配線パターンをレジスト層で覆って、該レジスト層
に穴を形成して配線パターンの一部を露出させる工程
と、前記穴内の配線パターン上にめっきを施して前記突
起電極を形成する工程と、前記レジスト層を除去する工
程と、前記配線パターン上に前記突起電極の高さよりも
低くなるように樹脂を供給して保護膜を形成する封止工
程と、前記突起電極の少なくとも端面全体に亙って接合
するように突起電極にバンプを形成する工程とを含むこ
とを特徴としている。保護膜は、ポッティングあるいは
スピンコート等により突起電極の高さより低くなるよう
に形成されるから、突起電極の端面全体が露出され、こ
の端面全体に亙ってバンプが接合されるからバンプの接
合強度を向上させることができる。また、前記突起電極
の端面にバリヤーめっき層を形成するめっき工程を含
め、前記バンプを形成する工程では、バンプが前記バリ
ヤーめっき層全体に接合するようにバンプを形成するよ
うにすると好適である。
【００１０】また本発明に係る半導体装置の製造方法で
は、電極が形成された半導体素子面に形成された絶縁膜
上に該半導体素子の電極と接続する配線パターンが形成
され、該配線パターンに突起電極が形成され、前記配線
パターンが保護膜によって覆われ、前記保護膜から露出
した突起電極の端部に外部接続用のバンプが形成された
半導体装置の製造方法において、前記絶縁膜上に形成さ
れた配線パターンをレジスト層で覆って、該レジスト層
に穴を形成して配線パターンの一部を露出させる工程
と、前記穴内の配線パターン上にめっきを施して前記突
起電極を形成する工程と、前記レジスト層を除去する工
程と、前記突起電極の少なくとも端面全体に亙って接合
するように突起電極にバンプを形成する工程と、該バン
プを形成した後に、前記配線パターン上に樹脂を供給し
て保護膜を形成する封止工程とを含むことを特徴として
いる。バンプを形成した後に保護膜を形成するので、突
起電極の所望の位置にバンプを形成でき、接合強度を高
めることができる。この場合にも、前記突起電極端面に
バリヤーめっき層を形成するめっき工程を含め、前記バ
ンプを形成する工程では、バンプが前記バリヤーめっき
層全体に接合するようにバンプを形成すると好適であ
る。
【００１１】また本発明に係る半導体装置の製造方法で
は、電極が形成された半導体素子面に形成された絶縁膜
上に該半導体素子の電極と接続する配線パターンが形成
され、該配線パターンに突起電極が形成され、前記配線
パターンが保護膜によって覆われ、前記保護膜から露出
した突起電極の端部に外部接続用のバンプが形成された
半導体装置の製造方法において、前記絶縁膜上に形成さ
れた配線パターンをレジスト層で覆って、該レジスト層
に穴を形成して配線パターンの一部を露出させる工程
と、前記穴内の配線パターン上にめっきを施して前記突
起電極を形成する工程と、前記レジスト層を除去する工
程と、前記突起電極の少なくとも端面全体に亙って接合
するように突起電極にバンプを形成する工程と、前記配
線パターンおよび前記突起電極を覆って感光性レジスト
層を形成する工程と、該感光性レジスト層を露光現像
し、前記配線パターンを覆う保護膜を形成して前記突起
電極を露出するフォトリソグラフィー工程とを含むこと
を特徴としている。この場合も、バンプを形成した後に
保護膜を形成するものであるから、保護膜に影響される
ことなくバンプを形成でき、バンプの接合強度を高める
ことができる。
【００１２】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。以下方法ととも
に説明する。ウェーハ上に再配線パターンを形成する方
法は公知であるが、図１〜図４により簡単に説明する。
【００１３】まず図１に示すように、ウェーハ（半導体
素子）２０のパッシベーション膜２１上に、アルミ電極
２２の部位を除いてポリイミド樹脂からなる絶縁膜２３
を形成する。次いで図２に示すように、チタン、クロム
の２層からなる密着金属層２５および銅層２６をスパッ
タリングで形成する。次に、図３に示すように、形成す
る配線パターン（再配線パターン）の部位が溝状となっ
て銅層２６が露出するレジストパターン２７を形成し、
このレジストパターン２７をマスクとして、また銅層２
６を通電層として銅層２６上に電解銅めっきによりめっ
き皮膜を形成して配線パターン２８に形成する。
【００１４】レジストパターン２７を除去する。次に、
図４に示すように、配線パターン２８上にレジスト層３
０を形成し、レジスト層３０に穴３１を形成し、配線パ
ターン２８の一部を露出させる。この穴３１内の配線パ
ターン２８上にめっき皮膜を電解銅めっきにより形成し
て、突起電極３２を形成する。さらにこの突起電極３２
の端面にニッケルめっき皮膜および金めっき皮膜からな
るバリヤーめっき層３３を形成する。バリヤーめっき層
３３はニッケルめっき皮膜とパラジウムめっき皮膜の２
層のめっき皮膜でもよい。
【００１５】次にレジスト層３０を除去する。また、エ
ッチングにより、露出している銅層２６と密着金属層２
５とを除去し、配線パターン２８を独立させる。このよ
うにして、絶縁膜２３、配線パターン２８、突起電極３
２が形成されたウェーハ２０を得ることができる（図
５）。
【００１６】〔第１の実施の形態〕（製造工程） 次に図６に示すように、配線パターン２８上にエポキシ
樹脂等からなる樹脂をノズル３４から供給し、平坦にし
た後硬化させて保護膜３６を形成する。樹脂を平坦化す
るにはスピンコートするのがよい。保護膜３６は、表面
が突起電極３２の高さよりも低くなるようにする。具体
的には、突起電極３２は図７に示すように、電解めっき
で盛り上げると、端面中央が若干盛り上がった形状にな
るが、保護膜３６は、バリヤーめっき層３３のエッジ部
よりも低くなるように形成するのである。
【００１７】次に図８に示すように、突起電極３２上に
はんだバンプ３８を形成する。はんだバンプ３８は、濡
れ性のよいバリヤーめっき層３３全体に亙って接合する
ように形成される（図９）。すなわち、銅からなる突起
電極３２の周面は酸化皮膜が形成され、この酸化皮膜に
対してはんだの濡れ性がよくないことから、はんだバン
プ３８はバリヤーめっき層３３全体に亙って接合するよ
うに形成されるのである。なお、活性力の高いフラック
スを用いると、突起電極３２の周面の酸化皮膜が除去さ
れてこの部位にもはんだバンプ３８が付着することもあ
るが、本発明で、バンプがバリヤーめっき層３３全体に
接合するとはこの形態も含むものとする。このように、
バンプが突起電極３２の端面全体、より詳しくはバリヤ
ーめっき層の全体に接合して形成されるから、接合面積
が大きく得られ、バンプ３８の接合強度を高めることが
できる。また、はんだバンプ３８の突起電極に対する接
合角度も鋭角とはならず、したがって衝撃に対しても強
度上優れる。なお、突起電極３２の端面全体とは、端面
が曲面等に形成されている場合であっても、突起電極３
２の断面のエリア内（突起電極の平面図のエリア内）に
含まれる端部全体をいう。
【００１８】〔第２の実施の形態〕（製造工程） 図１０、図１１は第２の実施の形態を示す。本実施の形
態では、まず、図１０に示すように、図５に示すウェー
ハ２０の突起電極３２にはんだバンプ３８を形成してし
まう。この場合も、図９に示すと同様に、突起電極３２
の周面には酸化皮膜が形成されてはんだの濡れ性がよく
ないから、はんだバンプ３８はバリヤーめっき層３３全
体に接合することとなる。次いで図１１に示すように、
ノズル３４から配線パターン２８上にエポキシ樹脂等の
樹脂を供給し、硬化させて保護膜３６を形成する。この
場合の保護膜３６の高さは任意である。すなわち、既に
バンプ３８が突起電極３２に所要の接合面積をもって接
合されているから、バンプ３８の接合強度は保護膜３８
に影響されることはない。
【００１９】〔第３の実施の形態〕（製造工程） 本実施の形態では、第２の実施の形態の図１０に示す、
突起電極３２にはんだバンプ３８を形成した後、図１２
に示すように、配線パターン２８およびはんだバンプ３
８全体を覆うようにして感光性レジスト層４０を形成す
る。次に図１３に示すように、フォトリソグラフィー工
程により、感光性レジスト層４０を露光現像して、配線
パターン２８を覆い、突起電極３２が露出する保護膜４
２を形成する。感光性レジスト層４０にはポジタイプの
感光性レジストを用いる。露光時間を制御することで、
露光の深さをコントロールでき、エッチングにより除去
できる厚さを制御できる。また、図１３に示すように、
はんだバンプ３８の根元付近には光が当たらないので、
突起電極３２へのはんだバンプ３８の接合部周囲を覆う
レジスト層を残すことができ、該接合部の保護をするこ
とができる。本実施の形態でも、はんだバンプ３８の接
合強度を高めることができる。以上の各実施の形態にお
いて、最終的にウェーハ２０を裁断することにより個片
の半導体装置に完成できることはもちろんである。な
お、ウェーハを初めに個片の半導体素子に裁断しておい
てから、上記各工程を経て、個別の半導体装置に完成さ
せるようにすることもできる。
【００２０】第２の実施の形態において、用いる樹脂に
よっては、図１４に示すように、保護膜３６と突起電極
３２との周面との間に隙間を生じさせる（密着しない構
造）ことができる。すなわち、前記のように、突起電極
３２の周面には酸化皮膜が形成されていて、この酸化皮
膜が形成されていると用いる樹脂によっては濡れ性が悪
く、保護膜３６が突起電極３２の周面に密着しないので
ある。突起電極３２の周面に積極的に酸化皮膜を形成す
るようにしてもよい。
【００２１】これにより、突起電極３２が保護膜３６に
対してフリーとなり、両者の熱膨張係数が異なっても保
護膜３６からの影響がなく、したがって突起電極３２と
バンプ３８との接合部への応力集中が緩和され、接合部
におけるクラック発生等を抑止できる。またこの場合
に、保護膜３６を、表面が突起電極３２に対するバンプ
３８の接合位置よりも高くなるように形成し、バンプ３
８を半球状に形成して、外周面の一部が保護膜３６に接
するようにすると好適である（図１４）。これにより、
突起電極３２と保護膜３６との間の隙間を閉塞すること
ができ、湿気の進入等を防止できる。
【００２２】図１５は突起電極３２の端面の形状の他の
例を示す。本例では、突起電極３２の端面の中央部分が
さらに盛り上がる形状となるようにしている（凸部３２
ａ）。このような凸部３２ａを形成するには、突起電極
３２をめっきにより形成する際、配線パターン２８上
に、細片２８ａを付着させておき、この細片２８ａを含
む配線パターン２８上にめっきにより突起電極３２を形
成すればよい。めっき厚はほぼ均一に形成されていくか
ら、細片２８ａに対応した凸部３２ａを形成することが
できる。細片２８ａは、配線パターン２８の形成工程中
にめっきで形成することができる。このような凸部３２
ａを形成することで、突起電極３２の端面の面積を増大
でき、バンプ３８の接合強度をさらに高めることができ
る。
【００２３】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２４】
【発明の効果】本発明に係る半導体装置およびその製造
方法によれば、バンプの接合強度の優れる半導体装置を
提供できる。
【図面の簡単な説明】
【図１】ウェーハ上に絶縁膜を形成した状態の説明図、
【図２】絶縁膜上に密着金属層と銅層を形成した状態の
説明図、
【図３】配線パターンを形成した状態の説明図、
【図４】突起電極を形成した状態の説明図、
【図５】突起電極を形成したウェーハの説明図、
【図６】第１の実施の形態においてウェーハ上に樹脂を
供給する状態の説明図、
【図７】突起電極の形状の説明図、
【図８】突起電極にバンプを取り付けた状態の説明図、
【図９】バンプの接合状況を示す説明図、
【図１０】第２の実施の形態において突起電極にバンプ
を取り付けた状態の説明図、
【図１１】ウェーハ上に樹脂を供給する状態の説明図、
【図１２】第３の実施の形態において感光性レジスト層
を形成した状態の説明図、
【図１３】感光性レジスト層により保護膜を形成した状
態の説明図、
【図１４】保護膜と突起電極との間に隙間を形成した状
態の説明図、
【図１５】突起電極の端部に凸部を形成した状態の説明
図、
【図１６】従来のバンプ形成状態の説明図である。
【符号の説明】
２０ ウェーハ ２１ パッシベーション膜 ２２ 電極 ２３ 絶縁膜 ２８ 配線パターン ３２ 突起電極 ３３ バリヤーめっき層 ３６ 保護膜 ３８ はんだバンプ（バンプ） ４０ 感光性レジスト層 ４２ 保護膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯塚 肇 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 上原 修 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電極が形成された半導体素子面に形成さ
    れた絶縁膜上に該半導体素子の電極と接続する配線パタ
    ーンが形成され、該配線パターンに突起電極が形成さ
    れ、前記配線パターンが保護膜によって覆われ、前記保
    護膜から露出した突起電極の端部に外部接続用のバンプ
    が形成された半導体装置において、 前記突起電極の少なくとも端面全体に亙って接合して前
    記バンプが形成されていることを特徴とする半導体装
    置。
  2. 【請求項２】 前記バンプは、前記突起電極の端面にバ
    リヤーめっき層が形成され、このバリヤーめっき層全体
    に亙って接合して形成されていることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記保護膜は、その表面が前記突起電極
    に対する前記バンプの接合位置よりも低くなるように形
    成されていることを特徴とする請求項１または２記載の
    半導体装置。
  4. 【請求項４】 前記突起電極は、その周面に酸化膜が形
    成され、前記保護膜と該突起電極の周面との間に隙間を
    有していることを特徴とする請求項１または２記載の半
    導体装置。
  5. 【請求項５】 前記保護膜は、その表面が前記突起電極
    に対する前記バンプの接合位置よりも高くなるように形
    成され、前記バンプは半球状に形成されて、外周面の一
    部が前記保護膜に接していることを特徴とする請求項４
    記載の半導体装置。
  6. 【請求項６】 電極が形成された半導体素子面に形成さ
    れた絶縁膜上に該半導体素子の電極と接続する配線パタ
    ーンが形成され、該配線パターンに突起電極が形成さ
    れ、前記配線パターンが保護膜によって覆われ、前記保
    護膜から露出した突起電極の端部に外部接続用のバンプ
    が形成された半導体装置の製造方法において、 前記絶縁膜上に形成された配線パターンをレジスト層で
    覆って、該レジスト層に穴を形成して配線パターンの一
    部を露出させる工程と、 前記穴内の配線パターン上にめっきを施して前記突起電
    極を形成する工程と、 前記レジスト層を除去する工程と、 前記配線パターン上に前記突起電極の高さよりも低くな
    るように樹脂を供給して保護膜を形成する封止工程と、 前記突起電極の少なくとも端面全体に亙って接合するよ
    うに突起電極にバンプを形成する工程とを含むことを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】 前記突起電極の端面にバリヤーめっき層
    を形成するめっき工程を含み、 前記バンプを形成する工程では、バンプが前記バリヤー
    めっき層全体に亙って接合するように形成することを特
    徴とする請求項６記載の半導体装置の製造方法。
  8. 【請求項８】 電極が形成された半導体素子面に形成さ
    れた絶縁膜上に該半導体素子の電極と接続する配線パタ
    ーンが形成され、該配線パターンに突起電極が形成さ
    れ、前記配線パターンが保護膜によって覆われ、前記保
    護膜から露出した突起電極の端部に外部接続用のバンプ
    が形成された半導体装置の製造方法において、 前記絶縁膜上に形成された配線パターンをレジスト層で
    覆って、該レジスト層に穴を形成して配線パターンの一
    部を露出させる工程と、 前記穴内の配線パターン上にめっきを施して前記突起電
    極を形成する工程と、 前記レジスト層を除去する工程と、 前記突起電極の少なくとも端面全体に亙って接合するよ
    うに突起電極にバンプを形成する工程と、 該バンプを形成した後に、前記配線パターン上に樹脂を
    供給して保護膜を形成する封止工程とを含むことを特徴
    とする半導体装置の製造方法。
  9. 【請求項９】 前記突起電極の端面にバリヤーめっき層
    を形成するめっき工程を含み、 前記バンプを形成する工程では、バンプが前記バリヤー
    めっき層全体に亙って接合するように形成することを特
    徴とする請求項８記載の半導体装置の製造方法。
  10. 【請求項１０】 電極が形成された半導体素子面に形成
    された絶縁膜上に該半導体素子の電極と接続する配線パ
    ターンが形成され、該配線パターンに突起電極が形成さ
    れ、前記配線パターンが保護膜によって覆われ、前記保
    護膜から露出した突起電極の端部に外部接続用のバンプ
    が形成された半導体装置の製造方法において、 前記絶縁膜上に形成された配線パターンをレジスト層で
    覆って、該レジスト層に穴を形成して配線パターンの一
    部を露出させる工程と、 前記穴内の配線パターン上にめっきを施して前記突起電
    極を形成する工程と、 前記レジスト層を除去する工程と、 前記突起電極の少なくとも端面全体に亙って接合するよ
    うに突起電極にバンプを形成する工程と、 前記配線パターンおよび前記突起電極を覆って感光性レ
    ジスト層を形成する工程と、 該感光性レジスト層を露光現像し、前記配線パターンを
    覆う保護膜を形成して前記突起電極を露出するフォトリ
    ソグラフィー工程とを含むことを特徴とする半導体装置
    の製造方法。
JP35922998A 1998-12-17 1998-12-17 半導体装置およびその製造方法 Expired - Fee Related JP3577419B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP35922998A JP3577419B2 (ja) 1998-12-17 1998-12-17 半導体装置およびその製造方法
EP99310060A EP1011141A3 (en) 1998-12-17 1999-12-14 Semiconductor device and process for producing it
US09/464,232 US6198169B1 (en) 1998-12-17 1999-12-15 Semiconductor device and process for producing same
KR1019990057807A KR100700391B1 (ko) 1998-12-17 1999-12-15 반도체 장치 및 그 제조 방법
US09/717,056 US6380061B1 (en) 1998-12-17 2000-11-21 Process for fabricating bump electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35922998A JP3577419B2 (ja) 1998-12-17 1998-12-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2000183094A true JP2000183094A (ja) 2000-06-30
JP3577419B2 JP3577419B2 (ja) 2004-10-13

Family

ID=18463426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35922998A Expired - Fee Related JP3577419B2 (ja) 1998-12-17 1998-12-17 半導体装置およびその製造方法

Country Status (4)

Country Link
US (2) US6198169B1 (ja)
EP (1) EP1011141A3 (ja)
JP (1) JP3577419B2 (ja)
KR (1) KR100700391B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231856A (ja) * 2001-02-05 2002-08-16 Sony Corp 半導体装置及びその製造方法
WO2007040229A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
JP2007109965A (ja) * 2005-10-14 2007-04-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007129207A (ja) * 2005-10-03 2007-05-24 Rohm Co Ltd 半導体装置
JP2010129996A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd メタルポストを備えた基板及びその製造方法
WO2022075417A1 (ja) * 2020-10-08 2022-04-14 株式会社村田製作所 基板構造体、モジュール、基板構造体の製造方法、および、モジュールの製造方法

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US6097098A (en) 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP3960445B2 (ja) * 1998-10-12 2007-08-15 新光電気工業株式会社 半導体装置とその製造方法
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
TW444288B (en) 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
TW480513B (en) * 1999-10-19 2002-03-21 Matsushita Electric Ind Co Ltd A metal electrode manufacturing method
US6469394B1 (en) * 2000-01-31 2002-10-22 Fujitsu Limited Conductive interconnect structures and methods for forming conductive interconnect structures
US6429531B1 (en) * 2000-04-18 2002-08-06 Motorola, Inc. Method and apparatus for manufacturing an interconnect structure
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6869515B2 (en) 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
US20020151164A1 (en) * 2001-04-12 2002-10-17 Jiang Hunt Hang Structure and method for depositing solder bumps on a wafer
WO2002097877A1 (en) * 2001-05-28 2002-12-05 Infineon Technologies Ag A method of packaging a semiconductor chip
US20030006062A1 (en) * 2001-07-06 2003-01-09 Stone William M. Interconnect system and method of fabrication
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6895276B2 (en) * 2002-02-28 2005-05-17 Medtronic, Inc. In-line lead header for an implantable medical device
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
US20040099716A1 (en) * 2002-11-27 2004-05-27 Motorola Inc. Solder joint reliability by changing solder pad surface from flat to convex shape
DE10317596A1 (de) * 2003-04-16 2004-11-11 Epcos Ag Verfahren zur Erzeugung von Lotkugeln auf einem elektrischen Bauelement
DE10318074B4 (de) * 2003-04-17 2009-05-20 Qimonda Ag Verfahren zur Herstellung von BOC Modul Anordnungen mit verbesserten mechanischen Eigenschaften
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
TWI273664B (en) * 2004-03-26 2007-02-11 Advanced Semiconductor Eng Bumping process, bump structure, packaging process and package structure
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
TWI231028B (en) * 2004-05-21 2005-04-11 Via Tech Inc A substrate used for fine-pitch semiconductor package and a method of the same
TWI331370B (en) * 2004-06-18 2010-10-01 Megica Corp Connection between two circuitry components
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7419852B2 (en) * 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
TWI287956B (en) * 2005-04-11 2007-10-01 Phoenix Prec Technology Corp Conducting bump structure of circuit board and fabricating method thereof
TWI302426B (en) * 2005-04-28 2008-10-21 Phoenix Prec Technology Corp Conducting bump structure of circuit board and method for fabricating the same
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7378734B2 (en) * 2006-05-30 2008-05-27 Touchdown Technologies, Inc. Stacked contact bump
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US7700475B1 (en) * 2006-10-05 2010-04-20 Marvell International Ltd. Pillar structure on bump pad
JP4331769B2 (ja) * 2007-02-28 2009-09-16 Ｔｄｋ株式会社 配線構造及びその形成方法並びにプリント配線板
TWI343112B (en) * 2007-08-08 2011-06-01 Unimicron Technology Corp Package substrate having electrical connection structure and method for fabricating the same
US7993979B2 (en) * 2007-12-26 2011-08-09 Stats Chippac Ltd. Leadless package system having external contacts
JP5337404B2 (ja) * 2008-05-21 2013-11-06 ローム株式会社 半導体装置および半導体装置の製造方法
TWI394253B (zh) * 2009-03-25 2013-04-21 Advanced Semiconductor Eng 具有凸塊之晶片及具有凸塊之晶片之封裝結構
US20110056738A1 (en) * 2009-09-04 2011-03-10 Phoenix Precision Technology Corporation Package substrate and manufacturing method thereof
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US9184144B2 (en) 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
US8642384B2 (en) * 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
TWI562255B (en) * 2015-05-04 2016-12-11 Chipmos Technologies Inc Chip package structure and manufacturing method thereof
US9875988B2 (en) * 2015-10-29 2018-01-23 Semtech Corporation Semiconductor device and method of forming DCALGA package using semiconductor die with micro pillars
US9935024B2 (en) 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US10068851B1 (en) * 2017-05-30 2018-09-04 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH055278A (ja) 1991-06-27 1993-01-14 Daido Maruta Senko Kk セルロース系繊維の防炎加工方法
JP3128878B2 (ja) 1991-08-23 2001-01-29 ソニー株式会社 半導体装置
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
JP3362545B2 (ja) * 1995-03-09 2003-01-07 ソニー株式会社 半導体装置の製造方法
JP3468386B2 (ja) 1995-04-17 2003-11-17 カシオ計算機株式会社 半導体装置の製造方法
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
US5936814A (en) * 1996-06-03 1999-08-10 Seagate Technology, Inc. Magnetic recording head using a last insulator to obtain an adjustable take off angle
CN1420538A (zh) 1996-07-12 2003-05-28 富士通株式会社 半导体装置的制造方法和半导体装置及其装配方法
JP3137322B2 (ja) 1996-07-12 2001-02-19 富士通株式会社 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置
KR100239695B1 (ko) * 1996-09-11 2000-01-15 김영환 칩 사이즈 반도체 패키지 및 그 제조 방법
JP2861965B2 (ja) * 1996-09-20 1999-02-24 日本電気株式会社 突起電極の形成方法
DE19754372A1 (de) * 1997-03-10 1998-09-24 Fraunhofer Ges Forschung Chipanordnung und Verfahren zur Herstellung einer Chipanordnung
JP3526731B2 (ja) * 1997-10-08 2004-05-17 沖電気工業株式会社 半導体装置およびその製造方法
TW423081B (en) * 1998-01-19 2001-02-21 Citizen Watch Co Ltd Semiconductor package

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231856A (ja) * 2001-02-05 2002-08-16 Sony Corp 半導体装置及びその製造方法
JP4626063B2 (ja) * 2001-02-05 2011-02-02 ソニー株式会社 半導体装置の製造方法
WO2007040229A1 (ja) * 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
JP2007129207A (ja) * 2005-10-03 2007-05-24 Rohm Co Ltd 半導体装置
US8063495B2 (en) 2005-10-03 2011-11-22 Rohm Co., Ltd. Semiconductor device
US8432046B2 (en) 2005-10-03 2013-04-30 Rohm Co., Ltd. Semiconductor device
US8659174B2 (en) 2005-10-03 2014-02-25 Rohm Co., Ltd. Semiconductor device
JP2007109965A (ja) * 2005-10-14 2007-04-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4738971B2 (ja) * 2005-10-14 2011-08-03 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2010129996A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd メタルポストを備えた基板及びその製造方法
WO2022075417A1 (ja) * 2020-10-08 2022-04-14 株式会社村田製作所 基板構造体、モジュール、基板構造体の製造方法、および、モジュールの製造方法

Also Published As

Publication number Publication date
EP1011141A3 (en) 2001-06-13
KR20000048152A (ko) 2000-07-25
JP3577419B2 (ja) 2004-10-13
US6198169B1 (en) 2001-03-06
US6380061B1 (en) 2002-04-30
EP1011141A2 (en) 2000-06-21
KR100700391B1 (ko) 2007-03-28

Similar Documents

Publication Publication Date Title
JP3577419B2 (ja) 半導体装置およびその製造方法
JP3386029B2 (ja) フリップチップ型半導体装置及びその製造方法
US7265440B2 (en) Methods and apparatus for packaging integrated circuit devices
JP2581017B2 (ja) 半導体装置及びその製造方法
JP2002261190A (ja) 半導体装置、その製造方法及び電子機器
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JPH053183A (ja) 半導体装置及びその製造方法
JP3481899B2 (ja) 半導体装置の製造方法
TW201208510A (en) Circuit board with anchored underfill
JP3614828B2 (ja) チップサイズパッケージの製造方法
JP2000150518A (ja) 半導体装置の製造方法
JP2978902B1 (ja) Ｂｇａ型半導体装置とその製造方法
JP2007508708A (ja) 電子装置およびその製造方法
JPH05283412A (ja) 半導体装置，およびその製造方法
JP3614829B2 (ja) チップサイズパッケージ
JPH10209154A (ja) 半導体装置
JPS60140737A (ja) 半導体装置の製造方法
JP2005039170A (ja) 半導体装置及びその製造方法
JPH0541469A (ja) 樹脂封止型半導体装置
JP3449097B2 (ja) 半導体装置
JPH04184953A (ja) 半導体装置の接続方法
JP4279224B2 (ja) チップサイズパッケージ
JP4300526B2 (ja) チップサイズパッケージ
JPS5814746B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0855873A (ja) 電子組立体及び処理方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040421

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees