JP3614828B2 - チップサイズパッケージの製造方法 - Google Patents
チップサイズパッケージの製造方法 Download PDFInfo
- Publication number
- JP3614828B2 JP3614828B2 JP2002103221A JP2002103221A JP3614828B2 JP 3614828 B2 JP3614828 B2 JP 3614828B2 JP 2002103221 A JP2002103221 A JP 2002103221A JP 2002103221 A JP2002103221 A JP 2002103221A JP 3614828 B2 JP3614828 B2 JP 3614828B2
- Authority
- JP
- Japan
- Prior art keywords
- chip size
- size package
- bumps
- manufacturing
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02333—Structure of the redistribution layers being a bump
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩのパッケージに係り、特に、ＬＳＩチップと略同じ大きさのチップサイズパッケージの製造方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば、
（１）“日経マイクロデバイス”１９９５年２月号 Ｐ．９６〜９７
（２）“チップサイズパッケージ技術”サーキットテクノロジ Ｖｏｌ．９
Ｎｏ．７ Ｐ４７５〜４７８に記載されるようなものがあった。
【０００３】
従来、この種のパッケージは、μ−ＢＧＡ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼ばれ、また色々なタイプのチップサイズパッケージが開発されている。
【０００４】
図８はかかる従来のチップサイズパッケージの一部破断斜視図である。
【０００５】
この図に示すように、ＬＳＩチップ１に半田蒸着と銅バンプを形成後、モールド樹脂２により樹脂封止し、外部端子用の半田バンプ３をつける。なお、４は配線パターン、５は電極パッドである。結果として、略ＬＳＩと同じ大きさのパッケージを得ることができる。
【０００６】
また、図９は従来のチップサイズパッケージのうちテープキャリア方式の一部破断斜視図である。
【０００７】
この図において、ＬＳＩチップ５の表面には弾性のある接着剤６をコートし、ＬＳＩの各パッドにはフレキシブル配線７を接続し、且つこのフレキシブル配線７には半田バンプ９が形成されている。この半田バンプ９の周囲には、ポリイミドフィルム８等で形成され、前記した弾性のある接着剤６でこのＬＳＩに固定されている。１０は保護枠である。結果として、略ＬＳＩと同じ大きさのパッケージを得ることができる。
【０００８】
すなわち、このパッケージでは、ＬＳＩをバンプを有するポリイミド配線基板に実装し、次に、これを目的の配線基板に実装する形態をとっていた。
【０００９】
他の形態のパッケージにおいても、配線が施されたＬＳＩチップを、配線基板に実装するようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記したように、従来のチップサイズパッケージでは、ＬＳＩをウエハから切り出した後、各々のチップサイズパッケージを作製することになるので、専用の金型を必要とし、低価格化の障害となっていた。
【００１１】
また、従来のチップサイズパッケージでは、ＬＳＩを配線基板に実装するのに２回実装することとなり、工程数が多くなり、結果として高価格になる。
【００１２】
更に、ＬＳＩをウエハから切り出した後、各々のチップサイズパッケージを作製することとなるので、その作製が煩雑であり、製造の信頼性上も問題である。
【００１３】
また、従来エポキシ樹脂のモールドに関してはモールドに離型剤が添加されていた。これは金型と樹脂との接着を防ぐ目的のものであるが、ＬＳＩ及びその周辺の金属との接着力が弱くなり、信頼性低下につながった。
【００１４】
更に、今までにもＬＳＩにバンプを直接作製し、これをフェースダウン方式で基板に実装する方法は提案され、実用化している。しかし、この方法ではＬＳＩの保護が全くなされておらず、機械的にも弱いものであった。
【００１５】
本発明は、上記問題点を除去し、金型を用いることなく、工程数を低減して、低価格化を図ることができ、ＬＳＩの保護が十分なチップサイズパッケージの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕チップサイズパッケージの製造方法において、それぞれ集積回路が形成された複数の半導体チップ領域を有し、前記複数の半導体チップ領域上にそれぞれ複数の電極が形成された半導体ウエハを準備する工程と、前記複数の電極にそれぞれ接続される複数のバンプを、前記複数の電極上に形成する工程と、前記複数の半導体チップ領域における前記複数のバンプに対して、加重をかけることによって、前記複数のバンプの上部を実質的に平坦に、かつ高さを実質的に等しくする工程と、前記半導体ウエハを樹脂によって覆う工程と、前記複数のバンプの上面を露出させるように、前記樹脂を研磨する工程と、前記複数のバンプ上に複数の半田ボールを形成する工程と、前記複数の半田ボールが形成された前記半導体ウエハを個々の半導体チップに分割する工程とを含むことを特徴とする。
【００１７】
〔２〕上記〔１〕記載のチップサイズパッケージの製造方法において、前記複数の電極を露出させ、前記半導体ウエハの表面を覆う保護膜を形成する工程を有することを特徴とする。
【００１８】
〔３〕上記〔２〕記載のチップサイズパッケージの製造方法において、前記保護膜はＰＳＧを用いて形成することを特徴とする。
【００１９】
〔４〕上記〔１〕から〔３〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプは、金、銅、半田のいずれか一つを用いて形成することを特徴とする。
【００２０】
〔５〕上記〔１〕から〔４〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記樹脂は、エポキシ樹脂を用いて形成することを特徴とする。
【００２１】
〔６〕上記〔１〕から〔５〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数の電極は、一辺が５０μｍ〜１００μｍの長方形状、または正方形状であり、約１μｍの厚さを有するように形成することを特徴とする。
【００２２】
〔７〕上記〔１〕から〔６〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプの各々は、３０μｍ〜６０μｍの高さを有するように形成することを特徴とする。
【００２３】
〔８〕上記〔１〕から〔７〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプは、一つのバンプあたり６ｇ〜１０ｇの加重がかけられることを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。
【００２５】
図１は本発明の第１実施例を示すウエハの平面図、図２は図１のＡ−Ａ′線におけるチップの製造工程断面図である。
【００２６】
図１においては、１枚のウエハが示されており、前処理を終了し、更に各ＬＳＩの電極にバンプを形成した状態を示している。
【００２７】
この図において、１０１，１０２，１０３，１０４…は各ＬＳＩ（半導体チップ）であり、実線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハから切り取られる。 ２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８は各ＬＳＩにおける電極であり、通常は１μｍ厚のアルミニウムが用いられる。３０１，３０２，…，３０８はバンプであり、この実施例では、いわゆるスタッド方式（ワイヤボンディングの技術を用い、ボンディング時のボールをバンプとする）を用いた。
【００２８】
また、電極２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８は、各々１辺が５０〜１００μｍの長方形または正方形の形状をなしており、バンプ３０１，３０２，３０３…は通常各々最大直径が３０〜６０μｍで高さもほぼ同じ値である。
【００２９】
以下、図１に示されるＬＳＩ１０４のＡ−Ａ′線に沿ったウエハサイズチップの製造方法について図２を参照しながら説明する。
【００３０】
（１）まず、図２（ａ）に示すように、１００はＬＳＩ１０４を保護するためのＰＳＧ膜（酸化膜）であり、電極２０４，２０５上のバンプ３０４，３０５はワイヤボンディング技術で作製されるので先端がくびれた形状になっている。次工程前に１バンプ当たり６〜１０ｇの加重をかけ、各バンプの高さを揃え、また各バンプの先端の表面を平坦にしておくと都合がよい。
【００３１】
バンプの材質としては金、または銅が望ましい。両者とも、通常の技術で作製することができる。特に、金のスタッド方式のバンプに関しては、製造装置も販売され、ＬＳＩの前工程を変更することなく作製することができる。
【００３２】
また、銅バンプに関してはボンディング時、Ａｒに水素を添加したガス雰囲気が必要であり、またボンディング圧力も若干大きめなため、ＬＳＩのアルミ電極の厚さを２μｍ程度と通常より厚くする必要が生じたが、条件を最適化することにより、良好な銅のスタッド方式のバンプを得ることが可能であった。
【００３３】
最近、錫−鉛を主成分にした半田ワイヤをボンディングして、半田のバンプをＬＳＩのアルミ電極に形成する技術も実用化されている。この技術を用いると容易に半田バンプ３０１，３０２，３０３，３０４，３０５…を形成することができ、更に続行する工程も容易になる。
【００３４】
（２）全てのアルミ電極にバンプを形成、加圧後、図２（ｂ）に示すように、ウエハ全面にエポキシ樹脂２００を被着し、ホットプレスにより押圧、加熱しつつ硬化させる。プレスによる圧力は、１５〜２０ｋｇ重／ｃｍ２ 、温度は８０〜１００℃、硬化時間にほぼ１時間を要した。この押圧工程により、バンプ３０１，３０２，３０３，３０４，３０５…の平らな突起上面がエポキシ樹脂２００の表面に露出する。樹脂はエコボンド（エマーソンアンドカミング社製の商品名）のように硬化前後における体積変化率の低いものを用いた。樹脂や押圧条件により、バンプ３０１，３０２，３０３，３０４，３０５…の平らな突起上面にエポキシ樹脂２００が薄く残存する場合がある。この時は表面をサンドペーパー、またはサンドブラスト等で若干研磨することで露出させることができた。
【００３５】
（３）次に、通常の工程により、図２（ｃ）に示すように、バンプ３０１，３０２，３０３，３０４，３０５…の平らな突起上面に半田ボール６０４，６０５を設置する。エポキシ樹脂２００上に半田レジストが存在してもよい。これらの工程はウエハ全域にわたって行われる。半田ボール６０４，６０５を設置後、図１の実線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハをカッティングする。
【００３６】
上記のようにして、カッティングを行ったチップサイズパッケージを以下に示す。
【００３７】
図３は本発明の第１実施例を示すチップサイズパッケージの斜視図である。
【００３８】
この図の点線で示した５０は、このチップサイズパッケージを補強するための補強板である。このチップサイズパッケージは、表面にエポキシ樹脂をコーティングしているので十分な強度を持つが、使用する前においては、更なる強度を必要とする場合がある。ウエハカッティング前、補強板５０を張り付けることにより、極少ない工程で、補強板付きチップサイズパッケージを得ることができる。
【００３９】
この様な構造になっているから、ＬＳＩチップと同じ面積である。
【００４０】
本発明によれば、このパッケージは小さいままで、強度的にも、耐湿等においてもいわゆるモールドパッケージと同等の信頼性を持つものである。
【００４１】
次に、本発明の第２実施例について説明する。
【００４２】
図４は本発明の第２実施例を示すウエハのチップとなる部分の平面図、図５はそのウエハのチップの断面図（図４のＢ−Ｂ′断面図）、図６は本発明の第２実施例を示すチップサイズパッケージの斜視図である。なお、第１実施例と同じ部分については、同じ符号を付してそれらの説明は省略する。
【００４３】
これらの図において、４０２，４０４，４０５，４０７はエポキシ樹脂２００上に形成された配線金属であり、半田ボールの位置をアルミ電極の真上の位置から移動させるためのものである。この配線金属を形成する工程は、例えばアルミニウム蒸着、ホトリソ、エッチング工程で行えばよく、なんら新しい技術は使用しない。メッキ技術によってもよい。半田ボール６０１，６０２，６０３，６０４，６０５，…を設置するため半田レジスト５００を形成する。
【００４４】
この実施例では、第１実施例のように、接続用の半田ボールをＬＳＩのアルミ電極の真上に形成するのではなく、平面的に離れた場所に形成する。
【００４５】
すなわち、図５に示すように、まず、第１実施例のように、ＬＳＩ１０４の各アルミ電極２０４，２０５上に、スタッドバンプ３０４，３０５をたて、次に、エポキシ樹脂２００を被着、押圧、加熱して、加工後、このエポキシ樹脂２００の表面に配線金属４０４，４０５を形成し、更に半田レジスト５００を塗布後、半田ボール６０４，６０５を設置する。
【００４６】
最後にウエハをカッティングしてＬＳＩを切り出す。
【００４７】
このように、半田ボール形成後、一枚のウエハをカッティングした一個のＬＳＩに相当する部分を拡大すると、図６のようになる。
【００４８】
この実施例では、バンプ形成後、半田ボール移動のための配線金属の形成を行った。エポキシ樹脂形成前に半田ボール移動のための配線金属の形成を行うことも可能である。
【００４９】
図７はかかる本発明の第３実施例を示す配線金属の形成を先に行った場合のチップサイズパッケージの要部断面図である。図５と同じ部分については、同じ符号を付してそれらの説明は省略する。
【００５０】
この図において、７０４，７０５は半田ボール６０４，６０５の位置を移動するための配線金属、８０４，８０５はバンプである。
【００５１】
上記実施例によれば、接続用の半田ボール６０４，６０５が所望の場所にあるチップサイズパッケージを容易に得ることが可能である。
【００５２】
特に、第１実施例と同様に、ウエハのカッティングを最後に行うようにしたので、各パッケージ当たりの工数が少なくなり、低価格化を実現できる。また、エポキシ樹脂のＬＳＩへの接着力も十分なものが得られる。
【００５３】
第１実施例、第２実施例共にバンプはスタッドバンプとして説明した。しかし通常のメッキによるバンプを用いても、十分に本発明を実施することが可能であった。
【００５４】
また、第１実施例、第２実施例はバンプ形成後、樹脂封止する工程を用いている。しかし、樹脂を全面に被着後、この樹脂を部分的に必要箇所に応じてホトリソ技術等で除去し、除去箇所に無電解メッキなどでバンプを形成する手法も有効であった。
【００５５】
図１０〜図１２は本発明の第４実施例を示す図であり、図１０は本発明の第４実施例を示すチップサイズパッケージの製造工程断面（図１１のＣ−Ｃ′線断面）図、図１１はそのチップサイズパッケージの平面図、図１２はそのチップサイズパッケージの斜視図である。
【００５６】
ウエハの全体平面図は、第１実施例と同様であるのでここでは図示は省略する。
【００５７】
以下、そのチップサイズパッケージの製造方法を図１０を用いて説明する。
【００５８】
（１）まず、図１０（ａ）に示すように、ＬＳＩ１０４を保護するためのＰＳＧ膜（酸化膜）１００が形成される。アルミ電極２０４，２０５に接続されるバンプ３０４，３０５はワイヤボンディング技術で作製されるので先端がくびれた形状になっている。
【００５９】
バンプの材質としては金、または銅が望ましい。両者とも、通常の技術で作製することができる。特に、金のスタッド方式のバンプに関しては、製造装置も販売され、ＬＳＩの前工程を変更することなく作製することができる。
【００６０】
また、銅バンプに関してはボンディング時Ａｒに水素を添加したガス雰囲気が必要であり、またボンディング圧力も若干大きめなため、ＬＳＩのアルミ電極の厚さを２μｍ程度と通常より厚くする必要が生じたが、条件を最適化することにより、良好な銅のスタッド方式のアルミニウムを得ることが可能であった。
【００６１】
最近、錫−鉛を主成分にした半田ワイヤをボンディングして半田のバンプをＬＳＩのアルミ電極に形成する技術も実用化されている。この技術を用いると容易に半田バンプ３０４，３０５…を形成することができ、更に続行する工程も容易になる。
【００６２】
（２）次に、図１０（ｂ）に示すように、全てのＬＳＩ１０４のアルミ電極２０４，２０５にバンプ３０４，３０５を形成し、加圧による先端平坦化後、このウエハ全面に銅箔１４００（例えば、１５μｍの厚さ）を鑞付けする。この銅箔１４００表面に、予め錫あるいは半田等を１μｍ程度の厚さにメッキしておき、このメッキ膜（図示なし）とバンプ３０４，３０５とを低温鑞付けする。
【００６３】
次に、この銅箔１４００とＰＳＧ膜１００間にエポキシ樹脂１２００を注入、加熱硬化させる。樹脂は、エコボンド（エマーソンアンドカミング社製の商品名）のように、硬化前後における体積変化率の低いものを用いた。ＬＳＩ１０４と銅箔１４００間の距離は４０μｍ前後であるから、毛細管現象により効率よく、また、確実に樹脂１２００を充填でき、また、ＬＳＩ１０４表面、銅箔１４００面との接着性も極めて良好であった。なお、バンプ材料が半田である場合は、銅箔に予め錫、半田等をメッキしなくても容易にバンプと銅箔を接続できた。
【００６４】
（３）次いで、図１０（ｃ）に示すように、銅箔１４００をエッチング加工し、所望の配線金属１４０４，１４０５をエポキシ樹脂１２００上に形成した。銅箔１４００のエッチング加工は、例えば、感光性のドライフィルムを銅箔１４００にコーティング後、マスクを用いて露光、現像等の処理を行った後、塩化第二鉄の溶液による銅の選択エッチングにより行った。
【００６５】
（４）次に、電極１４０４，１４０５を形成後、半田ボール６０４，６０５を設置するため半田レジスト１５００を塗布し、その後、半田ボール６０４，６０５を所定の場所に設置する。
【００６６】
このようにして得られたチップサイズパッケージの平面を図１１に示す。
【００６７】
この図において、１４０１，１４０２，１４０３，１４０４，１４０５，…は樹脂１２００上に形成された銅箔からなる配線金属であり、６０１，６０２，６０３，６０４，６０５，…は半田ボールである。
【００６８】
ＬＳＩのアルミ電極２０１，２０３，２０６，２０８についてはその真上に外部回路との接続点を設置するようにしてある。アルミ電極２０４，２０５については、それぞれの場所に設置されたバンプ（３０４，３０５等）を通して、外部回路との接続点を移動するよう設計されている。
【００６９】
半田ボール６０１，６０２，６０３、６０４，６０５，…の設置後、図１のように、点線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハをカッティングする。カッティング後のＬＳＩ１０４が図１２に示されている。
【００７０】
図１２に示した７００は、このチップサイズパッケージを補強するための補強板である。このチップサイズパッケージは表面にエポキシ樹脂をコーティングしているので十分な強度を持つが、使用する前においては、さらなる強度を必要とする場合がある。ウエハカッティング前、補強板７００を張り付けることにより、極少ない工程で、補強板７００付きチップサイズパッケージを得ることが可能である。
【００７１】
また、エポキシ樹脂をチップ表面に被着しているので、いわゆる樹脂モールドと略同じ信頼性を保証できる。
【００７２】
従来文献に示したように、従来のチップサイズパッケージはＬＳＩのダイスカッティング後、パッケージを行っていた。しかし、本発明ではパッケージ化の作業を全てウエハ単位で行えるため、工数が少なく、低価格化を実現できる。
【００７３】
従来のエポキシ樹脂のモールドに関してはモールドに離型剤が添加されていた。これは金型と樹脂との接着を防ぐ目的のものであるが、ＬＳＩ及びその周辺の金属との接着力が弱くなり信頼性低下につながった。
【００７４】
しかし、本発明の技術では金型を用いないので、エポキシ樹脂に離型剤を添加する必要はない。また、樹脂との接着を促進するシランカップリング剤等を有効に用いることができた。
【００７５】
本発明によれば、このパッケージは小さいままで、強度的にも、耐湿等においてもいわゆるモールドパッケージと同等の信頼性を持つものである。
【００７６】
本発明においては、バンプはスタッド方式として説明した。しかし通常のメッキによるバンプを用いることも当然可能であり、他の手法でもよい。またバンプの材料も銅、金、錫−鉛半田のみでなく、他の材料の使用も可能である。
【００７７】
ウエハ全面のバンプに張り付ける箔を銅箔として説明したが、これ以外に金箔、コバール板等を用いても良好なチップサイズパッケージを得ることができた。
【００７８】
また、各バンプとの接続は、低温鑞付けではなく、高温圧接、超音波接続等を用いても可能であった。この場合、銅箔に半田メッキ、錫メッキ等は不要であった。
【００７９】
銅箔のパターニングはドライフィルムを用いる手法で説明したが、レジストをコーティングする手法等の方法でも十分対応しえるものである。
【００８０】
銅箔とＬＳＩ間にエポキシ樹脂を毛細管現象で注入したが、例えばポリイミド樹脂等、他の系統の樹脂でも対応可能である。
【００８１】
外部回路との接続は半田ボールで行うとして説明したが、接続予定場所に金属片を溶接して接続端子とすることも可能である。あるいは導電性塗料を必要箇所に塗布してもよい。
【００８２】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００８３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【００８４】
（１）ＬＳＩチップと同じ面積のチップサイズパッケージを得ることができる。
【００８５】
また、樹脂をチップ表面に被着しているので、いわゆる樹脂モールドとほぼ同じ信頼性を保証できる。
【００８６】
すなわち、パッケージは小さいままで、強度的にも、耐湿等においても、いわゆるモールドパッケージと同等の信頼性を確保することができる。
【００８７】
（２）上記（１）の効果に加え、ＬＳＩの表面の強度と接続の信頼性を高めることができる。
【００８８】
（３）上記（１）の効果に加え、ＬＳＩのパッド電極と半田ボールとの位置を任意に変更でき、接続の自由度を高めることができる。
【００８９】
（４）パッケージ化の作業を全てウエハ単位で行えるため、工数が少なく、低価格化を実現できる。
【００９０】
このように、ウエハのカッティングを最後に行うので、各パッケージ当たりの工数が少なくなり、低価格化を実現できる。
【００９１】
（５）上記（４）の効果に加え、ＬＳＩをウエハから切り出す前に、そのウエハ全面に補強板を接着するようにしたので、ＬＳＩを機械的に補強することができ、確実にウエハから切り出しを行うことができる。
【００９２】
（６）金型を用いないので、エポキシ樹脂に離型剤を添加する必要はない。また、樹脂との接着を促進するシランカップリング剤等を有効に用いることができた。
【００９３】
（７）上記（６）と同様な、チップサイズパッケージを製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すウエハの平面図である。
【図２】図１のＡ−Ａ′線におけるチップの製造工程断面図である。
【図３】本発明の第１実施例を示すチップサイズパッケージの斜視図である。
【図４】本発明の第２実施例を示すウエハのチップとなる部分の平面図である。
【図５】本発明の第２実施例を示すウエハのチップの断面（図４のＢ−Ｂ′線断面）図である。
【図６】本発明の第２実施例を示すチップサイズパッケージの斜視図である。
【図７】本発明の第３実施例を示す配線金属の形成を先に行った場合のチップサイズパッケージの要部断面図である。
【図８】従来のチップサイズパッケージの一部破断斜視図である。
【図９】従来のチップサイズパッケージのうちテープキャリア方式の一部破断斜視図である。
【図１０】本発明の第４実施例を示すチップサイズパッケージの製造工程断面（図１１のＣ−Ｃ′線断面）である。
【図１１】本発明の第４実施例を示すチップサイズパッケージの平面図である。
【図１２】本発明の第４実施例を示すチップサイズパッケージの斜視図である。
【符号の説明】
５０，７００ 補強板
１００ ＰＳＧ膜（酸化膜）
１０１，１０２，１０３，１０４，… ＬＳＩ（半導体チップ）
２００，１２００ エポキシ樹脂
２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８ 電極（アルミニウム）
３０１，３０２，３０３，３０４，３０５，３０６，３０７，３０８，８０４，８０５ バンプ（スタッドバンプ）
４０２，４０４，４０５，４０７，７０４，７０５，１４０１，１４０２，１４０３，１４０４，１４０５ 配線金属
５００，１５００ 半田レジスト
６０１，６０２，６０３，６０４，６０５，… 半田ボール
１４００ 銅箔
【発明の属する技術分野】
本発明は、ＬＳＩのパッケージに係り、特に、ＬＳＩチップと略同じ大きさのチップサイズパッケージの製造方法に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば、
（１）“日経マイクロデバイス”１９９５年２月号 Ｐ．９６〜９７
（２）“チップサイズパッケージ技術”サーキットテクノロジ Ｖｏｌ．９
Ｎｏ．７ Ｐ４７５〜４７８に記載されるようなものがあった。
【０００３】
従来、この種のパッケージは、μ−ＢＧＡ、チップサイズパッケージ、ＣＳＰ等種々の名前で呼ばれ、また色々なタイプのチップサイズパッケージが開発されている。
【０００４】
図８はかかる従来のチップサイズパッケージの一部破断斜視図である。
【０００５】
この図に示すように、ＬＳＩチップ１に半田蒸着と銅バンプを形成後、モールド樹脂２により樹脂封止し、外部端子用の半田バンプ３をつける。なお、４は配線パターン、５は電極パッドである。結果として、略ＬＳＩと同じ大きさのパッケージを得ることができる。
【０００６】
また、図９は従来のチップサイズパッケージのうちテープキャリア方式の一部破断斜視図である。
【０００７】
この図において、ＬＳＩチップ５の表面には弾性のある接着剤６をコートし、ＬＳＩの各パッドにはフレキシブル配線７を接続し、且つこのフレキシブル配線７には半田バンプ９が形成されている。この半田バンプ９の周囲には、ポリイミドフィルム８等で形成され、前記した弾性のある接着剤６でこのＬＳＩに固定されている。１０は保護枠である。結果として、略ＬＳＩと同じ大きさのパッケージを得ることができる。
【０００８】
すなわち、このパッケージでは、ＬＳＩをバンプを有するポリイミド配線基板に実装し、次に、これを目的の配線基板に実装する形態をとっていた。
【０００９】
他の形態のパッケージにおいても、配線が施されたＬＳＩチップを、配線基板に実装するようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記したように、従来のチップサイズパッケージでは、ＬＳＩをウエハから切り出した後、各々のチップサイズパッケージを作製することになるので、専用の金型を必要とし、低価格化の障害となっていた。
【００１１】
また、従来のチップサイズパッケージでは、ＬＳＩを配線基板に実装するのに２回実装することとなり、工程数が多くなり、結果として高価格になる。
【００１２】
更に、ＬＳＩをウエハから切り出した後、各々のチップサイズパッケージを作製することとなるので、その作製が煩雑であり、製造の信頼性上も問題である。
【００１３】
また、従来エポキシ樹脂のモールドに関してはモールドに離型剤が添加されていた。これは金型と樹脂との接着を防ぐ目的のものであるが、ＬＳＩ及びその周辺の金属との接着力が弱くなり、信頼性低下につながった。
【００１４】
更に、今までにもＬＳＩにバンプを直接作製し、これをフェースダウン方式で基板に実装する方法は提案され、実用化している。しかし、この方法ではＬＳＩの保護が全くなされておらず、機械的にも弱いものであった。
【００１５】
本発明は、上記問題点を除去し、金型を用いることなく、工程数を低減して、低価格化を図ることができ、ＬＳＩの保護が十分なチップサイズパッケージの製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕チップサイズパッケージの製造方法において、それぞれ集積回路が形成された複数の半導体チップ領域を有し、前記複数の半導体チップ領域上にそれぞれ複数の電極が形成された半導体ウエハを準備する工程と、前記複数の電極にそれぞれ接続される複数のバンプを、前記複数の電極上に形成する工程と、前記複数の半導体チップ領域における前記複数のバンプに対して、加重をかけることによって、前記複数のバンプの上部を実質的に平坦に、かつ高さを実質的に等しくする工程と、前記半導体ウエハを樹脂によって覆う工程と、前記複数のバンプの上面を露出させるように、前記樹脂を研磨する工程と、前記複数のバンプ上に複数の半田ボールを形成する工程と、前記複数の半田ボールが形成された前記半導体ウエハを個々の半導体チップに分割する工程とを含むことを特徴とする。
【００１７】
〔２〕上記〔１〕記載のチップサイズパッケージの製造方法において、前記複数の電極を露出させ、前記半導体ウエハの表面を覆う保護膜を形成する工程を有することを特徴とする。
【００１８】
〔３〕上記〔２〕記載のチップサイズパッケージの製造方法において、前記保護膜はＰＳＧを用いて形成することを特徴とする。
【００１９】
〔４〕上記〔１〕から〔３〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプは、金、銅、半田のいずれか一つを用いて形成することを特徴とする。
【００２０】
〔５〕上記〔１〕から〔４〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記樹脂は、エポキシ樹脂を用いて形成することを特徴とする。
【００２１】
〔６〕上記〔１〕から〔５〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数の電極は、一辺が５０μｍ〜１００μｍの長方形状、または正方形状であり、約１μｍの厚さを有するように形成することを特徴とする。
【００２２】
〔７〕上記〔１〕から〔６〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプの各々は、３０μｍ〜６０μｍの高さを有するように形成することを特徴とする。
【００２３】
〔８〕上記〔１〕から〔７〕のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプは、一つのバンプあたり６ｇ〜１０ｇの加重がかけられることを特徴とする。
【００２４】
【発明の実施の形態】
以下、本発明の実施例について図面を参照しながら説明する。
【００２５】
図１は本発明の第１実施例を示すウエハの平面図、図２は図１のＡ−Ａ′線におけるチップの製造工程断面図である。
【００２６】
図１においては、１枚のウエハが示されており、前処理を終了し、更に各ＬＳＩの電極にバンプを形成した状態を示している。
【００２７】
この図において、１０１，１０２，１０３，１０４…は各ＬＳＩ（半導体チップ）であり、実線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハから切り取られる。 ２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８は各ＬＳＩにおける電極であり、通常は１μｍ厚のアルミニウムが用いられる。３０１，３０２，…，３０８はバンプであり、この実施例では、いわゆるスタッド方式（ワイヤボンディングの技術を用い、ボンディング時のボールをバンプとする）を用いた。
【００２８】
また、電極２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８は、各々１辺が５０〜１００μｍの長方形または正方形の形状をなしており、バンプ３０１，３０２，３０３…は通常各々最大直径が３０〜６０μｍで高さもほぼ同じ値である。
【００２９】
以下、図１に示されるＬＳＩ１０４のＡ−Ａ′線に沿ったウエハサイズチップの製造方法について図２を参照しながら説明する。
【００３０】
（１）まず、図２（ａ）に示すように、１００はＬＳＩ１０４を保護するためのＰＳＧ膜（酸化膜）であり、電極２０４，２０５上のバンプ３０４，３０５はワイヤボンディング技術で作製されるので先端がくびれた形状になっている。次工程前に１バンプ当たり６〜１０ｇの加重をかけ、各バンプの高さを揃え、また各バンプの先端の表面を平坦にしておくと都合がよい。
【００３１】
バンプの材質としては金、または銅が望ましい。両者とも、通常の技術で作製することができる。特に、金のスタッド方式のバンプに関しては、製造装置も販売され、ＬＳＩの前工程を変更することなく作製することができる。
【００３２】
また、銅バンプに関してはボンディング時、Ａｒに水素を添加したガス雰囲気が必要であり、またボンディング圧力も若干大きめなため、ＬＳＩのアルミ電極の厚さを２μｍ程度と通常より厚くする必要が生じたが、条件を最適化することにより、良好な銅のスタッド方式のバンプを得ることが可能であった。
【００３３】
最近、錫−鉛を主成分にした半田ワイヤをボンディングして、半田のバンプをＬＳＩのアルミ電極に形成する技術も実用化されている。この技術を用いると容易に半田バンプ３０１，３０２，３０３，３０４，３０５…を形成することができ、更に続行する工程も容易になる。
【００３４】
（２）全てのアルミ電極にバンプを形成、加圧後、図２（ｂ）に示すように、ウエハ全面にエポキシ樹脂２００を被着し、ホットプレスにより押圧、加熱しつつ硬化させる。プレスによる圧力は、１５〜２０ｋｇ重／ｃｍ２ 、温度は８０〜１００℃、硬化時間にほぼ１時間を要した。この押圧工程により、バンプ３０１，３０２，３０３，３０４，３０５…の平らな突起上面がエポキシ樹脂２００の表面に露出する。樹脂はエコボンド（エマーソンアンドカミング社製の商品名）のように硬化前後における体積変化率の低いものを用いた。樹脂や押圧条件により、バンプ３０１，３０２，３０３，３０４，３０５…の平らな突起上面にエポキシ樹脂２００が薄く残存する場合がある。この時は表面をサンドペーパー、またはサンドブラスト等で若干研磨することで露出させることができた。
【００３５】
（３）次に、通常の工程により、図２（ｃ）に示すように、バンプ３０１，３０２，３０３，３０４，３０５…の平らな突起上面に半田ボール６０４，６０５を設置する。エポキシ樹脂２００上に半田レジストが存在してもよい。これらの工程はウエハ全域にわたって行われる。半田ボール６０４，６０５を設置後、図１の実線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハをカッティングする。
【００３６】
上記のようにして、カッティングを行ったチップサイズパッケージを以下に示す。
【００３７】
図３は本発明の第１実施例を示すチップサイズパッケージの斜視図である。
【００３８】
この図の点線で示した５０は、このチップサイズパッケージを補強するための補強板である。このチップサイズパッケージは、表面にエポキシ樹脂をコーティングしているので十分な強度を持つが、使用する前においては、更なる強度を必要とする場合がある。ウエハカッティング前、補強板５０を張り付けることにより、極少ない工程で、補強板付きチップサイズパッケージを得ることができる。
【００３９】
この様な構造になっているから、ＬＳＩチップと同じ面積である。
【００４０】
本発明によれば、このパッケージは小さいままで、強度的にも、耐湿等においてもいわゆるモールドパッケージと同等の信頼性を持つものである。
【００４１】
次に、本発明の第２実施例について説明する。
【００４２】
図４は本発明の第２実施例を示すウエハのチップとなる部分の平面図、図５はそのウエハのチップの断面図（図４のＢ−Ｂ′断面図）、図６は本発明の第２実施例を示すチップサイズパッケージの斜視図である。なお、第１実施例と同じ部分については、同じ符号を付してそれらの説明は省略する。
【００４３】
これらの図において、４０２，４０４，４０５，４０７はエポキシ樹脂２００上に形成された配線金属であり、半田ボールの位置をアルミ電極の真上の位置から移動させるためのものである。この配線金属を形成する工程は、例えばアルミニウム蒸着、ホトリソ、エッチング工程で行えばよく、なんら新しい技術は使用しない。メッキ技術によってもよい。半田ボール６０１，６０２，６０３，６０４，６０５，…を設置するため半田レジスト５００を形成する。
【００４４】
この実施例では、第１実施例のように、接続用の半田ボールをＬＳＩのアルミ電極の真上に形成するのではなく、平面的に離れた場所に形成する。
【００４５】
すなわち、図５に示すように、まず、第１実施例のように、ＬＳＩ１０４の各アルミ電極２０４，２０５上に、スタッドバンプ３０４，３０５をたて、次に、エポキシ樹脂２００を被着、押圧、加熱して、加工後、このエポキシ樹脂２００の表面に配線金属４０４，４０５を形成し、更に半田レジスト５００を塗布後、半田ボール６０４，６０５を設置する。
【００４６】
最後にウエハをカッティングしてＬＳＩを切り出す。
【００４７】
このように、半田ボール形成後、一枚のウエハをカッティングした一個のＬＳＩに相当する部分を拡大すると、図６のようになる。
【００４８】
この実施例では、バンプ形成後、半田ボール移動のための配線金属の形成を行った。エポキシ樹脂形成前に半田ボール移動のための配線金属の形成を行うことも可能である。
【００４９】
図７はかかる本発明の第３実施例を示す配線金属の形成を先に行った場合のチップサイズパッケージの要部断面図である。図５と同じ部分については、同じ符号を付してそれらの説明は省略する。
【００５０】
この図において、７０４，７０５は半田ボール６０４，６０５の位置を移動するための配線金属、８０４，８０５はバンプである。
【００５１】
上記実施例によれば、接続用の半田ボール６０４，６０５が所望の場所にあるチップサイズパッケージを容易に得ることが可能である。
【００５２】
特に、第１実施例と同様に、ウエハのカッティングを最後に行うようにしたので、各パッケージ当たりの工数が少なくなり、低価格化を実現できる。また、エポキシ樹脂のＬＳＩへの接着力も十分なものが得られる。
【００５３】
第１実施例、第２実施例共にバンプはスタッドバンプとして説明した。しかし通常のメッキによるバンプを用いても、十分に本発明を実施することが可能であった。
【００５４】
また、第１実施例、第２実施例はバンプ形成後、樹脂封止する工程を用いている。しかし、樹脂を全面に被着後、この樹脂を部分的に必要箇所に応じてホトリソ技術等で除去し、除去箇所に無電解メッキなどでバンプを形成する手法も有効であった。
【００５５】
図１０〜図１２は本発明の第４実施例を示す図であり、図１０は本発明の第４実施例を示すチップサイズパッケージの製造工程断面（図１１のＣ−Ｃ′線断面）図、図１１はそのチップサイズパッケージの平面図、図１２はそのチップサイズパッケージの斜視図である。
【００５６】
ウエハの全体平面図は、第１実施例と同様であるのでここでは図示は省略する。
【００５７】
以下、そのチップサイズパッケージの製造方法を図１０を用いて説明する。
【００５８】
（１）まず、図１０（ａ）に示すように、ＬＳＩ１０４を保護するためのＰＳＧ膜（酸化膜）１００が形成される。アルミ電極２０４，２０５に接続されるバンプ３０４，３０５はワイヤボンディング技術で作製されるので先端がくびれた形状になっている。
【００５９】
バンプの材質としては金、または銅が望ましい。両者とも、通常の技術で作製することができる。特に、金のスタッド方式のバンプに関しては、製造装置も販売され、ＬＳＩの前工程を変更することなく作製することができる。
【００６０】
また、銅バンプに関してはボンディング時Ａｒに水素を添加したガス雰囲気が必要であり、またボンディング圧力も若干大きめなため、ＬＳＩのアルミ電極の厚さを２μｍ程度と通常より厚くする必要が生じたが、条件を最適化することにより、良好な銅のスタッド方式のアルミニウムを得ることが可能であった。
【００６１】
最近、錫−鉛を主成分にした半田ワイヤをボンディングして半田のバンプをＬＳＩのアルミ電極に形成する技術も実用化されている。この技術を用いると容易に半田バンプ３０４，３０５…を形成することができ、更に続行する工程も容易になる。
【００６２】
（２）次に、図１０（ｂ）に示すように、全てのＬＳＩ１０４のアルミ電極２０４，２０５にバンプ３０４，３０５を形成し、加圧による先端平坦化後、このウエハ全面に銅箔１４００（例えば、１５μｍの厚さ）を鑞付けする。この銅箔１４００表面に、予め錫あるいは半田等を１μｍ程度の厚さにメッキしておき、このメッキ膜（図示なし）とバンプ３０４，３０５とを低温鑞付けする。
【００６３】
次に、この銅箔１４００とＰＳＧ膜１００間にエポキシ樹脂１２００を注入、加熱硬化させる。樹脂は、エコボンド（エマーソンアンドカミング社製の商品名）のように、硬化前後における体積変化率の低いものを用いた。ＬＳＩ１０４と銅箔１４００間の距離は４０μｍ前後であるから、毛細管現象により効率よく、また、確実に樹脂１２００を充填でき、また、ＬＳＩ１０４表面、銅箔１４００面との接着性も極めて良好であった。なお、バンプ材料が半田である場合は、銅箔に予め錫、半田等をメッキしなくても容易にバンプと銅箔を接続できた。
【００６４】
（３）次いで、図１０（ｃ）に示すように、銅箔１４００をエッチング加工し、所望の配線金属１４０４，１４０５をエポキシ樹脂１２００上に形成した。銅箔１４００のエッチング加工は、例えば、感光性のドライフィルムを銅箔１４００にコーティング後、マスクを用いて露光、現像等の処理を行った後、塩化第二鉄の溶液による銅の選択エッチングにより行った。
【００６５】
（４）次に、電極１４０４，１４０５を形成後、半田ボール６０４，６０５を設置するため半田レジスト１５００を塗布し、その後、半田ボール６０４，６０５を所定の場所に設置する。
【００６６】
このようにして得られたチップサイズパッケージの平面を図１１に示す。
【００６７】
この図において、１４０１，１４０２，１４０３，１４０４，１４０５，…は樹脂１２００上に形成された銅箔からなる配線金属であり、６０１，６０２，６０３，６０４，６０５，…は半田ボールである。
【００６８】
ＬＳＩのアルミ電極２０１，２０３，２０６，２０８についてはその真上に外部回路との接続点を設置するようにしてある。アルミ電極２０４，２０５については、それぞれの場所に設置されたバンプ（３０４，３０５等）を通して、外部回路との接続点を移動するよう設計されている。
【００６９】
半田ボール６０１，６０２，６０３、６０４，６０５，…の設置後、図１のように、点線Ｃ１，Ｃ３，Ｃ５，Ｃ２，Ｃ４，Ｃ６，Ｃ８に沿ってウエハをカッティングする。カッティング後のＬＳＩ１０４が図１２に示されている。
【００７０】
図１２に示した７００は、このチップサイズパッケージを補強するための補強板である。このチップサイズパッケージは表面にエポキシ樹脂をコーティングしているので十分な強度を持つが、使用する前においては、さらなる強度を必要とする場合がある。ウエハカッティング前、補強板７００を張り付けることにより、極少ない工程で、補強板７００付きチップサイズパッケージを得ることが可能である。
【００７１】
また、エポキシ樹脂をチップ表面に被着しているので、いわゆる樹脂モールドと略同じ信頼性を保証できる。
【００７２】
従来文献に示したように、従来のチップサイズパッケージはＬＳＩのダイスカッティング後、パッケージを行っていた。しかし、本発明ではパッケージ化の作業を全てウエハ単位で行えるため、工数が少なく、低価格化を実現できる。
【００７３】
従来のエポキシ樹脂のモールドに関してはモールドに離型剤が添加されていた。これは金型と樹脂との接着を防ぐ目的のものであるが、ＬＳＩ及びその周辺の金属との接着力が弱くなり信頼性低下につながった。
【００７４】
しかし、本発明の技術では金型を用いないので、エポキシ樹脂に離型剤を添加する必要はない。また、樹脂との接着を促進するシランカップリング剤等を有効に用いることができた。
【００７５】
本発明によれば、このパッケージは小さいままで、強度的にも、耐湿等においてもいわゆるモールドパッケージと同等の信頼性を持つものである。
【００７６】
本発明においては、バンプはスタッド方式として説明した。しかし通常のメッキによるバンプを用いることも当然可能であり、他の手法でもよい。またバンプの材料も銅、金、錫−鉛半田のみでなく、他の材料の使用も可能である。
【００７７】
ウエハ全面のバンプに張り付ける箔を銅箔として説明したが、これ以外に金箔、コバール板等を用いても良好なチップサイズパッケージを得ることができた。
【００７８】
また、各バンプとの接続は、低温鑞付けではなく、高温圧接、超音波接続等を用いても可能であった。この場合、銅箔に半田メッキ、錫メッキ等は不要であった。
【００７９】
銅箔のパターニングはドライフィルムを用いる手法で説明したが、レジストをコーティングする手法等の方法でも十分対応しえるものである。
【００８０】
銅箔とＬＳＩ間にエポキシ樹脂を毛細管現象で注入したが、例えばポリイミド樹脂等、他の系統の樹脂でも対応可能である。
【００８１】
外部回路との接続は半田ボールで行うとして説明したが、接続予定場所に金属片を溶接して接続端子とすることも可能である。あるいは導電性塗料を必要箇所に塗布してもよい。
【００８２】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００８３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、以下のような効果を奏することができる。
【００８４】
（１）ＬＳＩチップと同じ面積のチップサイズパッケージを得ることができる。
【００８５】
また、樹脂をチップ表面に被着しているので、いわゆる樹脂モールドとほぼ同じ信頼性を保証できる。
【００８６】
すなわち、パッケージは小さいままで、強度的にも、耐湿等においても、いわゆるモールドパッケージと同等の信頼性を確保することができる。
【００８７】
（２）上記（１）の効果に加え、ＬＳＩの表面の強度と接続の信頼性を高めることができる。
【００８８】
（３）上記（１）の効果に加え、ＬＳＩのパッド電極と半田ボールとの位置を任意に変更でき、接続の自由度を高めることができる。
【００８９】
（４）パッケージ化の作業を全てウエハ単位で行えるため、工数が少なく、低価格化を実現できる。
【００９０】
このように、ウエハのカッティングを最後に行うので、各パッケージ当たりの工数が少なくなり、低価格化を実現できる。
【００９１】
（５）上記（４）の効果に加え、ＬＳＩをウエハから切り出す前に、そのウエハ全面に補強板を接着するようにしたので、ＬＳＩを機械的に補強することができ、確実にウエハから切り出しを行うことができる。
【００９２】
（６）金型を用いないので、エポキシ樹脂に離型剤を添加する必要はない。また、樹脂との接着を促進するシランカップリング剤等を有効に用いることができた。
【００９３】
（７）上記（６）と同様な、チップサイズパッケージを製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すウエハの平面図である。
【図２】図１のＡ−Ａ′線におけるチップの製造工程断面図である。
【図３】本発明の第１実施例を示すチップサイズパッケージの斜視図である。
【図４】本発明の第２実施例を示すウエハのチップとなる部分の平面図である。
【図５】本発明の第２実施例を示すウエハのチップの断面（図４のＢ−Ｂ′線断面）図である。
【図６】本発明の第２実施例を示すチップサイズパッケージの斜視図である。
【図７】本発明の第３実施例を示す配線金属の形成を先に行った場合のチップサイズパッケージの要部断面図である。
【図８】従来のチップサイズパッケージの一部破断斜視図である。
【図９】従来のチップサイズパッケージのうちテープキャリア方式の一部破断斜視図である。
【図１０】本発明の第４実施例を示すチップサイズパッケージの製造工程断面（図１１のＣ−Ｃ′線断面）である。
【図１１】本発明の第４実施例を示すチップサイズパッケージの平面図である。
【図１２】本発明の第４実施例を示すチップサイズパッケージの斜視図である。
【符号の説明】
５０，７００ 補強板
１００ ＰＳＧ膜（酸化膜）
１０１，１０２，１０３，１０４，… ＬＳＩ（半導体チップ）
２００，１２００ エポキシ樹脂
２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８ 電極（アルミニウム）
３０１，３０２，３０３，３０４，３０５，３０６，３０７，３０８，８０４，８０５ バンプ（スタッドバンプ）
４０２，４０４，４０５，４０７，７０４，７０５，１４０１，１４０２，１４０３，１４０４，１４０５ 配線金属
５００，１５００ 半田レジスト
６０１，６０２，６０３，６０４，６０５，… 半田ボール
１４００ 銅箔
Claims (8)
- （ａ）それぞれ集積回路が形成された複数の半導体チップ領域を有し、前記複数の半導体チップ領域上にそれぞれ複数の電極が形成された半導体ウエハを準備する工程と、
（ｂ）前記複数の電極にそれぞれ接続される複数のバンプを、前記複数の電極上に形成する工程と、
（ｃ）前記複数の半導体チップ領域における前記複数のバンプに対して、加重をかけることによって、前記複数のバンプの上部を実質的に平坦に、かつ高さを実質的に等しくする工程と、
（ｄ）前記半導体ウエハを樹脂によって覆う工程と、
（ｅ）前記複数のバンプの上面を露出させるように、前記樹脂を研磨する工程と、
（ｆ）前記複数のバンプ上に複数の半田ボールを形成する工程と、
（ｇ）前記複数の半田ボールが形成された前記半導体ウエハを個々の半導体チップに分割する工程とを含むことを特徴とするチップサイズパッケージの製造方法。 - 請求項１記載のチップサイズパッケージの製造方法において、前記複数の電極を露出させ、前記半導体ウエハの表面を覆う保護膜を形成する工程を有することを特徴とするチップサイズパッケージの製造方法。
- 請求項２記載のチップサイズパッケージの製造方法において、前記保護膜はＰＳＧを用いて形成することを特徴とするチップサイズパッケージの製造方法。
- 請求項１から３のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプは、金、銅、半田のいずれか一つを用いて形成することを特徴とするチップサイズパッケージの製造方法。
- 請求項１から４のいずれか１項に記載のチップサイズパッケージの製造方法において、前記樹脂は、エポキシ樹脂を用いて形成することを特徴とするチップサイズパッケージの製造方法。
- 請求項１から５のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数の電極は、一辺が５０μｍ〜１００μｍの長方形状、または正方形状であり、約１μｍの厚さを有するように形成することを特徴とするチップサイズパッケージの製造方法。
- 請求項１から６のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプの各々は、３０μｍ〜６０μｍの高さを有するように形成することを特徴とするチップサイズパッケージの製造方法。
- 請求項１から７のいずれか１項に記載のチップサイズパッケージの製造方法において、前記複数のバンプは、一つのバンプあたり６ｇ〜１０ｇの加重がかけられることを特徴とするチップサイズパッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103221A JP3614828B2 (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002103221A JP3614828B2 (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22176095A Division JP3313547B2 (ja) | 1995-08-30 | 1995-08-30 | チップサイズパッケージの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313985A JP2002313985A (ja) | 2002-10-25 |
| JP3614828B2 true JP3614828B2 (ja) | 2005-01-26 |
Family
ID=19193719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002103221A Expired - Fee Related JP3614828B2 (ja) | 2002-04-05 | 2002-04-05 | チップサイズパッケージの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3614828B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1906445A2 (en) | 2006-09-26 | 2008-04-02 | Shinko Electric Industries Co., Ltd. | Manufacturing method of semiconductor device |
| JP2009076497A (ja) * | 2007-09-18 | 2009-04-09 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| US8299586B2 (en) | 2009-10-23 | 2012-10-30 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008235555A (ja) * | 2007-03-20 | 2008-10-02 | Shinko Electric Ind Co Ltd | 電子装置の製造方法及び基板及び半導体装置 |
| JP4121543B1 (ja) | 2007-06-18 | 2008-07-23 | 新光電気工業株式会社 | 電子装置 |
| JP4708399B2 (ja) * | 2007-06-21 | 2011-06-22 | 新光電気工業株式会社 | 電子装置の製造方法及び電子装置 |
| JP5048420B2 (ja) | 2007-08-17 | 2012-10-17 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP5064157B2 (ja) | 2007-09-18 | 2012-10-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP5139039B2 (ja) | 2007-11-20 | 2013-02-06 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| CN101937858A (zh) * | 2010-08-03 | 2011-01-05 | 清华大学 | 一种倒装芯片凸点结构的圆片级制造方法 |
-
2002
- 2002-04-05 JP JP2002103221A patent/JP3614828B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1906445A2 (en) | 2006-09-26 | 2008-04-02 | Shinko Electric Industries Co., Ltd. | Manufacturing method of semiconductor device |
| US7749889B2 (en) | 2006-09-26 | 2010-07-06 | Shinko Electric Industries Co., Ltd. | Manufacturing method of semiconductor device |
| JP2009076497A (ja) * | 2007-09-18 | 2009-04-09 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法 |
| US8299586B2 (en) | 2009-10-23 | 2012-10-30 | Shinko Electric Industries Co., Ltd. | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002313985A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313547B2 (ja) | チップサイズパッケージの製造方法 | |
| JP4400898B2 (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US20020164840A1 (en) | Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed | |
| JP2002261190A (ja) | 半導体装置、その製造方法及び電子機器 | |
| JP2000183094A (ja) | 半導体装置およびその製造方法 | |
| JP3614828B2 (ja) | チップサイズパッケージの製造方法 | |
| JP2701589B2 (ja) | 半導体装置及びその製造方法 | |
| WO2020000933A1 (zh) | 一种控制形变的扇出封装结构及其制造方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| US6929971B2 (en) | Semiconductor device and its manufacturing method | |
| JP3614829B2 (ja) | チップサイズパッケージ | |
| JP4279222B2 (ja) | チップサイズパッケージの製造方法 | |
| JP4207872B2 (ja) | チップサイズパッケージ | |
| JP4300526B2 (ja) | チップサイズパッケージ | |
| JP4279224B2 (ja) | チップサイズパッケージ | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JP4279223B2 (ja) | チップサイズパッケージ | |
| JP4626063B2 (ja) | 半導体装置の製造方法 | |
| JP4440494B2 (ja) | 半導体装置の製造方法 | |
| JP3421478B2 (ja) | 半導体装置及びその製造方法 | |
| JP5776174B2 (ja) | 電子部品内蔵基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040916 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |