JP3421478B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3421478B2
JP3421478B2 JP21328795A JP21328795A JP3421478B2 JP 3421478 B2 JP3421478 B2 JP 3421478B2 JP 21328795 A JP21328795 A JP 21328795A JP 21328795 A JP21328795 A JP 21328795A JP 3421478 B2 JP3421478 B2 JP 3421478B2
Authority
JP
Japan
Prior art keywords
terminal portion
frame
semiconductor device
columnar
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21328795A
Other languages
English (en)
Other versions
JPH08116014A (ja
Inventor
和人 辻
義之 米田
英治 迫田
隆司 埜本
英二 渡辺
政樹 脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21328795A priority Critical patent/JP3421478B2/ja
Priority to US08/611,007 priority patent/US5656550A/en
Publication of JPH08116014A publication Critical patent/JPH08116014A/ja
Priority to US08/847,222 priority patent/US6255740B1/en
Application granted granted Critical
Publication of JP3421478B2 publication Critical patent/JP3421478B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外部端子を平面上
で格子状に配列させた半導体装置及びその製造方法に関
する。近年、電子機器の小型、薄型化及び高速、高機能
化へのニーズが高まる中で、構成する主要品の一つであ
る半導体装置においても小型化、高密度、高機能化が要
求されている。そのため、半導体装置はその外形をＱＦ
Ｐ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ），ＱＴＰ
（Ｑｕａｄ Ｔａｐｅ−ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）等からＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒｙ），
ＴＡＢ（ＴａｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）接続技術を用いたミニ又はマイクロ（μ）ＢＧＡに
移行してきている。
【０００２】そこで、半導体装置の小型形状に伴う信頼
性や電気的特性の向上や低コスト化が望まれている。
【０００３】
【従来の技術】従来より半導体装置の高密度実装を図る
ために表面実装型のパッケージのものが普及しており、
表面実装型のＱＦＰ型においても端子の形状がいわゆる
ガルウィング形状やＪ形状などがあり、Ｊ形状のＱＦＰ
をＱＦＪ（Ｑｕａｄ ＦｌａｔＪ−Ｌｅａｄｅｄ Ｐａ
ｃｋａｇｅ）と称している。そして、このようなＱＦＰ
より上述のようにＢＧＡへと移行してきている。
【０００４】ここで、図２０に、従来のＱＦＪ型半導体
装置の概略図を示す。図２０に示す半導体装置１０は、
半導体チップが搭載されて樹脂モールドされたパッケー
ジ１０ａの四方側面より所定数のリード（アウタリー
ド）１０ｂが延出され、各リード１０ｂをＪ形状に折曲
したものである。この半導体装置１０は、実装基板１０
ｃの表面上のパターンに半田により固着されて実装され
るものである。
【０００５】また、図２１に、従来のμＢＧＡパッケー
ジの半導体装置の構成図を示す。図２１（Ａ）は断面
図、図２１（Ｂ）は平面図である。図２１（Ａ），
（Ｂ）に示す半導体装置１１は、半導体チップ１２上に
はパッド１３が所定数形成されており、半導体チップ１
２のパッド１３以外の部分に弾力性のある接着剤１４が
形成されている。また、半導体チップ１２の周囲側面に
は接着剤１５ａにより保護又は放熱のための金属等の枠
部１６が取り付けられ、枠部１６上にも接着剤１５ｂが
形成されている。
【０００６】一方、ポリイミド（ＰＩ）等の樹脂フィル
ム１７上には銅箔のパターン１８が取着されており、パ
ターン１８は外部パッド１８ａとそれより延出されるリ
ード１８ｂにより構成されて、ＴＣ（Ｔａｐｅ Ｃａｒ
ｒｉｅｒ）が構成される。また、樹脂フィルム１７には
外部パッド１８に対応する部分に孔１９が形成されてお
り、孔１９内に外部パッド１８ａと接触する金又ははん
だのボール電極２０が格子配列で形成される。例えば、
ボール電極２０のピッチは0.5 mmに配列される。このボ
ール電極２０が外部端子となる。
【０００７】この樹脂フィルム１７が上述の接着剤１
４，１５ｂ上に取着される。そして、パターン１８から
延出されるリード１８ｂと半導体チップ１２のパッド１
３とが融着等により接続され、この部分がエポキシ等の
樹脂１５ｃにより封止される。このように、半導体装置
１１は、チップサイズに近い大きさでボール電極２０を
備えるμＢＧＡパッケージ構造で形成される。
【０００８】ところで、上記半導体装置１１は、その平
面サイズが半導体チップ１２のサイズ又は端子数及び端
子ピッチより決定される。すなわち、端子数と端子ピッ
チから決定される面積が半導体チップ１２の面積を超え
ない場合には、半導体チップ１２上に形成されるパッド
１３が格子配列された外部端子の外側に配設されること
から半導体装置１１の平面サイズが決定される。
【０００９】また、端子数及び端子ピッチから決定され
る面積が半導体チップ１２の面積を超える場合には、パ
ッド１３は必ずしも外部端子の外側にならず、格子配列
される外部端の面積により半導体装置１１の平面サイズ
が決定される。
【００１０】
【発明が解決しようとする課題】しかし、図２０に示す
ような半導体装置１０では、パッケージ１０の側面より
リード１０ａが延出されることから、多ピン化を図るう
えで限界があると共に、低コスト化を図るうえでも限界
があるという問題がある。
【００１１】一方、図２１に示す半導体装置１１は、半
導体チップ１２と外部端子との接続がＴＡＢ技術である
ことから一品一様となって汎用性がないという問題があ
る。また、半導体チップ１２上に総ての外部端子を集中
させることは、例えば、３２４ピン以上の端子数でパッ
ド１３のピッチが８０μm 以下の場合に外部端子のピッ
チを0.4 mm以下にする必要があり実装が困難となる。一
方、外部端子ピッチを0.5 mm以上にすることは半導体チ
ップ１２のサイズを大きくする必要がありトータルコス
トの高騰を招くという問題がある。
【００１２】さらに、外部端子（バンプ電極２０）の形
成においてめっき処理が施されることから、コスト高を
招くという問題がある。また、半導体チップ１２の一部
分が露出した状態となって、信頼性を低下させるという
問題がある。
【００１３】そこで、本発明は、上記課題に鑑みなされ
たもので、低コスト化を図ると共に、信頼性及び電気特
性の向上を図る半導体装置及びその製造方法を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、所定数のパッドが形成された半導体
チップを覆う樹脂領域と、前記半導体チップのパッドと
電気的に接続された所定数の柱状端子部及び所定数の枠
状端子部が該樹脂領域から露出されて配置された端子領
域と、を有して半導体装置が構成される。
【００１５】請求項２では、請求項１記載の端子領域
は、前記柱状端子部が格子状に配列され、少なくとも前
記枠状端子部が前記柱状端子部の周囲に配置される。請
求項３では、請求項１又は２記載の端子領域は、前記枠
状端子部及び前記柱状端子部で構成される外部端子部
と、前記外部端子部に接続されるもので、前記半導体チ
ップが搭載されて前記パッドと電気的接続が行われる接
続部、及び前記枠状端子部及び前記柱状端子部と接続さ
れる端子接続部が少なくとも形成されたパターン部と、
を有して構成される。
【００１６】請求項４では、請求項３記載のパターン部
は、前記半導体チップを搭載するベース層に、前記接続
部及び端子接続部が形成されたパターン層が形成されて
なる。請求項５では、請求項４記載のベース層が、絶縁
性のフィルム又は板状の金属部材で形成されてなる。
【００１７】請求項６では、請求項５記載のベース層
は、前記パターン層の前記接続部に対応する部分に開口
部が形成され、前記半導体チップの前記パッドと前記接
続部とをワイヤにより電気的接続が行われてなる。請求
項７では、請求項４又は６記載のパターン層の前記接続
部は、前記外部端子部の外周の前記枠状端子部の上方に
配置されてなる。
【００１８】請求項８では、請求項３，６又は７記載の
半導体チップのパッドは、前記半導体チップの縁部に沿
って二列に配置されると共に、前記パターン層の接続部
が前記パッドに対して千鳥状に配置される。請求項９で
は、請求項８記載の二列のパッドと前記千鳥状配置の接
続部とが、対向距離の遠隔同士及び近接同士で異なるル
ープ高さでワイヤボンディングされてなる。
【００１９】請求項１０では、請求項４記載のパターン
層の端子接続部と、前記外部端子部の前記枠状端子部及
び前記柱状端子部との電気的接続を行うめっきが形成さ
れてなる。請求項１１では、請求項２記載の枠状端子部
が、前記柱状端子部の配列内及び外周に所定数形成され
てなる。
【００２０】請求項１２では、請求項２又は１１記載の
枠状端子部が、分割して形成されてなる。請求項１３で
は、請求項２，１１又は１２の枠状端子部が、電源系及
び接地系の少なくとも何れかの役割を有してなる。
【００２１】請求項１４では、基板に対して実装する端
子となる所定数の枠状端子部及び所定数の柱状端子部が
肉薄状態で連結されて形成された外部端子部に、前記枠
状端子部及び柱状端子部に対応する端子接続部を有する
と共に、搭載する半導体チップと電気的接続を行うため
の接続部が前記枠状端子部の上方に位置されるように形
成されたパターン層を有するパターン部が接続される工
程と、前記パターン部上に前記半導体チップを搭載して
前記パターン層の接続部との電気的接続を行う工程と、
前記外部端子部を露出させ、前記半導体チップを樹脂に
より封止する工程と、露出された前記外部端子部におけ
る前記枠状端子部と前記柱状端子部との連結状態を分離
させる工程と、を含んで半導体装置の製造方法を構成す
る。
【００２２】請求項１５では、基板に対して実装する端
子となる所定数の枠状端子部及び所定数の柱状端子部が
肉薄状態で連結されて形成された外部端子部の一方面上
に、前記枠状端子部の一部、及び全部の前記柱状端子部
の面を表出させて絶縁層を形成する工程と、前記絶縁層
上に、前記枠状端子部の一部及び柱状端子部の面に接触
すると共に、搭載する半導体チップとの電気的接続を行
うための接続部をパターニングした導体金属のパターン
層を形成する工程と、前記パターン層上に、前記接続部
を表出させる開口部を形成した上部絶縁層を形成する工
程と、前記上部絶縁層上に、前記半導体チップを搭載し
て前記パターン層の接続部との電気的接続を行う工程
と、前記外部端子部を露出させ、前記半導体チップを樹
脂により封止する工程と、露出された前記外部端子部に
おける前記枠状端子部と前記柱状端子部との連結状態を
分離させる工程と、を含んで半導体装置の製造方法を構
成する。
【００２３】請求項１６では、請求項１４又は１５記載
の連結状態が分離された前記枠状端子部及び柱状端子部
に、実装のための所定のめっき処理が施される。請求項
１７では、請求項１４又は１５記載の半導体チップと前
記パターン層の電気的接続を、前記枠状端子部の上方で
ワイヤボンディングにより行う。
【００２４】請求項１８では、請求項１４記載の枠状端
子部及び柱状端子部と前記パターン層との接触部分に導
体金属のめっき処理が施される。請求項１９では、請求
項１４又は１５の外部端子部は、所定の金属導体板の一
方面に、前記枠状端子部及び柱状端子部となるパターン
のレジストを塗布すると共に、その反対面全面にレジス
トを塗布する工程と、前記一方面をハーフエッチングし
て前記枠状端子部と前記柱状端子部とを肉薄状態で連結
して形成する工程と、前記レジストを剥離する工程と、
により形成される。
【００２５】請求項２０では、請求項１９記載の外部端
子部の連結部分を突き上げにより前記枠状端子部及び柱
状端子部を両面で突出させた形状に形成する。請求項２
１では、請求項１４又は１５記載の外部端子部は、所定
の金属導体板の両面より押圧する塑性加工により、前記
枠状端子部及び柱状端子部を両面で突出させて肉薄で連
結状態に形成する。
【００２６】請求項２２では、請求項１４記載のパター
ン部は、絶縁性フィルム上に前記接続部を表出させる開
口部を形成して前記パターン層となる金属箔を貼着し、
フォトエッチングにより前記接続部及び前記端子接続部
を形成する。請求項２３では、請求項１４記載のパター
ン部は、金属導体板に打ち抜き又はエッチングにより前
記接続部を表出させる開口部を形成して前記パターン層
となる金属箔を貼着し、フォトエッチングにより前記接
続部及び前記端子接続部を形成する。
【００２７】請求項２４では、請求項２３記載の開口部
形成後に、前記金属導体板の全面に他金属との整合性の
ための所定金属によるめっき処理を施す。請求項２５で
は、請求項２２又は２３記載の接続部に、ワイヤボンデ
ィングのための所定金属によるめっき処理を施す。
【００２８】請求項２６では、請求項１４記載の外部端
子部とパターン部とを、絶縁性接着剤により貼着して接
続を行う。請求項２７では、請求項１４又は１５の外部
端子部は、２枚の金属導体板のそれぞれの一方面に、前
記枠状端子部及び柱状端子部を肉薄で連結形成するため
の凹部がハーフエッチングにより形成され、それぞれの
金属導体板を接合して、少くとも一方面に前記枠状端子
部及び柱状端子部となる突出部分を形成する。
【００２９】請求項２８では、請求項１４又は１５の外
部端子部は、前記枠状端子部となる金属線枠及び前記柱
状端子部となる金属球が形成され、前記金属線枠及び金
属球を、金属導体板にハーフエッチングにより形成した
溝及び凹部に嵌合して取り付けて形成する。
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】請求項２及び３の発明では、端子領域を、
柱状端子部及び少なくともその周囲に配置された枠状端
子部で構成する外部端子部に、半導体チップを搭載して
電気的接続が行われたパターン部を接続して形成する。
これにより、半導体チップのレイアウトやチップサイズ
の違いが許容可能となってパッケージの汎用化より低コ
スト化が図られ、枠状端子部を電源系等の端子とするこ
とで信頼性及び電気的特性の向上を図ることが可能とな
る。
【００３５】請求項４〜７の発明では、パターン部を、
ベース層上に接続部を表出させる開口部を形成してパタ
ーン層をし、枠状端子部上方で半導体チップとのワイヤ
ボンディングにより電気的接続を行わせる配置とする。
これにより、半導体チップとの接続が容易かつ確実に行
うことが可能となる。
【００３６】請求項８及び９の発明では、半導体チップ
のパッドを二列配置とし、接続部を千鳥状に配置して対
向距離で遠隔同士及び近接同士でループ高さを異ならせ
てワイヤボンディングする。これにより、ワイヤの接触
を防止してパッド及び接続部の配置密度を向上させるこ
とが可能となる。
【００３７】請求項１０の発明では、外部端子部とパタ
ーン部との接続する部分にめっきを形成する。これによ
り、電気的接続を確実にすることができる。請求項１１
〜１３の発明では、枠状端子部を柱状端子部の配列内及
び外周に適宜分割させ、電源系及び接地系の役割を持た
せる。これにより、耐ノイズ性を向上させて電気的特性
の向上を図ることが可能となる。
【００３８】請求項１４，１８及び２２〜２８の発明で
は、枠状端子部と柱状端子部とを肉薄で連結状態とした
外部端子部に、絶縁性フィルム又は金属導体板に金属箔
を貼着してパターニングし、所定のめっき処理されたパ
ターン部を絶縁性接着剤で貼着すると共に、端子接触部
分をめっき処理し、半導体チップ搭載後に樹脂封止して
枠状端子部と柱状端子部との連結状態を分離させる。こ
れにより、汎用性を有して異なるチップサイズでも低コ
ストで製造することが可能となる。
【００３９】請求項１５の発明では、枠状端子部と柱状
端子部とが肉薄状態で連結された外部端子部上に、絶縁
層を介してパターン層を形成し、パターン層上に上部絶
縁層を形成して半導体チップを搭載し、樹脂封止後に枠
状端子部と柱状端子部の連結状態を分離させる。これに
より、汎用性を有して異なるチップサイズでも低コスト
で製造することが可能となる。
【００４０】請求項１６の発明では、分離された枠状端
子部と柱状端子部とにめっき処理を施す。これにより、
基板実装を確実にすることが可能となる。請求項１７の
発明では、半導体チップとパターン層の接続部とをワイ
ヤボンディングで電気的接続する。これにより、汎用性
が向上してチップサイズが異なっても低コストで製造す
ることが可能となる。
【００４１】請求項１９〜２１の発明では、外部端子部
を、ハーフエッチング後に連結部分を突き上げ、又は金
属導体板を両面より押圧して塑性加工して肉薄の連結部
分を形成する。これにより、両面で突出させた枠状端子
部及び柱状端子部を容易に形成することが可能となる。
【００４２】
【００４３】
【００４４】
【００４５】
【発明の実施の形態】図１に、本発明の第１実施例の構
成図を示す。図１（Ａ）は離面からの全体斜視図、図１
（Ｂ）はその断面図である。図１（Ａ），（Ｂ）に示す
半導体装置２１は、図１（Ａ）において、パッケージ２
２がモールド樹脂で形成された樹脂領域２３と端子領域
２４とで構成される。端子領域２４はフレキシブルのＰ
ＷＢ（プリントワイヤリングボード）で形成されたパタ
ーン部２５と外部端子部２６とで構成される。
【００４６】外部端子部２６は、銅等の金属導体で形成
されるもので、平面上外側に枠状端子部２７が形成さ
れ、枠状端子部２７の内領域に樹脂２３ａでそれぞれ絶
縁された所定数（例えば３２４本）の柱状端子部２８が
格子状に配列される。この枠状端子部２７は、後述する
ワイヤボンディングを行う場合のベースになると共に、
電源パターン又は接地パターンとしての機能を持たせる
ことにより、耐ノイズ性を向上させることができる。
【００４７】図１（Ｂ）において、パターン部２５は、
絶縁フィルム又は金属フレームのベース層３１と銅箔等
で形成されたパターン層３２とが例えばエポキシ系の絶
縁層３３を介在させて構成され、ベース層３１の中央部
分に半導体チップ４１が銀ペースト等の接着剤４２によ
り搭載される。パターン層３２は、柱状端子部２８に対
応する端子接続部３２ａとワイヤ接続部３２ｂがそれぞ
れ形成される。
【００４８】ベース層３１には半導体チップ４１の外側
周辺の位置に開口部３４が形成されてパターン層３２の
ワイヤ接続部がそれぞれ表われ、半導体チップ４１の外
周側に形成されたパッドとワイヤ４３によりそれぞれ電
気的に接続されている（図２において説明する）。
【００４９】そして、パターン部２５のパターン層３２
と端子領域２４の外部端子部２６（枠状端子部２７）と
が例えばエポキシ系の接着剤又は絶縁フィルムの絶縁層
３５を介在させて固着されている。このとき、パターン
層３２の端子接続部３２ａと外部端子部２６の柱状端子
部２８とが当接状態でめっき３６により電気的に接続さ
れた状態になっている。なお、露出している外部端子部
２６の枠状端子部２７と柱状端子部２８との表面には所
定のめっき処理が施されている（後述する）。
【００５０】ここで、図２に、図１の一部切截の説明図
を示す。図２（Ａ）は一部切截の斜視図、図２（Ａ）は
ワイヤボンディング部分の拡大図である。図２（Ａ）に
おいて、図１において説明したように、ベース層３１の
中央部分に半導体チップ４１が搭載され、その周辺に開
口部３４より表われるパターン層３２のワイヤ接続部３
２ｂとワイヤ４３により電気的に接続されている。
【００５１】図２（Ｂ）に示すように、半導体チップ４
１上にはパッド４１ａが、ベース層３１の開口部３４に
対して同位置で前後２列に形成されている。また、開口
部３４より表われるパターン層３２のワイヤ接続部３２
ｂの端部はワイヤボンディング用の大きさで千鳥状に配
列されて形成される。
【００５２】そして、開口部３４に近いパッド４１ａ
と、半導体チップ４１に近いワイヤ接続部３２ｂとがワ
イヤ４３ａで電気的接続が行われる。また開口部３４よ
り遠いパッド４１ａと、半導体チップ４１より遠いワイ
ヤ接続部３２ｂとがワイヤ４３ｂにより、ワイヤ４３ａ
のループより高さの高い形状ループで電気的接続が行わ
れる。これにより、ワイヤ４３ａ，４３ｂ間の接触が防
止されて配線密度を向上させることができる。
【００５３】次に、図３に、図１のパターン部形成の製
造工程図を示す。図３（Ａ）はパターン部２５のベース
が絶縁フィルム（ＰＩ）の場合、図３（Ｂ）は金属フレ
ーム（銅系又はスズ・ニッケル系）の場合を示したもの
である。図３（Ａ）において、まずベース層３１となる
ポリイミド（ＰＩ）フィルムが用意され（ステップ
（Ｓ）１）、ワイヤ接続部３２ｂを表わすための開口部
３４がプレスによる打ち抜きにより形成される（Ｓ
２）。
【００５４】続いて、ＰＩフィルム上に例えばエポキシ
系の絶縁性の接着剤（絶縁層３３となる）が塗布され
（Ｓ３）、パターン層３２となる銅箔が貼着される（Ｓ
４）。その後、銅箔貼着面に所定のレジスト塗布を行い
（Ｓ５）、所定パターン形成の露光を行う（Ｓ６）、露
光後、露光を行った面（片面）の化学研磨であるエッチ
ングを行い（Ｓ７）、その後レジスト剥離を行う（Ｓ
８）。
【００５５】これにより、ベース層３１の開口部３４よ
りパターン層３２のワイヤ接続部３２ｂが表われるもの
で、ここにワイヤボンディングのためのめっき処理
（金、銀またはパラジウム）が行われるものである（Ｓ
９）。一方、図３（Ｂ）において、ベース層３１を金属
フレームで構成する場合には、まず、銅系又は鉄・ニッ
ケル系の金属フレームが用意され（Ｓ１１）、ワイヤ接
続部３２ｂを表わすための開口部３４がプレス又はエッ
チングにより形成される（Ｓ１２）。
【００５６】ここで、ベースが銅系の場合には、ベース
上にＳｎＮｉのめっき処理が行われる（Ｓ１３ａ）。開
口部３４の形成後、又は銅系ベース上へのめっき処理
後、絶縁層３３となるエポキシ系の絶縁性の接着剤が塗
布され（Ｓ１３）、パターン層３２となる銅箔が貼着さ
れる（Ｓ１４）。その後、銅箔貼着面に所定パターンに
応じたレジストが塗布され（Ｓ１５）、パターン形成の
露光を行う（Ｓ１６）。
【００５７】露光後、露光を行った面（片面）のエッチ
ングを行い（Ｓ１７）、エッチングされなかった部分の
レジスト剥離を行う（Ｓ１８）。そして、ベース層３１
の開口部３４より表われたパターン層３２のワイヤ接続
部３２ｂにワイヤボンディングのためのめっき処理
（金、銀又はパラジウム）が行われるものである（Ｓ１
９）。
【００５８】次に、図４に、図１の外部端子部の製造工
程図を示す。図４はエッチングにより外部端子部を形成
する場合を示している。図４において、まず例えば銅板
が用意され（Ｓ２１）、パターン部２５との接続面に上
記枠状端子部２７及び柱状端子部２８を形成するパター
ンでレジストが塗布されると共に（Ｓ２２）、パターン
部接続面の裏面全面にレジストが塗布される（Ｓ２
３）。
【００５９】そして、両面エッチングを行い（Ｓ２
４）、エッチング後に両面のレジスト剥離を行う（Ｓ２
５）。この場合、パターン部接続面のエッチングはいわ
ゆるハーフエッチング状態で枠状端子部２７と柱状端子
部２８とは肉薄で連結された状態となる。
【００６０】ここで、図５に、図４の外部端子部の後加
工の製造説明図を示す。又、図６に、図４の外部端子部
の他の形状の製造説明図を示す。図５（Ａ）において、
図４により形成した外部端子部２６は、パターン部接続
面に柱状端子部２８となる突起２８ａが形成されてお
り、その反対面はエッチング処理されない状態の平面形
状である。
【００６１】この外部端子部２６を、ポンチ５１ａ及び
ダイス５１ｂで構成されるプレス５１の、そのパターン
部接続面を平坦なポンチ５１ａとし、反対面を突起２８
間の谷部分に対応する突部５１ｂ1 が形成されたダイス
５１ｂ側とするように位置させる。
【００６２】そして、プレス５１のスタンピングによ
り、図５（Ｂ）に示すように柱状端子部２８を、その反
対面でも突出させた形状とするものである。また、図６
（Ａ）は、図５（Ａ）のような突起２８ａが形成された
外部端子部２６ではなく、銅板２６ａが用意され、これ
と共に突部５１ａ1 及び５１ｂ2 が対向して形成された
ポンチ５１ａ及びダイス５１ｂ間に位置させる。
【００６３】そして、プレス５１のスタンピングによ
り、図６（Ｂ）に示すように外部端子部２６の両面で柱
状端子部２８を突出させて形成されるものである。この
場合、どちらの面をパターン部接続面としてもよい。ま
た、図７〜図９に、図４の外部端子部の他の形状の製造
説明図を示す。
【００６４】図７（Ａ）において、２枚の金属導体板
（例えば銅合金）が用いられて、共にハーフエッチング
により所定数の凹部２６ｂ3 を形成した金属導体板２６
ｂ1 ，２６ｂ2 が形成される。これらを、図７（Ｂ）に
示すように、金属導体板２６ｂ1 の凹部２６ｂ3 が形成
されていない面に、金属導体板２６ｂ2 の凹部２６ｂ3
の形成されている面を重ね合わせ、超音波等によって接
合して外部端子部２６を形成したものである。
【００６５】この外部端子部２６は、凹部２６ｂ3 が形
成されていない面を露出させて樹脂封止した後にエッチ
ングすることにより、後述する図１１（Ｂ）に示すよう
な枠状端子部２７及び柱状端子部２８が肉薄の連結状態
で形成されるものである。また、図８（Ａ）に示す上述
の図７（Ａ）で形成された２枚の金属導体板２６ｂ1 ，
２６ｂ2 を、８（Ｂ）に示すように凹部２６ｂ3 が形成
されていない面同士を超音波等により接合して、外部端
子部２６の両面で枠状端子部２７内で柱状端子部２８を
肉薄の連結状態で突出させて形成されるものである。こ
の場合においても、図６と同様に何れの面をパターン部
接続面としてもよい。
【００６６】続いて、図９（Ａ）は、後に枠状端子部２
７となるはんだ、すず等の材料で環状の金属線枠（厚さ
が柱状端子部２７の厚さと同等）２７ａと、柱状端子部
２８となるはんだ、すずなどの金属球（径が柱状端子部
２８の厚さと同等）２８ａが用意されると共に、例えば
銅合金の金属導体板にハーフエッチングにより溝（金属
線枠２７ａに対応）２６ｃ1 と溝２６ｃ1 の内側に凹部
（金属球２８ａに対応）２６ｃ2 が形成された金属板２
６ｃが用意される。
【００６７】これを、図９（Ｂ）に示すように、溝２６
ｃ1 に金属線枠２７ａを嵌合させ、凹部２６ｃ2 に金属
球２８ａを嵌合させて加熱することで融着接合させたも
のである。すなわち、金属線枠２７ａの枠状端子部２７
と金属球２８ａの柱状端子部２８が肉薄の連結状態で形
成されるものである。
【００６８】この外部端子部２６は、金属線枠２７ａと
金属球２８ａが取り付けられていない面を露出させて樹
脂封止した後にエッチングして金属導体板２６ｃを完全
に除去することにより、後述する図１１（Ｂ）に示すよ
うな枠状端子部２７及び柱状端子部２８が形成されるも
のである。
【００６９】続いて、図１０に、第１実施例のチップボ
ンディングの製造工程図を示す。図１０において、上述
のように形成されたパターン部２５と外部端子部２６と
を、端子接続部３２ａと対応する柱状端子部２８とを突
き合わせて絶縁層３５となる接着剤（例えばエポキシ系
の熱硬化性樹脂）又は絶縁性フィルムにより貼着する
（Ｓ３１）。
【００７０】続いて、外部端子部２６側より銅でめっき
処理を行うことによりめっき３６を形成して当該端子接
続部３２ａと柱状端子部２８との電気的接続を行う（Ｓ
３２）。その後、パターン部２５に接着剤４２を介して
半導体チップ４１を搭載し（Ｓ３３）、半導体チップ４
１のパッド４１ａと開口部３４より表われるワイヤ接続
部３２ｂとをワイヤ４３ａ，４３ｂによりボンディング
する（Ｓ３４，図２（Ｂ）参照）。
【００７１】そして、外部端子部２６の枠状端子部２７
と柱状端子部２８を露出させて半導体チップ４１側を樹
脂モールド又は樹脂ポッティングを行い、樹脂２３ａに
より樹脂領域２４が形成される（Ｓ３５）。この状態が
図１１（Ａ）に示される。そこで、図１１に、第１実施
例の最終工程の製造説明図を示す。図１１（Ａ）が図７
に示す工程で形成されたもので、この状態では外部端子
部２６における枠状端子部２７と柱状端子部２８とが導
通状態となっている。
【００７２】そこで、図１１（Ｂ）に示すように、露出
した外部端子部２６の面のエッチングを樹脂２３ａの面
まで行い、枠状端子部２７と柱状端子部２８とを分離す
る。そして、分離した枠状端子部２７と柱状端子部２８
とにはんだ、金、銀、錫、パラジウム等の基板実装可能
なめっき処理を施すものである。
【００７３】なお、パターン部２５及び外部端子部２６
が連設状態で形成される場合に、連設状態でパッケージ
ングやエッチング、めっき等の種々の工程の最後に個々
の半導体装置２１A に切り離されるものである。このよ
うに、端子領域２４を半導体チップ４１の底面側に配置
してその底部を外部端子部を配設し、また端子領域２４
と半導体チップ４１の電気的接続をＴＡＢ技術ではなく
ワイヤ接続していることから、半導体チップ４１のサイ
ズやパッド４１ａのレイアウトの制約を受けず、パッケ
ージの汎用化を図ることができる。
【００７４】また、格子配列の外部端子（柱状端子部２
８）の形成を、外部端子部２６で未完成状態の全端子導
通で樹脂領域２３の形成後に追加工により端子形成する
ことから、安価かつ確実に行うことができると共に、半
導体チップ４１の保護に樹脂を適用することができる。
【００７５】さらに、外部端子部２６に枠状端子部２７
が設けられており、ワイヤボンディング時のベースにさ
せると共に、電源又はグランドとしての端子役割をさせ
て電源又はグランドをまとめて見掛上の端子数が減少さ
せることができ、耐ノイズ性を向上させることができ
る。
【００７６】次に、図１２に、第１実施例の他のパッケ
ージ形状の外観図を示す。図１２（Ａ）に示す半導体装
置２１B は、外部端子部２６の外周で例えば４つに分割
した枠状端子部２７ａ1 〜２７ａ4 を形成したもので、
他の構成は図１と同様である。
【００７７】このように、枠状端子部２７ａ1 〜２７ａ
4 を複数（役割に応じて適宜数を設定）に分割させるこ
とで電源やグランドのそれぞれの役割をもたせることが
でき、また適宜必要な信号系の役割を持たせることがで
きるものである。また、図１２（Ｂ）に示す半導体装置
２１C は、図１の枠状端子部２７を、外周に形成した第
１の枠状端子部２７ａと、柱状端子部２８内で環状に形
成した第２の枠状端子部２７ｂとで構成したもので、他
の構成は図１と同様である。これによっても、電源、グ
ランド等の役割をもたせることができ、耐ノイズ性を向
上させることができる。
【００７８】さらに、図１２（Ｃ）に示す半導体装置２
１D は、図１２（Ｂ）の第２の枠状端子部２７ｂをさら
に４つに分割させた第２の枠状端子部２７ａ1 〜２７ａ
4 を形成したもので、同様に耐ノイズ性を向上させるこ
とができると共に、電源、グランド等の分担のレイアウ
トの自由性を向上させることができるものである。
【００７９】なお、図１２（Ａ）と図１２（Ｃ）を組み
合わせた形状としてもよい。次に、図１３に、本発明の
第２実施例の構成図を示す。図１３（Ａ）は外観図、図
１３（Ｂ）は断面図である。図１３（Ａ），（Ｂ）に示
す半導体装置２１Eは、図１に示す半導体装置２１A の
パターン部２５の構成を異ならせ、外部端子部２６との
接続を蒸着により行ったものである。なお、第１実施例
と同一の構成部分には同一符号を付して説明を省略す
る。
【００８０】図１３（Ａ），（Ｂ）において、半導体装
置２１E は、パッケージ２２が樹脂領域２３と端子領域
２４とで構成されることは、図１と同様である。樹脂領
域２３は、同様に半導体チップ４１を保護する樹脂２３
ａで形成される。端子領域２４は、パターン部２５A と
外部端子部２６で構成されて、外部端子部２６は外周の
枠状端子部２７とその内側に格子状に配列された柱状端
子部２８とで構成される。枠状端子部２７と柱状端子部
２８とは第１の絶縁層５１ａで絶縁されると共に、第２
の絶縁層５１ｂが枠状端子部２７上及び柱状端子部２８
を表出させて第１の絶縁層５１ａ上に形成されている。
【００８１】また、枠状端子部２７上方の第２の絶縁層
５１ｂ上と、表出された柱状端子部２８の面上とにパタ
ーニングされたパターン層５２がアルミニウム等の蒸着
により形成される。このとき、枠状端子部２７上方のパ
ターン層５２には図２（Ｂ）に示すようなワイヤ接続部
５２ａが形成される。このパターン層５２の柱状端子部
２８面との接続部分が第１実施例における端子接続部と
なる。
【００８２】このパターン層５２上には上部絶縁層であ
る第３の絶縁層５３が形成され、上記ワイヤ接続部５２
ａ部分に開口部５３ａが形成される。第３の絶縁層５３
上には接着剤４２により半導体チップ４１が搭載され
る。半導体チップ４１上には、図２（Ｂ）に示すように
前後２列のパッド４１ａが形成されており、ワイヤ４３
（４３ａ，４３ｂ）により異なる高さで接触を回避させ
てパターン層５２のワイヤ接続部５２ａと電気的接続さ
れている。また、パッド４１ａのうち、電源用又はグラ
ンド用のパッド４１ａと枠状端子部２７とワイヤ４３に
より電気的に接続される。
【００８３】この半導体チップ４１を保護するように、
第３の絶縁層５３上で樹脂２３ａで封止されて樹脂領域
２３を形成している。このような半導体装置２１E にお
ける外部端子部２６の製造は図４〜図６と同様である。
【００８４】そこで、図１４に、第２実施例のパターン
層の形成の製造説明図を示す。上記図４〜図６により形
成された外部端子部２６は、図１４（Ａ）に示すように
枠状端子部２７と柱状端子部２８とは導通状態のもの
で、その一方面における枠状端子部２７と柱状端子部２
８間の凹部分に第１の絶縁層５１ａとして粉末ガラス若
しくはガラスペースト、又はエポキシ系の樹脂を充填す
る。
【００８５】そして、図１４（Ｂ）に示すように、柱状
端子部２８を露出させて第１の絶縁層５１ａと同一のガ
ラス又は樹脂を形成して第２の絶縁層５１ｂとする。こ
こで、図１４（Ａ），（Ｂ）は第１及び第２の絶縁層５
１ａ，５１ｂを順次堆積させた場合を示しているが、全
面にガラスを溶融させて柱状端子部２８の表面を露出さ
せて第１の絶縁層５１ａとし、ＣＶＤ（化学気相成長）
法により柱状端子部２８の表面を露出させた状態でＳｉ
Ｏｎ（酸化シリコン）を被覆して第２の絶縁層５１ｂと
してもよい。
【００８６】また、同様に、全面に樹脂を充填して第１
の絶縁層５１ａとし、柱状端子部２８の表面を露出させ
た後、プリント印刷等により露出面以外の部分に樹脂で
被覆して第２の絶縁層５１ｂとしてもよい。続いて、図
１４（Ｃ）に示すように、第２の絶縁層５１ｂ及び柱状
端子部２８に露出面上に所定パターンのマスクを用い
て、例えばアルミニウムを蒸着し、その後金やパラジウ
ム等のワイヤ接続可能な金属でめっき処理を行ってパタ
ーン層５２を形成する。この場合、全面にアルミニウム
の蒸着した後フォトエッチングによりパターンを形成
し、上述のようなめっき処理を行ってもよい。
【００８７】そして、図１４（Ｄ）に示すように、枠状
端子部２７の内側範囲で開口部５３ａが形成された第３
の絶縁層５３として絶縁性フィルムを形成し、又はＣＶ
ＤによりＳｉＯｎ層を形成し、又はプリント印刷により
樹脂ペーストを塗布することにより形成する。
【００８８】続いて、図１５に、第２実施例の最終工程
の断面図を示す。図１５（Ａ）は、図１４（Ａ）〜
（Ｄ）において形成されたパターン部２５上に半導体チ
ップ４１が接着剤（例えば銀ペースト）４２により搭載
され、図２（Ａ），（Ｂ）に示すようにワイヤ４３（４
３ａ，４３ｂ）によりパッド４１ａとワイヤ接続部５２
ａとが電気的接続が行われる。
【００８９】その後、端子領域２４の上方で半導体チッ
プ４１を樹脂２３ａにより封止して樹脂領域２３を形成
したものである。そして、図１５（Ｂ）に示すように、
外部端子部２６の底面のエッチングを行い、枠状端子部
２７と柱状端子部２８とを分離する。そして、その表面
を基板実装可能にするために、はんだ、金、銀、錫、パ
ラジウム等でめっき処理を施すものである。
【００９０】なお、パターン部２５A 及び外部端子部２
６が連設状態で形成される場合に、連設状態でパッケー
ジングやエッチング、めっき等の種々の工程の最後に個
々の半導体装置２１E に切り離されるものである。ま
た、外部端子部２６は、図１２（Ａ）〜（Ｃ）に示すよ
うに、外周で分割し、又は外周と共に柱状端子部２８内
に環状若しくは適宜分割して形成することで、電源やグ
ランド等の役割を持たせて耐ノイズ性を向上させること
もできるものである。
【００９１】次に、図１６に、本発明の第３実施例の構
成図を示す。図１６（Ａ）は実装状態の半導体装置の側
面概略図、図１６（Ｂ）は図１６（Ａ）の半導体装置の
内部平面図、図１６（Ｃ）は図１６（Ｂ）のＡ−Ａ断面
図である。図１６（Ａ）に示す半導体装置２１F は、Ｓ
ＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）型のもので、パッケージ６１の一方
の平面より略Ｖ字突形状の端子部６２が２列の配置で所
定数延出して形成されている。そして、基板６３の表面
上に形成されているパターン（図に表われず）上に半田
等により固着されて実装される。
【００９２】上記半導体装置２１F は、図１６（Ｂ）に
示すように、まず、リードフレーム７１を構成するもの
としてステージ７２と、該ステージ７２の両側周辺にリ
ード７３が配置される。このリード７３は、後にパッケ
ージ６１内に位置される部分がインナリード７３ａとな
り、パッケージ６１の外方に位置されて切断除去される
部分がアウタリード７３ｂとなる。このインナリード７
３ａに折曲加工で上述のような略Ｖ字突形状の端子部６
２が形成されている。
【００９３】上記ステージ７２上に所定数の電極パッド
（図に表われず（図１７参照）半導体チップ７４が銀ペ
ーストなどの接着材７５により搭載され、電極パッドと
インナリード７３ａの先端との間でワイヤ７６により電
気的接続が行われている。このようにインナリード７３
ａの一部をパッケージ６１の平面上より露出させて端子
部６２とすることで、従来のＳＯＪ型パッケージに比べ
て小型になると共に端子数を増大させて配置させること
ができ、実装面積が縮小されて高密度パッケージを形成
することができる。また、端子部６２を略Ｖ字突形状の
ような輪の弧形状とすることで機械的強度を増加させる
ことができ、実装時の信頼性を向上させることができ
る。さらに、ＢＧＡのような配線基板や半田バンプを必
要としないことから、これらの製造工程が削減され、部
品数の削減と相俟って低コストとすることができるもの
である。
【００９４】なお、上記実施例では端子部６２の形状を
略Ｖ字突形状に形成した場合を示したが、略Ｕ字突形
状、円弧突形状等としてもよい。続いて、図１７に、第
３実施例の製造工程図を示す。図１７（Ａ）において、
まずリードフレーム７１ａが、クレドール８１ａ，８１
ｂ間に、サポートバー８２によりステージ７２が支持さ
れると共に、タイバー８３ａ，８３ｂが架設されて該タ
イバー８３ａ，８３ｂよりステージ７２方向に所定数の
リード７３が一体に形成される。このリード７３のうち
インナリード７３ａとなる部分に、略Ｖ字突形状の端子
部６２がそれぞれ折曲により形成される。
【００９５】そして、ステージ７２上に、電極パッド７
４ａが所定数備えた半導体チップ７４が接着材７５によ
り固着され、電極パッド７４ａとインナリード７３の先
端との間で金ワイヤ７６によるボンディングが行われ
る。このように半導体チップ７４が搭載されたリードフ
レーム７１は、図１７（Ｂ）に示すように、モールド金
型８４ａ，８４ｂにクランプされ、モールド樹脂が注入
されて樹脂領域６１ａが成形される。成形後、図１７
（Ｃ）に示すように、樹脂領域６１ａの平面のうち、端
子部６２の突端に対応する面をブラスト処理により研削
して端子部６２を露出させる。ブラスト処理は微粒の研
摩材を樹脂部分に吹き付けて研削していくものである。
また、端子部６２の内周に付着している樹脂についても
方向を変えてブラスト処理が行われる。これにより、実
装時に例えば半田の密着性を良好として固着を確実にす
ることができる。なお、この研削を薬品エッチングによ
り行ってもよい。
【００９６】その後、ブラスト処理して残った樹脂領域
のパッケージ６１の側面より延出するアウタリード７３
ｂを切断除去する。また、パッケージ６１より露出した
端子部６２に実装時の固着を確実にするための半田めっ
きが施される。そして、図１７（Ｄ）に示すように、単
体となった半導体装置２１F を基板６２の表面のパター
ン上に半田８５により実装されるものである。
【００９７】次に、図１８及び図１９に、第３実施例の
他の実施例の構成図を示す。図１８は、図１７（Ａ）に
示すリードフレーム７１を示したもので、タイバー８３
ａ，８３ｂより延出するそれぞれのリード７３の付根部
分をクランク形状とした伸縮部８６を設けたもので、他
の構成は図１７（Ａ）と同様である。
【００９８】この伸縮部８６は、インナリード７３ａに
端子部６２を設けるべく折曲加工する際に伸長してリー
ドフレーム７１の撓みを防止するもので、位置精度等を
良好に該端子部６２を設けることができるものである。
また、図１９は、ＱＦＰ型の半導体装置２１G を示した
もので、図１９（Ａ）は内部平面図、図１９（Ｂ）は図
１９（Ａ）のＡ−Ａ断面図である。図１９に示す半導体
装置２１F は、ステージ９１の四方周辺にリード９２が
配置される。このリード９２はパッケージ９４内に位置
される部分がインナリード９２ａとなり、パッケージ９
４の外方に位置されて切断除去される部分がアウタリー
ドとなる。なお、９５はステージ９１を組み立て前に支
持するサポートバーである。
【００９９】また、インナリード９２ａには、折曲加工
により略Ｖ字（Ｕ字、円弧でもよい）突形状の端子部９
３が隣接のインナリード９２ａとの間で千鳥状に配置さ
れて形成される。この端子部９３が樹脂領域であるパッ
ケージ９４の一方の面より露出されるもので、パッケー
ジ９４上で端子部６２が千鳥状に配列される。
【０１００】そして、ステージ９１上に半導体チップ９
６が銀ペーストなどの接着材９７により搭載されてイン
ナリード９２ａの先端との間でワイヤ９８により電気的
接続が行われているものである。なお、このような半導
体装置２１F の製造は図１７と同様である。また、図１
８に示すように、対応するリードフレームに伸縮部を形
成することにより加工精度を良好とすることができる。
【０１０１】このように、ＱＦＰ型においても同様に、
ＢＧＡのような配線基板や半田バンプを必要としないこ
とから、これらの製造工程が削減され、部品数の削減と
相俟って低コストとすることができる。また、端子部９
３を千鳥状に配置することにより、実装される基板に形
成するパターンを密にしても該端子部９３の接続部分を
確保することができ、高密度実装を実現することができ
るものである。
【０１０２】
【発明の効果】以上のように請求項１の発明によれば、
半導体チップを覆う樹脂領域と、枠状端子部及び柱状端
子部が露出された端子領域とで構成することにより、半
導体チップの大きさに制約されずに端子領域を設定する
ことが可能となって汎用性が向上して低コスト化を図る
ことが可能になると共に、枠状端子部を電源系等の端子
とすることで信頼性及び電気的特性の向上を図ることが
できる。
【０１０３】請求項２及び３の発明によれば、端子領域
を、柱状端子部及び少なくともその周囲に配置された枠
状端子部で構成する外部端子部に、半導体チップを搭載
して電気的接続が行われたパターン部を接続して形成す
ることにより、半導体チップのレイアウトやチップサイ
ズの違いが許容可能となってパッケージの汎用化より低
コスト化が図られ、枠状端子部を電源系等の端子とする
ことで信頼性及び電気的特性の向上を図ることができ
る。
【０１０４】請求項４〜７の発明によれば、パターン部
を、ベース層上に接続部を表出させる開口部を形成して
パターン層をし、枠状端子部上方で半導体チップとのワ
イヤボンディングにより電気的接続を行わせる配置とす
ることにより、半導体チップとの接続が容易かつ確実に
行うことができる。
【０１０５】請求項８及び９の発明によれば、半導体チ
ップのパッドを二列配置とし、接続部を千鳥状に配置し
て対向距離で遠隔同士及び近接同士でループ高さを異な
らせてワイヤボンディングすることにより、ワイヤの接
触を防止してパッド及び接続部の配置密度を向上させる
ことができる。
【０１０６】請求項１０の発明によれば、外部端子部と
パターン部との接続する部分にめっきを形成することに
より、電気的接続を確実にすることができる。請求項１
１〜１３の発明によれば、枠状端子部を柱状端子部の配
列内及び外周に適宜分割させ、電源系及び接地系の役割
を持たせることにより、耐ノイズ性を向上させて電気的
特性の向上を図ることができる。
【０１０７】請求項１４，１８及び２２〜２８の発明に
よれば、枠状端子部と柱状端子部とを肉薄で連結状態と
した外部端子部に、絶縁性フィルム又は金属導体板に金
属箔を貼着してパターニングし、所定のめっき処理され
たパターン部を絶縁性接着剤で貼着すると共に、端子接
触部分をめっき処理し、半導体チップ搭載後に樹脂封止
して枠状端子部と柱状端子部との連結状態を分離させる
ことにより、汎用性を有して異なるチップサイズでも低
コストで製造することができる。
【０１０８】請求項１５の発明によれば、枠状端子部と
柱状端子部とが肉薄状態で連結された外部端子部上に、
絶縁層を介してパターン層を形成し、パターン層上に上
部絶縁層を形成して半導体チップを搭載し、樹脂封止後
に枠状端子部と柱状端子部の連結状態を分離させること
により、汎用性を有して異なるチップサイズでも低コス
トで製造することができる。
【０１０９】請求項１６の発明によれば、分離された枠
状端子部と柱状端子部とにめっき処理を施すことによ
り、基板実装を確実にすることができる。請求項１７の
発明によれば、半導体チップとパターン層の接続部とを
ワイヤボンディングで電気的接続することにより、汎用
性が向上してチップサイズが異なっても低コストで製造
することができる。
【０１１０】請求項１９〜２１の発明によれば、外部端
子部を、ハーフエッチング後に連結部分を突き上げ、又
は金属導体板を両面より押圧して塑性加工して肉薄の連
結部分を形成することにより、両面で突出させた枠状端
子部及び柱状端子部を容易に形成することができる。
【０１１１】
【０１１２】
【０１１３】
【図面の簡単な説明】
【図１】本発明の第１実施例の構成図である。
【図２】図１の一部切截の説明図である。
【図３】図１のパターン部形成の製造工程図である。
【図４】図１の外部端子部の製造工程図である。
【図５】図４の外部端子部の後加工製造説明図である。
【図６】図４の外部端子部の他の形状の製造説明図
（１）である。
【図７】図４の外部端子部の他の形状の製造説明図
（２）である。
【図８】図４の外部端子部の他の形状の製造説明図
（３）である。
【図９】図４の外部端子部の他の形状の製造説明図
（４）である。
【図１０】第１実施例のチップボンディングの製造説明
図である。
【図１１】第１実施例の最終工程の製造説明図である。
【図１２】第１実施例の他のパッケージ形状の外観図で
ある。
【図１３】本発明の第２実施例の構成図である。
【図１４】第２実施例のパターン部の形成の製造説明図
である。
【図１５】第２実施例の最終工程の断面図である。
【図１６】本発明の第３実施例の構成図である。
【図１７】第３実施例の製造工程図である。
【図１８】第３実施例の他の実施例の構成図（１）であ
る。
【図１９】第３実施例の他の実施例の構成図（２）であ
る。
【図２０】従来のＱＦＪ半導体装置の概略図である。
【図２１】従来のμＢＧＡパッケージの半導体装置の構
成図である。
【符号の説明】
２１A 〜２１G 半導体装置 ２２，６１，９４ パッケージ ２３ 樹脂領域 ２４ 端子領域 ２５ パターン部 ２６ 外部端子部 ２７ 枠状端子部 ２８ 柱状端子部 ３１ ベース層 ３２ パターン層 ３２ａ 端子接続部 ３２ｂ ワイヤ接続部 ３３，３５ 絶縁層 ３４ 開口部 ３６ めっき ４１，７４，９６ 半導体チップ ４２ 接着剤 ４３ ワイヤ ５１ａ 第１の絶縁層 ５１ｂ 第２の絶縁層 ５２ パターン層 ５２ａ ワイヤ接続部 ５３ 第３の絶縁層 ５３ａ 開口部 ６２，９３ 端子部 ６３ 基板 ７１，７１ａ リードフレーム ７３，９２ リード ７３ａ，９２ａ インナリード
フロントページの続き (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡辺 英二 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 脇 政樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平１−225145（ＪＰ，Ａ) 特開 昭59−94441（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12

Claims (28)

    (57)【特許請求の範囲】
  1. 【請求項１】 所定数のパッドが形成された半導体チッ
    プを覆う樹脂領域と、 前記半導体チップのパッドと電気的に接続された所定数
    の柱状端子部及び所定数の枠状端子部が該樹脂領域から
    露出されて配置された端子領域と、 を有することを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の端子領域は、前記柱状端
    子部が格子状に配列され、少なくとも前記枠状端子部が
    前記柱状端子部の周囲に配置されることを特徴とする半
    導体装置。
  3. 【請求項３】 請求項１又は２記載の端子領域は、 前記枠状端子部及び前記柱状端子部で構成される外部端
    子部と、 前記外部端子部に接続されるもので、前記半導体チップ
    が搭載されて前記パッドと電気的接続が行われる接続
    部、及び前記枠状端子部及び前記柱状端子部と接続され
    る端子接続部が少なくとも形成されたパターン部と、 を有することを特徴とする半導体装置。
  4. 【請求項４】 請求項３記載のパターン部は、前記半導
    体チップを搭載するベース層に、前記接続部及び端子接
    続部が形成されたパターン層が形成されてなることを特
    徴とする半導体装置。
  5. 【請求項５】 請求項４記載のベース層が、絶縁性のフ
    ィルム又は板状の金属部材で形成されてなることを特徴
    とする半導体装置。
  6. 【請求項６】 請求項５記載のベース層は、前記パター
    ン層の前記接続部に対応する部分に開口部が形成され、
    前記半導体チップの前記パッドと前記接続部とをワイヤ
    により電気的接続が行われることを特徴とする半導体装
    置。
  7. 【請求項７】 請求項４又は６記載のパターン層の前記
    接続部は、前記外部端子部の外周の前記枠状端子部の上
    方に配置されてなることを特徴とする半導体装置。
  8. 【請求項８】 請求項３，６又は７記載の半導体チップ
    のパッドは、前記半導体チップの縁部に沿って二列に配
    置されると共に、前記パターン層の接続部が前記パッド
    に対して千鳥状に配置されることを特徴とする半導体装
    置。
  9. 【請求項９】 請求項８記載の二列のパッドと前記千鳥
    状配置の接続部とが、対向距離の遠隔同士及び近接同士
    で異なるループ高さでワイヤボンディングされてなるこ
    とを特徴とする半導体装置。
  10. 【請求項１０】 請求項４記載のパターン層の端子接続
    部と、前記外部端子部の前記枠状端子部及び前記柱状端
    子部との電気的接続を行うめっきが形成されてなること
    を特徴とする半導体装置。
  11. 【請求項１１】 請求項２記載の枠状端子部が、前記柱
    状端子部の配列内及び外周に所定数形成されてなること
    を特徴とする半導体装置。
  12. 【請求項１２】 請求項２又は１１記載の枠状端子部
    が、分割して形成されてなることを特徴とする半導体装
    置。
  13. 【請求項１３】 請求項２，１１又は１２の枠状端子部
    が、電源系及び接地系の少なくとも何れかの役割を有し
    てなることを特徴とする半導体装置。
  14. 【請求項１４】 基板に対して実装する端子となる所定
    数の枠状端子部及び所定数の柱状端子部が肉薄状態で連
    結されて形成された外部端子部に、前記枠状端子部及び
    柱状端子部に対応する端子接続部を有すると共に、搭載
    する半導体チップと電気的接続を行うための接続部が前
    記枠状端子部の上方に位置されるように形成されたパタ
    ーン層を有するパターン部が接続される工程と、 前記パターン部上に前記半導体チップを搭載して前記パ
    ターン層の接続部との電気的接続を行う工程と、 前記外部端子部を露出させ、前記半導体チップを樹脂に
    より封止する工程と、 露出された前記外部端子部における前記枠状端子部と前
    記柱状端子部との連結状態を分離させる工程と、 を含むことを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 基板に対して実装する端子となる所定
    数の枠状端子部及び所定数の柱状端子部が肉薄状態で連
    結されて形成された外部端子部の一方面上に、前記枠状
    端子部の一部、及び全部の前記柱状端子部の面を表出さ
    せて絶縁層を形成する工程と、 前記絶縁層上に、前記枠状端子部の一部及び柱状端子部
    の面に接触すると共に、搭載する半導体チップとの電気
    的接続を行うための接続部をパターニングした導体金属
    のパターン層を形成する工程と、 前記パターン層上に、前記接続部を表出させる開口部を
    形成した上部絶縁層を形成する工程と、 前記上部絶縁層上に、前記半導体チップを搭載して前記
    パターン層の接続部との電気的接続を行う工程と、 前記外部端子部を露出させ、前記半導体チップを樹脂に
    より封止する工程と、露出された前記外部端子部におけ
    る前記枠状端子部と前記柱状端子部との連結状態を分離
    させる工程と、 を含むことを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１４又は１５記載の連結状態が
    分離された前記枠状端子部及び柱状端子部に、実装のた
    めの所定のめっき処理が施されることを特徴とする半導
    体装置の製造方法。
  17. 【請求項１７】 請求項１４又は１５記載の半導体チッ
    プと前記パターン層の電気的接続を、前記枠状端子部の
    上方でワイヤボンディングにより行うことを特徴とする
    半導体装置の製造方法。
  18. 【請求項１８】 請求項１４記載の枠状端子部及び柱状
    端子部と前記パターン層との接触部分に導電金属のめっ
    き処理が施されることを特徴とする半導体装置の製造方
    法。
  19. 【請求項１９】 請求項１４又は１５の外部端子部は、
    所定の金属導体板の一方面に、前記枠状端子部及び柱状
    端子部となるパターンのレジストを塗布すると共に、そ
    の反対面全面にレジストを塗布する工程と、 前記一方面をハーフエッチングして前記枠状端子部と前
    記柱状端子部とを肉薄状態で連結して形成する工程と、 前記レジストを剥離する工程と、 により形成されることを特徴とする半導体装置の製造方
    法。
  20. 【請求項２０】 請求項１９記載の外部端子部の連結部
    分を突き上げにより前記枠状端子部及び柱状端子部を両
    面で突出させた形状に形成することを特徴とする半導体
    装置の製造方法。
  21. 【請求項２１】 請求項１４又は１５記載の外部端子部
    は、所定の金属導体板の両面より押圧する塑性加工によ
    り、前記枠状端子部及び柱状端子部を両面で突出させて
    肉薄で連結状態に形成することを特徴とする半導体装置
    の製造方法。
  22. 【請求項２２】 請求項１４記載のパターン部は、絶縁
    性フィルム上に前記接続部を表出させる開口部を形成し
    て前記パターン層となる金属箔を貼着し、フォトエッチ
    ングにより前記接続部及び前記端子接続部を形成するこ
    とを特徴とする半導体装置の製造方法。
  23. 【請求項２３】 請求項１４記載のパターン部は、金属
    導体板に打ち抜き又はエッチングにより前記接続部を表
    出させる開口部を形成して前記パターン層となる金属箔
    を貼着し、フォトエッチングにより前記接続部及び前記
    端子接続部を形成することを特徴とする半導体装置の製
    造方法。
  24. 【請求項２４】 請求項２３記載の開口部形成後に、前
    記金属導体板の全面に他金属との整合性のための所定金
    属によるめっき処理を施すことを特徴とする半導体装置
    の製造方法。
  25. 【請求項２５】 請求項２２又は２３記載の接続部に、
    ワイヤボンディングのための所定金属によるめっき処理
    を施すことを特徴とする半導体装置の製造方法。
  26. 【請求項２６】 請求項１４記載の外部端子部とパター
    ン部とを、絶縁性接着剤により貼着して接続を行うこと
    を特徴とする半導体装置の製造方法。
  27. 【請求項２７】 請求項１４又は１５の外部端子部は、
    ２枚の金属導体板のそれぞれの一方面に、前記枠状端子
    部及び柱状端子部を肉薄で連結形成するための凹部がハ
    ーフエッチングにより形成され、それぞれの金属導体板
    を接合して、少くとも一方面に前記枠状端子部及び柱状
    端子部となる突出部分を形成することを特徴とする半導
    体装置の製造方法。
  28. 【請求項２８】 請求項１４又は１５の外部端子部は、
    前記枠状端子部となる金属線枠及び前記柱状端子部とな
    る金属球が形成され、前記金属線枠及び金属球を、金属
    導体板にハーフエッチングにより形成した溝及び凹部に
    嵌合して取り付けて形成することを特徴とする半導体装
    置の製造方法。
JP21328795A 1994-08-24 1995-08-22 半導体装置及びその製造方法 Expired - Fee Related JP3421478B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21328795A JP3421478B2 (ja) 1994-08-24 1995-08-22 半導体装置及びその製造方法
US08/611,007 US5656550A (en) 1994-08-24 1996-03-05 Method of producing a semicondutor device having a lead portion with outer connecting terminal
US08/847,222 US6255740B1 (en) 1994-08-24 1997-05-01 Semiconductor device having a lead portion with outer connecting terminals

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19984594 1994-08-24
JP6-199845 1994-08-24
JP21328795A JP3421478B2 (ja) 1994-08-24 1995-08-22 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08116014A JPH08116014A (ja) 1996-05-07
JP3421478B2 true JP3421478B2 (ja) 2003-06-30

Family

ID=26511785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21328795A Expired - Fee Related JP3421478B2 (ja) 1994-08-24 1995-08-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP3421478B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4663172B2 (ja) * 2001-07-31 2011-03-30 三洋電機株式会社 半導体装置の製造方法
JP4679000B2 (ja) * 2001-07-31 2011-04-27 三洋電機株式会社 板状体
JP3938525B2 (ja) * 2002-07-24 2007-06-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4901809B2 (ja) * 2008-05-23 2012-03-21 新光電気工業株式会社 部品内蔵多層回路基板

Also Published As

Publication number Publication date
JPH08116014A (ja) 1996-05-07

Similar Documents

Publication Publication Date Title
US6025650A (en) Semiconductor device including a frame terminal
US7939933B2 (en) Semiconductor device
US5656550A (en) Method of producing a semicondutor device having a lead portion with outer connecting terminal
US5652461A (en) Semiconductor device with a convex heat sink
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001024135A (ja) 半導体装置の製造方法
JPH0394431A (ja) 半導体装置およびその製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3421478B2 (ja) 半導体装置及びその製造方法
JP3522403B2 (ja) 半導体装置
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3499392B2 (ja) 半導体装置
JP3103281B2 (ja) 樹脂封止型半導体装置
JP3280243B2 (ja) Ｂｇａ型半導体装置の製造方法
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH03105961A (ja) 樹脂封止型半導体装置
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003332495A (ja) 半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
JPH07249708A (ja) 半導体装置及びその実装構造
JPS6242549A (ja) 電子部品パツケ−ジ及びその製造方法
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2003332491A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030408

LAPS Cancellation because of no payment of annual fees