JP2701589B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2701589B2 JP2701589B2 JP3153650A JP15365091A JP2701589B2 JP 2701589 B2 JP2701589 B2 JP 2701589B2 JP 3153650 A JP3153650 A JP 3153650A JP 15365091 A JP15365091 A JP 15365091A JP 2701589 B2 JP2701589 B2 JP 2701589B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor substrate
- thickness
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、まず、
図３（ａ）に示すように、半導体素子が形成された半導
体基板４の上に外部との電気的接続行なうためのパッド
電極１１を選択的に形成する。
図３（ａ）に示すように、半導体素子が形成された半導
体基板４の上に外部との電気的接続行なうためのパッド
電極１１を選択的に形成する。
【０００３】次に、図３（ｂ）に示すように、パッド電
極１１を含む半導体基板４の表面にＴｉ，Ｃｒ，Ｃｕ等
の金属膜１４を堆積した後、フォトリソグラフィー技術
及びめっき法を用いてパッド電極１１上の金属膜１４の
上に選択的に、Ａｕ，Ｃｕ，Ｐｂ−Ｓｎ等のバンプ１０
を形成する。
極１１を含む半導体基板４の表面にＴｉ，Ｃｒ，Ｃｕ等
の金属膜１４を堆積した後、フォトリソグラフィー技術
及びめっき法を用いてパッド電極１１上の金属膜１４の
上に選択的に、Ａｕ，Ｃｕ，Ｐｂ−Ｓｎ等のバンプ１０
を形成する。
【０００４】次に、図３（ｃ）に示すように、バンプ１
０をマスクとして金属膜１４をエッチング除去して半導
体装置を構成していた。
０をマスクとして金属膜１４をエッチング除去して半導
体装置を構成していた。
【０００５】このようなバンプを有する半導体装置を実
装する方法の一つにフリップチップがある。これは図４
（ａ）に示すように、実装基板１５のボンディングパッ
ド１３とＰｂ−Ｓｎ等からなる、バンプ１０とを半田熔
融することにより接続する。次いで、半導体素子の保護
のために、エポキシ樹脂等の樹脂層１７で被覆する。
装する方法の一つにフリップチップがある。これは図４
（ａ）に示すように、実装基板１５のボンディングパッ
ド１３とＰｂ−Ｓｎ等からなる、バンプ１０とを半田熔
融することにより接続する。次いで、半導体素子の保護
のために、エポキシ樹脂等の樹脂層１７で被覆する。
【０００６】また、同様にバンプを有する半導体基板４
を実装する方法として、フィルムキャリア方式がある。
これは、図４（ｂ）に示すように、バンプ１０と、フィ
ルムキャリアテープ上のインナーリード６を熱圧着法又
は共晶法を用いて接続（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎ
ｄｉｎｇ）する。次に、半導体基板４表面に信頼性の向
上及び機械的保護を目的として、例えば、エポキシ樹脂
等の樹脂層１７を滴下して、半導体チップ表面を樹脂封
止する。次いで、電気選別用パッド９を用いて電気検査
及びバーンインテストを行なう。さらに、実装基板に実
装する場合は、所定寸法にアウターリード７を切断し、
成形した後、実装基板１５のボンディングパッド１３と
アウターリード７とをボンディングして実装する。
を実装する方法として、フィルムキャリア方式がある。
これは、図４（ｂ）に示すように、バンプ１０と、フィ
ルムキャリアテープ上のインナーリード６を熱圧着法又
は共晶法を用いて接続（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎ
ｄｉｎｇ）する。次に、半導体基板４表面に信頼性の向
上及び機械的保護を目的として、例えば、エポキシ樹脂
等の樹脂層１７を滴下して、半導体チップ表面を樹脂封
止する。次いで、電気選別用パッド９を用いて電気検査
及びバーンインテストを行なう。さらに、実装基板に実
装する場合は、所定寸法にアウターリード７を切断し、
成形した後、実装基板１５のボンディングパッド１３と
アウターリード７とをボンディングして実装する。
【０００７】
【発明が解決しようとする課題】上述した半導体装置
は、フリップチップ方式の実装後半導体素子の保護とし
て形成する樹脂層が実装基板と半導体基板の間に完全に
充填するのが非常にむずかしく、さらにこれを確認する
ことが難しい。又、従来の半導体装置は半導体基板の厚
さが５００μｍ，樹脂層の厚さが１００〜３００μｍ
で、全体として６００〜８００μｍの厚さを有してい
る。電子装置の軽量化・薄型化に伴なって、これるの半
導体装置の更なる薄型化が要求されている。すなわち、
８００μｍ程度の厚さをさらに薄くする必要がある。そ
のために、半導体基板を研削する方法があるが、割れ等
の破損に至ることが多い。また樹脂厚についても、半導
体素子表面を完全に被覆するためには、ある一定量の樹
脂を滴下する必要があり薄型化に限界があった。
は、フリップチップ方式の実装後半導体素子の保護とし
て形成する樹脂層が実装基板と半導体基板の間に完全に
充填するのが非常にむずかしく、さらにこれを確認する
ことが難しい。又、従来の半導体装置は半導体基板の厚
さが５００μｍ，樹脂層の厚さが１００〜３００μｍ
で、全体として６００〜８００μｍの厚さを有してい
る。電子装置の軽量化・薄型化に伴なって、これるの半
導体装置の更なる薄型化が要求されている。すなわち、
８００μｍ程度の厚さをさらに薄くする必要がある。そ
のために、半導体基板を研削する方法があるが、割れ等
の破損に至ることが多い。また樹脂厚についても、半導
体素子表面を完全に被覆するためには、ある一定量の樹
脂を滴下する必要があり薄型化に限界があった。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けたパッド電極と、前記パッド電極上
に設けたバンプと、前記バンプの側面を含む表面を被覆
し且つ上面を前記バンプの上面と同一平面として前記バ
ンプの上面を露出させた保護膜とを有し、前記半導体基
板の厚さが前記保護膜の厚さより薄いことを特徴とす
る。
半導体基板上に設けたパッド電極と、前記パッド電極上
に設けたバンプと、前記バンプの側面を含む表面を被覆
し且つ上面を前記バンプの上面と同一平面として前記バ
ンプの上面を露出させた保護膜とを有し、前記半導体基
板の厚さが前記保護膜の厚さより薄いことを特徴とす
る。
【０００９】本発明の半導体装置の製造方法は、半導体
素子を設けた半導体基板上に外部接続用のパッド電極を
設け前記パッド電極上に金属層を選択的に堆積してバン
プを形成する工程と、前記バンプを含む表面に保護膜を
形成する工程と、前記半導体基板の裏面を研削して前記
半導体基板の厚さを薄くする工程と、前記保護膜を研削
して前記バンプの上面を露出させる工程とを含み、これ
により前記半導体基板の厚さを前記保護膜の厚さより薄
くすることを特徴とする。
素子を設けた半導体基板上に外部接続用のパッド電極を
設け前記パッド電極上に金属層を選択的に堆積してバン
プを形成する工程と、前記バンプを含む表面に保護膜を
形成する工程と、前記半導体基板の裏面を研削して前記
半導体基板の厚さを薄くする工程と、前記保護膜を研削
して前記バンプの上面を露出させる工程とを含み、これ
により前記半導体基板の厚さを前記保護膜の厚さより薄
くすることを特徴とする。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１（ａ）〜（ｃ）は、本発明の一実施例
の製造方法を説明するための工程順に示した半導体チッ
プの断面図である。
の製造方法を説明するための工程順に示した半導体チッ
プの断面図である。
【００１２】まず、図１（ａ）に示すように、従来例と
同様の工程により半導体素子を形成した半導体基板４上
に、外部との電気的接続を行なうためのパッド電極１１
を形成し、パッド電極１１を含む表面に例えば、Ｔｉ，
Ｃｒ，Ｃｕ等の金属膜（図示せず）を形成し、次いで、
金属膜をめっき電極として選択的にパッド電極１１上に
例えばＡｕ，Ｃｕ，Ｐｂ−Ｓｎ等をめつきした後金属膜
を除去してバンプ１０を形成する。なお、このバンプ形
成は、めっき法の他に、特開昭４９−５２９７３号公報
に記載されているように、Ａｕ，Ｐｂ−Ｓｎ等からなる
ワイヤーをワイヤーボンディング法を使用して、ボール
形成し、ボールをパッド上に接合後ボールのみを残し、
ワイヤーを切断することによってバンプを形成する方法
や、熔融半田中に浸漬してパッド電極上のみに半田バン
プを形成する方法等の従来のバンプ形成法を利用するこ
とができる。
同様の工程により半導体素子を形成した半導体基板４上
に、外部との電気的接続を行なうためのパッド電極１１
を形成し、パッド電極１１を含む表面に例えば、Ｔｉ，
Ｃｒ，Ｃｕ等の金属膜（図示せず）を形成し、次いで、
金属膜をめっき電極として選択的にパッド電極１１上に
例えばＡｕ，Ｃｕ，Ｐｂ−Ｓｎ等をめつきした後金属膜
を除去してバンプ１０を形成する。なお、このバンプ形
成は、めっき法の他に、特開昭４９−５２９７３号公報
に記載されているように、Ａｕ，Ｐｂ−Ｓｎ等からなる
ワイヤーをワイヤーボンディング法を使用して、ボール
形成し、ボールをパッド上に接合後ボールのみを残し、
ワイヤーを切断することによってバンプを形成する方法
や、熔融半田中に浸漬してパッド電極上のみに半田バン
プを形成する方法等の従来のバンプ形成法を利用するこ
とができる。
【００１３】次に、図１（ｂ）に示ように、バンプ１０
を含む半導体基板４上全面に、例えばエポキン樹脂等の
保護膜１２を２００μｍの厚さに塗布し、硬化させる。
を含む半導体基板４上全面に、例えばエポキン樹脂等の
保護膜１２を２００μｍの厚さに塗布し、硬化させる。
【００１４】次に図１（ｃ）に示すように、半導体基板
４の裏面を研削して半導体基板の厚さを２００μｍ程度
まで薄くし、さらに保護膜１２を樹脂厚が２０μｍ程度
になるまでエッチバックしてバンプ１０の上面を露出さ
せる。ここで本発明の実施例では、半導体基板４の放熱
性を考慮して、あらかじめ、ボールバンプを２重、３重
に形成する等によりバンプ１０の高さを高くしておき、
強度を保ために、樹脂厚を１００μｍ程度に厚くし、半
導体基板４を５０μｍ程度に薄くする。
４の裏面を研削して半導体基板の厚さを２００μｍ程度
まで薄くし、さらに保護膜１２を樹脂厚が２０μｍ程度
になるまでエッチバックしてバンプ１０の上面を露出さ
せる。ここで本発明の実施例では、半導体基板４の放熱
性を考慮して、あらかじめ、ボールバンプを２重、３重
に形成する等によりバンプ１０の高さを高くしておき、
強度を保ために、樹脂厚を１００μｍ程度に厚くし、半
導体基板４を５０μｍ程度に薄くする。
【００１５】図２（ａ），（ｂ）は本発明の半導体装置
の実装状態を示す断面図である。
の実装状態を示す断面図である。
【００１６】図２（ａ）はフリップチップ法による実装
例で、露出したバンプ１０上又は、実装基板１５のボン
ディングパッド１３上に設けた第２のバンプ１６を介し
て半導体装置を実装する。
例で、露出したバンプ１０上又は、実装基板１５のボン
ディングパッド１３上に設けた第２のバンプ１６を介し
て半導体装置を実装する。
【００１７】ここで、バンプ１６の形成法は、半導体基
板上にバンプを形成した場合と同様に、めっき法、ボー
ルバンプ法があるが、その他に、「日経マイクロデバイ
ス」１９８９年、７月号、４３〜６５頁に記載されてい
るように、Ａｕバンプの上にＡｇペースト等の導電性ペ
ーストを更に塗布する方法や、導電性樹脂を印刷や滴下
法により形成する方法等があり、従来のバンプ形成法を
利用して、容易に実施できる。また、バンプの代りに微
小なピンやリードを用いることもできる。次に、接続の
方法、例えば、露出バンプ１０と第２のバンプ１６の組
み合わせが、半田−半田の場合は、熔融によって接続
し、Ａｕ−Ａｕの場合は、異方導電性シートを用いて接
続し、導電性接着剤の場合は、硬化によって接続する等
バンプ材料により適切な接続方法を選択する。
板上にバンプを形成した場合と同様に、めっき法、ボー
ルバンプ法があるが、その他に、「日経マイクロデバイ
ス」１９８９年、７月号、４３〜６５頁に記載されてい
るように、Ａｕバンプの上にＡｇペースト等の導電性ペ
ーストを更に塗布する方法や、導電性樹脂を印刷や滴下
法により形成する方法等があり、従来のバンプ形成法を
利用して、容易に実施できる。また、バンプの代りに微
小なピンやリードを用いることもできる。次に、接続の
方法、例えば、露出バンプ１０と第２のバンプ１６の組
み合わせが、半田−半田の場合は、熔融によって接続
し、Ａｕ−Ａｕの場合は、異方導電性シートを用いて接
続し、導電性接着剤の場合は、硬化によって接続する等
バンプ材料により適切な接続方法を選択する。
【００１８】図２（ｂ）は、フィルムキャリアテープを
利用した実装例で、保護膜１２に露出したバンプ１０上
又は、インナーリード部に第２のバンプ１６を形成し、
インナーリードボンディングを例えば熱圧着法等で実施
する。次いで、実装基板１５上のボンディングパッド１
３でアウターリード部７と、アウターリードボンディン
グを例えば、熱圧着法で実施する。なおバンプ１６の形
成方法は、フリップチップの場合と同様に行なう。更
に、バンプ１６を形成せずに直接リードを露出したバン
プ１０にボンディングすることも可能である。また、露
出したバンプ１０の上に直接ワイヤーボンディングする
ことにより、従来のワイヤーボンディング半導体装置用
の半導体基板としても、利用することができる。
利用した実装例で、保護膜１２に露出したバンプ１０上
又は、インナーリード部に第２のバンプ１６を形成し、
インナーリードボンディングを例えば熱圧着法等で実施
する。次いで、実装基板１５上のボンディングパッド１
３でアウターリード部７と、アウターリードボンディン
グを例えば、熱圧着法で実施する。なおバンプ１６の形
成方法は、フリップチップの場合と同様に行なう。更
に、バンプ１６を形成せずに直接リードを露出したバン
プ１０にボンディングすることも可能である。また、露
出したバンプ１０の上に直接ワイヤーボンディングする
ことにより、従来のワイヤーボンディング半導体装置用
の半導体基板としても、利用することができる。
【００１９】
【発明の効果】以上説明したように本発明は、半導体基
板厚を、従来に比べ、さらに薄くすることが可能となる
ため、薄型及び軽量型の半導体装置の製造が可能とな
る。又、保護樹脂の形成が容易でかつ、薄くできる。さ
らに従来のフリップチップ法で実装後、実装基板全面に
樹脂を被覆する場合は、基板実装後不良発生時の個別単
位の交換が困難であったが、本発明では、個別に、樹脂
封止及び実装できることから、個別単位の交換が可能と
いう効果も有する。
板厚を、従来に比べ、さらに薄くすることが可能となる
ため、薄型及び軽量型の半導体装置の製造が可能とな
る。又、保護樹脂の形成が容易でかつ、薄くできる。さ
らに従来のフリップチップ法で実装後、実装基板全面に
樹脂を被覆する場合は、基板実装後不良発生時の個別単
位の交換が困難であったが、本発明では、個別に、樹脂
封止及び実装できることから、個別単位の交換が可能と
いう効果も有する。
【図１】本発明の一実施例の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図２】本発明の半導体装置の実装状態を示す断面図。
【図３】従来の半導体装置の製造方法を説明するための
工程順に示した半導体チップの断面図。
工程順に示した半導体チップの断面図。
【図４】従来の半導体装置の実装状態を示す断面図。
４ 半導体基板 ６ インナーリード ７ アウターリード １０，１６ バンプ １１ パッド電極 １２ 保護膜 １３ ボンディングパッド １４ 金属膜 １５ 実装基板 １７ 樹脂層
Claims (2)
- 【請求項１】 半導体基板上に設けたパッド電極と、前
記パッド電極上に設けたバンプと、前記バンプの側面を
含む表面を被覆し且つ上面を前記バンプの上面と同一平
面として前記バンプの上面を露出させた保護膜とを有
し、前記半導体基板の厚さが前記保護膜の厚さより薄い
ことを特徴とする半導体装置。 - 【請求項２】 半導体素子を設けた半導体基板上に外部
接続用のパッド電極を設け前記パッド電極上に金属層を
選択的に堆積してバンプを形成する工程と、前記バンプ
を含む表面に保護膜を形成する工程と、前記半導体基板
の裏面を研削して前記半導体基板の厚さを薄くする工程
と、前記保護膜を研削して前記バンプの上面を露出させ
る工程とを含み、これにより前記半導体基板の厚さを前
記保護膜の厚さより薄くすることを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153650A JP2701589B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153650A JP2701589B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH053183A JPH053183A (ja) | 1993-01-08 |
| JP2701589B2 true JP2701589B2 (ja) | 1998-01-21 |
Family
ID=15567181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3153650A Expired - Fee Related JP2701589B2 (ja) | 1991-06-26 | 1991-06-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701589B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3258764B2 (ja) * | 1993-06-01 | 2002-02-18 | 三菱電機株式会社 | 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法 |
| JP2541102B2 (ja) * | 1993-06-23 | 1996-10-09 | 日本電気株式会社 | 同軸フリップチップ接続構造の形成方法 |
| CN1783470B (zh) * | 1996-07-12 | 2013-02-06 | 富士通半导体股份有限公司 | 半导体装置 |
| EP1189271A3 (en) * | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Wiring boards and mounting of semiconductor devices thereon |
| US6881611B1 (en) | 1996-07-12 | 2005-04-19 | Fujitsu Limited | Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device |
| JP3423245B2 (ja) | 1999-04-09 | 2003-07-07 | 沖電気工業株式会社 | 半導体装置及びその実装方法 |
| JP3339838B2 (ja) | 1999-06-07 | 2002-10-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| KR100699649B1 (ko) * | 1999-08-23 | 2007-03-23 | 로무 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| JP3485507B2 (ja) * | 1999-10-25 | 2004-01-13 | 沖電気工業株式会社 | 半導体装置 |
| JP3597754B2 (ja) | 2000-04-24 | 2004-12-08 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4856328B2 (ja) * | 2001-07-13 | 2012-01-18 | ローム株式会社 | 半導体装置の製造方法 |
| JP3903025B2 (ja) * | 2003-07-17 | 2007-04-11 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| CN100452329C (zh) * | 2003-12-02 | 2009-01-14 | 全懋精密科技股份有限公司 | 可供形成预焊锡材料的半导体封装基板及其制法 |
| JP2012204589A (ja) * | 2011-03-25 | 2012-10-22 | Disco Abrasive Syst Ltd | 半導体デバイスウエーハの接合方法 |
| JP5970071B2 (ja) * | 2011-09-30 | 2016-08-17 | インテル・コーポレーション | デバイス構造の製造方法および構造 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62136049A (ja) * | 1985-12-10 | 1987-06-19 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2643392B2 (ja) * | 1988-12-05 | 1997-08-20 | 富士通株式会社 | 半導体装置の製造方法 |
-
1991
- 1991-06-26 JP JP3153650A patent/JP2701589B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053183A (ja) | 1993-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592038B2 (ja) | 半導体チップ実装方法および基板構造体 | |
| KR100241573B1 (ko) | 반도체 웨이퍼 | |
| JP3233535B2 (ja) | 半導体装置及びその製造方法 | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| US4494688A (en) | Method of connecting metal leads with electrodes of semiconductor device and metal lead therefore | |
| JP2701589B2 (ja) | 半導体装置及びその製造方法 | |
| KR100652242B1 (ko) | 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법 | |
| KR100559652B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6548326B2 (en) | Semiconductor device and process of producing same | |
| KR20010104626A (ko) | 반도체장치 및 그 제조방법 | |
| JP3622435B2 (ja) | 半導体装置とその製造方法 | |
| JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| JP2002093831A (ja) | 半導体装置およびその製造方法 | |
| US6815830B2 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| JP3614828B2 (ja) | チップサイズパッケージの製造方法 | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JP4010311B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO1999009592A1 (fr) | Assemblage semi-conducteur du type flip et son procede de fabrication | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP4279222B2 (ja) | チップサイズパッケージの製造方法 | |
| JP3614829B2 (ja) | チップサイズパッケージ | |
| JP4300526B2 (ja) | チップサイズパッケージ | |
| JPH09139404A (ja) | 半導体装置およびその製造方法 | |
| JP3316532B2 (ja) | 半導体装置及びその製造方法 | |
| JP4279224B2 (ja) | チップサイズパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970902 |
|
| LAPS | Cancellation because of no payment of annual fees |