JP3485507B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3485507B2
JP3485507B2 JP30249799A JP30249799A JP3485507B2 JP 3485507 B2 JP3485507 B2 JP 3485507B2 JP 30249799 A JP30249799 A JP 30249799A JP 30249799 A JP30249799 A JP 30249799A JP 3485507 B2 JP3485507 B2 JP 3485507B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor device
surface side
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30249799A
Other languages
English (en)
Other versions
JP2001127186A (ja
Inventor
誠 照井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP30249799A priority Critical patent/JP3485507B2/ja
Priority to US09/532,028 priority patent/US6472732B1/en
Priority to EP00106301A priority patent/EP1096567A3/en
Publication of JP2001127186A publication Critical patent/JP2001127186A/ja
Application granted granted Critical
Publication of JP3485507B2 publication Critical patent/JP3485507B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ボールグリッドア
レイパッケージ（以下、ＢＧＡパッケージという）型等
の半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】図２（ａ），（ｂ）は、従来のＢＧＡパ
ッケージ型半導体装置の一例を示す断面図である。図３
（ａ），（ｂ）は、従来のＢＧＡパッケージ型半導体装
置の他の例を示す断面図であり、図２中の要素と共通の
要素には共通の符号が付されている。一般的な放熱性を
考慮したＢＧＡパッケージ型半導体装置では、厚さ０．
３〜０．４ｍｍの銅板１に、厚さ１０〜３０μｍのポリ
イミド等からなる絶縁材２が、貼付けられている。絶縁
材２の上に、厚さ１２〜３５μｍの銅箔配線３が形成さ
れている。銅板１の表面側には、図２のように、切削加
工よって半導体チップ４の搭載箇所５ａが形成される
か、図３のように、金型絞り加工によって半導体チップ
４の搭載箇所５ｂが形成され、基板が構成されている。
【０００３】半導体チップ４は、電極が形成された電極
面とその反対側の背面とを有している。搭載箇所５ａ，
５ｂの底部に導電性或いは絶縁性のペースト６が塗布さ
れ、そこに半導体チップ４が背面を向けて固着されてい
る。半導体チップ４の電極と銅箔配線３とがボンディン
グワイヤ７で接続され、該半導体チップ４の搭載されて
いるキャビティ部分が、エポキシ樹脂８によって充填さ
れている。基板の表面側のエポキシ樹脂８のない部分
に、半田ボール９が格子状に取り付けられている。基板
の表面側のエポキシ樹脂８及び半田ボール９のない場所
は、レジスト膜１０で覆われている。なお、封止後の基
板の反り対策或いは汚れ防止対策として、基板の裏面側
に、図３のように絶縁材１１が貼付けられる場合もあ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
図２及び図３のＢＧＡパッケージ型半導体装置では、次
のような課題があった。図４（ａ），（ｂ）は、図２及
び図３のＢＧＡパッケージ型半導体装置の課題の説明図
である。多ピン化に対応するために、半田ボール９から
なる格子状の端子の列数を増加したり、該端子のピッチ
を狭くすると、図４（ａ）のように、銅箔配線３の幅と
ギャップからの制約により、半導体チップ４の電極とボ
ンディングワイヤ７で接続されるボンディングポスト１
２に結線されない余剰端子１３が多数発生する。また、
図２或いは図３のＢＧＡパッケージ型半導体装置を、図
４（ｂ）のようにマザーボード１４に実装しようとして
も、多ピン化に伴って該ＢＧＡパッケージ型半導体装置
の外形寸法が増加するので実装面積が増大する。よっ
て、マザーボード１４の寸法も増大させる必要があっ
た。
【０００５】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明の半導体装置では、表面
と裏面とを有する基板と、前記基板の前記表面に形成さ
れた第１の外部電極と、前記基板の前記表面に搭載され
ると共に、前記第１の外部電極と電気的に接続された第
１の半導体チップと、前記基板のコーナー部近傍におけ
る前記表面に形成された第２の外部電極と、前記基板の
前記裏面に搭載されると共に、前記第２の外部電極と、
前記基板に形成されたスルーホールを介して電気的に接
続された 第２の半導体チップとを含む。
【０００６】これにより、第１の外部端子を用いて第１
の半導体チップに対する信号の入出力が行え、第２の外
部端子を用いて第２の半導体チップに対する信号の入出
力が行える。
【０００７】第２の発明では、第１の発明の半導体装置
において、前記基板は金属で構成され、前記基板の前記
表面には凹部が設けられ、前記裏面には前記凹部に対応
する凸部が設けられ、前記第１の半導体チップは前記凹
部内に配置され、前記第２の半導体チップは前記凸部上
に配置される。
【０００８】これにより、金属で構成された基板の凹部
内に第１の半導体チップが搭載され、該基板の凸部上に
第２の半導体チップが搭載される。
【０００９】第３の発明の半導体装置の製造方法では、
表面と裏面とを有し、前記表面に凹部が設けられ、前記
裏面に前記凹部に対応する凸部が設けられた基板の前記
凸部上に、表面に電極を有する第１の半導体チップを、
前記電極が前記基板に対向するように搭載する工程と、
前記第１の半導体チップの前記表面と前記基板との間に
樹脂を注入する工程と、前記凹部内に第２の半導体チッ
プを搭載する工程とを含む。
【００１０】これにより、基板の凸部上に第１の半導体
チップが搭載され、この第１の半導体チップの表面と基
板との間が樹脂で封止され、基板の凹部内に第２の半導
体チップが搭載される。
【００１１】第４の発明では、第３の発明の半導体装置
の製造方法において、前記基板には、前記第１の半導体
チップを搭載する箇所に貫通孔が設けられており、前記
第１の半導体チップを搭載した後に、前記基板の前記表
面側から前記貫通孔を介して前記第１の半導体チップと
前記基板との間に前記樹脂を注入する。
【００１２】これにより、第１の半導体チップの表面と
基板との間が樹脂で封止される。
【００１３】第５の発明の半導体装置では、表面と裏面
と、前記表面と裏面とを貫通する貫通孔とを有する金属
基板と、前記金属基板の前記表面に設けられた第１の半
田ボールと、前記金属基板の前記表面に設けられた第２
の半田ボールと、前記金属基板の前記表面に搭載され、
前記第１の半田ボールに電気的に接続された第１の半導
体チップと、前記金属基板の前記裏面に搭載され、前記
貫通孔を介して前記第２の半田ボールに電気的に接続さ
れた第２の半導体チップとを含む。
【００１４】これにより、第１の半田ボールを用いて第
１の半導体チップに対する信号の入出力が行え、第２の
半田ボールを用いて第２の半導体チップに対する信号の
入出力が行える。
【００１５】
【発明の実施の形態】（第１の実施形態） 図１は、本発明の第１の実施形態を示すＢＧＡパッケー
ジ型半導体装置の断面図である。図５（ａ）〜（ｃ）
は、図１のＢＧＡパッケージ型半導体装置のベースとな
る基板２０を示す図であり、図１中の要素と共通の要素
には共通の符号が付されている。このＢＧＡパッケージ
型半導体装置のベースとなる基板２０には、金属である
厚さ０．３〜０．４ｍｍの銅板２１が基材として用いら
れている。銅板２１の表面側には、従来と同様に厚さ１
０〜３０μｍのポリイミド等からなる絶縁材２２が貼付
けられ、該絶縁材２２の上に厚さ１２〜３５μｍの第１
の配線パターンである銅箔配線２３が形成されている。
銅箔配線２３の上部は、一部を残してソルダーレジスト
２４が塗布されている。銅板２１の裏面側には、図５
（ｂ）のように、厚さ１０〜３０μｍのポリイミド等か
らなる絶縁材２５が貼付けられ、該絶縁材２５の上に厚
さ１２〜３５μｍの第２の配線パターンである銅箔配線
２６が形成されている。銅箔配線２６の上は、一部を残
してソルダーレジスト２７が塗布されている。
【００１６】例えば、金型絞り加工により、銅板２１の
表面側には、第１の半導体チップ２８の搭載箇所２９が
凹状に形成されている。銅板２１には、さらに、表面と
裏面をつなぐ貫通孔であるスルーホール３０が形成され
ている。スルーホール３０は、銅板２１とは絶縁されて
いる。各銅箔配線２３，２６の一端が、後述するボンデ
ィングワイヤに接続されるボンディングポスト２５ａ，
２６ａになっている。裏面側の銅箔配線２６の他端は、
スルーホール３０に接続されている。搭載箇所２９に例
えば絶縁ペースト３１が塗布され、該搭載箇所２９に、
半導体チップ２８が電極面とは反対の背面を向けて固着
されている。半導体チップ２８の電極と銅箔配線２３と
が第１の接続部材であるボンディングワイヤ３２で接続
され、該半導体チップ２８の搭載されているキャビティ
部分が、第１の封止樹脂のエポキシ樹脂３３によって封
止されている。基板２０の表面側には、複数の半田ボー
ル３４が例えば格子状に配置されている。銅箔配線２３
のソルダーレジスト２４の開口した部分に、半田ボール
３４が形成され、さらに、各スルーホール３０も半田ボ
ール３４と導通を持つように形成されている。
【００１７】このような基板２０の裏面側の一部に導電
性或いは絶縁性のペースト３５が塗布され、図１のよう
に、第２の半導体チップ３６が搭載され、半導体チップ
３６の背面がペースト３５によって固着されている。半
導体チップ３６の電極と銅箔配線２６のボンディングポ
スト２６ａとが、第２の接続部材であるボンディングワ
イヤ３７により、接続されている。この半導体チップ３
６も、第２の封止樹脂であるエポキシ樹脂３８により、
封止されている。半導体チップ２８，３６が搭載された
図１のＢＧＡパッケージ型半導体装置では、信号が半田
ボール３４及び銅箔配線２３を介して半導体チップ２８
に入出力されるばかりでなく、半田ボール３４、スルー
ホール３０及び銅箔配線２６を介して半導体チップ３６
に信号が入出力される。
【００１８】以上のように、この第１の実施形態では、
銅板２１の表面側と裏面側の両方に銅泊配線２３，２６
を形成すると共に、該銅板２１にスルーホール３０を設
け、銅板２１の裏面側に搭載した半導体チップ３６の電
極を表面側に配列した半田ボール３４に接続したので、
半導体チップ２８に接続できなかった半田ボール３４、
つまり、余剰端子を半導体チップ３６の端子として有効
に使用することができる。また、半導体チップ２８と半
導体チップ３６とを銅板２１の両側に搭載するので、マ
ザーボードに実装する時の実装面積を低減でき、マザー
ボードの面積も小さくできる。
【００１９】（第２の実施形態） 図６は、本発明の第２の実施形態を示すＢＧＡパッケー
ジ型半導体装置の断面図である。図７（ａ），（ｂ）
は、図６のＢＧＡパッケージ型半導体装置のベースとな
る基板４０を示す図であり、図６中の要素と共通の要素
には共通の符号が付されている。このＢＧＡパッケージ
型半導体装置のベースとなる基板４０は、第１の実施形
態と同様の銅板４１が基材として用いられ、該銅板４１
の表面側には、厚さ１０〜３０μｍの絶縁材４２が貼付
けられている。絶縁材４２の上に、厚さ１２〜３５μｍ
の第１の配線パターンである銅箔配線４３が形成されて
いる。銅箔配線４３の上部は、一部を残してソルダーレ
ジスト４４が塗布されている。
【００２０】銅板４１の裏面側には、図７（ｂ）のよう
に、厚さ１０〜３０μｍのポリアミド等からなる絶縁材
４５が貼付けられ、該絶縁材４５の上に、厚さ１２〜３
５μｍの第２の配線パターンである銅箔配線４６が形成
されている。銅箔配線４６の上は、一部を残してソルダ
ーレジスト４７が塗布されている。金型絞り加工によ
り、銅板４１の表面側に第１の半導体チップ４８の搭載
箇所４９が凹状に形成されている。銅板４１には、さら
に、該銅板４１とは絶縁され、表面側と裏面側をつなぐ
スルーホール５０が形成されている。銅箔配線４３の一
端が、ボンディングワイヤに接続されるボンディングポ
スト４３ａになっている。裏面側の銅箔配線４６の一端
が後述する金バンプに接続されるランド４６ａになって
おり、例えば該ランド４６ａには、下地にＮｉメッキが
施され、さらに、その上に金メッキが施されている。
【００２１】銅箔配線４６の他端は、スルーホール５０
に接続されている。搭載箇所４９の底部には例えば絶縁
ペースト５１が塗布され、該搭載箇所４９に、第１（ま
たは第２）の半導体チップ４８が電極面とは反対の背面
を向けて搭載されている。半導体チップ４８の電極と銅
箔配線４３とが第１の接続部材であるボンディングワイ
ヤ５２で接続され、該半導体チップ４８の搭載されてい
るキャビティ部分が、第１の封止樹脂のエポキシ樹脂５
３によって封止されている。複数の半田ボール５４が基
板４０の表面側に例えば格子状に配置されている。各銅
箔配線４３のソルダーレジスト４４の開口した部分に、
半田ボール５４が形成され、さらに、各スルーホール５
０も半田ボール５４に接続されている。
【００２２】以上のような基板４０の裏面側に、第２の
接続部材である金バンプ５５が電極に突設された第２
（または第１）の半導体チップ５６が搭載されている。
この場合、半導体チップ５６の電極が金バンプ５５で銅
箔配線４６に接続されているので、基板４０の裏面側に
該半導体チップ５６の電極面が対向している。基板４０
の裏面側と半導体チップ５６の電極面との間が、第２の
封止樹脂５７によって封止されている。
【００２３】図８（ａ）〜（ｄ）は、図６のＢＧＡパッ
ケージ型半導体装置の製造工程の概要を示す断面図であ
る。この第２の実施形態のＢＧＡパッケージ型半導体装
置は、図８（ａ）〜（ｄ）の工程により、製造される。
まず、図８の（ａ）の工程において、パターン形成処理
により、銅板４１にスルーホール５０を形成し、銅板４
１の表面側に絶縁材４２を貼付け、その上に銅箔配線４
３を形成し、銅板４１の裏面側に絶縁材４５を貼付け、
さらに、該絶縁材４５の上に銅箔配線４６を形成する。
銅箔配線４３，４６の必要部分にソルダーレジスト４
４，４７を塗布した後、第１の搭載処理により、半導体
チップ４８を搭載箇所４９に固着し、該半導体チップ４
８の電極をボンディングワイヤ５２で銅箔配線４３と接
続する。そして、第１の封止処理を行い、半導体チップ
４８の電極面をエポキシ樹脂５３で封止する。一方、半
導体チップ５６の電極面の電極には、金バンプ５５を突
設させておく。
【００２４】図８（ｂ）の工程において、第２の搭載処
理により、半導体チップ５６の電極面を銅板４１の裏面
に対向させて金バンプ５５をランド４６ａに当接し、熱
圧着法によって接続する。さらに、半導体チップ５６の
電極面と銅板４１の裏面側との間に、液状の樹脂５７を
側面から注入する。図８（ｃ）の工程において、第２の
封止処理を行い、加熱により、注入した樹脂５７を硬化
させ、半導体チップ５６の電極面を封止する。図８
（ｄ）の工程において、銅板４１の表面側の銅箔配線４
３及びスルーホール５０の該表面側に半田ボール５４を
形成する。半導体チップ４８，５６が搭載された図７の
ＢＧＡパッケージ型半導体装置では、信号が半田ボール
５４及び銅箔配線４３を介して半導体チップ４８に入出
力されるばかりでなく、半田ボール５４、スルーホール
５０及び銅箔配線４６を介して信号が半導体チップ５６
に入出力される。
【００２５】以上のように、この第２の実施形態では、
銅板４１の裏面側に形成された銅泊配線４６とスルーホ
ール５０とを設け、銅板４１の裏面側に搭載した半導体
チップ４８の電極を表面側に配列した半田ボール５４に
接続したので、半導体チップ４８に接続できなかった半
田ボール５４を半導体チップ５６の端子として有効に使
用することができる。また、半導体チップ４８と半導体
チップ５６とを銅板４１の両側に搭載するので、マザー
ボードに実装する時の実装面積を低減でき、マザーボー
ドの面積も小さくできる。さらに、半導体チップ５６の
搭載を金バンプ５５にて行うので、第１の実施形態より
も短時間で接続できる。
【００２６】（第３の実施形態） 図９（ａ）〜（ｄ）は、本発明の第３の実施形態を示す
ＢＧＡパッケージ型半 導体装置の製造方法の断面図であ
り、第２の実施形態の図６中の要素と共通の要素には共
通の符号が付されている。
【００２７】この第３の実施形態では、図６と同様のＢ
ＧＡパッケージ型半導体装置に対する第２の実施形態と
は異なる製造方法を説明する。まず、図９（ａ）の工程
において、パターン形成処理を行い、銅板４１の表面側
に絶縁材４２を貼付け、その上に銅箔配線４３を形成
し、銅板４１の裏面側に絶縁材４５を貼付け、該絶縁材
４５の上に銅箔配線４６を形成し、さらに、スルーホー
ル５０も銅板４１に形成する。銅箔配線４３，４６の必
要部分にソルダーレジスト４４，４７を塗布する。ま
た、貫通孔形成処理を行い、銅板４１の表面側から裏面
側に貫通する孔６０を、半導体チップ５６の搭載予定位
置の中央に形成しておく。一方、半導体チップ５６の電
極面の電極には、金バンプ５５を突設させておく。
【００２８】図９（ｂ）の工程において、第１の搭載処
理により、半導体チップ５６の電極面を銅板４１の裏面
に対向させて金バンプ５５をランド４６ａに当接し、熱
圧着法によって接続する。そして、孔６０を介して液状
の樹脂５７を半導体チップ５６の電極面と基板４０の裏
面側との間に注入する。図９（ｃ）の工程において、第
１の封止処理を行い、液状の樹脂５７を加熱硬化させ、
半導体チップ５６の電極面を封止する。
【００２９】図９（ｄ）の工程において、第２の搭載処
理により、半導体チップ４８を搭載箇所４９に固着し、
該半導体チップ４８の電極をボンディングワイヤ５２で
銅箔配線４３と接続する。そして、第２の封止処理を行
い、半導体チップ４８の電極面をエポキシ樹脂５３で封
止する。図９（ｅ）の工程において、半田ボール形成処
理により、銅板４１の表面側の銅箔配線４３及びスルー
ホール５０の該表面側に半田ボール５４を形成する。
【００３０】以上のように、この第３の実施形態では、
第２の実施形態と同様に、銅板４１の裏面側に形成され
た銅泊配線４６とスルーホール５０とを設け、銅板４１
の裏面側に搭載した半導体チップ５６の電極を表面側に
配列した半田ボール５４に接続したので、半導体チップ
４８に接続できなかった半田ボール５４を半導体チップ
５６の端子として有効に使用することができる。半導体
チップ４８と半導体チップ５６とを銅板４１の両側に搭
載するので、マザーボードに実装する時の実装面積を低
減でき、マザーボードの面積も小さくできる。さらに、
半導体チップ５６の搭載を金バンプ５５にて行うので、
第１の実施形態よりも短時間で接続できる。その上、樹
脂５７が貫通孔６０から注入されるので、該樹脂５７が
均一に分布し、完成後の熱応力による樹脂５７の膨脹収
縮が原因で、半導体チップ５６の接続信頼性が劣化する
ことを予防できる。
【００３１】（第４の実施形態） 図１０（ａ）〜（ｃ）は、本発明の第４の実施形態を示
すＢＧＡパッケージ型半導体装置の製造方法の断面図で
あり、第２の実施形態の図６中の要素と共通の要素には
共通の符号が付されている。この第３の実施形態では、
図６と同様のＢＧＡパッケージ型半導体装置に対する第
２の実施形態とは異なる製造方法を説明する。まず、図
１０（ａ）の工程において、パターン形成処理を行い、
銅板４１の表面側に絶縁材４２を貼付け、その上に銅箔
配線４３を形成し、銅板４１の裏面側に絶縁材４５を貼
付け、該絶縁材４５の上に銅箔配線４６を形成し、スル
ーホール５０も銅板４１に形成する。銅箔配線４３，４
６の必要部分にソルダーレジスト４４，４７を塗布す
る。ここで、第１の搭載処理により、半導体チップ４８
を搭載箇所４９に固着し、該半導体チップ４８の電極を
ボンディングワイヤ５２で銅箔配線４３と接続する。そ
して、第１の封止処理を行い、半導体チップ４８の電極
面をエポキシ樹脂５３で封止する。一方、半導体チップ
５６の電極面の電極には、金バンプ５５を突設させてお
くと共に、テープ状に形成された樹脂５７を用意する。
【００３２】図１０（ｂ）の工程において、テープ載置
処理により、基板４０の裏面側の半導体チップ５６の搭
載予定領域にテープ状の樹脂５７を載置し、続いて、第
２の搭載処理を行い、半導体チップ５６の電極面を銅板
４１の裏面に対向させて金バンプ５５をランド４６ａに
当接し、熱圧着法によって接続する。このとき、第２の
封止処理が同時に行われ、テープ状の樹脂５７が加熱さ
れて溶融して硬化するる。よって、半導体チップ５６の
電極面が封止される。図１０（ｃ）の工程において、銅
板４１の表面側の銅箔配線４３及びスルーホール５０の
該表面側に半田ボール５４を形成する。
【００３３】以上のように、この第４の実施形態では、
第２及び第３の実施形態と同様に、銅板４１の裏面側に
形成された銅泊配線４６とスルーホール５０とを設け、
銅板４１の裏面側に搭載した半導体チップ５６の電極を
表面側に配列した半田ボール５４に接続したので、半田
ボール５４を半導体チップ５６の端子として有効に使用
することができると共に、マザーボードに実装する時の
実装面積を低減でき、マザーボードの面積も小さくでき
る。その上、半導体チップ５６の搭載を金バンプ５５に
て行うので、第１の実施形態よりも短時間で接続でき
る。さらに、半導体チップ５６の封止を、バンプ５５の
接続と同時にできるので、第２及び第３の実施形態より
も、短時間で封止できることになる。
【００３４】（第５の実施形態） 図１１は、本発明の第５の実施形態を示すＢＧＡパッケ
ージ型半導体装置の断面図である。図１２（ａ），
（ｂ）は、図１１のＢＧＡパッケージ型半導体装置のベ
ースとなる基板７０を示す図であり、図１１中の要素と
共通の要素には共通の符号が付されている。このＢＧＡ
パッケージ型半導体装置のベースとなる基板７０は、第
１の実施形態と同様の銅板７１が基材として用いられ、
該銅板７１の表面側には、厚さ１０〜３０μｍの絶縁材
７２が貼付けられている。絶縁材７２の上に、厚さ１２
〜３５μｍの第１の配線パターンである銅箔配線７３が
形成されている。銅箔配線７３の上部は、一部を残して
ソルダーレジスト７４が塗布されている。
【００３５】銅板７１の裏面側には、図１２（ｂ）のよ
うに、厚さ１０〜３０μｍのポリイミド等からなる絶縁
材７５が貼付けられ、該絶縁材７５の上に、厚さ１２〜
３５μｍの第２の配線パターンである銅箔配線７６が形
成されている。銅箔配線７６の上は、一部を残してソル
ダーレジスト７７が塗布されている。金型絞り加工によ
り、銅板７１の表面側に第１の半導体チップ７８の搭載
箇所７９が凹状に形成されている。銅板７１には、さら
に、表面と裏面をつなぐスルーホール８０が形成されて
いる。銅箔配線７３の一端が、ボンディングワイヤに接
続されるボンディングポスト７３ａになっている。裏面
側の銅箔配線７６の一端が半田ボール接続用ランド７６
ａになっており、該ランド７６ａは、例えば耐熱性プリ
フラックスによりコートされている。
【００３６】銅箔配線７６の他端は、スルーホール８０
に接続されている。搭載箇所７９の底部には例えば絶縁
ペースト８１が塗布され、該搭載箇所７９に、第１（ま
たは第２）の半導体チップ７８が電極面とは反対の背面
を向けて搭載されている。半導体チップ７８の電極と銅
箔配線７３とが第１の接続部材であるボンディングワイ
ヤ８２で接続され、該半導体チップ７８の搭載されてい
るキャビティ部分が、第１の封止樹脂のエポキシ樹脂８
３によって封止されている。複数の半田ボール８４が基
板７０の表面側に例えば格子状に配置されている。各銅
箔配線７３のソルダーレジスト７４の開口した部分に、
半田ボール８４が形成され、さらに、各スルーホール８
０も半田ボール８４に接続されている。
【００３７】以上のような基板７０の裏面側に、第２の
接続部材となる半田ボール８５のみが電極面から露出し
たチップ・サイズ・パッケージ型等の半導体装置（第２
または第１の半導体チップ）８６が搭載されている。半
導体装置８６の端子が半田ボール８５で銅箔配線７６の
ランド７６ａに接続されている。このようなＢＧＡパッ
ケージ型半導体装置を製造する場合には、半導体装置８
６の半田ボール８５を加熱リフローして、該半導体装置
８６の端子を銅箔配線７６のランド７６ａに接続し、最
後に、半田ボール８４を形成することにより、半田ボー
ル８４の変形が防止される。
【００３８】以上のように、この第５の実施形態では、
銅板７１の裏面側に形成された銅泊配線７６とスルーホ
ール８０とを設け、銅板７１の裏面側に搭載した半導体
装置８６の端子を表面側に配列した半田ボール８４に接
続したので、半導体チップ７８に接続できなかった半田
ボール８４を半導体装置８６の端子として有効に使用す
ることができる。その上，半導体装置８６は、事前に封
止されているので、第２から第４の実施形態では必要で
あった樹脂５７が不要であり、部材費の低減が可能であ
る。なお、本発明は、上記実施形態に限定されず種々の
変形が可能である。例えば、第１、第２及び第４の実施
形態では、基板２０，４０の表面側の半導体チップ２
８，４８を裏面側の半導体チップ３６，５６よりも先に
搭載しているが、逆に、半導体チップ３６，５６を先に
搭載するようにしてもよい。
【００３９】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、第２の半導体チップを、基板のコーナー部近
傍に設けられた外部電極にスルーホールを介して接続し
ているので、基板の表面に搭載された第１の半導体チッ
プと、基板の表面に形成された外部電極とを接続する際
に、コーナー部近傍の外部電極への接続が困難になると
いう課題を解決でき、第１の半導体チップに接続できな
かった外部電極、つまり余剰端子を第２の半導体チップ
の端子として有効に使用することができる。さらに、例
えば、マザーボードに実装する時の実装面積を低減で
き、マザーボードの面積も小さくできる。第２の発明に
よれば、基板の表面と裏面にそれぞれ半導体チップを搭
載する半導体装置において問題となる放熱性の問題を解
決するために、基板を金属で構成しているので、半導体
チップからの熱を効率良く放出することができる。
【００４０】第３の発明によれば、凹部とこの凹部に対
応する凸部とを有する基板を用い、この基板の凸部側に
搭載された第１の半導体チップと基板との間に樹脂を注
入し てその間を封止するので、第１の半導体チップ全体
を樹脂封止する場合に比べて半導体装置全体の厚みを小
さくできる。これにより、例えば、基板の凹部内に搭載
された第２の半導体チップ全体を樹脂封止しても、この
部分の厚みがそれほど大きくならないので、半導体装置
全体の厚みの増大を抑制できる。 第４の発明によれば、
基板に設けられた貫通孔を通して、第１の半導体チップ
と基板との間に樹脂を注入するので、樹脂を均等に注入
することが可能になり、第１の半導体チップと基板との
間を的確に樹脂封止できる。 第５の発明によれば、金属
基板の表面及び裏面に半導体チップを搭載しているの
で、該金属基板により、半導体チップからの熱を効率良
く放出することができる。さらに、第１の半導体チップ
に接続できなかった半田ボール、つまり余剰端子を第２
の半導体チップの端子として有効に使用することができ
ると共に、例えば、マザーボードに実装する時の実装面
積を低減でき、マザーボードの面積も小さくできる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＢＧＡパッケー
ジ型半導体装置の断面図である。
【図２】従来のＢＧＡパッケージ型半導体装置の一例を
示す断面図である。
【図３】従来のＢＧＡパッケージ型半導体装置の他の例
を示す断面図である。
【図４】図２及び図３のＢＧＡパッケージ型半導体装置
の課題の説明図である。
【図５】図１のＢＧＡパッケージ型半導体装置のベース
となる基板２０を示す図である。
【図６】本発明の第２の実施形態を示すＢＧＡパッケー
ジ型半導体装置の断面図である。
【図７】図６のＢＧＡパッケージ型半導体装置のベース
となる基板４０を示す図である。
【図８】図６のＢＧＡパッケージ型半導体装置の製造工
程の概要を示す断面図である。
【図９】本発明の第３の実施形態を示すＢＧＡパッケー
ジ型半導体装置の製造方法の断面図である。
【図１０】本発明の第４の実施形態を示すＢＧＡパッケ
ージ型半導体装置の製造方法の断面図である。
【図１１】本発明の第５の実施形態を示すＢＧＡパッケ
ージ型半導体装置の断面図である。
【図１２】図１１のＢＧＡパッケージ型半導体装置のベ
ースとなる基板７０を示す図である。
【符号の説明】
２１，４１，７１ 銅板 ２３，２６，４３，４６，７３，７６ 銅箔配線 ２８，３６，４８，５６ 半導体チップ ３０，５０，８０ スルーホール ３２，３７，４２，５２，８２ ボンディングワイヤ３３，３８，５３，５７，８３ 樹脂 ３４，５４，８４ 半田ボール ６０ 貫通孔 ８６ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−93013（ＪＰ，Ａ) 特開 平11−74421（ＪＰ，Ａ) 特開 平10−79405（ＪＰ，Ａ) 特開 平５−3183（ＪＰ，Ａ) 特開 平11−251360（ＪＰ，Ａ) 特開 平11−233571（ＪＰ，Ａ) 特開 平10−270477（ＪＰ，Ａ) 特開 平10−270497（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 - 23/15 H01L 25/00 - 25/18

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面と裏面とを有する基板と、 前記基板の前記表面に形成された第１の外部電極と、前記基板の前記表面に形成された第１の配線と、 前記基板の表面に搭載されると共に、前記第１の外部電
    極と前記第１の配線を介して電気的に接続された第１の
    半導体チップと、 前記基板のコーナー部近傍における前記表面に形成さ
    れ、前記第１の外部電極と共に格子状に配置された複数
    の電極列を構成する第２の外部電極と、前記基板の前記裏面に形成された第２の配線と、 前記基板の裏面に搭載されると共に、前記第２の外部電
    極と、前記第１及び第２の配線ならびに前記基板に形成
    された、スルーホールを介して電気的に接続された第２
    の半導体チップとを含むことを特徴とする半導体装置。
  2. 【請求項２】 請求項１の半導体装置において、前記基
    板は銅で構成され、前記基板の前記表面には凹部が設け
    られ、前記裏面には前記凹部に対応する凸部が設けら
    れ、前記第１の半導体チップは前記凹部内に配置され、
    前記第２の半導体チップは前記凸部上に配置されること
    を特徴とする半導体装置。
JP30249799A 1999-10-25 1999-10-25 半導体装置 Expired - Fee Related JP3485507B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30249799A JP3485507B2 (ja) 1999-10-25 1999-10-25 半導体装置
US09/532,028 US6472732B1 (en) 1999-10-25 2000-03-21 BGA package and method for fabricating the same
EP00106301A EP1096567A3 (en) 1999-10-25 2000-03-22 BGA package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30249799A JP3485507B2 (ja) 1999-10-25 1999-10-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003198678A Division JP3903025B2 (ja) 2003-07-17 2003-07-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001127186A JP2001127186A (ja) 2001-05-11
JP3485507B2 true JP3485507B2 (ja) 2004-01-13

Family

ID=17909680

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30249799A Expired - Fee Related JP3485507B2 (ja) 1999-10-25 1999-10-25 半導体装置

Country Status (3)

Country Link
US (1) US6472732B1 (ja)
EP (1) EP1096567A3 (ja)
JP (1) JP3485507B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
US6617181B1 (en) * 2002-02-01 2003-09-09 Lsi Logic Corporation Flip chip testing
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US6972481B2 (en) * 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
EP1556895A4 (en) 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module
JP2004200464A (ja) * 2002-12-19 2004-07-15 Anden 金属配線板
US6879028B2 (en) * 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
US20040217471A1 (en) * 2003-02-27 2004-11-04 Tessera, Inc. Component and assemblies with ends offset downwardly
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
WO2005059967A2 (en) * 2003-12-17 2005-06-30 Chippac, Inc. Multiple chip package module having inverted package stacked over die
JP2005317861A (ja) 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7405474B1 (en) * 2004-10-12 2008-07-29 Cypress Semiconductor Corporation Low cost thermally enhanced semiconductor package
US20080203552A1 (en) * 2005-02-15 2008-08-28 Unisemicon Co., Ltd. Stacked Package and Method of Fabricating the Same
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US7372141B2 (en) * 2005-03-31 2008-05-13 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
WO2006118720A2 (en) * 2005-03-31 2006-11-09 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7354800B2 (en) 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7582960B2 (en) 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
TWI261350B (en) * 2005-09-02 2006-09-01 Wintek Corp Electronic member with conductive connection structure
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7511359B2 (en) * 2005-12-29 2009-03-31 Intel Corporation Dual die package with high-speed interconnect
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
JP2007305955A (ja) * 2006-04-10 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
KR20090012933A (ko) * 2007-07-31 2009-02-04 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법
JP5110441B2 (ja) * 2008-01-15 2012-12-26 大日本印刷株式会社 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
US8159830B2 (en) * 2009-04-17 2012-04-17 Atmel Corporation Surface mounting chip carrier module
KR102059402B1 (ko) * 2013-04-15 2019-12-26 삼성전자주식회사 전자소자 패키지 및 이에 사용되는 패키지 기판
DE102013219992A1 (de) * 2013-10-02 2015-04-02 Conti Temic Microelectronic Gmbh Schaltungsvorrichtung und Verfahren zu deren Herstellung
KR102243285B1 (ko) * 2014-07-01 2021-04-23 삼성전자주식회사 반도체 패키지
CN107564877A (zh) * 2016-06-30 2018-01-09 华邦电子股份有限公司 半导体元件封装体及半导体元件封装制程

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987100A (en) * 1988-05-26 1991-01-22 International Business Machines Corporation Flexible carrier for an electronic device
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE3935680A1 (de) * 1989-10-26 1991-05-02 Standard Elektrik Lorenz Ag Verfahren zum herstellen einer metallkern-leiterplatte
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
JP2701589B2 (ja) * 1991-06-26 1998-01-21 日本電気株式会社 半導体装置及びその製造方法
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5798564A (en) * 1995-12-21 1998-08-25 Texas Instruments Incorporated Multiple chip module apparatus having dual sided substrate
JP2828053B2 (ja) * 1996-08-15 1998-11-25 日本電気株式会社 半導体装置
JPH1079405A (ja) * 1996-09-04 1998-03-24 Hitachi Ltd 半導体装置およびそれが実装された電子部品
JPH1093013A (ja) * 1996-09-17 1998-04-10 Seiko Epson Corp 半導体装置
JPH10270497A (ja) * 1997-03-27 1998-10-09 Sumitomo Bakelite Co Ltd 半導体素子固定方法
JPH10270477A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体パッケージ製造方法
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
JPH1174421A (ja) * 1997-08-30 1999-03-16 Mitsui High Tec Inc 複合型半導体装置
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
DE69934153T2 (de) * 1998-02-02 2007-09-20 Shin-Etsu Chemical Co., Ltd. Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen
JPH11233571A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びアンダーフィル材並びに熱硬化性フィルム材
JPH11251360A (ja) * 1998-03-04 1999-09-17 Toshiba Corp 半導体装置およびその製造方法
JP3648053B2 (ja) * 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
US6232667B1 (en) * 1999-06-29 2001-05-15 International Business Machines Corporation Technique for underfilling stacked chips on a cavity MLC module

Also Published As

Publication number Publication date
EP1096567A2 (en) 2001-05-02
US6472732B1 (en) 2002-10-29
JP2001127186A (ja) 2001-05-11
EP1096567A3 (en) 2003-09-10

Similar Documents

Publication Publication Date Title
JP3485507B2 (ja) 半導体装置
US6975035B2 (en) Method and apparatus for dielectric filling of flip chip on interposer assembly
US7534660B2 (en) Methods for assembly and packaging of flip chip configured dice with interposer
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
US6846699B2 (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
JPH08288424A (ja) 半導体装置
JPH0888245A (ja) 半導体装置
JP2003031612A (ja) 半導体パッケージおよびその製造方法
JPH11312780A (ja) 半導体装置およびその製造方法
JP3475426B2 (ja) 半導体装置の製造方法
JPH0883865A (ja) 樹脂封止型半導体装置
JPH08335663A (ja) 半導体装置及び半導体装置の製造方法
JP2003133519A (ja) 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
JP2001085600A (ja) 半導体チップ、マルチチップパッケージ、半導体装置、並びに電子機器
JP3903025B2 (ja) 半導体装置の製造方法
JP3874115B2 (ja) 半導体装置
JP2001035886A (ja) 半導体装置及びその製造方法
JPH11163054A (ja) 半導体装置の構造及びその製造方法
WO1999056313A1 (fr) Dispositif semi-conducteur et son procede de production
JPH09148482A (ja) 半導体装置
JP4371238B2 (ja) 半導体装置
JP2001127102A (ja) 半導体装置およびその製造方法
JP2001015627A (ja) 半導体装置および半導体装置の製造方法
JP3016380B2 (ja) 半導体装置
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081024

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091024

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101024

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111024

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121024

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131024

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees