DE69934153T2 - Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen - Google Patents

Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen Download PDF

Info

Publication number
DE69934153T2
DE69934153T2 DE69934153T DE69934153T DE69934153T2 DE 69934153 T2 DE69934153 T2 DE 69934153T2 DE 69934153 T DE69934153 T DE 69934153T DE 69934153 T DE69934153 T DE 69934153T DE 69934153 T2 DE69934153 T2 DE 69934153T2
Authority
DE
Germany
Prior art keywords
resin composition
substrate
semiconductor chip
particle size
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69934153T
Other languages
English (en)
Other versions
DE69934153D1 (de
Inventor
Toshio Matsuida-machi Usui-gun Shiobara
Kazuhiro Matsuida-machi Usui-gun Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of DE69934153D1 publication Critical patent/DE69934153D1/de
Application granted granted Critical
Publication of DE69934153T2 publication Critical patent/DE69934153T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleitervorrichtungen vom Flip-Chip-Typ.
  • Zur Herstellung gegenwärtiger hochentwickelter Halbleitervorrichtungen wird das herkömmliche System zur Verbindung von Halbleiterchips mit Leiterrahmen unter Verwendung von Golddrähten aufgrund der erhöhten Anzahl an I/O-Stiften für verbesserte Leistung und reduzierter Packungsgröße immer seltener angewandt. Unter den gegebenen Bedingungen wurde in vergangenen Jahren das Flip-Chip-System zur Befestigung von Halbleiterchips an Substraten oder Platten mittels Lötmittel immer häufiger angewandt, wie aus der EP-A-0.446.580 als Stand der Technik hervorgeht. Beim Verbindungsverfahren dieses Typs wird die Zuverlässigkeit der Halbleiterchips durch Infiltrieren eines flüssigen Epoxyharzes in den Zwischenraum zwischen Halbleiterchips und Substraten und Härten des Harzes darin verbessert. Da der Zwischenraum zwischen Halbleiterchips und Substraten mit dem Harz durch Kapillarwirkung gefüllt wird, nimmt der Befüllungsschritt viel Zeit in Anspruch. Wenn die Viskosität der Harzzusammensetzung zur Verkürzung der Befüllungszeit reduziert wird, kann sich der anorganische Füllstoff in der Einkapselungsharzzusammensetzung während der Wärmehärtung absetzen, was zu einem Unterschied im Ausdehnungskoeffizienten zwischen oberen und unteren Abschnitten des gehärteten Harzes führt. Dies beeinträchtigt die Zuverlässigkeit von Halbleitervorrichtungen.
  • Es wäre folglich wünschenswert, ein neues und verbessertes Verfahren zur Herstellung einer Halbleitervorrichtung vom Flip-Chip-Typ bereitzustellen, das sicherstellt, dass der Zwischenraum zwischen einem Substrat und einem Halbleiterchip mit einem Harzeinkapselungsmittel befüllt wird, ohne dabei Hohlräume zu bilden und ohne Lötkontakthügel zu beschädigen, bei dem die Einkapselung über einen kurzen Zeitraum stattfindet, wodurch die daraus resultierende Halbleitervorrichtung verbesserte Feuchtigkeitsbeständigkeit und Zuverlässigkeit aufweist.
  • Die Erfinder der vorliegenden Erfindung haben herausgefunden, dass der Zwischenraum zwischen einem Halbleiterchip und einem Substrat mit einem Harzeinkapselungsmittel durch Spritzpressen, insbesondere durch die Einführung einer spezifi schen Einkapselungsharzzusammensetzung in geschmolzenem Zustand und unter Druck in den Zwischenraum zwischen dem Chip und dem Substrat, und Wärmehärten des Harzes an dieser Stelle rasch abgedichtet werden kann. Die Einkapselung kann dadurch in kurzer Zeit erfolgen, ohne dass sich der Füllstoff dabei absetzt. Dadurch werden Halbleitervorrichtungen mit hoher Zuverlässigkeit hergestellt.
  • Die vorliegende Erfindung stellt ein Verfahren zur Anfertigung (Herstellung) einer Halbleitervorrichtung bereit, das folgende Schritte umfasst: das Platzieren eines Halbleiterchips mit Kontakten über einem Schaltungssubstrat mit Verbindungselektroden, sodass der Halbleiterchip über Lötkontakthügel an die Substratelektroden anstößt, das Erhitzen und Schmelzen der Lötkontakthügel, um den Halbleiterchip mit dem Substrat zu verbinden, das Platzieren des Substrats mit dem darauf angebrachten Halbleiterchip in einem Hohlraum einer Form, das Schmelzen einer Harzzusammensetzung, um eine Einkapselungsharzzusammensetzung in geschmolzenem Zustand herzustellen, das Zuführen der geschmolzenen Harzzusammensetzung unter Druck durch einen Einlass in den Formhohlraum, um den Zwischenraum zwischen dem Substrat und dem Halbleiterchip mit der Harzzusammensetzung zwingend zu füllen, und das Wärmehärten der Harzzusammensetzung bei einer Formtemperatur im Bereich von 130 bis 200°C, um den Zwischenraum mit der Harzzusammensetzung zu verkapseln. Die Einkapselungsharzzusammensetzung umfasst (a) ein Epoxidharz, (b) einen Phenolharzhärter und (c) einen partikulären anorganischen Füllstoff mit einer maximalen Teilchengröße von bis zu 24 μm als Hauptkomponenten. Der Gehalt des Füllstoffs (c) beträgt, bezogen auf die gesamte Zusammensetzung, 50 bis 85 Gew.-%. Die Zusammensetzung weist eine Schmelzviskosität von 5 bis 200 Poise bei der Formtemperatur auf.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Querschnittsansicht einer Anordnung eines Halbleiterchips und eines Substrats.
  • 2 ist eine Draufsicht, die ein Beispiel für eine Anordnung von Lötkontakthügeln zeigt.
  • 3 ist eine schematische Querschnittsansicht einer Form, worin das Substrat mit dem darauf angebrachten Halbleiterchip mit dem Harz eingekapselt ist.
  • 4 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bezugnehmend auf die 1 bis 4, wird nachstehend das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung veranschaulicht. Wie in 1 gezeigt, weist ein Substrat 1 eine auf einer Oberfläche davon ausgebildete Schaltungsverdrahtung auf, die als Verbindungselektroden 2 dargestellt ist. Ein Halbleiterchip 4 mit Kontakten 5 ist so über dem Substrat platziert, dass die Halbleiterkontakte 5 über Lötkontakthügel 3 an die Substratelektroden 2 anstoßen. Die Lötkontakthügel 3 werden anschließend erhitzt und geschmolzen, um den Halbleiterchip 4 mit dem Substrat 1 zu verbinden. Üblicherweise beträgt der Abstand zwischen dem Halbleiterchip und dem Substrat etwa 10 μm bis etwa 150 μm und vorzugsweise etwa 20 μm bis etwa 100 μm. Mit steigender Anzahl an Kontakten verringert sich die Größe der Lötkontakthügel, und der Abstand zwischen Chip und Substrat wird auf natürliche Weise kürzer. Wenn das erfindungsgemäße Verfahren angewandt wird, beträgt der Abstand zwischen Chip und Substrat vorzugsweise 30 μm oder mehr. Die Lötkontakthügel 3 werden in einem in 2 gezeigten Muster angeordnet.
  • Das Substrat mit dem darauf angebrachten Halbleiterchip wird anschließend in einen Formhohlraum platziert. Durch einen Einlass der Form wird eine Einkapselungsharzzusammensetzung in geschmolzenem Zustand und unter Druck in den Formhohlraum eingeführt, um den Zwischenraum zwischen dem Substrat und dem Halbleiterchip mit der Harzzusammensetzung zwingend zu füllen und in diesem Zustand ge härtet. Dies wird als so genanntes Spritzpressverfahren bezeichnet. Auf diese Weise wir der Zwischenraum zwischen dem Substrat und dem Halbleiterchip mit der Harzzusammensetzung verkapselt.
  • Wie in 3 gezeigt, umfasst eine Form 10 einen oberen Formabschnitt 11 und einen unteren Formabschnitt 12, die einen Hohlraum 13 definieren, und abnehmbar gepaart sind. Das Substrat 1 mit dem darauf angebrachten Halbleiterchip 4 wird in den Hohlraum 13 des unteren Formabschnitts 12 platziert, wonach der obere Formabschnitt 11 zurückbewegt wird, um den Hohlraum 13 zu schließen. Die Form wird auf eine bevorzugte Temperatur erhitzt, vorzugsweise etwa 130 bis etwa 200°C. Wenn die Formtemperatur unter 130°C liegt, würde die Einkapselungsharzzusammensetzung eine höhere Schmelzviskosität aufweisen, wodurch das Harz die Lötkontakthügel während des Schmelzvorgangs mitreißen könnte oder möglicherweise Hohlräume im Inneren zurückbleiben könnten. Wenn die Formtemperatur über 200°C liegt, kann eine rasche Reaktion zu einer zu kurzen Befüllungszeit führen. Danach wird die Einkapselungsharzzusammensetzung 16 in einen Füllzylinder zugegeben und unter einem Kolben 14 zusammengepresst. Vor der Zugabe in den Füllzylinder kann die Einkapselungsharzzusammensetzung ein zylinderförmiger Vorformling sein oder in granulärer Form vorliegen. Zum wirksamen Formen wird bevorzugt, dass die Einkapselungsharzzusammensetzung mit einem Hochfrequenzvorheizgerät vor der Zugabe in den Füllzylinder auf 50 bis 100°C vorerhitzt wird. Der Formdruck beträgt üblicherweise 10 bis 100 kp/cm2 (10 kp/cm2 = 9.810 N/cm2), vorzugsweise 30 bis 50 kp/cm2. Ein Druck unter 10 kp/cm2 wäre zu gering, um eine vollständige Befüllung zu erzielen, während ein Druck über 100 kp/cm2 das Lötmittel mitreißen würde. Hinsichtlich Zuverlässigkeit wird der Druck vorzugsweise möglichst hoich innerhalb des angeführten Bereichs eingestellt, um Probleme zu vermeiden.
  • Die geschmolzene Harzzusammensetzung 16 wird unter Druck in den Hohlraum 14 durch einen Einlass 15 der Form 10 eingeführt, um den Zwischenraum 6 zwischen dem Substrat 1 und dem Halbleiterchip 4 mit der Harzzusammensetzung zwingend zu füllen. Die Harzzusammensetzung wird im Zwischenraum 6 gehärtet, was eine Halbleitervorrichtung 18 mit einem Zwischenraum 6 ergibt, der mit dem Harz 17, wie in 4 gezeigt, abgedichtet ist. Die Härtungszeit beträgt üblicherweise 60 bis 240 Sekunden, vorzugsweise 60 bis 120 Sekunden. Als Spritzpressverfahren wird die Verwendung einer Formmaschine unter Verwendung einer Folie empfohlen, das als Vorverpackungsverfahren (kurz 3-P-System) bekannt ist, da dadurch ein Auslaufen des Harzes durch die Paarungsverbindung zwischen dem oberen und unteren Formabschnitten verhindert werden kann. Das 3-P-System ist auch dahingehend vorteilhaft, als dass das Harz nicht in direkten Kontakt mit der Form kommt und die Verwendung der Einkapselungsharzzusammensetzung, die frei von Formtrennmitteln ist, keine Trennprobleme verursacht.
  • Die hierin verwendete Einkapselungsharzzusammensetzung ist eine härtbare Epoxidharzzusammensetzung, die (a) ein Epoxidharz, (b) einen Phenolharzhärter und (c) einen anorganischen Füllstoff als Hauptkomponenten umfasst. Da Halbleiterchips, die herkömmlicherweise eine Größe von 5 bis 20 mm × 5 bis 20 mm × 0,1 bis 0,6 mm und einen Zwischenraum von 10 bis 150 μm aufweisen, müssen sie verkapselt werden, wobei die hierin verwendete Harzzusammensetzung andere Fließ- und Härtungseigenschaften aufweisen sollte als herkömmliche bekannte Harzzusammensetzungen zur Verkapselung von Halbleitervorrichtungen. Insbesondere die Viskosität der Zusammensetzung während des Schmelzens ist entscheidend. Insbesondere sollte die Zusammensetzung bei der Schmelztemperatur eine Schmelzviskosität von 5 bis 200 Poise aufweisen. Das Formen wird bei 130 bis 200°C, vorzugsweise 150 bis 185°C, noch bevorzugter bei 175°C, durchgeführt, und die Zusammensetzung weist, wie bei der Schmelztemperatur gemessen, eine Schmelzviskosität von 5 bis 200 Poise, vorzugsweise 5 bis 100 Poise, noch bevorzugter 10 bis 50 Poise, auf. Da es wünschenswert ist, die Harzeinspritzung innerhalb von etwa 3 bis 30 Sekunden zu beenden, sollte die Harzzusammensetzung bei der Schmelztemperatur eine Gelzeit von vorzugsweise zumindest 20 Sekunden, noch bevorzugter zumindest 30 Sekunden, insbesondere zumindest 35 Sekunden, aufweisen. Als Maßstab für die Fließeigenschaft sollte die Harzzusammensetzung eine Wendelströmung von vorzugsweise etwa 100 bis 250 cm, noch bevorzugter etwa 150 bis 250 cm, gemessen bei 175°C und 70 kp/cm2, aufweisen.
  • Die jeweiligen Komponenten der Einkapselungsharzzusammensetzung werden nachstehend beschrieben. Die Komponente (a) ist ein beliebiges von herkömmlichen, allgemein bekannten Epoxidharzen mit zumindest zwei Epoxygruppen pro Molekül. Als Beispiele dienen Epoxidharze vom Bisphenoltyp, wie z.B. Epoxidharze vom Bisphenol-A- und Bisphenol-F-Typ, Epoxidharze vom Novolaktyp, wie z.B. Phenol-Novolak, sowie Epoxidharze vom Kresol-Novolak-Typ, Cyclopentadien-Epoxidharze, Triphenolalkan-Epoxidharze, wie z.B. Triphenolmethan-Epoxidharze und Triphenolpropan-Epoxidharze, Biphenylepoxidharze, Naphthalinringe enthaltende Epoxidharze, Phenolaralkylepoxidharze und Biphenylaralkylepoxidharze. Ebenfalls geeignet sind Epoxidharze der folgenden Strukturformeln:
    Figure 00060001
    • Anmerkung: G ist Glycidyl, Me ist Methyl, und n ist eine ganze Zahl von 0 bis 10, vorzugsweise 0 bis 3.
  • Die Epoxidharze sollten einen Gesamtchlorgehalt von vorzugsweise bis zu etwa 1.500 ppm, noch bevorzugter bis zu etwa 1.000 ppm, aufweisen. Wenn Chlor aus dem Epoxidharz mit Wasser bei 120°C und einer Epoxidharzkonzentration von 50 Gew.-% über einen Zeitraum von 20 Stunden extrahiert wird, beträgt der mit Wasser extrahierte Chlorgehalt vorzugsweise bis zu etwa 5 ppm. Ein Gesamtchlorgehalt von über etwa 1.500 ppm oder ein mit Wasser extrahierter Chlorgehalt von mehr als etwa 5 ppm kann die feuchtigkeitsbeständige Zuverlässigkeit von Halbleitern mindern.
  • Der Härter (b) der Harzzusammensetzung gemäß der Erfindung ist üblicherweise unter herkömmlichen Phenolharzhärtern, von denen bekannt ist, dass sie die Härtung von Epoxidharzen bewirken, ausgewählt. Die Zuverlässigkeit betreffend, ist die Verwendung von Phenolharzen erforderlich. Dabei können beliebige Phenolharze mit zumindest zwei Phenolhydroxylgruppen pro Molekül verwendet werden. Beispiele für Phenolharze umfassen Bisphenolharze, wie z.B. Bisphenol-A-Harze und Bisphenol-F-Harze, Novolakharze, wie z.B. Phenol-Novolak-Harze und Kresol-Novolak-Harze, Phenolaralkylharze, Naphthalinringe enthaltende Phenolharze, Cyclopentadien-Phenolharze, Triphenolalkanharze, wie z.B. Triphenolmethanharze und Triphenolpropanharze, wie z.B. Triphenolmethanharze und Triphenolpropanharze, Biphenylharze und Bisphenylaralkylharze sowie Phenolhydroxygruppen aufweisende Harze der folgenden allgemeinen Strukturen:
    Figure 00070001
    Figure 00080001
  • Der Buchstabe n ist eine ganze Zahl von 0 bis 10, vorzugsweise 0 bis 3. Wie bei den Epoxidharzen betragen die Konzentrationen der extrahierten Ionen, wie z.B. Chloridionen und Natriumionen, bei einer Extraktion dieser Phenolharze mit Wasser bei 120°C jeweils bis zu etwa 10 ppm, noch bevorzugter bis zu etwa 5 ppm.
  • Das Mischungsverhältnis zwischen Epoxidharz und Phenolharz ist vorzugsweise so gewählt, dass etwa 0,5 bis 1,6 mol, noch bevorzugter etwa 0,6 bis 1,4 mol, phenolische Hydroxylgruppen in den Phenolharzen pro mol Epoxygruppen in den Epoxidharzen vorliegen. Weniger als 0,5 mol Phenolhydroxylgruppen würden auf dieser Basis aufgrund des Mangels an Hydroxylgruppen die Homopolymerisation von mehr Epoxygruppen zulassen, was zu einer niedrigeren Glastemperatur führen würde. Ein Mischungsverhältnis von über 1,6 mol Phenolhydroxylgruppen würde hingegen zu einer geringeren Vernetzungsdichte und zu geringerer Festigkeit aufgrund niedrigerer Reaktivität führen.
  • Bei der praktischen Umsetzung der Erfindung können phosphorhältige Verbindungen, Imidazolderivate und Cycloamidinderivate als Härtungsbeschleuniger verwendet werden. Der Härtungsbeschleuniger wird in einer Menge von 0 bis etwa 10 Gewichtsteilen, vorzugsweise etwa 0,01 bis 10 Gewichtsteilen, pro 100 Gewichtsteile des Epoxidharzes und Phenolharzes zusammen eingemischt werden.
  • Die Komponente (c) ist ein anorganischer Füllstoff mit einer maximalen Teilchengröße von bis zu 24 μm. Geeignete Füllstoffe umfassen Quarzglas, das in Kugelmühlen gemahlen wird, kugelförmiges Silica, das mittels Flammbondieren hergestellt wird, kugelförmiges Silica, das mittels Sol-Gel-Verfahren hergestellt wird, kristallines Silica, Aluminiumoxid, Bornitrid, Aluminiumnitrid, Siliciumnitrid, Magnesiumoxid und Magnesiumsilicat. Bei Halbleiterchips, die starke Wärme erzeugen, ist es wünschenswert, Füllstoffe zu verwenden, die eine größere Wärmeleitfähigkeit und einen geringeren Ausdehnungskoeffizienten aufweisen, wie z.B. Aluminiumoxid, Bornitrid, Aluminiumnitrid und Siliciumnitrid. Diese können auch Quarzglas eingemischt werden. Von diesen Füllstoffen werden kugelförmige anorganische Füllstoffe, üblicherweise Quarzglas, häufig verwendet, und Aluminiumoxid sowie Aluminiumnitrid werden bevorzugt, wenn es Wärmeleitfähigkeit bedarf.
  • In einem Beispiel bei der Verwendung von Quarzglas oder Aluminiumoxid als anorganischer Füllstoff beträgt die Menge des verwendeten Quarzglases oder Aluminiumoxids vorzugsweise 100 bis 550 Gewichtsteile, noch bevorzugter 200 bis 450 Gewichtsteile, pro 100 Gewichtsteile des Epoxidharzes und des Härters zusammen. Weniger als 100 Teile Quarzglas oder Aluminiumoxid wäre eine zu geringe Menge, um den Ausdehnungskoeffizienten vollständig zu reduzieren, während Zusammensetzungen mit mehr als 550 Teilen Quarzglas oder Aluminiumoxid zu viskos zum Formen werden würden.
  • Wünschenswert weist der hierin verwendete Füllstoff, üblicherweise Quarzglas oder Aluminiumoxid, eine solche Teilchengrößenverteilung auf, dass die mittlere Teilchengröße 1 bis 15 μm, noch bevorzugter 2 bis 10 μm, aufweisen, die Feinteilchen mit einer Teilchengröße von bis zu 5 μm 20 bis 60 Gew.-% des gesamten Füllstoffs ausmachen, wobei die maximale Teilchengröße bis zu 24 μm, noch bevorzugter bis zu 20 μm, insbesondere bis zu 10 μm, und die spezifische Oberfläche (BET-Adsorptionsverfahren) 3,5 bis 6,0 m2/g, noch bevorzugter 4,0 bis 5,0 m2/g, beträgt. Wenn die Feinteilchen mit einer Teilchengröße von bis zu 5 μm weniger als 20 Gew.-% des gesamten Füllstoffs ausmachen, würde der Zwischenraum zwischen dem Halbleiterchip und dem Substrat nicht vollständig ausgefüllt werden, was zu Problemen, wie Hohlräumen und Lötkontakthügelfehlern, führt. Wenn Feinteilchen mit einer Teilchengröße von bis zu 5 μm mehr als 60 Gew.-% des gesamten Füllstoffs ausmachen, was einen größeren Anteil an Feinteilchen bedeuten würde, kommt es zu keiner ausreichenden Benetzung der Füllstoffoberfläche mit dem Harz, und die Zusammensetzung erhält eine größere Viskosität, wodurch es eines Erhöhung des Formdrucks be darf, was mitunter zu Lötkontakthügelfehlern führt. Bevorzugtere Ergebnisse werden erzielt, wenn Feinteilchen mit einer Teilchengröße von bis zu 5 μm 30 bis 50 Gew.-% des gesamten Füllstoffs ausmachen. Im Allgemeinen werden Befüllungsprobleme vermieden, wenn die maximale Teilchengröße des Füllstoffs bis zu 1/5, vorzugsweise bis zu 1/10, des Abstands zwischen dem Substrat und dem Halbleiterchip ausmacht. Die mittlere Teilchengröße kann als gewichtsmittlerer Wert (oder mittlerer Durchmesser) mithilfe eines Teilchengrößenverteilungsmessgeräts beispielsweise eines Laserlichtbeugungssystems bestimmt werden.
  • In der praktischen Umsetzung der Erfindung kann ein Hilfssilicafüllstoff, der von einem Silicafüllstoff mit einer Teilchengröße von 3 μm bis zu ultramikropartikulärem Silica (Teilchengröße bis zu 0,05 μm, vorzugsweise 0,001 bis 0,05 μm) reicht, zum oben beschriebenen Füllstoff zugesetzt werden, um die engste Verdichtung des Füllstoffs zu unterstützen und Thixotropie zu verleihen. Beispielsweise wird ein Gemisch aus ultramikropartikulärem Silica mit einer spezifischen Oberfläche von 50 bis 300 m2/g oder einer Teilchengröße von 0,001 bis 0,05 μm, wie für Aerosil charakteristisch ist, ein feiner Silicafüllstoff mit einer Teilchengröße von 0,05 bis 0,5 μm und ein Silicafüllstoff mit einer Teilchengröße von 0,5 bis 3 μm in geeigneten Anteilen verwendet. Bevorzugte Gemische bestehen, bezogen auf das Gewicht des gesamten Füllstoffs, zu 0 bis 5 Gew.-% aus ultramikropartikulärem Silica, zu 1 bis 15 Gew.-% aus Silica mit einer Teilchengröße von 0,05 bis 0,5 μm und zu 5 bis 20 Gew.-% aus Silica mit einer Teilchengröße von 0,5 bis 3 μm. Das Gemisch wird so hergestellt und vermischt, dass es eine mittlere Teilchengröße von 1 μm oder weniger aufweist.
  • In der erfindungsgemäßen Zusammensetzung liegt der anorganische Füllstoff, bezogen auf die Gesamtzusammensetzung, in einer Menge von 50 bis 85 Gew.-%, insbesondere 70 bis 82 Gew.-%, vor. Zusammensetzungen mit einem Füllstoffgehalt von weniger als 50 Gew.-% weisen geringe Viskosität, aber einen hohen Ausdehnungskoeffizienten auf, sodass sich das Einkapselungsmittel in einem Temperatur-Zeit-Test von der Halbleiterchipoberfläche lösen kann. Zusammensetzungen mit einem Füllstoffgehalt von mehr als 85 Gew.-% weisen eine zu hohe Viskosität auf und er halten weniger wirksame Befüllungseigenschaften auf, was zu Defekten aufgrund kurzer Befüllungszeiten führt.
  • Auf Wunsch kann die erfindungsgemäße Epoxidharzzusammensetzung ein allgemein bekanntes Spannungsreduktionsmittel enthalten. Solche Spannungsreduktionsmittel umfassen Siliconkautschukpulver, Silicongelpulver, Silicon-modifizierte Epoxyharze, Silicon-modifizierte Phenolharze und thermoplastische Harze aus Methylmethacrylat-Butadien-Styrol und Derivaten davon, einschließlich der hydrierten Produkte davon.
  • Zur Reduktion der Viskosität der Epoxidharzzusammensetzung können beliebige allgemein gekannte Verdünner zugesetzt werden. Solche Verdünner umfassen n-Butylglycidylether, Phenylglycidylether, Styroloxid, t-Butylphenylglycidylether, Dicyclopentadiendiepoxid, Phenol, Kresol und t-Butylphenol.
  • Andere zur erfindungsgemäßen Epoxidharzzusammensetzung zusetzbare Additive umfassen Flammschutzmittel, wie z.B. bromierte Epoxidharze und Antimontrioxid; Haftmittel, wie z.B. Silanhaftmittel, Titanhaftmittel und Aluminiumhaftmittel; Färbemittel, wie z.B. Ruß; Benetzungsmodifikatoren und Schaumverhütungsmittel, wie z.B. nichtionische Tenside, fluorchemische Tenside und Siliconöl.
  • Die erfindungsgemäße Zusammensetzung kann hergestellt werden, indem die oben angeführten essentiellen und optionalen Komponenten in einem Hochgeschwindigkeitsmischer oder dergleichen vermischt und anschließend in einer Zweiwalzenmühle oder einem kontinuierlichen Knetwerk gut vermahlen werden.
  • Es wurde ein Verfahren zur Herstellung einer Halbleitervorrichtung durch Einkapseln einer Anordnung bestehend aus einem Halbleiterchip und einem Schaltungssubstrat mit einer spezifischen Epoxidharzzusammensetzung beschrieben. Das Verfahren gewährleistet, dass der Zwischenraum zwischen dem Substrat und dem Halbleiterchip mit dem Harzeinkapselungsmittel aufgefüllt ist, ohne dass dabei Hohlräume bestehen bleiben und ohne die Lötkontakthügel zu beschädigen. Dadurch kann eine einfa che und wirksame Einkapselung in kurzer Zeit erfolgen. Die daraus resultierende Halbleitervorrichtung verfügt über verbesserte Feuchtigkeitsbeständigkeit und Verlässlichkeit.
  • BEISPIELE
  • Nachstehend sind Beispiele für die Erfindung angeführt, die zur Veranschaulichung und nicht als Einschränkung dienen. Alle Teile sind gewichtsbezogen.
  • Beispiele 1–3 & Vergleichsbeispiele 1–2
  • Jede der Harzzusammensetzungen wurde durch Vermischen der in Tabelle 1 angeführten Bestandteile in den in Tabelle 1 gezeigten Anteilen hergestellt. Die Bestandteile wurden in einem Hochgeschwindigkeitsmischer 10 Minuten lang vermischt, in einem kontinuierlichen Knetwerk bis 50 bis 100°C gemahlen und zu Platten gezogen. Die Platten wurden abgekühlt, zerkleinert und zu zylinderförmigen Tabletten gepresst. Tabelle 1
    Figure 00120001
    Epoxidharz (1): Epoxyäquivalent 165
    Figure 00130001
    Epoxidharz (2): Epoxyäquivalent 210
    Figure 00130002
    n ist eine Zahl, die ein Epoxyäquivalent von 210 ergibt. Epoxidharz (3): Epoxyäquivalent 195
    Figure 00130003
    • Phenolharz (1): Phenolharz vom Novolaktyp, Hydroxyläquivalent 110
    • Phenolharz (2): Phenolaralkylharz MEH78000 (Meiwa Chemicals K. K.), Hydroxyläquivalent 175
    • Bromiertes Epoxidharz: BREN-S (Nippon Kayaku K. K.), Epoxyäquivalent 280
  • Anorganische Füllstoffe:
  • Der mittlere Teilchendurchmesser und die maximale Teilchengröße wurden mit einem Teilchengrößenverteilungsmessapparat vom Laserbrechungstyp gemessen: Granulometer 920, hergestellt von CILAS ALCATEL CO., LTD. in Frankreich.
    Figure 00140001
    • Katalysator (1): Triphenylphosphin
    • Katalysator (2): TPP-K (Tetraphenylphosphoniumtetraphenylborat)
    • Haftmittel: γ-Glycidoxypropyltrimethoxysilan
  • Diese Epoxidharzzusammensetzungen wurden durch folgende Tests untersucht. Die Ergebnisse sind in Tabelle 2 angeführt.
  • (1) Wendelströmung
  • Die Wendelströmung wurde durch Spritzpressen einer Zusammensetzung bei einer Temperatur von 175°C und einem Druck von 70 kp/cm2 gemessen.
  • (2) Gelierzeit
  • Es wurde die Zeit gemessen, die vergeht, bis eine Zusammensetzung auf einer Heizplatte bei 175 oder 160°C gelierte.
  • (3) Schmelzviskosität
  • Die Schmelzviskosität wurde bei einer Temperatur von 175°C unter einer Last von 10 kg unter Verwendung eines Dauerlastfließtestapparats vom Düsentyp der in Japan als Durchflussmesser vom Koka-Typ bekannten Art (Shimazu Mfg. K. K.), der mit einer Düse mit einem Durchmesser von 1 mm ausgestattet ist, gemessen.
  • (4) Glastemperatur (Tg) und linearer Ausdehnungskoeffizient (α):
  • Testprüflinge mit einer Größe von 4 × 4 × 15 mm wurden durch Formen jeder der Zusammensetzungen bei 175°C und unter 70 kp/cm2 über einen Zeitraum von 2 Minu ten und 4-stündiges Nachhärten bei 180°C erhalten. Die Messung beider Eigenschaften wurden durch Erhöhung der Temperatur des Testprüflings bei einer Geschwindigkeit von 5°C/min in einem Dilatometer durchgeführt.
  • Tabelle 2
    Figure 00150001
  • Als nächstes wurde eine Anordnung aus einem BT-Substrat mit 0,28 mm Dicke und einem Halbleiterchip mit 10 × 10 × 0,25 mm (Dicke), die mit 450 Lötkontakthügeln mit einem Durchmesser von 75 μm verbunden ist, in eine bei 160°C erhitzte wie in 3 gezeigte Form platziert. Die Harzzusammensetzung in zylinderförmiger Tablettenform wurde mit einem Hochfrequenzvorheizgerät auf 65°C vorerhitzt, in einen Füllzylinder gefüllt und in den Hohlraum unter einem Formdruck von 40 kp/cm2 20 Sekunden lang eingespritzt. Die Form wurde geöffnet und die Halbleitervorrichtung herausgenommen. Mit einem Ultraschallprüfgerät wurde untersucht, ob der Zwischenraum der Halbleitervorrichtung vollständig mit der Harzzusammensetzung ausgefüllt war, ob Hohlräume vorlagen oder nicht, und ob es zu Lötkontakthügelfehlern gekommen war. Die Ergebnisse sind in Tabelle 3 angeführt.
  • Tabelle 3
    Figure 00150002
  • Um einen Vergleich der jeweiligen Feuchtigkeitsbeständigkeit anzustellen, wurde die oben verwendete Halbleitervorrichtungsanordnung unter Verwendung eines herkömmlichen Flip-Chip-Unterfüllungsmaterials (Epoxidharzzusammensetzung) vom Säureanhydridhärtungstyp (Vergleichsbeispiel 3) verkapselt. Das Flip-Chip-Unterfüllungsmaterial vom Säureanhydridhärtungstyp wies folgende Zusammensetzung auf:
    Gewichtsteile
    Epoxidharz vom Bisphenol-A-Typ 50
    4-Methylhexahydrophthalsäureanhydrid 30
    kugelförmiges Silica (mittlere Teilchengröße 5 μm,
    maximale Teilchengröße 15 μm) 100
    2-Phenylimidazol 0,2
  • Fünf Proben für jede der in Beispiel 1 verkapselten Halbleitervorrichtungen und in Vergleichsbeispiel 3 verkapselten Halbleitervorrichtungen wurden bei 121°C und 2,1 atm in einen Dampfdruckkochtopf platziert. Die Proben wurde in vorgegebenen Zeitintervallen herausgenommen, und es wurde die Trennung zwischen Chipoberfläche und Harz mittels Ultraschallprüfgerät untersucht. Die Ergebnisse sind in Tabelle 4 angegeben.
  • Tabelle 4
    Figure 00160001
  • Obwohl einige bevorzugte Ausführungsformen beschrieben wurden, sind viele Modifizierungen und Variationen dieser Ausführungsformen möglich, ohne von den oben beschriebenen Lehren abzuweichen. Es versteht sich daher, dass die Erfindung auch anders als spezifisch beschrieben in die Praxis umgesetzt werden kann, ohne von den beiliegenden Ansprüchen abzuweichen.

Claims (7)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung (18), folgende Schritte in folgender Reihenfolge umfassend: das Platzieren eines Halbleiterchips mit Kontakten (5) über einem Schaltungssubstrat (1) mit Verbindungselektroden (2), sodass der Halbleiterchip (5) über Lötkontakthügel (3) an die Substratelektroden (2) anstößt, das Erhitzen und Schmelzen der Lötkontakthügel (3) um den Halbleiterchip (4) mit dem Substrat (1) zu verbinden, das Platzieren des Substrats (1) mit dem darauf angebrachten Halbleiterchip (4) in einem Hohlraum einer Form (10) das Schmelzen einer Harzzusammensetzung (16), um eine Einkapselungsharzzusammensetzung in geschmolzenem Zustand herzustellen, das Zuführen der geschmolzenen Harzzusammensetzung (16) unter Druck durch einen Einlass (15) in den Formhohlraum, um den Zwischenraum (6) zwischen dem Substrat (1) und dem Halbleiterchip (4) mit der Harzzusammensetzung (16) zwingend zu füllen, wobei die Form auf einer Formtemperatur im Bereich von 130 bis 200°C gehalten wird, und das Wärmehärten der Harzzusammensetzung, um den Zwischenraum (6) mit der Harzzusammensetzung (17) zu verkapseln, wobei die Einkapselungsharzzusammensetzung (a) ein Epoxidharz, (b) einen Phenolharzhärter und (c) 50 bis 85 Gew.-%, bezogen auf die gesamte Zusammensetzung, eines partikulären anorganischen Füllstoffs mit einer maximalen Teilchengröße von bis zu 24 μm umfasst, worin die Zusammensetzung eine Schmelzviskosität von 5 bis 200 Poise bei der Formtemperatur aufweist.
  2. Verfahren nach Anspruch 1, worin der partikuläre anorganische Füllstoff Feinteilchen mit einer Teilchengröße von bis zu 5 μm in einer Menge von 20 bis 60 Gew.-% des gesamten Füllstoffs enthält und eine spezifische Oberfläche von 3,5 bis 6,0 m2/g aufweist.
  3. Verfahren nach Anspruch 1 oder 2, worin die maximale Teilchengröße des partikulären anorganischen Füllstoffs bis zu 1/5 des Abstands zwischen dem Substrat (1) und dem Halbleiterchip (4) beträgt.
  4. Verfahren nach einem der vorangegangenen Ansprüche, worin der partikuläre anorganische Füllstoff, bezogen auf das Gewicht des gesamten Füllstoffs, 0 bis 5 Gew.-% ultramikropartikuläres Silica mit einer Teilchengröße von bis zu 0,05 μm, 1 bis 15 Gew.-% Silica mit einer Teilchengröße von 0,05 bis 0,5 μm und 5 bis 20 Gew.-% Silica mit einer Teilchengröße von 0,5 bis 3 μm enthält.
  5. Verfahren nach einem der vorangegangenen Ansprüche, worin der Abstand zwischen dem Halbleiterchip (4) und dem Substrat (1) 10 μm bis 150 μm beträgt.
  6. Verfahren nach einem der vorangegangenen Ansprüche, worin der Formdruck 10 bis 100 kp/cm2 beträgt.
  7. Verfahren nach einem der vorangegangenen Ansprüche, worin die Harzzusammensetzung (16), bevor sie geschmolzen wird, ein granulärer oder zylindrischer Vorformling ist.
DE69934153T 1998-02-02 1999-01-29 Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen Expired - Lifetime DE69934153T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3545398 1998-02-02
JP3545398 1998-02-02

Publications (2)

Publication Number Publication Date
DE69934153D1 DE69934153D1 (de) 2007-01-11
DE69934153T2 true DE69934153T2 (de) 2007-09-20

Family

ID=12442231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69934153T Expired - Lifetime DE69934153T2 (de) 1998-02-02 1999-01-29 Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen

Country Status (3)

Country Link
US (1) US6083774A (de)
EP (1) EP0933809B1 (de)
DE (1) DE69934153T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置
US6376923B1 (en) * 1999-06-08 2002-04-23 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
JP3417354B2 (ja) * 1999-08-19 2003-06-16 ソニーケミカル株式会社 接着材料及び回路接続方法
JP3485507B2 (ja) * 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
US20020089836A1 (en) * 1999-10-26 2002-07-11 Kenzo Ishida Injection molded underfill package and method of assembly
US6323263B1 (en) * 1999-11-11 2001-11-27 Shin-Etsu Chemical Co., Ltd. Semiconductor sealing liquid epoxy resin compositions
US6309908B1 (en) * 1999-12-21 2001-10-30 Motorola, Inc. Package for an electronic component and a method of making it
TW517263B (en) * 2000-03-29 2003-01-11 Nitto Denko Corp Semiconductor device and process for producing the same, and tablet comprising epoxy resin composition
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
DE10031139C2 (de) * 2000-06-27 2003-04-17 Wacker Siltronic Halbleitermat Verfahren und Stoffmischung zur Montage und Demontage von Halbleiterscheiben
KR100793503B1 (ko) * 2000-09-27 2008-01-14 미츠비시 레이온 가부시키가이샤 비공성 구상 실리카 및 그의 제조 방법
EP1397831A1 (de) * 2001-05-28 2004-03-17 Infineon Technologies AG Verfahren zur kapselung eines halbleiterchips
JP2005527113A (ja) 2002-05-23 2005-09-08 スリーエム イノベイティブ プロパティズ カンパニー ナノ粒子充填アンダーフィル
JP3847693B2 (ja) * 2002-09-30 2006-11-22 シャープ株式会社 半導体装置の製造方法
US6800373B2 (en) * 2002-10-07 2004-10-05 General Electric Company Epoxy resin compositions, solid state devices encapsulated therewith and method
US20050266263A1 (en) * 2002-11-22 2005-12-01 General Electric Company Refractory solid, adhesive composition, and device, and associated method
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7352070B2 (en) * 2003-06-27 2008-04-01 Delphi Technologies, Inc. Polymer encapsulated electrical devices
TWI224374B (en) * 2003-09-26 2004-11-21 Advanced Semiconductor Eng Method for forming a backside encapsulating layer on flip-chip type wafer
US6979600B2 (en) * 2004-01-06 2005-12-27 Intel Corporation Apparatus and methods for an underfilled integrated circuit package
CA2576761C (en) * 2004-09-15 2011-07-05 Lg Chem, Ltd. Films or structural exterior materials using coating composition having self-cleaning property and preparation method thereof
US7510108B2 (en) * 2005-07-26 2009-03-31 Delphi Technologies, Inc. Method of making an electronic assembly
US7626269B2 (en) * 2006-07-06 2009-12-01 Micron Technology, Inc. Semiconductor constructions and assemblies, and electronic systems
US20080237842A1 (en) * 2007-03-29 2008-10-02 Manepalli Rahul N Thermally conductive molding compounds for heat dissipation in semiconductor packages
JP2008274080A (ja) * 2007-04-27 2008-11-13 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
CN110058490A (zh) * 2011-08-10 2019-07-26 日立化成株式会社 感光性树脂组合物、感光性薄膜、永久抗蚀剂以及永久抗蚀剂的制造方法
JP7237828B2 (ja) * 2017-06-09 2023-03-13 ナガセケムテックス株式会社 エポキシ樹脂組成物、電子部品実装構造体およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US4999699A (en) * 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5121190A (en) * 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
KR950011902B1 (ko) * 1990-04-04 1995-10-12 도오레 가부시끼가이샤 반도체 장치 캡슐 봉입 에폭시 수지 조성물
JPH04300914A (ja) * 1991-03-29 1992-10-23 Shin Etsu Chem Co Ltd エポキシ樹脂組成物及び半導体装置
JP2570002B2 (ja) * 1991-05-29 1997-01-08 信越化学工業株式会社 フリップチップ用封止材及び半導体装置
JP2523250B2 (ja) * 1991-08-16 1996-08-07 インターナショナル・ビジネス・マシーンズ・コーポレイション ジシアネ―トの混合物を含む組成物
JPH08300397A (ja) * 1995-05-01 1996-11-19 Motorola Inc 封止材料をモールドキャビティに転送するための装置および方法
ID19377A (id) * 1995-06-12 1998-07-09 Matsushita Electric Ind Co Ltd Paket unit semikonduktor, metode pemaketan unit semikonduktor, dan bahan pengkapsul untuk penggunaan dalam pemaketan unit semikonduktor (pecahan dari p-961658)
US5817545A (en) * 1996-01-24 1998-10-06 Cornell Research Foundation, Inc. Pressurized underfill encapsulation of integrated circuits
US5700723A (en) * 1996-05-15 1997-12-23 Lsi Logic Corporation Method of packaging an integrated circuit
JP3588539B2 (ja) * 1996-09-30 2004-11-10 株式会社東芝 ポリフェニレンサルファイド樹脂組成物、およびこれを用いた樹脂封止型半導体装置

Also Published As

Publication number Publication date
DE69934153D1 (de) 2007-01-11
EP0933809A3 (de) 2000-03-29
EP0933809B1 (de) 2006-11-29
US6083774A (en) 2000-07-04
EP0933809A2 (de) 1999-08-04

Similar Documents

Publication Publication Date Title
DE69934153T2 (de) Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen
DE69727869T2 (de) Anorganischer Füllstoff, Epoxyharzzusammensetzung und Halbleitervorrichtung
DE4003842C2 (de) Epoxidharzmassen zum Einkapseln von Halbleitern, enthaltend kugelförmiges Siliciumdioxid
DE69722106T2 (de) Epoxidharzzusammensetzung und damit eingekapselte Halbleiteranordnungen
DE3884648T2 (de) Epoxyharz-Zusammensetzung und eine harzumhüllte Halbleiteranordnung.
DE3889950T2 (de) Epoxyharzzusammensetzung.
DE60011199T2 (de) Harzzusammensetzung zur Einkapselung von Halbleitern, Halbleiteranordnungen die diese enthalten und Verfahren für die Herstellung von diesen Halbleiteranordnungen
DE69915161T2 (de) Flammhemmende Epoxidharzmischung zur Halbleitereinkapselung
DE19932399B4 (de) Verfahren, bei dem eine Halbleitervorrichtung hergestellt wird
DE60308545T2 (de) Verstärktes epoxid / polyanhydrid zusammensetzung für unterfüllung ohne durchfluss
DE60104784T2 (de) Harzzusammensetzung zum Abdichten einer Halbleiteranordnung, Gerät die diese Halbleiteranordnung verwendet und Montierungsstruktur dieser Halbleiteranordnung
KR100497456B1 (ko) 에폭시수지조성물
DE69922577T2 (de) Epoxydharzzusammensetzungen und damit eingekapselte Halbleiteranordnungen
DE69922868T2 (de) Epoxidharzzusammensetzungen zur Einkapselung von Halbleitern und damit eingekapselte Halbleiterbauteile
DE69202608T2 (de) Epoxydharzzusammensetzungen und damit eingekapselte Halbleiteranordnungen.
DE69729536T2 (de) Flüssige Epoxidharzvergussmasse
DE4119552A1 (de) Epoxidharzmassen und damit eingekapselte halbleiterbauteile
DE69722145T2 (de) Verfahren zur Herstellung eines wärmeleitenden Materials
US6288169B1 (en) Butadiene rubber particles with secondary particle sizes for epoxy resin encapsulant
KR100349406B1 (ko) 반도체장치의제법및그에사용되는밀봉용펠릿
DE4233450A1 (de) Waermehaertbare harzzusammensetzungen und damit eingekapselte halbleitereinrichtungen
DE4233097C2 (de) Wärmehärtbare Harzzusammensetzung und deren Verwendung zum Einkapseln einer Halbleitereinrichtung
DE69913298T2 (de) Epoxydharzzusammensetzung für die versieglung von halbleitern und damit ausgerüstete halbleitervorrichtung
JP2000332165A (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP2773955B2 (ja) 半導体装置

Legal Events

Date Code Title Description
8381 Inventor (new situation)

Inventor name: ARAI, KAZUHIRO, MATSUIDA-MACHI, USUI-GUN, GUNM, JP

Inventor name: SHIOBARA, TOSHIO, MATSUIDA-MACHI, USUI-GUN, GU, JP

8364 No opposition during term of opposition