JP2001015627A - 半導体装置および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体チップの高密度高集積度化が進み、半
導体チップの接続端子パッドの配列ピッチが小さくなっ
たため、パッケージ基板に半導体チップをパッケージン
グして、端子同士の位置合わせを行って端子接続を行う
場合に、熱膨張率の差などにより、位置ずれが生じてし
まうという問題があり、その解決が望まれていた。 【解決手段】 半導体チップとパッケージ基板との間
に、半導体チップとほぼ熱伝導率の等しいスケールトラ
ンスフアー基板を介在させて、半導体チップのピッチの
小さい接続端子パッドとの接続をスケールトランスファ
ー基板によって行い、スケールトランスファ基板上の他
方で接続端子のピッチを拡大してパッケージ基板の接続
端子に接続する。こうすることにより、半導体チップの
接続端子の数が増してピッチが小さくなっても接続端子
の位置ずれなどの問題が回避され、端子間の接続が可能
となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体チップがパッ
ケージ基板に搭載された半導体装置に関し、より詳しく
は高密度に集積された半導体集積回路チップをパッケー
ジ基板に搭載した半導体装置およびその製造方法に関す
る。

【０００２】

【従来の技術】半導体プロセスの微細化が進み、半導体
チップに集積される回路の規模が増大している。これに
伴って、半導体チップから外部へ引き出される接続端子
の数が増すと共に、半導体チップの接続端子の配列ピッ
チがますます狭くなっていく方向にある。

【０００３】例えば、シリコン半導体チップ上の最小加
工寸法が 0.2μm 程度のとき、10mm角の半導体チップに
接続端子として、約1,000 パッドが必要となってきてい
る。半導体チップにおいては、約1,000 個のパッドを10
mm角の半導体チップの周辺に沿って、例えば一列に配置
すると、パッドのピッチは40μm 程度と非常に狭い間隔
になる。

【０００４】さらに半導体プロセスの微細化の推移に従
えば、半導体チップの接続端子のピッチの微細化は、ま
もなく30μm 程度そして20μm 程度に達することにな
る。

【０００５】このため、パッケージ配線の接続端子ピッ
チを半導体チップのパッドのピッチに合わせて端子接続
を行う際に、半導体チップのパッドのピッチが狭くなる
に伴い、以下に述べるような技術課題がクローズアップ
されるようになった。

【０００６】この技術課題を、TAB(Tape Automated Bon
ding) によりパッケージングされる半導体装置の具体例
に基づいて説明する。TAB では図12に例示した模式的断
面図のように、ポリイミド樹脂基板１上に形成されたCu
配線２が、ポリイミド樹脂基板１における半導体チップ
５を配置する開口部20内へと突き出され、この突き出さ
れた配線（インナーリード17）と半導体チップ５の接続
電極パッド６上に形成された金バンプとが位置合わせさ
れ、インナーリードの上面からボンディングツールの熱
と荷重で接合される。インナーリードにSnメッキが施さ
れている場合には、Au/Sn 合金が接合部に形成され、ま
た金メッキが施されている場合には、Au/Au 接合され
る。なお図５において、符号10はパッケージ端子をマザ
ーボードに端子接続を行うための接続端子のはんだボー
ルを示す。

【０００７】ここでバンプとインナーリードの位置合わ
せ精度は、インナーリードの位置精度、位置合わせ装置
の精度、ボンディング時のインナーリード変形による位
置精度ずれが総合されて決まる。また、バンプからイン
ナーリードがはみ出さないためには、インナーリードの
幅と前記位置精度ずれから、インナーリードの端の位置
がバンプの端から出ないような設計にする必要がある。

【０００８】たとえば、インナーリードの位置精度が 7
μm 、装置の精度が 5μm 、インナーリードの幅が20μ
m 、インナーリード変形による位置ずれが 6μm 、の場
合、総合位置精度は、 （７² ＋５² ＋６² ）^1/2 ＝10.5（μm ） となり、バンプの幅はインナーリード幅に総合位置精度
の２倍を加えた値、即ち 10.5×2 ＋20＝41μm が必要になる。

【０００９】従ってこの例では、バンブピッチ50um程度
を限界としている。

【００１０】上記において、より狭いバンプピッチの半
導体チップとの端子接続をして、パッケージングを可能
にするためには、上記の各精度を高めて、上記限界値を
小さくしてゆく必要がある。このため、上記においてイ
ンナーリード幅20μm はバンプピッチに応じて小さく
し、またインナーリードの変形による位置ずれ 6μm
は、加える加重や熱を制御して小さくし、さらに装置の
精度 5μm は高精度の位置合わせ装置を用いることによ
って小さくすることが可能である。

【００１１】しかしながら、インナーリードの位置精度
7μm は、基板の熱膨張率や湿度膨張率によって決まる
量であって、その精度はパッケージ基板材料によって限
定されるものであるため、基板材料として例えば上記ポ
リイミドを用いる限り、小さくすることができない。他
方で、パッケージ基板材料として、熱膨張率および湿度
膨張率の小さい材料を選ぶことは、これまでのパッケー
ジ基板が使えなくなることによる新たな技術課題を抱え
ると共に、大幅なコストアップを伴うなどの問題があ
り、好ましくない。

【００１２】このような事情はTAB 以外のパッケージに
ついても同様である。

【００１３】なお、最近では半導体パッケージを小型化
するために、チップサイズパッケージ(CSP) に関する開
発が盛んである。しかしながら、CSP では半導体チップ
の端子数100 個以下（将来は300 個以下）、端子ピッチ
750 〜800 μm のレベルを対象にしているに過ぎず、上
述したような端子数が多く、端子ピッチが狭い半導体チ
ップのパッケージングにおける技術課題を解決に結びつ
くものではない。

【００１４】

【発明が解決しようとする課題】上述のように、集積度
の高い集積回路チップなど、接続端子が多く、その端子
ピッチの狭い半導体チップは、パッケージングに際し、
端子の位置精度が得られず、端子接続が困難になること
から、このような半導体チップのパッケージングを可能
にする新しい技術を得ることが重要な課題であった。

【００１５】本発明は上述の技術課題を解決するもので
あって、新たな構成によりパッケージの接続端子の位置
精度を高め、電極端子ピッチの狭い半導体チップを端子
接続しパッケージングした半導体装置およびその製造方
法を提供するものである。

【００１６】

【課題を解決するための手段】本発明は次の構成によ
り、上述の課題の解決を得たものである。

【００１７】本発明の半導体装置は、半導体チップと、
前記半導体チップを搭載し熱膨張係数が前記半導体チッ
プとほぼ等しいスケールトランスファー基板と、前記ス
ケールトランスファー基板を保持するパッケージ基板と
からなり、前記スケールトランスファー基板は、前記半
導体チップに近接して形成された第１の接続端子と前記
第１の接続端子よりも前記半導体チップから離れた位置
に形成された第２の接続端子とを備えた導電配線を有
し、前記第１の接続端子が半導体チップの電極端子に接
続され、前記第２の接続端子が前記パッケージ基板のイ
ンナーリード端子に接続されていることを特徴とするも
のである。

【００１８】本発明におけるスケールトランスファー基
板は、半導体チップとパッケージ基板との間に介在させ
た基板であって、基板上に半導体チップの電極端子パッ
ドのピッチに相当する小さなピッチの接続端子と、パッ
ケージ基板の接続端子に相当する比較的ピッチの大きい
接続端子とを有し、これらの端子の間を導電配線によっ
て接続したものである。このような構成により、半導体
チップの電極端子とスケールトランスファー基板上の小
さなピッチの第１の接続端子との接続を行い、他方で比
較的大きなピッチの第２の接続端子とパッケージ基板の
インナーリードとを接続するものである。

【００１９】本発明におけるスケールトランスファー基
板は、基板の熱膨張率を半導体チップとほぼ等しくして
いるので、半導体チップの電極端子とスケールトランス
ファー基板の第１の接続端子との接続時における温度変
化による接続端子の位置ずれの発生を防止でき、また接
続後の接続部の熱応力の発生を回避できる。他方でスケ
ールトランスファー基板の第２の接続端子とパッケージ
基板のインナーリードとの接続では、スケールトランス
ファー基板とパッケージ基板との間に熱膨張係数の差が
あっても、接続端子ピッチを広くしているいので、その
端子接続については従来技術で対処できる。

【００２０】このように、本発明に従い、半導体チップ
とパッケージ基板の間にスケールトランスファー基板を
介在させることによって、半導体チップの接続端子の数
が増してそのピッチが狭くなっても、端子接続を行うこ
とが可能となって、パッケージングが可能となる。

【００２１】本発明において、パッケージ基板は特に限
定されるものではなく、樹脂基板であってもよく、また
セラミック基板であってもよい。

【００２２】また、本発明においては、パッケージ基板
は半導体基板を配置する開口部を有し、半導体チップが
この開口部内に配置されている形が好ましい。

【００２３】本発明においては、前記スケールトランス
ファー基板は熱膨張係数として、半導体チップの熱膨張
係数にほぼ等しい2 〜4ppm/ ℃を有することが好まし
い。

【００２４】また本発明においては、前記スケールトラ
ンスファー基板の湿度膨張係数が、前記半導体チップの
湿度膨張係数とほぼ等しいことがさらに好ましい。

【００２５】このような本発明に用いるスケールトラン
スファー基板としては、シリコン基板を好ましく用いる
ことができる。スケールトランスファー基板に半導体チ
ップと同じシリコン基板を用いれば、熱膨張係数および
湿度膨張係数を半導体チップに合わせることができる。

【００２６】また本発明に用いるスケールトランスファ
ー基板として、半導体チップと熱膨張係数がほぼ等しい
酸化けい素基板を用いることができる。酸化けい素基板
としては、石英基板または石英ガラス基板を好ましく用
いることができる。また、熱膨張係数が半導体チップと
ほぼ等しい窒化アルミニウムの表面に絶縁層を設けた基
板や、熱膨張係数を半導体チップとほぼ等しくした低熱
膨張係数金属の表面に絶縁層を設けた基板を用いれば、
良好な熱伝導性により、半導体チップの発熱に対する放
熱効果を得ることができる。

【００２７】本発明においては、スケールトランスファ
ー基板は厚さを30μm 以上150 μm以下にすることが好
ましい。スケールトランスファー基板の厚さが30μm 未
満では機械的強度が低下する。また 150μm を超えると
可撓性が減少するので、応力ひずみを吸収させる上で 1
50μm 以下が好ましい。また、このスケールトランスフ
ァー基板は厚さを30μm 以上 100μm 以下にすることが
さらに好ましい。

【００２８】このような薄いスケールトランスファー基
板は、従来は製作が困難であったが、特開平11-40520に
詳細に記載されたウエーハの分割方法を用いることによ
って、チッピングを防ぐことができ、製作が可能になっ
た。

【００２９】以上に述べたように、本発明によれば半導
体チップの接続端子と樹脂基板接続端子との間の接続
を、半導体チップと熱膨張係数の等しいスケールトラン
スファー基板の接続端子及び配線を介して行うので、例
え半導体チップパッドのピッチが密になっても、接続端
子間の位置ずれを回避でき、高集積度の半導体チップの
実装が可能である。

【００３０】本発明の半導体装置においては、樹脂封止
やセラミック封止などの封止を行って、半導体チップを
保護することができる。

【００３１】本発明のスケールトランスファー基板を有
する半導体装置は、シングルチップパッケージ(SCP) に
限らず、マルチチップモジュール(MCM) であってもよ
い。

【００３２】次に本発明の半導体装置の製造方法は、半
導体チップを、前記半導体チップの電極端子に対応する
位置に第１の接続端子が形成され、前記第１の接続端子
よりも前記半導体チップから離れた位置に前記第１の接
続端子と導電配線により接続された第２の接続端子を有
するスケールトランスファー基板に、前記半導体チップ
の電極端子と前記トランスファー基板の第１の接続端子
を接続させて搭載する工程と、前記スケールトランスフ
ァー基板を、前記半導体チップが嵌入可能な凹部を有
し、該凹部近傍にインナーリード端子が形成され、前記
インナーリード端子よりも前記凹部から離れた位置に前
記インナーリード端子と導電配線により接続されたアウ
ターリード端子を有するパッケージ基板に、前記半導体
チップが前記凹部に嵌入させるともに前記第２の接続端
子を前記のインナーリード端子に接続させて保持させ工
程とを有することを特徴とするものである。

【００３３】本発明の半導体装置の製造方法において
は、前記半導体チップを、前記スケールトランスファー
基板に対してフェースダウン接続することが好ましい。

【００３４】本発明の製造方法によれば、電極端子ピッ
チの狭い半導体チップとスケールトランスファー基板の
第１の接続端子との接続を行う工程を設けているので、
この工程により、半導体チップの電極端子の接続をスケ
ールトランスファー基板の接続端子を通じて、パッケー
ジ基板のインナーリード端子に精度よく接続することが
できる。

【００３５】

【発明の実施の形態】図１および図２は、本発明の半導
体装置の一実施形態を示し、図１はその模式的断面図で
ある。図１において、パッケージ基板１には開口部２０
がその中央部に形成されており、この開口部２０には半
導体チップ５が配置されている。そして半導体チップ５
とパッケージ基板１とに近接してスケールトランスファ
ー基板３が配置されている。

【００３６】半導体チップ５の電極端子バンプ６は、ス
ケールトランスファー基板３の中央領域にバンプ６と同
じピッチで配置された第１の接続端子１３に接続されて
いる。スケールトランスファー基板３上の第１の接続端
子１３は、導電配線によって同じスケールトランスファ
ー基板３上の外周領域に設けられた第２の接続端子１２
に接続されている。そして第２の接続端子１２の配列ピ
ッチはパッケージ基板１のインナーリード１１のピッチ
に合わせて配置されており、従って第１の接続端子１３
のピッチに比べると大きい。

【００３７】スケールトランスファー基板の第２の接続
端子12は、パッケージ基板１の開口部２０のインナーリ
ード１１に接続され、さらにパッケージ基板１上の導電
配線を経由して、パッケージ基板１のアウターリードに
設けた接続端子、例えばはんだボール１０に接続され、
マザーボードに接続できるようになっている。ここで多
数の端子を配列するためには、接続端子を２次元的に配
列したボールグリッドアレイ（BGA)を用いることができ
る。

【００３８】なお、図１において符号７は金属薄板であ
って、例えば熱伝導および電気伝導の良好な銅板が好ま
しく用いられ、またアルミ板を用いることができる。金
属薄板７は接地電位または電源電位に保つことができ
る。この金属薄板は半導体チップを電気的および機械的
保護に用いるとともに、半導体チップの発熱に対して放
熱板として機能させることかできる。なお、高集積度を
有する半導体チップを搭載するパッケージにおいては、
放熱は特に重要である。ここで金属薄板７とパッケージ
基板１の接続は、必要に応じ接着剤８を用いることがで
き、また半導体チップ５と金属薄板７との接続について
も接着剤８および接着剤９を用いることができる。半導
体チップ５と金属薄板７との熱伝導をよくするために、
接着剤９として熱伝導のよい接着剤、例えば銀ペースト
接着剤を用いることができる。

【００３９】また、図１において封止樹脂１７を用いる
ことにより、半導体装置の封止をすることができる。

【００４０】パッケージ基板１には、耐熱性を有し強靭
な樹脂基板として、ポリイミド樹脂が好ましく用いら
れ、ほかにポリアミドイミドなどの樹脂も好ましく用い
ることができる。またセラミック基板などを用いること
もできる。また導電配線１および２には、銅あるいは銅
合金が好ましく用いられ、接続端子は銅または銅合金に
錫めっきを施したものが好ましく用いられ、アルミまた
はアルミ合金を用いることもできる。

【００４１】スケールトランスファー基板３としては、
シリコン基板を用いれば、半導体チップ５と熱膨張係数
をほぼ等しくすることができるので好ましい。またシリ
コン基板の代わりに、石英や石英ガラスの基板を用いる
こともできる。また窒化アルミニウムの表面に絶縁層を
設けた基板や、熱膨張係数を半導体チップとほぼ等しく
した低熱膨張係数金属の表面に絶縁層を設けた基板を用
いいてもよい。

【００４２】半導体チップ５の電極端子バンプ１４とス
ケールトランスファー基板３上の第１の接続端子１３と
の接合は、端子同士を位置合わせして向かい合わせた
後、温度をおよそ350 〜500 ℃、荷重をｌ接続端子当た
りおよそ10〜30g にして行うことが好ましい。また基板
１のインナーリード１１の端子とスケールトランスファ
ー基板３上の第２の接続端子１２との接続は、端子同士
を位置合わせをして向かい合わせた後に、加熱し加圧し
て接合することによって行う。加熱温度は250 〜300 ℃
程度、加圧はｌ接続端子当たり20〜50g 程度が好まし
い。

【００４３】図２は上記実施例において、スケールトラ
ンスファー基板３上の導電配線を模式的に示した図であ
る。半導体チップ５と接続する第１の接続端子１３はス
ケールトランスファー基板３の中央領域に配置され、パ
ッケージ基板１のインナーリード１１と接続する第２の
接続端子１２はスケールトランスファー基板３の周辺領
域に配置されている。

【００４４】図２において、スケールトランスファー基
板３の第１の接続端子１３は、半導体チップ５の電極端
子のバンプ配列に従って配列されたものである。そのピ
ッチの一例を述べると、半導体チップ５の外形が5.5 〜
6mm であって、接続端子数が800 個のもので約25μm で
ある。他方でパッケージ基板１の接続端子１１と接合さ
れるスケールトランスファー基板の接続端子１２のピッ
チは、パッケージ基板１の接続端子配列に従って配列さ
たものであって、例えば70μm 程度である。この場合
に、半導体チップ５とスケールトランスファー基板３と
の熱膨張係数が等しく、熱膨張差による位置ずれは回避
されるので、例えばスケールトランスファー基板３の大
きさを15mm程度に選び、第１の接続端子１３の各々の端
子の幅を10μm 程度にして、第１の接続端子部分の変形
による位置ずれを 3μm 以内にし、さらに位置合わせ装
置の精度を高めることによって、半導体チップの電極端
子６のバンプと第１の接続端子１３との接続は、精度に
余裕をもって行うことができる。

【００４５】図３は本発明の半導体装置の他の一実施形
態を示す模式的断面図、そして図４はこの半導体装置の
スケールトランスファー基板３の平面図である。なお、
図面の符号は各図面に共通に用いることによって、同様
な符号の説明が重複するのを避けることにする。

【００４６】スケールトランスファー基板３の第１の接
続端子１３は半導体チップ５の電極端子６の配置に従っ
て配置される。従って半導体チップ５の多数の電極端子
６のピッチが狭くなるのを緩和するために、電極端子６
の配列を直線的に一列に並べるのでなく、例えばジグザ
グに並べた場合には、これに合わせてスケールトランス
ファー基板３の第１の接続端子１３の配列を図４に示す
ように配置することができる。

【００４７】図５および図６は本発明の半導体装置のさ
らに他の一実施形態であって、パッケージ基板１の厚さ
よりも半導体チップ５の厚さが厚い場合の例を示すもの
である。図５は半導体チップ５を樹脂封止したもの、そ
して図６はこれにカバープレート１６を設けたもので、
カバープレート１６は図１の金属薄板８と同様に、接地
電位または電源電位に保って、半導体チップ５を電気的
および機械的に保護するとともに、半導体チップ５の発
生する熱を放熱する放熱板の役割を果たすことができる
ものである。

【００４８】図７は本発明の半導体装置のさらに他の一
実施形態であって、マザーボードに接続する接続端子
を、はんだボールではなく錐体状の端子１９にして、接
続性を改善したものである。

【００４９】図８および図９は本発明のさらに他の実施
形態の半導体装置を示す模式的断面図である。図８およ
び図９において、半導体チップ５の電極バンプ６は、ス
ケールトランスファー基板３上の中央領域にて、第１の
接続端子１３に接続され、スケールトランスファー基板
３上の導電配線および周辺領域に配置された第２の接続
端子１２を経て、ワイヤボンディング１４によってパッ
ケージ基板１のインナーリード１１に接続され、さらに
スルーホール１５を通じてはんだボールに接続されてい
る。

【００５０】このうち、図８は樹脂封止のままのもの、
図９はカバープレート１６を設けたものであって、金属
薄板が好ましく用いられる。カバープレート１５は半導
体チップを機械的あるいは電気的に保護すると同時に、
半導体チップ５の発熱に対し、放熱板として機能させる
ことかできる。

【００５１】スケールトランスファー基板３とパッケー
ジ基板１、および半導体チップ５とカバープレートの間
には、それそぞれ接着剤２１および２２を用いることが
できる。これらの接着剤としては熱伝導性の高い接着
剤、例えば銀ペースト接着剤を好ましく用いることがで
きる。

【００５２】図１０は本発明のさらに他の一実施形態の
半導体装置を示す模式的断面図である。図１０におい
て、半導体チップ５の電極バンプ６は、スケールトラン
スファー基板３上の中央領域にて、第１の接続端子13に
接続され、スケールトランスファー基板３上の導電配線
および周辺領域に配置された第２の接続端子１２を経
て、スルーホール１８によってパッケージ基板１のイン
ナーリード１１に接続され、さらにスルーホール１５を
通じてはんだボールに接続されている。

【００５３】図１１は、本発明の半導体装置のパッケー
ジング工程の一例を示すブロックダイアグラムである。
図１１に従って本発明のパッケージング工程を説明す
る。

【００５４】まず、図１１の左側の流れに従って、パッ
ケージ基板の基材(100) である樹脂フィルムに開口部を
形成する(101) 。次に樹脂フィルムの一方の面に導電体
層（例えば金属銅の層）を形成する(102) 。次いで導電
体層に対するフォトリソグラフィにより、インナーリー
ドおよびアウターリードを形成する(103) 。次に樹脂フ
ィルムのインナーリードおよびアウターリードを形成し
た面と反対側の面に金属薄板（例えば銅板）を張りつけ
て(104) 、開口部にインナーリードを有するパッケージ
基板を形成する。

【００５５】他方で、図１１の右側の流れに従い、ウエ
ーハ（例えばシリコン）(200) をスライス加工して厚さ
の薄いスケールトランスファー基板を製作する(201) 。
次いでこのスケールトランスファー基板に導電膜形成お
よびフォトリソグラフィにより導電配線と第１および第
２の接続端子形成を行う(202) 。このスケールトランス
ファー基板の第１の接続端子に半導体チップ(300) の電
極パッドを位置合わせして端子接続する(203) 。このス
ケールトランスファー基板の接続端子と半導体チップの
電極端子を接続する工程を設けたことにより、端子数が
多く、そのピッチが狭い端子接続を歩留まりよく行うこ
とができる。

【００５６】次に図１１の左右の工程の流れを合流させ
る。即ち、先に製作したパッケージ基板の開口部のイン
ナーリードに、半導体チップを端子接続したスケールト
ランスファー基板の第２接続端子を位置合わせして接続
(401) し、さらに封止(402)を行うことによって、パッ
ケージングされた半導体装置(500) が得られる。

【００５７】

【発明の効果】本発明によれば、半導体チップの集積度
が高くなり、接続端子の数が多く、そのピッチが狭くな
っても、半導体チップとパッケージの端子接続を行う際
に、半導体チップと熱膨張率のほぼ等しいスケールトラ
ンスファー基板を用いることにより、端子接続における
位置ずれを回避することができる。

【００５８】また、パッケージ基板を接続端子数に対し
て標準化を行っておき、半導体チップのサイズや接続端
子ピッチの相違するものに対しては、スケールトランス
ファー基板の方を変えることにより対処することができ
る。こうすることにより、従来のようにパッケージ基板
を変更する場合に比べて、より低コスト且つ迅速な対応
が可能となる。

【図面の簡単な説明】

【図１】 本発明の半導体装置の一実施形態を示す模式
的断面図である。

【図２】 本発明の半導体装置の一実施形態におけるス
ケールトランスファー基板の配線を模式的に示す平面図
である。

【図３】 本発明の半導体装置の他の一実施形態を示す
模式的断面図である。

【図４】 本発明の半導体装置の他の一実施形態におけ
るスケールトランスファー基板の配線を模式的に示す平
面図である。

【図５】 本発明の半導体装置のさらに他の一実施形態
を示す模式的断面図である。

【図６】 本発明の半導体装置のさらに他の一実施形態
を示す模式的断面図である。

【図７】 本発明の半導体装置のさらに他の一実施形態
を示す模式的断面図である。

【図８】 本発明の半導体装置のさらに他の一実施形態
を示す模式的断面図である。

【図９】 本発明の半導体装置のさらに他の一実施形態
を示す模式的断面図である。

【図１０】 本発明の半導体装置のさらに他の一実施形
態を示す模式的断面図である。

【図１１】 本発明の半導体装置のパッケージング工程
の一例を示すブロックダイアグラムである。

【図１２】 従来技術による半導体装置の一例を示す模
式的断面図である。

【符号の説明】

１‥‥パッケージ基板、 ２‥‥導電配線、 ３‥
‥スケールトランスファー基板、 ４‥‥導電配線、
５‥‥半導体チップ、 ６‥‥電極端子（バン
プ）、 ７‥‥金属薄板、 ８‥‥接着剤、 ９
‥‥接着剤、１０‥‥接続端子（はんだポール）、
１１‥‥インナーリード、 １２‥‥第２の接続端
子、 １３‥‥第１の接続端子、 １４‥‥ボンデ
ィングワイヤ、 １５‥‥スルーホール、 １６‥
‥カバープレート、 １７‥‥封止樹脂、 １８‥
‥スルーホール、 １９‥‥錐体状接続端子、 ２
０‥‥開口部、 ２１‥‥接着剤、 ２２‥‥接着
剤。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 半導体チップと、 前記半導体チップを搭載し熱膨張係数が前記半導体チッ
   プとほぼ等しいスケールトランスファー基板と、 前記スケールトランスファー基板を保持するパッケージ
   基板とからなり、 前記スケールトランスファー基板は、前記半導体チップ
   に近接して形成された第１の接続端子と前記第１の接続
   端子よりも前記半導体チップから離れた位置に形成され
   た第２の接続端子とを備えた導電配線を有し、前記第１
   の接続端子が半導体チップの電極端子に接続され、前記
   第２の接続端子が前記パッケージ基板のインナーリード
   端子に接続されていることを特徴とする半導体装置。
2. 【請求項２】 前記パッケージ基板は開口部を有し、前
   記半導体チップが前記開口部内に配置されていることを
   特徴とする請求項１記載の半導体装置。
3. 【請求項３】 前記スケールトランスファー基板は熱膨
   張係数が 2〜4 ppm/℃であることを特徴とする請求項１
   または２記載の半導体装置。
4. 【請求項４】 前記スケールトランスファー基板は湿度
   膨張係数が前記半導体チップの湿度膨張係数とほぼ等し
   いことを特徴とする請求項１ないし３のいずれか１項記
   載の半導体装置。
5. 【請求項５】 前記スケールトランスファー基板がシリ
   コン基板、酸化けい素基板、酸化けい素被膜を有する基
   板及び窒化アルミ基板から選ばれた基板からなることを
   特徴とする請求項１ないし４のいずれか１項記載の半導
   体装置。
6. 【請求項６】 前記スケールトランスファー基板は、厚
   さが30μm 以上、150 μm 以下であることを特徴とする
   請求項１ないし５のいずれか１項記載の半導体装置。
7. 【請求項７】 半導体チップを、前記半導体チップの電
   極端子に対応する位置に第１の接続端子が形成され、前
   記第１の接続端子よりも前記半導体チップから離れた位
   置に前記第１の接続端子と導電配線により接続された第
   ２の接続端子を有するスケールトランスファー基板に、
   前記半導体チップの電極端子と前記トランスファー基板
   の第１の接続端子を接続させて搭載する工程と、 前記スケールトランスファー基板を、前記半導体チップ
   が嵌入可能な凹部を有し、該凹部近傍にインナーリード
   端子が形成され、前記インナーリード端子よりも前記凹
   部から離れた位置に前記インナーリード端子と導電配線
   により接続されたアウターリード端子を有するパッケー
   ジ基板に、前記半導体チップが前記凹部に嵌入させると
   もに前記第２の接続端子を前記のインナーリード端子に
   接続させて保持させ工程とを有することを特徴とする半
   導体装置の製造方法。
8. 【請求項８】 前記半導体チップを、前記スケールトラ
   ンスファー基板に対してフェースダウン接続することを
   特徴とする請求項７記載の半導体装置の製造方法。