KR0173932B1 - 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지 - Google Patents

내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지 Download PDF

Info

Publication number
KR0173932B1
KR0173932B1 KR1019950022123A KR19950022123A KR0173932B1 KR 0173932 B1 KR0173932 B1 KR 0173932B1 KR 1019950022123 A KR1019950022123 A KR 1019950022123A KR 19950022123 A KR19950022123 A KR 19950022123A KR 0173932 B1 KR0173932 B1 KR 0173932B1
Authority
KR
South Korea
Prior art keywords
substrate
electrically connected
bonding pads
substrate bonding
chip
Prior art date
Application number
KR1019950022123A
Other languages
English (en)
Inventor
이영민
선용빈
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950022123A priority Critical patent/KR0173932B1/ko
Priority to JP8196013A priority patent/JP2713879B2/ja
Application granted granted Critical
Publication of KR0173932B1 publication Critical patent/KR0173932B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명은 멀티칩 패키지에 있어서, 내부리드들이 기판상에 형성된 기판 본딩패드들과 직접 전기적 연결됨으로써, 열적 검사(Temperature Cycling)와 같은 가혹한 환경에서 성형수지와 리드프레임 패드간의 열팽창 계수 차이로 인하여 상기 두 재료간의 박리현상이 미연에 방지되고, 대형칩들을 실장하는 경우에 그에 비례하여ILB(inner lead bonding)공정의 증가되는 횟수를 TAB(tape automated bonding)과 유사한 방법으로, 한 번에 본딩 공정을 진행할 수 있기 때문에 작업 생산성을 개선할 수 있는 특징이 있다.

Description

내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩(multi-chip) 패키지
제1도는 종래 기술에 의한 멀티칩 패키지의 단면도.
제2a도는 본 발명에 의한 내부리드와 본딩패드가 직접 전기적 연결된 멀티칩 (muliti-chip) 패키지의 사시도.
제2b도는 제2a도의 A-A선 단면도.
* 도면의 주요부분에 대한 부호의 설명
110 : 기판 113 : 전기적 연결단자
113 : 패시베이션 층 114 : 기판 본딩패드
115 : UBM(under bump metallurgy) 116 : 고융점 금속층
117 : 솔더 층 130 : 플립칩(flipchip)
132 : 범프 140 : 칩
142 : 본딩패드 150 : 내부리드
160 : 와이어 200 : 멀티칩 패키지
본 발명은 멀티칩 패키지에 관한 것으로, 더욱 상세하게는 리드프레임 패드를 갖지 않고 내부리드와 본딩패드가 기계적·전기적 연결되어 상기 리드프레임 패드로 인한 계면 박리를 방지할 수 있는 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩(multi-chip) 패키지에 관한 것이다.
현재의 칩 제조기술은 고집적, 대용량의 칩을 제작하는 데 중점을 두고 있으나, 그에 비해 칩의 상호접속(interconnection) 속도와 칩 입/출력의 횟수는 미치지 못하고 있다.
결과적으로, 칩의 상호접속이 반도체 장치의 속도 및 성능을 지배하는 요인이 되었다. 또한, 반도체의 패키지화는 성능에 있어 매우 중요한 인자가 되고 있다.
반도체 장치의 성능을 개선하는데 있어서, 칩 자체의 기술보다는 칩의 패키지화 및 상호접속 기술에 의해 점점 더 제한을 받게 되었다. 따라서, 패키지 기술과 상호접속 기술은 주로 고성능 컴퓨터의 성능의 제한하는 주된 요소가 되고 있으며, 멀티칩 모듈은 상기 반도체 장치의 패키지를 위한 바람직한 기술로 받아들여지고 있다. 앞으로는, 패키지에 의해서 더 많은 반도체 장치가 제한을 받게 되어, 더 많은 반도체 장치에 멀티칩 패키지가 도입될 전망이다.
제1도는 종래 기술에 의한 멀티칩 패키지의 단면도이다.
제1도를 참조하면, 종래 기술에 의한 멀티칩 패키지(100)는 예를들어 2개의 칩(30),(40)이 인쇄회로기판(이하 기판이라 한다)(10)의 상면에 실장되어 있는 구조로써, 리드프레임 패드(20)와 기판(10)이 전도성 에폭시 접착제(conductive epoxy adhesive)(도시 안됨)에 의해 접착되어 있으며, 그 기판(10)와 칩(40)은 비전도성 에폭시 접착제(도시 안됨)에 의해 접착되어 있으며, 그 칩(30)의 상면에 형성된 본딩패드들(도시 안됨)이 그들(30)에 대응되는 상기 기판(10)의 상면에 형성된 전기적 연결 단자들(도시 안됨)과 각기 전기적 연결되어 있으며, 다른 플립칩(flipchip)(30)은 상기 기판(10)의 상면에 형성된 금패드들(또는 납 패드)(도시 안됨)과 전기적 연결되어 있으며, 상기 전기적 연결 단자들(도시 안됨)은 그들에 대응 되는 기판 본딩패드들(도시 안됨)과 배선(도시 안됨)에 의해 전기적 연결되어 있으며, 또한 상기 금패드들도 기판상의 다른 본딩패드들과 배선에 의해 전기적 연결되어 있으며, 결과적으로 본딩패드들은 그들에 대응되는 내부리드들(50)과 와이어(70)에 의해 전기적 연결되어 있으며, 그 내부리드들(50)과 일체형으로 형성되어 있는 외부리드들(60)과, 상기 칩들(30),(40)과 기판(10)과 리드프레임 패드(20)와 내부리드들(50)이 내재·봉지되어 있는 성형수지(70)를 포함하는 구조를 가지고 있다.
이와 같은 구조를 갖는 멀티칩 패키지는, ① 장기간의 열적 검사(Temperature Cycling)와 같은 가혹한 환경에서 성형수지와 리드프레임 패드간의 열팽창 계수 차이로 인하여 상기 두 재료간의 박리현상이 유발되기 때문에 솔더링 공정시에 멀티칩 패키지의 성형수지에 크랙이 발생할수 있으며, ② 대형칩들을 실장하는 멀티칩 패키지에 있어서는, 그에 비례하여 ILB(inner lead bonding) 공정의 횟수가 증가되어 작업 생산성이 저하되는 단점을 내포하고 있다.
따라서 본 발명의 목적은 내부리드들을 기판의 본딩패드와 직접 전기적 연결함으로써, 리드프레임 패드와 성형수지간의 박리현상을 방지하고, 패키지의 크기를 줄일 수 있는 동시에 ILB 공정의 횟수를 혁신적으로 개선할 수 있는 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩(multi-chip) 패키지를 제공하는데 있다.
상기 목적을 달성하기 위하여, 멀티칩 패키지에 있어서, 복수개의 칩이 실장 되고, 상부면상에 형성된 기판 본딩패드들을 갖는 기판과; 그 기판 본딩패드들에 각기 대응되며 그 기판 본딩패드들의 수직상에 배치된 내부리드들과; 상기 기판 본딩패드들과 그들에 각기 대응되는 내부리드들이 범프에 의해 전기적 연결되고, 상기 기판이 내부리드들에 의해 기계적 연결되는 것을 특징으로 하는 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩(multi-chip) 패키지를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제2a도는 본 발명에 의한 내부리드와 본딩패드가 직접 전기적 연결된 멀티칩(multi-chip) 패키지의 사시도이다.
제2b도는 제2a도의 A-A선 단면도이다.
제2도를 참조하면, 본 발명에 의한 멀티칩 패키지(200)는 기판(110)의 상면의 기판 본딩패드들(112)과 그들(112)에 대응되는 내부리드들(150)이 직접 전기적 연결된 것 외에는 제1도의 멀티칩 패키지(100)와 동일한 구조를 가지고 있다.
좀 더 상세히 언급하면, 상기 기판 본딩패드들(112)과 내부리드들(150)의 전기적 연결의 수직 구조는, 기판(110)의 상면에 기판 본딩패드(114), UBM(under bump metallurgy) 층(115), 고융점 금속막(AU 또는 CU)(116), 솔더 층(117) 및 웨팅재(wetting material) 역할을 하는 금속 도금막(도시 안됨)이 형성된 내부리드(150)가 배치되어 있으며, 상기 패시베이션 층(passivation layer)(113)은 상기 기판 본딩패드들(114) 부분이 노출되도록 상기 기판(110)의 상면에 적층되어 있고, 또한 그 패시베이션 층(113)은 그 기판 본딩패드들(114)과 UBM(115)을 에워 쌓도록 형성되어 있으며, 이와 같은 구조는 그 내부리드(150)의 상면에 히터 블록(도시 안됨)을 배치하여 소정의 시간, 온도, 압력을 이용하여 각각의 재료들이 전기적 연결시켜 제작되어지며, 결과적으로 기판(110)이 내부리드(150)에 의해 기계적으로 고정되는 것이다.
따라서, 본 발명에 따른 구조에 따르면, ① 장기간의 열적 검사(Temperature Cycling)와 같은 가혹한 환경에서 성형수지와 리드프레임 패드간의 열팽창 계수 차이로 인하여 상기 두 재료간의 박리현상이 근본적으로 제거되며, ② 대형칩들을 실장하는 멀티칩 패키지에 있어서는, 그에 비례하여 ILB(inner lead bonding) 공정의 횟수가 증가되어 작업 생산성이 저하되는 단점을 TAB(tape automated bonding)과 유사하게 일시에 본딩 공정이 진행되어 작업 공정상의 시간을 혁신적으로 개선할 수 있는 이점이 있다.

Claims (2)

  1. 소정의 집적회로가 형성된 복수의 반도체 칩들과, 상기 반도체 칩들과 범프에 의 한 기계적 접촉에 의해 전기적으로 연결되는 기판 본딩패드들이 형성된 기판; 및 상기 본딩패드들과 전기적으로 연결되는 내부리드들;을 갖는 멀티 칩 패키지에 있어서, 상기 반도체 칩과 접촉된 기판 본딩패드들에 전기적으로 연결된 다른 기판 본딩패드들과 상기 내부리드들은 상기 기판본딩패드들 위해 형성되어 있는 UBM (Under Bump Metallurgy)층과 그 상부에 금(Au)과 구리(Cu) 중 어느 하나의 재질로 형성된 고융점 금속층 및 그 상부에 적층 형성된 솔더층에 의해 전기적 또는 기계적으로 연결되는 것을 특징으로 하는 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지.
  2. 제1항에 있어서, 상기 내부리드가 그의 전기적 연결부분에 습윤(wetting)이 양호한 도금막이 형성된 것을 특징으로 하는 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩패키지.
KR1019950022123A 1995-07-25 1995-07-25 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지 KR0173932B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950022123A KR0173932B1 (ko) 1995-07-25 1995-07-25 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지
JP8196013A JP2713879B2 (ja) 1995-07-25 1996-07-25 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022123A KR0173932B1 (ko) 1995-07-25 1995-07-25 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지

Publications (1)

Publication Number Publication Date
KR0173932B1 true KR0173932B1 (ko) 1999-02-01

Family

ID=19421555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022123A KR0173932B1 (ko) 1995-07-25 1995-07-25 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지

Country Status (2)

Country Link
JP (1) JP2713879B2 (ko)
KR (1) KR0173932B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343922A (ja) * 2001-05-18 2002-11-29 Nec Kyushu Ltd 半導体装置の製造方法
JP4503611B2 (ja) * 2004-09-17 2010-07-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR20060131327A (ko) * 2005-06-16 2006-12-20 엘지전자 주식회사 발광 다이오드의 제조 방법

Also Published As

Publication number Publication date
JP2713879B2 (ja) 1998-02-16
JPH0945715A (ja) 1997-02-14

Similar Documents

Publication Publication Date Title
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5684330A (en) Chip-sized package having metal circuit substrate
US6080264A (en) Combination of semiconductor interconnect
US6201302B1 (en) Semiconductor package having multi-dies
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
US6841884B2 (en) Semiconductor device
JPH07170098A (ja) 電子部品の実装構造および実装方法
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
US20020003308A1 (en) Semiconductor chip package and method for fabricating the same
KR101474189B1 (ko) 집적회로 패키지
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
KR0173932B1 (ko) 내부리드와 기판 본딩패드가 직접 전기적 연결된 멀티칩 패키지
KR20010063236A (ko) 적층 패키지와 그 제조 방법
JP4038021B2 (ja) 半導体装置の製造方法
JP4130277B2 (ja) 半導体装置および半導体装置の製造方法
KR0127737B1 (ko) 볼 그리드 어레이(Ball Grid Array) 반도체 패키지
CN113496901A (zh) 芯片嵌入式基板结构与芯片封装结构及其制造方法
KR20030012994A (ko) 볼 랜드패드와 접착제가 격리된 ｔｂｇａ 패키지와 그제조 방법 및 멀티 칩 패키지
JPH11260850A (ja) 半導体装置およびその製造方法
KR101432486B1 (ko) 집적회로 패키지 제조방법
KR100237329B1 (ko) 칩 스케일 반도체 패키지의 구조 및 제조 방법
JPH07183425A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee