KR101590540B1 - 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템 - Google Patents

베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템 Download PDF

Info

Publication number
KR101590540B1
KR101590540B1 KR1020080094951A KR20080094951A KR101590540B1 KR 101590540 B1 KR101590540 B1 KR 101590540B1 KR 1020080094951 A KR1020080094951 A KR 1020080094951A KR 20080094951 A KR20080094951 A KR 20080094951A KR 101590540 B1 KR101590540 B1 KR 101590540B1
Authority
KR
South Korea
Prior art keywords
base structure
integrated circuit
package
structure device
die
Prior art date
Application number
KR1020080094951A
Other languages
English (en)
Other versions
KR20090033142A (ko
Inventor
종우 하
구홍 이
수원 이
주현 박
지그문트 라미레즈 카마초
제프레이 디. 펀자란
라이오넬 치엔 후이 테이
자이러스 레가스피 피시간
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20090033142A publication Critical patent/KR20090033142A/ko
Application granted granted Critical
Publication of KR101590540B1 publication Critical patent/KR101590540B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

집적회로 패키지 방법(2600)은, 개구부(1104)를 구비하는 베이스 구조물(108)을 형성하는 단계와; 상기 개구부(1104) 내에 베이스 구조 디바이스(102)를 실장하는 단계와; 상기 베이스 구조 디바이스(102) 위에 집적회로 다이(112)를 부착하는 단계와; 베이스 구조물(108), 베이스 구조 디바이스(102), 및 집적회로 다이(112)를 몰딩하는 단계를 포함한다.
집적회로 패키지 시스템, 베이스 구조물, 베이스 구조 디바이스

Description

베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템{INTEGRATED CIRCUIT PACKAGING SYSTEM WITH BASE STRUCTURE DEVICE}
본 발명은 일반적으로 집적회로 패키지에 관한 것으로, 좀 더 상세하게는 사전-테스트된 공지의 우수한 패키지들을 스택 구성으로 통합하는 시스템에 관한 것이다.
전자업계는 보다 경량의, 보다 빠른, 보다 소형의, 복합 기능의, 보다 신뢰성 있으며 보다 비용-효율적인 제품을 지속적으로 탐구하고 있다. 이러한 전자업계의 요구 사항을 만족시키기 위해서는 회로 칩들이 더욱 고밀도로 집적되어야 한다. 퍼스널 오디오 플레이어, 휴대폰, 포켓용 GPS, 및 포켓용 비디오 게임기와 같은 일부 실제 응용 분야에서, 단일 패키지 내에 다양한 유형의 전자 집적회로 디바이스들을 결합하는 것이 바람직하다. 특히 예를 들어 이동형 통신기기에 있어서, 단일 패키지 내에 디지털 프로세서, 아날로그 소자 및 메모리 소자를 포함하는 것이 바람직할 수 있다. 그러나, 칩의 집적도의 증가는 비용을 상승시키며, 기술적인 한계를 갖고 있다.
스택형 다이 패키지로 하나의 다이 위에 다른 다이를 스택하는 것이 가능하 기는 하지만, 복수의 다이들을 상호 연결하는 것이 복잡해질 수 있다. 따라서, 3차원 형태의 반도체 패키지 기법이 개발되고 있으며, 사용되고 있다. 일반적으로, 패키지 스택은 복수의 패키지들을 적층하여 만들어지고, 스택된 칩 패키지는 사용된 패키지 내에 복수의 칩들을 스태킹하여 제조된다.
스택된 다이 패키지 내의 모든 다이들이 "정상"이 아니고 단지 하나의 "불량" 다이가 있는 경우에는 패키지 전체가 불량이 되어 "정상" 다이도 폐기되어야 한다는 사실 때문에, 다양한 형태의 다이를 구비하는 패키지를 제조하려는 추가의 도전이 일어나고 있다. 패키지 스택은 패키지의 기능 테스트를 이미 통과한 패키지들을 적층하여 제조될 수 있다. 따라서, 이들 패키지 스택들의 수율과 신뢰성이 테스트를 거치지 않은 복수의 칩을 적층하여 제조된 스택형 칩 패키지에 비해 높을 수 있다. 그러나, 스택된 개별의 패키지의 두께 때문에, 이러한 패키지 스택의 두께는 스택형 칩 패키지에 비해 두꺼울 수 있다.
이에 따라, 박형(thin profile)의 집적회로 패키지 시스템에 대한 수요는 여전히 남아 있다. 단일 패키지 형태로 복수 기술들을 결합하는 것과 연관된 기술적 도전의 관점에서, 이들 문제점에 대한 해결책들은 매우 중요하다. 시장에서 증가하는 수요자들의 예상과 의미있는 제품 차별화에 대한 기회 감소와 함께 지속적으로 증가하고 있는 시장 경쟁에 대한 압박의 관점에서, 이들 문제점에 대한 해결책을 찾는 것이 매우 중요하다. 또한, 비용 절감, 효율 및 성능 증대, 및 경쟁력 확보에 대한 수요는 이들 문제점에 대한 해결책을 찾는 것에 대한 위급성을 더한다.
이들 문제점들에 대한 해결책들이 오랜 기간동안 탐구되고 있지만, 종래의 개발들은 어떠한 해결책도 제시하지 못하고 있기 때문에, 당업계에서는 이들 문제점에 대한 해결책들이 회피되고 있다.
본 발명은, 개구부를 구비하는 베이스 구조물을 형성하는 단계와; 상기 개구부 내에 베이스 구조 디바이스를 실장하는 단계와; 상기 베이스 구조 디바이스 위에 집적회로 다이를 부착하는 단계와; 베이스 구조물, 베이스 구조 디바이스, 및 집적회로 디바이스 위에 봉지재를 몰딩하는 단계를 포함하는 집적회로 패키지 방법을 제공한다.
본 발명의 특정 실시예들은 상술한 방법에 부가되거나 또는 상술한 방법을 대체할 수 있는 다른 교시를 갖고 있다. 첨부된 도면을 참조하여 개시되어 있는 발명의 상세한 설명으로부터 이들 교시들이 당업자들에게 명확해질 것이다.
당업자가 본 발명을 실시할 수 있도록 이하에서 실시예들을 충분히 상세하게 기재하였다. 다른 실시예들이 본 명세서의 기재를 근거로 한다는 점은 명확하며, 본 발명의 청구범위를 일탈하지 않으면서도 시스템, 공정 또는 기구적인 변경이 이루어질 수 있다는 점을 이해해야 한다.
이하에서, 본 발명에 대한 완전한 이해를 제공하기 위해 많은 특정의 상세 사항들을 기재하였다. 그러나, 이러한 상세한 특정 기재 사항이 없더라도 본 발명이 실시될 수 있다는 점은 명백하다. 본 발명이 불명료해지는 것을 방지하기 위해, 일부 공지되어 있는 회로, 시스템 구성 및 공정 단계들을 상세하게 기재하지 않았다. 이와 마찬가지로, 본 시스템의 실시예들을 나타내는 도면들은 개략적으로 도시 되어 있으며, 축척에 따라 도시된 것이 아니며, 특히 표현을 명료하게 할 목적으로 일부 치수들이 도면 내에서 과장되게 표현되어 있다. 또한, 표현의 용이와 명료함을 위해, 공통되는 일부 기술적 특징을 갖는 복수의 실시예들이 기재되어 있고, 명세서에서는 유사하거나 동일한 구성에 대해서는 동일한 도면부호를 사용할 것이다.
본 명세서에서는 설명을 목적으로 패키지 기판의 방향과는 무관하게, "수평"이라는 용어를 사용하여 패키지 기판의 평면 또는 표면과 평행한 평면을 규정한다. "수직"이란 용어는 위와 같이 규정된 수평과 직교하는 방향을 나타낸다. "위(above)", "아래(below)", "하부(bottom)", "상부(top)", "측면(side)"("측벽"으로도 사용), "위쪽(higher)", "아래쪽(lower)", "위(upper)", "위에(over)" 및 "아래(under)"와 같은 용어들은 수평면과 관련되어 규정된다.
본 명세서에서 사용하고 있는 "시스템"이란 용어는 상기 용어가 사용되는 문맥에 따라 본 발명의 장치 및 방법을 지칭하고 의미한다. 본 명세서에 사용되고 있는 "공정"(processing)이란 용어는 스탬핑, 단조(forging), 패터닝, 노출, 현상, 에칭, 세척, 및/또는 소재의 제거 또는 기재된 구조물을 형성하는 데에 필요로 하는 레이저 트리밍을 포함한다. "디바이스"란 용어는 다이 또는 다이를 포함하고 있는 패키지를 의미한다. 베이스 구조물이 종전의 패키지들에 비해 얇은 시스템을 구성하는 집적회로 패키지 시스템의 디바이스들 중 어느 하나를 포함하는 데에 사용되기 때문에, "박형"(thin profile)이란 용어를 본 발명을 기술하기 위해 사용된다.
이와 같이 본 발명은 많은 교시들을 갖고 있음을 알 수 있다.
원리상의 교시는 본 발명은 단일 칩 패키지와 동일한 수직 높이와 풋 프린트를 가지는 복합 기능 패키지 인 패키지를 제공한다.
다른 교시는 사전-테스트된 패키지들의 어셈블리에 의해 매우 높은 생산 수율 달성이 가능하다.
본 발명의 또 다른 중요한 교시는 비용을 절감하고, 시스템을 간소화 하며 성능을 향상시킨다고 하는 역사적인 트렌드를 지지하고 제공한다는 것이다.
본 발명의 상기 및 다른 가치 있는 교시들은 적어도 인접 레벨의 기술 상태를 향상시킨다는 것이다.
이에 따라, 본 발명의 박형 집적회로 패키지 시스템은, 지금까지 알려져 있지 않은, 패키지의 수직 높이를 증가시키지 않으면서 패키지 내에 복합 기능 디바이스들을 패키지하는 해법, 능력 및 기능을 제공한다. 결과적인 공정 및 구성은 간단하고, 비용 효율적이고, 간단하고, 융통성이 많고, 정밀하고, 효과적으로 공지 기술에 적용될 수 있다. 이에 따라, 종래의 제조 공정 및 기술에 완전하게 호환될 수 있는 패키지 인 패키지 디바이스를 경제적이고 효율적으로 제조하기에 매우 적합하다. 결과적인 공정 및 구성은 간단하고, 비용 효율적이고, 간단하고, 융통성이 많고, 정밀하고, 예민하고 효과적이며, 공지되어 있는 구성요소들을 용이하고, 효율적이고 경제적인 제조, 응용 및 활용하여 구현할 수 있다.
도 1을 참조하면, 도 1에는 본 발명의 일 실시예인 박형(thin profile)의 집 적회로 패키지 시스템(100)의 단면이 도시되어 있다. 집적회로 패키지 시스템(100)의 단면도는 집적회로 패키지와 같은 베이스 구조 디바이스(102)를 도시하고 있다. 베이스 구조 디바이스(102)는 쿼드 플랫 노-리드(QFN) 리드프레임과 같은 베이스 구조물(108) 내에 실장되는, 상측부(top side)(104)와 인터페이스 사이드(106)를 구비하고 있다.
베이스 구조 디바이스(102)는 실질적으로 베이스 구조물(108)의 개구부(103) 내에 있으며, 그 두께가 베이스 구조물(108)의 두께와 같거나 그 보다는 작기 때문에 베이스 구조 디바이스로 호칭된다.
베이스 구조 디바이스(102)는 가요성 기판 또는 PCB 기판과 같은 기판(110)과 집적회로 다이(112)를 구비할 수 있다. 집적회로 다이(112)는 다이 부착 소재와 같은 접착제(114)에 의해 기판(110)에 부착될 수 있다. 본드 와이어와 같은 전기 상호접속부(116)들이 집적회로 다이(112)를 기판(110)에 연결한다.
에폭시 몰딩 화합물과 같은 제1 봉지재(encapsulant)(128)가 베이스 구조 디바이스(102)의 상측부(104)를 형성하는 전기 상호접속부(116)들, 접착제(114), 집적회로 다이(112) 및 기판(110)을 덮는다.
인터페이스 콘택(interface contact)(120)들이 기판(110) 위에 형성되어서 베이스 구조 디바이스(102)의 인터페이스 사이드(106)를 형성할 수 있다. 베이스 구조 디바이스(102)는, 인터페이스 콘택(120)들이 플립 칩 다이(124)와 같은 디바이스의 솔더 볼과 같은 플립 칩 상호접속부(122)에 전기적으로 연결되도록 상측부(104)가 아래를 향하도록 실장될 수 있다. 플립 칩 상호접속부(122)들은 플립 칩 다이(124) 위의 콘택 패드(126)들, 인터페이스 콘택(120)들, 베이스 구조물(108) 또는 이들의 조합물에 연결될 수 있다. 제2 봉지재(118)가 플립 칩 다이(124), 플립 칩 상호접속부(122)들, 베이스 구조 디바이스(102) 및 베이스 구조물(108) 위에 몰딩될 수 있다.
집적회로 패키지 시스템(100)은 표준 싱글 다이 패키지(미도시)에 추가적으로 높이를 증가시키지 않으면서, 사전-테스트된 패키지들이 결합될 수 있게 하는 제조 기법을 제공할 수 있다. 제조 공정에서 공지의 우수한 패키지의 사용은 효율적인 제조 흐름을 제공하면서 제조 수율을 향상시킬 수 있다.
도 2를 참조하면, 도 2에는 본 발명의 다른 실시예인 박형 집적회로 패키지 시스템(200)의 단면이 도시되어 있다. 집적회로 패키지 시스템(200)의 단면도는 플립 칩 다이(124)의 플립 칩 상호접속부(122)들에 연결되어 있는 베이스 구조 디바이스(102)를 도시하고 있다.
볼 그리드 어레이(BGA) 기판 또는 라미네이트 기판과 같은 베이스 구조물(202)이 콘택 패드(126)들과의 전기적 연결을 형성하기 위해 칩 콘택(204)을 통해 일부의 플립 칩 상호접속부(122)들에 연결될 수 있다. 집적회로 패키지 시스템(200)이 인접 레벨 시스템(미도시)에 최종적으로 연결되도록 하기 위해, 베이스 구조물(202)의 하부에 위치하는 기판 패드(206)들이 솔더 볼, 솔더 칼럼, 솔더 범프 또는 스터드 범프와 같은 시스템 상호접속부(208)들에 연결될 수 있다.
베이스 구조 디바이스(102)는 동일한 단일 높이 패키지 내에서 다른 기술로 패키지하는 신속한 집적 방법을 제공할 수 있다. 베이스 구조 디바이스(102)는 도 1의 베이스 구조물(108) 또는 베이스 구조물(202)보다 더 얇을 수 있다.
도 3을 참조하면, 도 3에는 본 발명의 일 실시예인 쿼드 플랫 노-리드(QFN) 패키지(300)의 단면이 도시되어 있다. QFN 패키지(300)의 단면도는 상측부 다운 위치에 실장되어서 플립 칩 상호접속부(122)들에 의해 집적회로 디바이스(304)에 연결되어 있는 베이스 구조 디바이스(302)를 도시하고 있다. 집적회로 디바이스(304)는 베이스 구조 디바이스(302) 보다도 많은 인터페이스 콘택(120)들을 구비할 수 있다. 베이스 구조 디바이스(302)에 연결되어 있지 않은 인터페이스 콘택(120)들은 플립 칩 상호접속부(122)들에 의해 베이스 구조물(306)에 연결될 수 있다.
봉지재(118)는 베이스 구조 디바이스(302), 집적회로 디바이스(304), 플립 칩 상호접속부(122)들, 및 베이스 구조물(306) 위에 몰딩될 수 있다. 베이스 구조 디바이스(302)와 집적회로 디바이스(304)는 일반적으로 도 1의 베이스 구조 디바이스(102)와 유사한 방식으로 구성될 수 있다.
도 4를 참조하면, 도 4에는 본 발명의 일 실시예인, 볼 그리드 어레이(BGA) 패키지(400)의 단면이 도시되어 있다. 상기 BGA 패키지(400)의 단면도는 플립 칩 상호접속부(122)들에 의해 집적회로 디바이스(402)에 연결되어 있는 베이스 구조 디바이스(302)를 도시하고 있다. 집적회로 디바이스(402)는 베이스 구조 디바이스(302)보다도 많은 인터페이스 콘택(120)들을 구비할 수 있다. 베이스 구조 디바이스(302)에 연결되어 있지 않은 집적회로 디바이스(402)의 인터페이스 콘택(120)들은, 플립 칩 상호접속부(122)들에 의해 라미네이트 기판과 같은 베이스 구조물(202)에 연결될 수 있다.
베이스 구조물(202)들은, 인터페이스 콘택(120)들과 전기적인 연결을 형성하기 위해, 칩 콘택(204)을 통해 일부의 플립 칩 상호접속부(122)들에 연결될 수 있다. 베이스 구조물(202)의 하면에 위치하는 기판 패드(206)들은 인접 레벨 시스템(미도시)에 최종 연결되기 위해, 솔더 볼, 솔더 칼럼, 솔더 범프 또는 스터드 범프와 같은 시스템 상호접속부(208)들에 연결될 수 있다.
봉지재(118)는 베이스 구조 디바이스(302), 집적회로 디바이스(402), 플립 칩 상호접속부(122)들, 및 베이스 구조물(202) 위에 몰딩될 수 있다. 베이스 구조 디바이스(302)와 집적회로 디바이스(402)는 일반적으로 도 1의 베이스 구조 디바이스(102)와 유사한 방식으로 구성될 수 있다.
도 5를 참조하면, 도 5에는 본 발명의 일 실시예인, 플립 칩 다이(502)를 구비하고 있는 쿼드 플랫 노-리드 패키지(500)의 단면이 도시되어 있다. 쿼드 플랫 노-리드 패키지(500)의 단면도는, 그 위에 콘택 패드(506)들이 형성되어 있는 활성 측면(504)을 구비하고 있으며, 플립 칩 상호접속부(122)들에 의해 집적회로 디바이스(304)에 연결되어 있는 플립 칩 다이(502)를 도시하고 있다. 집적회로 디바이스(304)는 플립 칩 다이(502)가 구비하고 있는 콘택 패드(506)들 보다도 많은 인터페이스 콘택(120)들을 구비할 수 있다. 플립 칩 다이(502)에 연결되어 있지 않은 인터페이스 콘택(120)들은 플립 칩 상호접속부(122)들에 의해 베이스 구조물(306)에 연결될 수 있다.
봉지재(118)는 집적회로 디바이스(304), 플립 칩 상호접속부(122)들, 플립 칩 다이(502), 및 베이스 구조물(306) 위에 몰딩될 수 있다. 베이스 구조 디바이 스(302)와 집적회로 디바이스(304)는 일반적으로 도 1의 베이스 구조 디바이스(102)와 유사한 방식으로 구성될 수 있다.
도 6을 참조하면, 도 6에는 본 발명의 일 실시예인, 플립 칩 다이(502)를 구비하고 있는 볼 그리드 어레이 패키지(600)의 단면이 도시되어 있다. 상기 볼 그리드 어레이 패키지(600)의 단면도는, 그 위에 콘택 패드(506)들이 형성되어 있는 활성 측면(504)을 구비하고 있으며, 플립 칩 상호접속부(122)들에 의해 집적회로 디바이스(402)에 연결되어 있는 플립 칩 다이(502)를 도시하고 있다. 집적회로 디바이스(402)는 플립 칩 상호접속부(122)들에 의해 라미네이트 기판과 같은 베이스 구조물(202)에 연결될 수 있다.
집적회로 디바이스(402)는 플립 칩 다이(502)가 구비하고 있는 콘택 패드(506)들 보다도 많은 인터페이스 콘택(120)들을 구비할 수 있다. 플립 칩 다이(502)에 연결되어 있지 않은 인터페이스 콘택(120)들은 플립 칩 상호접속부(122)들에 의해 베이스 구조물(202)에 연결될 수 있다.
베이스 구조물(202)은 인터페이스 콘택(120)들과 전기적인 연결을 형성하기 위해, 칩 콘택(204)들을 통해 일부의 플립 칩 상호접속부(122)들에 연결될 수 있다. 베이스 구조물(202)의 하면에 위치하는 기판 패드(206)들은 인접 레벨 시스템(미도시)에 최종 연결되기 위해, 솔더 볼, 솔더 칼럼, 솔더 범프 또는 스터드 범프와 같은 시스템 상호접속부(208)들에 연결될 수 있다.
봉지재(118)는 집적회로 디바이스(402), 플립 칩 상호접속부(122)들, 플립 칩 다이(502) 및 베이스 구조물(202) 위에 몰딩될 수 있다. 집적회로 디바이 스(402)는 일반적으로 도 1의 베이스 구조 디바이스(102)와 유사한 방식으로 구성될 수 있다.
도 7을 참조하면, 도 7에는 본 발명의 일 실시예인, 베이스 구조 디바이스(702)를 구비하고 있는 쿼드 플랫 노-리드 패키지(700)의 단면이 도시되어 있다. 쿼드 플랫 노-리드 패키지(700)의 단면도는, 플립 칩 상호접속부(122)들에 의해 베이스 구조물(306) 위에 실장되어 있는 베이스 구조 디바이스(702)를 도시하고 있다. 플립 칩 상호접속부(122)들은 인터페이스 콘택(120)들과 베이스 구조물(306) 간의 전기적 연결을 형성한다. 집적회로 다이(704)가 접착제(114)에 의해 베이스 구조 디바이스(702)의 하부에 실장될 수 있다. 전기 상호접속부(116)들은 집적회로 다이(704)를 베이스 구조 디바이스(702)의 인터페이스 콘택(120)들에 연결할 수 있다.
봉지재(118)가 베이스 구조 디바이스(702), 플립 칩 상호접속부(122)들, 집적회로 다이(704) 및 베이스 구조물(306) 위에 몰딩될 수 있다. 베이스 구조 디바이스(702)는 일반적으로 도 1의 베이스 구조 디바이스(102)와 유사한 방식으로 구성될 수 있다.
도 8을 참조하면, 도 8에는 본 발명의 일 실시예인, 베이스 구조 디바이스(802)를 구비하고 있는 볼 그리드 어레이 패키지(800)의 단면이 도시되어 있다. 볼 그리드 어레이 패키지(800)의 단면도는, 플립 칩 상호접속부(122)들에 의해 베이스 구조물(202) 위에 실장되어 있는 베이스 구조 디바이스(802)를 도시하고 있다. 플립 칩 상호접속부(122)들은 인터페이스 콘택(120)들과 베이스 구조물(202)의 칩 콘택(204)들 간의 전기적 연결을 형성한다. 집적회로 다이(704)가 접착제(114)에 의해 베이스 구조 디바이스(802)의 인터페이스 측면(106)에 부착될 수 있다. 전기 상호접속부(116)들은 집적회로 다이(704)를 베이스 구조 디바이스(802)의 인터페이스 콘택(120)들에 연결할 수 있다.
봉지재(118)가 베이스 구조 디바이스(802), 플립 칩 상호접속부(122)들, 전기 상호접속부(116)들, 집적회로 다이(704) 및 베이스 구조물(202) 위에 몰딩될 수 있다. 베이스 구조 디바이스(802)는 일반적으로 도 1의 베이스 구조 디바이스(102)와 유사한 방식으로 구성될 수 있다.
베이스 구조물(202)은 인터페이스 콘택(120)들과 전기적인 연결을 형성하기 위해, 칩 콘택(204)들을 통해 일부의 플립 칩 상호접속부(122)들에 연결될 수 있다. 베이스 구조물(202)의 하부에 위치하는 기판 패드(206)들은 인접 레벨 시스템(미도시)에 최종 연결되기 위해, 솔더 볼, 솔더 칼럼, 솔더 범프 또는 스터드 범프와 같은 시스템 상호접속부(208)들에 연결될 수 있다.
도 9를 참조하면, 도 9에는 BGA 마운팅 방식으로 베이스 구조 디바이스(902)를 구비하고 있는 볼 그리드 어레이 패키지(900)의 단면이 도시되어 있다. 상기 볼 그리드 어레이 패키지(900)의 단면도는, 베이스 구조 디바이스(902)의 인터페이스 측면(106) 위에 인터페이스 콘택(208)들을 구비하고 있는, 라미네이트 기판과 같은 박형 기판(904)을 구비하고 있는 베이스 구조 디바이스(902)를 도시하고 있다. 시스템 상호접속부(208)들이 인터페이스 콘택(120)들 위에 형성될 수 있다. 상호접속부 점퍼(906)들은 베이스 구조 디바이스(902)의 인터페이스 콘택(120)들을 베이스 구조물(202)의 기판 패드(206)들에 연결할 수 있다.
집적회로 다이(908)는 베이스 구조 디바이스(902)의 상측부(104) 및 베이스 구조물(202)의 상부에 접착제(114)에 의해 부착될 수 있다. 전기 상호접속부(116)들은 집적회로 다이(908)를 베이스 구조물(202)의 칩 콘택(204)들에 연결할 수 있다.
봉지재(118)는 집적회로 다이(908), 베이스 구조 디바이스(902), 접착제(114) 및 상호접속부 점퍼(906)들을 둘러싼다.
도 10을 참조하면, 도 10에는 상측부(104) 하향 구성으로 베이스 구조 디바이스(1002)를 구비하고 있는 볼 그리드 어레이 패키지(1000)의 단면이 도시되어 있다. 상기 볼 그리드 어레이 패키지(1000)의 단면도는 베이스 구조물(202) 내에 실장되어 있는 베이스 구조 디바이스(1002)를 도시하고 있다. 상호접속부 점퍼(906)들은 인터페이스 콘택(120)들과 칩 콘택(204)들을 전기적으로 연결한다.
집적회로 다이(908)는, 베이스 구조 디바이스(1002) 위의 필름 또는 와이어 소재와 같은 접착성 소재층(1004) 위에 실장되어 있다. 전기 상호접속부(116)들은 집적회로 다이(908)와 베이스 구조물(202) 위의 칩 콘택(204)들을 연결할 수 있다. 봉지재(118)는 집적회로 다이(908), 전기 상호접속부(116)들, 접착성 소재층(1004), 베이스 구조물(202) 위의 칩 콘택(204)들 및 베이스 구조 디바이스(1002) 위에 몰딩된다.
베이스 구조물(202)의 하부에 위치하는 기판 패드(206)들은 인접 레벨 시스템(미도시)에 최종 연결되기 위해, 솔더 볼, 솔더 칼럼, 솔더 범프 또는 스터드 범 프와 같은 시스템 상호접속부(208)들에 연결될 수 있다.
도 11을 참조하면, 도 11에는 제조 공정 중에서 제1 몰딩 단계에 있는, 볼 그리드 어레이 어셈블리(1100)의 저면이 도시되어 있다. 상기 볼 그리드 어레이 어셈블리(1100)의 저면도는, 베이스 구조물(202) 내에서의 사각형 개구와 같은 개구부(1104), 일렬의 본딩 콘택(1102)들, 및 이열의 기판 패드(206)들을 구비하고 있는 베이스 구조물(202)을 도시하고 있다. 집적회로 다이(미도시)의 비활성 측면(1106)이 상기 개구부(1104)를 통해 보여질 수 있다. 단면 라인 12-12는 도 12에 도시되어 있는 시야 방향을 나타낸다.
기판 패드(206)들의 구성, 수량, 형태는 일례로서 나타낸 것이다. 실제의 실시에 있어서는, 기판 패드(206)들의 구성, 수량, 형태가 다를 수도 있다는 것을 이해해야 한다. 또한, 실제의 실시에 있어서, 본딩 콘택(1102)들의 구성, 수량, 형태가 다를 수도 있다. 본 발명의 실제의 실시에 있어서, 개구부(1104)의 형태 및 상대적 크기는 다를 수도 있다.
도 12를 참조하면, 도 12에는 도 11에서 단면 라인 12-12를 따르는 볼 그리드 어레이 어셈블리(1100)의 단면이 도시되어 있다. 상기 볼 그리드 어레이 어셈블리(1100)의 단면도는, 기판 패드(206)들을 갖추고 있는 베이스 구조물(202), 본딩 콘택(1102)들, 개구부(1104), 및 집적회로 다이(1202)의 비활성 측면(1106)을 도시하고 있다. 집적회로 다이(1202)는 접착제(114)에 의해 베이스 구조물(202) 위에 실장될 수 있다. 전기 상호접속부(116)들은 집적회로 다이(1202)를 베이스 구조물(202) 위의 칩 콘택(204)들에 연결할 수 있다.
봉지재(118)는 집적회로 다이(1202), 접착제(114), 전기 상호접속부(116)들, 칩 콘택(204)들 및 베이스 구조물(202) 위에 몰딩된다.
도 13을 참조하면, 도 13에는 제조 공정 중에서 몰딩 단계에 있는, 베이스 구조 디바이스(1300)의 저면이 도시되어 있다. 상기 베이스 구조 디바이스(1300)의 저면도는, 어레이(1302) 형태의 인터페이스 콘택(120)들과 박형 기판(904)의 외부 가장자리를 따라 정렬되어 있는 점퍼 패드(1304)들을 구비하고 있는 박형 기판(904)을 도시하고 있다. 박형 기판(904)의 형태는 예시적인 것이고, 실제 박형 기판(904)의 형태는 다를 수 있다. 또한, 인터페이스 콘택(120)들의 수량과 어레이(1302)의 형태도 단지 예시적인 것이고, 실제의 어레이(1302)의 형태와 인터페이스 콘택(120)들의 수량은 다를 수 있다. 단면 라인 14-14는 도 14의 도시 방향을 나타낸다.
도 14를 참조하면, 도 14에는 도 13에서 단면 라인 14-14에 따른 베이스 구조 디바이스(1300)의 단면이 도시되어 있다. 베이스 구조 디바이스(1300)의 단면도는 인터페이스 측면(106) 위에 인터페이스 콘택(120)들과 점퍼 패드(1304)들을 구비하고 있는 박형 기판(904)을 도시하고 있다. 집적회로 다이(908)가 접착제(114)에 의해 박형 기판(904)에 부착되어 있다. 전기 상호접속부(116)들은 집적회로 다이(908)의 활성 측면을 박형 기판(904)의 칩 본드 패드(1402)들에 연결한다.
봉지재(118)는 집적회로 다이(908), 전기 상호접속부(116)들, 집적회로 다이(1202), 칩 본드 패드(1402)들, 및 박형 기판(904) 위에 몰딩될 수 있다. 패키지 두께(1404)는 0.2 내지 0.3 ㎜일 수 있다.
패키지 두께(1404)는, 패키지 두께를 추가로 증가시키지 않으면서, 도 2의 베이스 구조물(202) 또는 도 1의 베이스 구조물(108)의 두께 범위 내에서 베이스 구조 디바이스(1300)가 실장될 수 있도록 한다. 본 발명은 사전-테스트된 표준 패키지된 디바이스(미도시)를 갖추고 있는 사전-테스트된 베이스 구조 디바이스(1300)를 결합함으로서 복합 기능 패키지를 제공할 수 있다.
도 15를 참조하면, 도 15에는 제조 공정 중에서 제2 몰딩 단계에 있는, 패키지 인 패키지(1500)의 저면이 도시되어 있다. 상기 패키지 인 패키지(1500)의 저면도는, 베이스 구조물(202)과 동일 평면에 위치하고 있는 박형 기판(904) 위의 인터페이스 콘택 어레이(1302)를 도시하고 있다. 봉지재(118)는 일반적으로 박형 기판(904)과 유사한 형태로 형성될 수 있고, 박형 기판(904)과 베이스 구조물(202) 모두를 덮을 수 있다. 단면 라인 16-16은 도 16의 시야 방향을 나타낸다.
박형 기판(904)과 베이스 구조물(202) 위의 시스템 상호접속부(208)들의 구성, 수량, 형태는 일례로서 나타낸 것이다. 시스템 상호접속부(208)들의 수량, 형태 및 위치는 다를 수도 있다는 것을 이해해야 한다.
도 16을 참조하면, 도 16에는 도 15에서 단면 라인 16-16을 따르는 패키지 인 패키지(1500)의 단면이 도시되어 있다. 패키지 인 패키지(1500)의 단면도는 접착제(114)에 의해 집적회로 다이(908)가 실장되어 있는 베이스 구조물(202)을 도시하고 있다. 전기 상호접속부(116)들은 집적회로 다이(908)를 칩 콘택(204)들에 결합시킬 수 있다.
봉지재(118)는 집적회로 다이(908), 전기 상호접속부(116)들, 접착제(114), 칩 콘택(204)들 및 베이스 구조물(202) 위에 몰딩될 수 있다. 개구부(1104)가 집적회로 다이(908)의 아래쪽에 위치할 수 있다. 패키지 인 패키지(1500)의 상기 부분은 볼 그리드 어레이 어셈블리(1100)이다.
베이스 구조 디바이스(1300)는 접착성 물질(1004)에 의해 집적회로 다이(908)의 비활성 측면(1106)에 부착될 수 있다. 베이스 구조 디바이스(1300)가 개구부(1104) 내에 조립되어서, 베이스 구조 디바이스(1300)의 인터페이스 측면(106)이 베이스 구조물(202)의 인터페이스 측면(106)과 동일 평면상에 있을 수 있다. 상호접속부 점퍼(906)들은 박형 기판(904)의 점퍼 패드(1304)들을 베이스 구조물(202)의 본딩 콘택(1102)들에 전기적으로 연결할 수 있다.
봉지재(118)는 개구부(1104)와 베이스 구조 디바이스(1300) 사이에 몰딩될 수 있다. 또한 상호접속부 점퍼(906)들 위에 몰딩되어서, 도 15에서와 같이 아래쪽에서 바라보았을 때에 일반적으로 베이스 구조 디바이스(1300)의 형상과 유사한 경계부를 획정한다.
도 17을 참조하면, 도 17에는 제조 공정 중에서 테이핑 단계에 있는 볼 그리드 어레이 어셈블리(1700)의 단면이 도시되어 있다. 볼 그리드 어레이 어셈블리(1700)의 단면도는 개구부(1104), 본딩 콘택(1102)들, 칩 콘택(204)들, 및 기판 패드(206)들을 구비하고 있는 베이스 구조물(1702)을 도시하고 있다. 커버 레이 테이프와 같은 밀봉 테이프(1704)는, 도 13의 베이스 구조 디바이스(1300)의 적당한 위치 설정과, 후속 제조 공정 중에 도 1의 봉지재(118)가 하면으로 누출되는 것을 방지하기 위해, 베이스 구조물(1702)의 하면에 부착될 수 있다.
도 18을 참조하면, 도 18에는 제조 공정 중에서 테이핑 단계에 있는 도 17의 볼 그리드 어레이 어셈블리(1700)의 저면이 도시되어 있다. 볼 그리드 어레이 어셈블리(1700)의 저면도는 이열 기판 패드(206)들을 구비하고 있는 베이스 구조물(1702)을 도시하고 있다. 베이스 구조물(1702)의 중앙부는, 기판 패드(206)들과 개구부(1104)를 덮고 있는, 베이스 구조물(1702)에 부착되어 있는 밀봉 테이프(1704)에 의해 덮여 있다. 기판 패드(206)들의 위치 및 수량은 일례에 불과하다. 실제의 실시에 있어서는 기판 패드(206)들의 수량 및 구성이 다를 수도 있다.
도 19를 참조하면, 도 19에는 제조 공정 중에서 테이핑 단계에 있는 도 17의 볼 그리드 어레이 어셈블리(1700)의 평면이 도시되어 있다. 볼 그리드 어레이 어셈블리(1700)의 평면도는, 외곽 열의 칩 콘택(204)들, 개구부(1104), 및 개구부(1104)에 인접하여 있는 내부 열의 본딩 콘택(1102)들을 구비하고 있는 베이스 구조물(1702)을 도시하고 있다. 본딩 콘택(1102)들과 칩 콘택(204)들의 수량 및 위치는 예시적인 것에 불과하다. 그들의 위치 및 수량은 다를 수 있다. 개구부(1104)의 형상과 크기 역시 예시적인 것에 불과하고, 개구부(1104)의 형상 및 크기 역시 다를 수 있다.
도 20을 참조하면, 도 20에는 제조 공정 중에서 어셈블리 단계에 있는 초박형 패키지(1300) 내의 볼 그리드 어레이 어셈블리(2000)의 평면이 도시되어 있다. 볼 그리드 어레이 어셈블리(2000)의 평면도는 외곽 열의 칩 콘택(204)들, 베이스 구조물(1702) 중앙부의 개구부(1104), 및 내부 열의 본딩 콘택(1102)들을 구비하고 있는 베이스 구조물(1702)을 도시하고 있다.
박형 기판(904)은 개구부(1104)의 중앙부에 위치하고 있다. 박형 기판(904) 위의 점퍼 패드(1304)들은 베이스 구조물(1702) 위의 본딩 콘택(1102)들에 상대적으로 근접하여 정렬되어 있을 수 있다. 전기 상호접속부(116)들은 점퍼 패드(1304)들을 본딩 콘택(1102)들에 연결할 수 있다. 본딩 콘택(1102)들과 점퍼 패드(1304)들의 상대적 위치는 일례에 불과하며, 실제에 있어 본딩 콘택(1102)들과 점퍼 패드(1304)들의 상대적 위치는 다를 수 있다. 단면 라인 21-21은 도 21의 시야 방향을 나타낸다.
도 21을 참조하면, 도 21에는 도 20에서 단면 라인 21-21을 따르는 볼 그리드 어레이 어셈블리(2000)의 단면이 도시되어 있다. 볼 그리드 어레이 어셈블리(2000)의 단면도는 개구부(1104) 아래쪽에 부착되어 있는 밀봉 테이프(1704)를 구비하고 있는 베이스 구조물(1702)을 도시하고 있다. 베이스 구조 디바이스(1300)는 개구부(1104) 중앙부에 위치하고 있으며, 밀봉 테이프(1704)에 부착되어 있다. 베이스 구조 디바이스(1300)의 봉지재(118)는 밀봉 테이프(1704)에 의해 지지되어 동일 평면을 이루고 있다.
본딩 콘택(1102)들은 상호접속부 점퍼(906)들에 의해 점퍼 패드(1304)들에 연결되어서 집적회로 다이(908)에서부터 박형 기판(904)을 거쳐 전기적 연속 상태를 형성하고 있다. 본딩 콘택(1102)들에 연결되는 시그널들은 칩 콘택(204)들, 기판 패드(206)들, 또는 이들의 조합들 중에서 하나 또는 그 이상에 전기적인 연결을 형성할 수 있다.
도 22를 참조하면, 도 22에는 제조 공정 중에서 다이 부착 단계에 있는 볼 그리드 어레이 어셈블리(2200)의 단면이 도시되어 있다. 볼 그리드 어레이 어셈블리(2200)의 단면도는 볼 그리드 어레이 어셈블리(2000), 상기 볼 그리드 어레이 어셈블리(2000) 위에 위치하는 필름 또는 와이어와 같은 접착층(2202), 및 상기 접착층(2202) 위에 부착될 수 있는 집적회로 다이(2204)를 도시하고 있다. 집적회로 다이(2204)가 와이어 본드 다이로 도시되어 있지만, 이것은 일례에 불과하다. 집적회로 다이(2204)는 플립 칩 다이 또는 도 1의 베이스 구조 디바이스(102) 중 어느 하나와 같은 다른 형태의 디바이스일 수 있다.
도 23을 참조하면, 도 23에는 제조 공정 중에서 마무리 단계에 있는 볼 그리드 어레이 패키지(2300)의 단면이 도시되어 있다. 볼 그리드 어레이 패키지(2300)의 단면도는, 집적회로 다이(2204)와 칩 콘택(204)들을 연결하는 전기 상호접속부(116)들을 구비하고 있는 볼 그리드 어레이 어셈블리(2200)를 도시하고 있다.
봉지재(118)는 전기 상호접속부(116)들, 칩 콘택(204)들, 접착층(2202), 및 집적회로 다이(2204) 위에 몰딩될 수 있다. 봉지재는 또한 베이스 구조 디바이스(1300)와 베이스 구조물(1702) 사이로 유입되어서 개구부(1104)를 채울 수도 있다. 도 17의 밀봉 테이프(1704)가 제거되고, 솔더 볼, 솔더 칼럼, 솔더 범프 또는 스터드 범프와 같은 시스템 상호접속부(208)들이 기판 패드(206)들 위에 형성될 수 있다.
도 24를 참조하면, 도 24에는 탑 업 방식의 베이스 구조 디바이스(1300)를 구비하고 있는 볼 그리드 어레이 패키지(2400)의 단면이 도시되어 있다. 볼 그리드 어레이 패키지(2400)의 단면도는 개구부(1104) 내에 실장되어 있는 베이스 구조 디 바이스(1300)를 구비하고 있는 볼 그리드 어레이 어셈블리(1100)를 도시하고 있다. 베이스 구조 디바이스(1300)는 베이스 구조물(1702)의 기판 패드(206)들과 동일 평면을 이루고 있는 베이스 구조 디바이스(1300)의 인터페이스 측면(106)을 구비하도록 실장되어 있다. 상호접속부 점퍼(906)들은 베이스 구조 디바이스(1300)의 점퍼 패드(1304)들을 베이스 구조물(1702)의 본딩 콘택(1102)들에 전기적으로 연결한다.
봉지재(118)는 베이스 구조물(1702)과 베이스 구조 디바이스(1300)의 사이에 몰딩되어서 상호접속부 점퍼(906)들을 덮을 수 있다. 플립 칩 다이(2402)는, 솔더 볼, 솔더 칼럼 또는 스터드 범프와 같은 상호접속부 구조물(2404)들에 의해 베이스 구조 디바이스(1300)의 인터페이스 콘택(120)들에 연결될 수 있다. 볼 그리드 어레이 패키지(2400)를 인접 레벨 시스템(미도시)에 부착시키기 위해, 시스템 상호접속부(208)들이 기판 패드(206)들 위에 형성될 수 있다. 상기 구조는 단일 패키지 내에서 둘 이상의 집적회로를 지지하는 패키지의 두께가 단지 하나의 집적회로를 지지하는 통상의 패키지 두께가 되도록 한다.
도 25를 참조하면, 도 25에는 탑 다운 방식의 베이스 구조 디바이스(1300)를 구비하고 있는 볼 그리드 어레이 패키지(2500)의 단면이 도시되어 있다. 볼 그리드 어레이 패키지(2500)의 단면도는 개구부(1104) 내에 실장되어 있는 베이스 구조 디바이스(1300)를 구비하고 있는 베이스 구조물(1702)을 도시하고 있다. 베이스 구조 디바이스(1300)는, 베이스 구조 디바이스(1300)의 인터페이스 콘택(120)들이 베이스 구조물(1702)의 칩 콘택(204)들과 동일 평면을 이루도록 실장될 수 있다. 상호접속부 점퍼(906)들은 베이스 구조 디바이스(1300)의 점퍼 패드(1304)들을 베이스 구조물(1702)의 본딩 콘택(1102)들에 전기적으로 연결할 수 있다.
플립 칩 다이(2402)는 솔더 볼, 솔더 칼럼 또는 스터드 범프와 같은 상호접속부 구조물(2404)들에 의해 베이스 구조 디바이스(1300)의 인터페이스 콘택(120)들에 연결될 수 있다. 집적회로 다이(2204)는 플립 칩 다이(2402)의 위에 부착될 수 있다. 전기 상호접속부(116)들은 집적회로 다이(2204)를 베이스 구조물(1702)의 칩 콘택(204)들에 전기적으로 연결한다.
봉지재(118)는 집적회로 다이(2204), 전기 상호접속부(116)들, 플립 칩 다이(2402), 상호접속부 구조물(2404)들, 베이스 구조 디바이스(1300), 상호접속부 점퍼(906)들 및 베이스 구조물(1702) 위에 몰딩될 수 있다. 봉지재(118)는 또한 베이스 구조물(1702)과 베이스 구조 디바이스(1300) 사이의 개구부(1104)를 채울 수 있다. 시스템 상호접속부(208)들은 베이스 구조물(1702)의 기판 패드(206)들 위에 형성될 수 있다.
도 26을 참조하면, 도 26에는 본 발명의 일 실시예인 박형 집적회로 패키지 시스템(100)을 제조하는 집적회로 패키지 방법(2600)의 공정 흐름이 도시되어 있다. 상기 방법(2600)은 블록(2602)에서 개구부를 구비하는 베이스 구조물을 형성하는 단계; 블록(2604)에서 상기 개구부 내에 베이스 구조 디바이스를 실장하는 단계; 블록(2606)에서 상기 베이스 구조 디바이스 위에 집적회로 다이를 부착하는 단계; 및 블록(2608)에서 베이스 구조물, 베이스 구조 디바이스, 및 집적회로 다이를 몰딩하는 단계를 포함한다.
본 발명을 특정의 최적의 실시예와 연계하여 기재하였지만, 전술한 기재에 비추어서 당업자라면 많은 변형, 변조 및 변경될 수 있다는 점을 이해해야 한다. 이에 따라서, 첨부된 청구범위 내에 속하는 그러한 변형 실시, 변조 및 변경 실시를 포함하는 것으로 이해되어야 한다. 본 명세서에 기재된 모든 사항과 첨부된 도면에 도시된 모든 사항은 예시적인 것으로 이에 한정되는 것으로 해석되어서는 안 된다.
도 1은 본 발명의 일 실시예인 박형(thin profile)의 집적회로 패키지 시스템의 단면도이다.
도 2는 본 발명의 다른 실시예인 박형 집적회로 패키지 시스템의 단면도이다.
도 3은 본 발명의 일 실시예인 쿼드 플랫 노-리드(QFN) 패키지의 단면도이다.
도 4는 본 발명의 일 실시예인 볼 그리드 어레이(BGA) 패키지의 단면도이다.
도 5는 본 발명의 일 실시예인 플립 칩 다이를 구비하는 쿼드 플랫 노-리드 패키지의 단면도이다.
도 6은 본 발명의 일 실시예인 플립 칩 다이를 구비하는 볼 그리드 어레이 패키지의 단면도이다.
도 7은 본 발명의 일 실시예인 베이스 구조 디바이스를 구비하는 쿼드 플랫 노-리드 패키지의 단면도이다.
도 8은 본 발명의 일 실시예인 베이스 구조 디바이스를 구비하는 볼 그리드 어레이 패키지의 단면도이다.
도 9는 BGA 마운팅으로 베이스 구조 디바이스를 구비하고 있는 볼 그리드 어레이 패키지의 단면도이다.
도 10은 탑 다운 구성으로 베이스 구조 디바이스를 구비하고 있는 볼 그리드 어레이 패키지의 단면도이다.
도 11은 제조 공정 중에서 제1 몰딩 단계에 있는 볼 그리드 어레이 패키지의 저면도이다.
도 12는 도 11에서 라인 12-12를 따르는 볼 그리드 어레이 패키지의 단면도이다.
도 13은 제조 공정 중에서 몰딩 단계에 있는 베이스 구조 디바이스의 저면도이다.
도 14는 도 13에서 라인 14-14를 따르는 베이스 구조 디바이스의 단면도이다.
도 15는 제조 공정 중에서 제2 몰딩 단계에 있는 패키지 인 패키지의 저면도이다.
도 16은 도 15에서 라인 16-16을 따르는 패키지 인 패키지의 단면도이다.
도 17은 제조 공정 중에서 테이핑 단계에 있는 볼 그리드 어레이 어셈블리의 단면도이다.
도 18은 제조 공정 중에서 테이핑 단계에 있는, 도 17의 볼 그리드 어레이 어셈블리의 저면도이다.
도 19는 제조 공정 중에서 테이핑 단계에 있는, 도 17의 볼 그리드 어레이 어셈블리의 평면도이다.
도 20은 제조 공정 중에서 초박형 패키지 어셈블리 단계에 있는 볼 그리드 어레이 패키지 어셈블리의 평면도이다.
도 21은 도 20에서 라인 21-21을 따르는 볼 그리드 어레이 어셈블리의 단면 도이다.
도 22는 제조 공정 중에서 다이 부착 단계에 있는 볼 그리드 어레이 어셈블리의 단면도이다.
도 23은 제조 공정 중에서 마무리 상태에 있는 볼 그리드 어레이 패키지의 단면도이다.
도 24는 탑 업 방식의 베이스 구조 디바이스를 갖추고 있는 볼 그리드 어레이 패키지의 단면도이다.
도 25는 탑 다운 방식의 베이스 구조 디바이스를 갖추고 있는 볼 그리드 어레이 패키지의 단면도이다.
도 26은 본 발명의 일 실시예인 박형 집적회로 패키지 시스템을 제조하기 위한 집적회로 패키지 방법의 흐름도이다.

Claims (10)

  1. 집적회로 패키지 제조 방법으로서,
    개구부를 구비하는 베이스 구조물을 형성하는 단계;
    상기 개구부 내에, 기판, 상기 기판의 일 면에 집적회로 다이, 상기 집적회로 다이의 반대편으로 상기 기판의 일 면에 인터페이스 콘택, 및 상기 집적회로 다이와 기판을 밀봉하는 제1 봉지재를 포함하는 베이스 구조 디바이스를 실장하는 단계;
    상기 베이스 구조 디바이스 위에 집적회로 디바이스를 부착하는 단계; 및
    상기 베이스 구조물, 베이스 구조 디바이스 및 집적회로 디바이스 위에 제2 봉지재를 몰딩하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 제조 방법.
  2. 제1항에 있어서,
    베이스 구조물을 형성하는 단계는 쿼드 플랫 노-리드 리드프레임 또는 볼 그리드 어레이 기판 내에 개구부를 형성하는 단계를 포함하는 것을 특징으로 하는 집적회로 패키지 제조 방법.
  3. 제1항에 있어서,
    집적회로 디바이스와 베이스 구조물 사이에 전기 상호접속부를 연결하는 단계; 및
    베이스 구조 디바이스와 베이스 구조물 사이에 상호접속부 점퍼를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 제조 방법.
  4. 제1항에 있어서,
    베이스 구조 디바이스에 플립 칩 다이를 부착하는 단계를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 제조 방법.
  5. 제1항에 있어서,
    베이스 구조 디바이스 실장 단계는 베이스 구조물의 두께와 같거나 그보다 작은 두께의 베이스 구조 디바이스를 실장하는 것을 특징으로 하는 집적회로 패키지 제조 방법.
  6. 집적회로 패키지 시스템으로서,
    개구부를 구비하는 베이스 구조물과;
    상기 개구부 내에 실장되어 있으며, 기판, 상기 기판의 일 면에 집적회로 다이, 상기 집적회로 다이의 반대 편에 상기 기판의 일 면에 인터페이스 콘택, 상기 집적회로 다이와 상기 기판 위에 제1 봉지재를 포함하는 베이스 구조 디바이스와;
    상기 베이스 구조 디바이스 위의 집적회로 디바이스와;
    상기 베이스 구조물, 베이스 구조 디바이스 및 집적회로 디바이스 위에 몰딩되어 있는 제2 봉지재를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  7. 제6항에 있어서,
    베이스 구조물이 쿼드 플랫 노-리드 리드프레임 또는 볼 그리드 어레이 기판 내에 개구부를 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  8. 제6항에 있어서,
    집적회로 디바이스와 베이스 구조물 사이의 전기 상호접속부와;
    베이스 구조 디바이스와 베이스 구조물 사이의 상호접속부 점퍼를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  9. 제6항에 있어서,
    베이스 구조 디바이스에 부착된 플립 칩 다이를 추가로 포함하는 것을 특징으로 하는 집적회로 패키지 시스템.
  10. 제6항에 있어서,
    베이스 구조 디바이스의 두께가 베이스 구조물의 두께와 같거나 그보다 작은 것을 특징으로 하는 집적회로 패키지 시스템.
KR1020080094951A 2007-09-28 2008-09-26 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템 KR101590540B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/864,826 2007-09-28
US11/864,826 US7915724B2 (en) 2007-09-28 2007-09-28 Integrated circuit packaging system with base structure device

Publications (2)

Publication Number Publication Date
KR20090033142A KR20090033142A (ko) 2009-04-01
KR101590540B1 true KR101590540B1 (ko) 2016-02-19

Family

ID=40507244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094951A KR101590540B1 (ko) 2007-09-28 2008-09-26 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템

Country Status (4)

Country Link
US (1) US7915724B2 (ko)
KR (1) KR101590540B1 (ko)
SG (1) SG151205A1 (ko)
TW (1) TWI495023B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084849B2 (en) * 2007-12-12 2011-12-27 Stats Chippac Ltd. Integrated circuit package system with offset stacking
US7985628B2 (en) * 2007-12-12 2011-07-26 Stats Chippac Ltd. Integrated circuit package system with interconnect lock
US7781261B2 (en) * 2007-12-12 2010-08-24 Stats Chippac Ltd. Integrated circuit package system with offset stacking and anti-flash structure
US8737080B2 (en) * 2011-01-14 2014-05-27 Qualcomm Incorporated Modular surface mount package for a system on a chip
US9034692B2 (en) 2011-03-21 2015-05-19 Stats Chippac Ltd. Integrated circuit packaging system with a flip chip and method of manufacture thereof
US8476111B2 (en) * 2011-06-16 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with intra substrate die and method of manufacture thereof
US8963310B2 (en) 2011-08-24 2015-02-24 Tessera, Inc. Low cost hybrid high density package
US9685425B2 (en) * 2014-01-28 2017-06-20 Apple Inc. Integrated circuit package
EP3168788A1 (en) 2015-11-11 2017-05-17 Mastercard International Incorporated Integrated circuit card
EP3168787A1 (en) 2015-11-11 2017-05-17 Mastercard International Incorporated Integrated circuit card
KR101922874B1 (ko) 2015-12-21 2018-11-28 삼성전기 주식회사 전자 부품 패키지
US11145624B2 (en) 2019-07-26 2021-10-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015627A (ja) * 1999-06-28 2001-01-19 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646826A (en) * 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
KR20000001487A (ko) * 1998-06-11 2000-01-15 윤종용 고열방출 특성을 갖는 비지에이 패키지
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
SG100635A1 (en) * 2001-03-09 2003-12-26 Micron Technology Inc Die support structure
KR100616435B1 (ko) * 2002-11-28 2006-08-29 삼성전자주식회사 반도체 패키지 및 그를 적층한 적층 패키지
TWI230447B (en) * 2003-04-25 2005-04-01 Advanced Semiconductor Eng Multi-chips package
TWI231983B (en) * 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips stacked package
TWI225299B (en) * 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US7061121B2 (en) * 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
KR20050053246A (ko) * 2003-12-02 2005-06-08 주식회사 하이닉스반도체 멀티 칩 패키지
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
TWI269420B (en) * 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20070013038A1 (en) * 2005-07-13 2007-01-18 Advanced Semiconductor Engineering, Inc. Semiconductor package having pre-plated leads and method of manufacturing the same
TWI285435B (en) * 2005-10-05 2007-08-11 Advanced Semiconductor Eng Multi-chip sensor package
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015627A (ja) * 1999-06-28 2001-01-19 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20090033142A (ko) 2009-04-01
TWI495023B (zh) 2015-08-01
US7915724B2 (en) 2011-03-29
TW200919604A (en) 2009-05-01
US20090085178A1 (en) 2009-04-02
SG151205A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
KR101590540B1 (ko) 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템
US8035210B2 (en) Integrated circuit package system with interposer
US7429798B2 (en) Integrated circuit package-in-package system
US7312519B2 (en) Stacked integrated circuit package-in-package system
US7867821B1 (en) Integrated circuit package system with through semiconductor vias and method of manufacture thereof
US7368319B2 (en) Stacked integrated circuit package-in-package system
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
TWI441265B (zh) 雙模製之多晶片封裝件系統
US7388280B2 (en) Package stacking lead frame system
JP4503677B2 (ja) 上側および下側の基板表面を露出させた半導体パッケージ
US7884460B2 (en) Integrated circuit packaging system with carrier and method of manufacture thereof
US6861288B2 (en) Stacked semiconductor packages and method for the fabrication thereof
US8188586B2 (en) Mountable integrated circuit package system with mounting interconnects
US8466567B2 (en) Integrated circuit packaging system with stack interconnect and method of manufacture thereof
US7732901B2 (en) Integrated circuit package system with isloated leads
US20090236720A1 (en) Integrated circuit package system with step mold recess
US8012867B2 (en) Wafer level chip scale package system
US20080315406A1 (en) Integrated circuit package system with cavity substrate
US7977779B2 (en) Mountable integrated circuit package-in-package system
US20100123251A1 (en) Integrated circuit packaging system with multi level contact and method of manufacture thereof
US20080308933A1 (en) Integrated circuit package system with different connection structures
US8981577B2 (en) Integrated circuit packaging system with interconnect and method of manufacture thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190111

Year of fee payment: 4