JP4503677B2 - 上側および下側の基板表面を露出させた半導体パッケージ - Google Patents

上側および下側の基板表面を露出させた半導体パッケージ Download PDF

Info

Publication number
JP4503677B2
JP4503677B2 JP2008509150A JP2008509150A JP4503677B2 JP 4503677 B2 JP4503677 B2 JP 4503677B2 JP 2008509150 A JP2008509150 A JP 2008509150A JP 2008509150 A JP2008509150 A JP 2008509150A JP 4503677 B2 JP4503677 B2 JP 4503677B2
Authority
JP
Japan
Prior art keywords
substrate
package
die
assembly
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008509150A
Other languages
English (en)
Other versions
JP2008539599A (ja
JP2008539599A5 (ja
Inventor
カルネゾス，マルコス
カーソン，フリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of JP2008539599A publication Critical patent/JP2008539599A/ja
Publication of JP2008539599A5 publication Critical patent/JP2008539599A5/ja
Application granted granted Critical
Publication of JP4503677B2 publication Critical patent/JP4503677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Description

関連出願との相互参照
この出願は、「積層半導体パッケージシステム（Stacked semiconductor package system）」と題される、２００５年４月２９日に出願された米国仮出願番号第６０／５９４，７１１号の優先権を主張し、この出願はまた、２００５年６月２０日に出願された米国仮出願番号第６０／６９２，８４２号および２００６年３月３１日に出願された米国出願番号第１１／３９４，６３５号の優先権を主張し、これらは両方とも「第２の基板を含み、上側および下側の基板表面を露出させた半導体パッケージ（Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides）」と題され、これらは両方ともスタッツ・チップパック・リミテッド（STATS ChipPAC Ltd.）に譲渡された。
この出願は、「上側および下側の基板表面を露出させた半導体積層パッケージアセンブリ（Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides）」と題される、マルコス・カルネゾス（Marcos Karnezos）らによる米国出願番号第１１／３９５，５２９号に関連し、「チップスケールパッケージおよび第２の基板を含み、上側および下側の基板表面を露出させた半導体アセンブリ（Semiconductor assembly including chip scale package and second substrate and having exposed substrate surfaces on upper and lower sides）」と題される、マルコス・カルネゾスらによる米国出願番号第１１／３９７，０２７号に関連し、これらは両方とも２００６年３月３１日に出願され、これらは両方ともスタッツ・チップパック・リミテッドに譲渡された。
背景
この発明は半導体のパッケージングに関する。
携帯電話、モバイルコンピューティングなどの携帯用電子製品およびさまざまなコンシューマ製品には、最低コストで、設置面積が限られかつ厚さおよび重量が最小の状態で、より高い半導体の機能性および性能が必要である。このため、業界は、個々の半導体チップ上の集積化を増大させることを余儀なくされ、「ｚ軸」上での集積化、すなわち積層パッケージアセンブリ（積層マルチパッケージモジュール）を形成するためにチップを積層することによってまたはダイパッケージを積層することによって集積化を実現することを余儀なくされてきた。
積層パッケージアセンブリは、設置面積および厚さが最小であるアセンブリにおいて高い機能集積度を与える必要があるアプリケーションで利用される。特に電気通信装置がたとえば画像、オーディオもしくはビデオの取込および表示または実行の機能を含む場合には、セルラー電話などの携帯用電気通信装置はこのようなアプリケーションの一例である。
望ましくは一体化され得る機能の例は、デジタル信号（ＤＳＰ）、ＡＳＩＣ、グラフィックス（ＧＰＵ）を含むさまざまなプロセス、フラッシュ（ＮＡＮＤ）、フラッシュ（ＮＯＲ）、ＳＲＡＭ、ＤＲＡＭ、ＭＲＡＭを含むさまざまなメモリ、メモリを有する光センサを含む画像およびビデオの取込、プロセッサおよびメモリを有するマイクロ・エレクトロ・メカニカルシステム（micro-electro-mechanical system）（ＭＥＭＳ）のための装
置を含む。
積層パッケージアセンブリにおけるパッケージ間のｚ相互接続は、製造可能性、設計の柔軟性およびコストの観点から極めて重要な技術である。積層パッケージアセンブリは、ワイヤボンドまたははんだボールまたはフリップチップ相互接続を使用してｚ方向にチップおよびパッケージを積層しかつ電気的に相互接続することによって、チップおよびパッケージを一体化する。
積層パッケージは多くの利点をもたらし得る。特に、各々のダイまたは２つ以上のダイは、ワイヤボンディングまたはフリップチップなどの、チップタイプおよび構成に最も効率的な第１のレベルの相互接続技術を使用して、積層状態のそれぞれのパッケージの中にパッケージングされることができ、性能を最大化しかつコストを最小限に抑える。
パッケージを積層する前に、構成要素が満足のいく性能を示さない限り不合格にできるように、積層された構成要素（ダイまたはパッケージ）を電気的に検査できることが望ましい。これによって、最終的な積層パッケージアセンブリの歩留りを最大化できる。この利点を実際に実現するために、パッケージは、確立した検査インフラストラクチャを使用して検査可能であるように構成されなければならない。概して、パッケージングされたダイを検査することが個々のダイを検査することよりも好ましい。なぜなら、個々のダイを検査することによってダイ上の相互接続パッドに損傷が与えられる可能性があるためである。
（特に、たとえば、製品がセルラー電話などの携帯用通信装置である場合に）製品の製造業者はしばしば、アセンブリが収まらなければならない空間の寸法を決定する。すなわち、製造業者は、指定された機能性を有するアセンブリの総設置面積（長さおよび幅）ならびに厚さが特定の仕様の範囲内であることを要求することになる。このような制約を提示されると、設計者は、厚さおよび設置面積の制約の範囲内で機能性の要求を満たすパッケージならびに積層設計およびプロセスを、コストの制約の範囲内で選択できなければならない。
したがって、機能の設計者に設計の柔軟性を与えるマルチパッケージ積層構造および積層プロセスを選択することが望ましい。特に、たとえば、さまざまな利用可能な仕入先のいずれかからパッケージまたはチップを選択し、構成要素のコストを最小限に抑えるために、アセンブリ内でチップまたはパッケージのタイプに変更を加え、変更したアセンブリを再び適したものにする必要性を回避するために、および表面実装組立てフロアでの最終製品段階でアセンブリ積層プロセスを完成させ、実際の製品化までの時間が最短の状態で、市場が要求する製品の構成を可能にするために、設計者は構造またはプロセスを再設計する必要なく柔軟性を持つべきである。
急速に変化する市場の需要に対処することは課題を提示し得る。たとえば、セルラー電話などのコンシューマ機器を設計する一般的な期間は典型的には、マーケットシフトの期間よりも長い。特定の機能性（たとえばセルラー電話におけるウェブ閲覧の機能性）がコンシューマ機器において望ましいという認識が業界で進展する場合があり、設計者はその機能性をアセンブリに組込むことができる。次いで、短期間の内に、市場における需要が、認識していたものとは異なることが明らかになる場合があり、その機能性を取外すかまたはその機能性をオプションとして市場で発表することが望ましい場合がある。したがって、「その場で（on the fly）」装置を構成できる、すなわちアセンブリ全体を再設計する必要なく装置の中で機能性を追加できるまたは取外せることが望ましい。
携帯通信装置（たとえばセルラー電話）およびコンピュータなどの製品を組立てるため
に業界で利用される表面実装アセンブリ方法を使用して、アセンブリにおける他のパッケージの上にたとえばメモリ（フラッシュ、ＳＲＡＭ、ＤＲＡＭ）などの既製のパッケージングされたチップを積層できることも望ましい。特に、ある製品用のメモリのタイプは、機能性が異なるごとに異なっている可能性がある。たとえば、画像取込の機能性がセルラー電話において望まれる場合には、高速メモリ（ＤＲＡＭ）が必要であろう。
積層パッケージアセンブリで利用されるパッケージおよび製造プロセスは、選択された構造のための選択されたプロセスを使用して、パッケージの物理的な積層およびパッケージ間の電気的な相互接続部の形成の両方を可能にするように構成されなければならない。
積層マルチパッケージアセンブリは概して、２つのカテゴリ、つまり、いわゆる「パッケージ・オン・パッケージ（Package-on-Package）」（ＰｏＰ）アセンブリおよびいわゆる「パッケージ・イン・パッケージ（Package-in-Package）」（ＰｉＰ）アセンブリに分類される。
２層ＰｏＰマルチパッケージモジュールの例は、たとえば２００３年１０月８日に出願された同時係属中の米国出願番号第１０／６８１，５７２号に示される。一例では、（「底部」パッケージと称される）第１のパッケージは標準的なＢＧＡと類似しており、標準的なＢＧＡは、ＢＧＡ基板のダイ取付側（「上」側）に付着され、ＢＧＡ基板のダイ取付側と電気的に接続されたダイを有し、かつ、ダイおよび電気的な接続部を覆うが基板のダイ取付側の縁のエリアを露出したままにするモールドキャップを与えるようにキャビティがモールドされている。ダイ取付側に対向する底部パッケージ基板の側（「ランド」側と称されることができる「下」側）は、たとえばマザーボードなどの下にある回路とのモジュールの第２のレベルの相互接続のためのはんだボールを備える。（「上部」パッケージと称される）第２のパッケージが底部パッケージ上に積層され、第２のパッケージも、上部パッケージのランド側に設けられたはんだボールが、底部パッケージのダイ取付側の露出した縁のエリアにおける相互接続箇所の上に載るように上部パッケージ基板の周辺に配置されることを除いて、標準的なＢＧＡと類似している。周辺に配置されたボールは、底部パッケージにおける周辺に位置する相互接続箇所と接触し、次いでその上にリフローされると、底部ＢＧＡのモールドキャップと干渉することなくｚ相互接続をもたらす。上部パッケージダイおよび電気的な接続部も封止される。
ＰｏＰモジュールで利用されるｚ相互接続部のタイプは、上部および底部パッケージ基板がｚ相互接続ボール用のマッチングパッドとともに設計されることを必要とする。パッケージのうちの１つが、異なるパッドの構成（異なる大きさまたは異なる設計）を基板が有するパッケージと交換される場合、他のパッケージの基板はそれにしたがって再構成されなければならない。これはマルチパッケージモジュールの製造コストを増大させることに繋がる。ＰｏＰ構成では、上部パッケージと底部パッケージとの間の距離は少なくとも底部パッケージの封止高さと同じぐらい大きくなければならず、ダイの数に応じて、およびダイと基板との電気的な接続がフリップチップによるものであるかまたはワイヤボンドによるものであるかに応じて、０．２５ｍｍ以上であってもよく、典型的には０．５ｍｍから１．５ｍｍの範囲にある。たとえば、底部パッケージにおける単一のワイヤボンドダイでは、３００μｍのモールドキャップは典型的には７５μｍの厚さのダイを収容できる。ｚ相互接続はんだボールの直径はしたがって、リフローされたときに、上部パッケージ基板のランド側と底部パッケージモールドキャップの上面との間で接触することなく底部ＢＧＡのボンディングパッドと十分に接触するのに十分に大きくなければならない。すなわち、はんだボールの直径は、リフロー中のはんだボールの崩壊およびボールと基板とが同一平面上にないことが可能であるような量だけ封止高さよりも大きくなければならない。崩壊したボールの高さと底部モールドキャップの高さとの間の典型的な設計差（さらなる間隙）は約２５μｍである。たとえば、厚さが約３００μｍのモールドキャップでは、
３００μｍよりも大きなｚ相互接続はんだボールを利用しなければならない。ボールの直径が大きくなることは、ボールのピッチが大きくなることを決定づける（たとえば、典型的には３００μｍのボールでは約．６５ｍｍのピッチ）。それはひいては、底部パッケージ基板の周辺の利用可能な空間に収められることができるボールの数を制限する。さらに、はんだボールの周辺の構成によって、底部ＢＧＡは標準的なＢＧＡのモールドキャップよりも大幅に大きくならざるを得ない。そして、はんだボールの周辺の構成によって、パッケージ全体の大きさが大きくなる（ボールの列の数およびボールピッチに応じて大きさが大きくなる）。標準的なＢＧＡでは、本体の大きさはモールドキャップよりも約２〜３ｍｍも大きい可能性がある。さらに、ＰｏＰ構成における上部パッケージは、たとえはるかに少ない相互接続部を有する小さなチップを含んでいるとしても、底部パッケージに匹敵する大きさにされなければならない。ボールの取付（たとえば追加のボールの列）用により大きなエリアを与えるためにパッケージの設置面積を増大させることは、特定の適用例では大きさの限界を超える可能性があり、いずれにしてもより長いワイヤボンドの全長およびより大きな基板面積を必然的に伴い、これらは両方ともこれらの構成要素のコストを増大させる。パッケージ間の相互接続部の数が増大することによって、基板の電気的な接続部内でのルーティングを容易にするために上部パッケージ基板が少なくとも２つ（および多くの場合３つ以上）の金属層を有することが必要になる可能性がある。いくつかの適用例では、底部パッケージに２つのダイを積層させることがＰｏＰ構成において実用的でない場合がある。なぜなら、これによって、底部モールドキャップがさらに厚くなるためであり、上述の問題を悪化させるためである。
上部および底部パッケージ基板の上向きに向いた側の間にワイヤボンドによるｚ相互接続部を有する２層ＰｉＰモジュールの例は、たとえば２００３年８月２日に出願された同時係属中の米国出願番号第１０／６３２，５４９号および２００３年１０月８日に出願された米国出願番号第１０／６８１，５７２号に開示される。ＰｉＰ構成では、上部パッケージは、底部パッケージと同一の方向に向けられる（すなわち、両方のパッケージ基板のダイ取付側が同一の方向に向いている）場合もあれば、上部パッケージが底部パッケージに対して反転される（すなわち、それぞれのパッケージ基板のダイ取付側が互いに向き合っている）場合もある。第２のレベルの相互接続はんだボールは、たとえばマザーボードなどの下にある回路とモジュールを接続するために底部パッケージ基板のランド側に設けられる。上部パッケージが反転される構成では、ｚ相互接続ワイヤボンドは、上部基板のランド側におけるワイヤボンド箇所を、底部パッケージ基板のダイ取付側の、周辺に配置されたワイヤボンド箇所と接続する。上部および底部パッケージが同一の方向に向けられる場合には、ｚ相互接続ワイヤボンドは、上部基板のダイ取付側における周辺に配置されたワイヤボンド箇所を、底部パッケージ基板のダイ取付側における周辺に配置されたワイヤボンド箇所と接続する。両方の構成において、ワイヤボンドプロセスに対処するために、上部パッケージは底部パッケージよりも小さくなければならない（ｚ相互接続部を有する各々の縁で少なくとも０．５ｍｍだけ狭いおよび／または短い）。
ＰｏＰモジュールまたはＰｉＰモジュールは、オーバーモールディングによって完成して、上部パッケージおよびパッケージ間のワイヤボンド相互接続部を完全に覆う。一旦モジュールがオーバーモールドされると、さらなる集積化を行なうことはできない。すなわち、設計者は製品組立てレベルにおいて（すなわち、表面実装組立てフロアにおいて）アセンブリを再構成する柔軟性を持たず、当初の機器の製造業者はコストを低減するためにさまざまな供給業者からのさまざまなパッケージを組合せることはできない。
概要
この発明は、第１のパッケージ基板のダイ取付側の上に実装され、第１のパッケージ基板のダイ取付側に電気的に接続された少なくとも１つのダイを有し、かつ、ダイの上に実装された第２の基板を有する半導体パッケージに向けられる。ダイ取付側に対向する第１のパッケージ基板の側は、基板の「ランド」側と称されることができる。第２の基板は、第１のパッケージ基板のダイ取付側に面している第１の側と、第１のパッケージ基板のダイ取付側から離れる方に向いている、（第２の基板の「ランド」側と称されることができる）第２の側とを有する。したがって、基板の「ランド」側は互いに離れる方に向いている。第１のパッケージ基板および第２の基板のｚ相互接続は、第１のパッケージ基板および第２の基板を接続するワイヤボンドによるものである。
概してこの発明に従うと、第２の基板の第２の側の少なくとも一部および第１のパッケージ基板のランド側の少なくとも一部の両方が露出するように第１のパッケージ基板および第２の基板はアセンブリ封止部により封止され、その結果、第２のレベルの相互接続および追加の構成要素との相互接続がなされ得る。
いくつかの実施例では、ダイはワイヤボンドによって第１のパッケージ基板と電気的に接続され、これらの実施例では、第２の基板はスペーサによってダイの上に支持され、スペーサはワイヤループの高さを収容するために第２の基板の第１の側とダイの上部との間に十分な空間を与える。第２の基板は、ダイの上に実装された（たとえば「ダミー（dummy）」ダイなどの）スペーサによって支持される場合もあれば、第２の基板は第１のパッケージ基板の上に実装されたスペーサ（たとえばエポキシドットまたはピア）によって支持される場合もある。
第１のパッケージ基板と第２の基板との間のｚ相互接続は、第１のパッケージ基板のランド側の縁のエリアにおけるワイヤボンド箇所と、第２の基板の第１の側の縁のエリアにおける、周辺に位置するワイヤボンド箇所との間のワイヤボンドによる。
この発明の１つの一般的な局面に従うと、第２の基板は、ワイヤボンドの全長を収容するために第１のパッケージ基板よりも大きい（すなわち、幅が広いもしくは長い、または幅が広くかつ長い）。アセンブリ封止部は、スペーサが接触していない第２の基板の第１の側のいかなるエリアも覆い、ｚ相互接続ワイヤボンドおよびワイヤループ、第１のパッケージ基板の端縁、ならびに第１のパッケージ基板のランド側の縁のエリアを密閉する。したがって、第２の基板のランド側および縁のエリアの内側に位置する第１のパッケージ基板のランド側のエリアは両方、露出したままである。
この発明の別の一般的な局面に従うと、第１のパッケージ基板は、ワイヤボンドの全長を収容するために第２の基板よりも大きい（すなわち、幅が広いもしくは長い、または幅が広くかつ長い）。この局面に従うアセンブリでは、アセンブリ封止部は、スペーサが接触していない第２の基板の第１の側のいかなるエリアも覆い、ｚ相互接続ワイヤボンドおよびワイヤループ、第２の基板の端縁、ならびに第２の基板のランド側の縁のエリアを密閉する。したがって、第１のパッケージ基板のランド側および縁のエリアの内側に位置する第２の基板のランド側のエリアは両方、露出したままである。
この発明の一局面に従うと、ダイおよび第１のパッケージ基板は、第１のパッケージ基板とのダイの電気的な相互接続部とともに、パッケージサブアセンブリを構成する。いくつかの実施例では、第１のパッケージ基板はボールグリッドアレイ基板を含み、マザーボードなどの下にある回路とのパッケージの第２のレベルの相互接続は、第１のパッケージ基板のランド側の露出した部分または第２の基板の露出したランド側におけるはんだボール相互接続（または他の第２のレベルの相互接続）によってなされるか、または、第１のパッケージ基板が第２の基板よりも大きい場合には、マザーボードなどの下にある回路とのパッケージの第２のレベルの相互接続は、第１のパッケージ基板のランド側におけるはんだボール相互接続によってなされる。
いくつかの実施例では、パッケージサブアセンブリは、第１のパッケージ基板の上に付着され、第１のパッケージ基板と電気的に相互接続されたダイを含む。いくつかの実施例では、パッケージにおけるダイはワイヤボンディングによって第１のパッケージ基板と相互接続され、またはパッケージにおけるダイはフリップチップ相互接続によって第１のパッケージ基板と相互接続される。
好ましい実施例では、パッケージのパッケージサブアセンブリ側は第２のレベルの相互接続側である。すなわち、（たとえばマザーボードなどの）下にある回路とのパッケージの第２のレベルの相互接続は、第１のパッケージ基板のランド側の露出したエリア上のランドにおけるはんだボール（または電気的な接続の他の手段）による。したがって、第２の基板の露出したランド側は、アセンブリの上に積層され得る追加の構成要素と相互接続するのに利用可能である。さらなる局面では、次いで、この発明は、パッケージの一方の側において露出した第２の基板と、アセンブリの対向する側において露出した第１のパッケージ基板の一部との両方を有し、かつ、第１のパッケージ基板の露出した部分に形成された第２のレベルの相互接続部と、露出した第２のパッケージ基板における１つ以上の追加の構成要素との相互接続部とを含む半導体パッケージを特徴としている。いくつかの実施例では、追加の構成要素は、積層ダイボールグリッドアレイ（ball grid array）（ＢＧＡ）であり得るＢＧＡパッケージ、または積層ダイＬＧＡであり得る追加のＬＧＡ、または積層ダイ・クアッド・フラット・パッケージ（stacked die quad flat package）（ＳＤ ＱＦＰ）であり得るクアッド・フラット・パッケージ（ＱＦＰ）、または積層ダイ・クアッド・フラット・パッケージ（ＳＤ ＱＦＮ）であり得るクアッド・フラット・ノンリード（quad flat nonleaded）（ＱＦＮ）パッケージまたはリードフレームチップスケールパッケージ（lead frame chip scale package）（ＬＦＣＳＰ）、またはオーバーモールドされ得るワイヤボンドダイ（もしくはワイヤボンドダイの層）、またはフリップチップダイ、または光センサパッケージ、またはマイクロ・エレクトロ・メカニカルセンサ（micro-electro-mechanical sensor）（ＭＥＭＳ）パッケージのうち１つ以上を含み、追加の構成要素は１つ以上の受動素子をさらに含んでいてもよい。いくつかの実施例では、ヒートスプレッダが第２の基板の露出したランド側の上に実装される。
この発明の別の局面に従うと、半導体アセンブリを作るための方法は、好ましくはボールグリッドアレイ（ＢＧＡ）またはランドグリッドアレイ（land grid array）（ＬＧＡ）基板のストリップのようなボールグリッドアレイまたはランドグリッドアレイ基板を設けるステップと、ＢＧＡまたはＬＧＡ基板の上にダイおよび相互接続部を実装して、パッケージサブアセンブリを形成するステップと、たとえばダイの上に実装されかつ表面上に
接着剤を備えるスペーサのようなもしくは第１のパッケージ基板の上に実装される接着性スペーサのようなスペーサまたはスペーサアセンブリをパッケージサブアセンブリの上に実装するステップと、スペーサ上の接着剤の上または接着性スペーサの上に第２の基板を実装するステップと、接着剤または接着性スペーサを硬化させるステップと、プラズマ洗浄を行なうステップと、ワイヤボンディングを行なって、第２の基板の第１の側と第１のパッケージ基板のランド側との間にｚ相互接続部を形成するステップと、プラズマ洗浄を行なうステップと、モールディング操作を行なって、基板の第１の側、ｚ相互接続ワイヤボンドおよびワイヤループ、第１のパッケージ基板の端縁、ならびに第１のパッケージ基板のランド側の縁のエリアを密閉し、第２の基板の第２の（「ランド」）側および縁のエリア内に位置する第１のパッケージ基板のランド側のエリアを露出したままにするステップと、第２のレベルの相互接続はんだボールを第１のパッケージ基板の露出したエリア上の箇所に取付けるステップと、（第２の基板がストリップまたはアレイ状に設けられた場合には）鋸で切り分けて、パッケージを完成させるステップとを含む。
いくつかの実施例では、上記方法はさらに、第２の基板の露出したランド側において、追加の構成要素を付着させ、追加の構成要素を電気的に接続するステップを含む。追加の構成要素は、積層パッケージアセンブリを製造する際にさらなるステップとしてアセンブリの上に実装される可能性もあれば、追加の構成要素は最終的な製品組立フロアにおいてアセンブリの上に実装される可能性もある。
この発明に従うパッケージでは、第２の基板は、ｚ相互接続のために第１の側において露出したワイヤボンド箇所ならびにパッケージの検査のためにおよび／または追加の構成要素の相互接続のためにランド側において露出した箇所を有する限り、さまざまな基板のうちいずれも含み得る。追加の構成要素を有するモジュールまたはアセンブリはさまざまなＬＧＡパッケージのうちいずれも含み得る。このアセンブリはワイヤボンドパッケージおよび／またはフリップチップパッケージを含み得る。このアセンブリはアセンブリの中またはアセンブリ上の１つ以上のヒートスプレッダによって可能になる熱強化特徴を含み得る。このアセンブリは、積層したまたは並んだ２つ以上のダイをパッケージの中に有する１つ以上のＢＧＡおよび／またはＬＧＡを含み得る。このアセンブリは１つ以上のパッケージのための電磁シールドを含み得る。このアセンブリは、ｚ相互接続パッドが第１のパッケージ基板および第２の基板の周辺エリア上でのボンディングに利用可能であるという条件で、任意の基板、すなわち積層板基板または積上げ基板または可撓性基板またはセラミック基板を含み得る。
この発明は、優れた製造可能性、高い設計の柔軟性および低コストをもたらして、プロファイルが低くかつ設置面積が小さな積層パッケージモジュールを生み出す。
パッケージおよびモジュールまたはアセンブリ、ならびにダイおよび基板およびダイ積層プロセスおよび相互接続プロセスは業界内で標準的なものであり、最低コストおよび最大幅の可用性の選択をもたらす。これは、積層されるべき構成要素の選択、したがってアセンブリに一体化できる機能の種類に大幅な柔軟性をもたらす。
典型的な単一のワイヤボンドダイサブアセンブリの厚さは、（接着剤を含む）ダイの上のスペーサと合わせて、約０．８ｍｍである。この発明の構造に従ってパッケージサブアセンブリの上に第２の基板を積層することによって、追加の構成要素（パッケージまたはダイまたは受動素子）を積層するための、広範囲にわたって有用なプラットフォームが設けられる。この発明に従うアセンブリの設置面積は、層の最大チップサイズに応じて決定されることができる。ワイヤボンドｚ相互接続は概して、基板の金属端縁が短絡することなくワイヤを収容するために、パッケージサブアセンブリ基板が第２の基板よりも約０．５ｍｍから１．０ｍｍだけ小さいことが必要である。選択されたパッケージサブアセンブリが上部基板よりも大幅に小さい場合には、ワイヤボンディングは少なくとも８ｍｍ以上までの大きさの違いに対処できる。したがって、所与の選択されたパッケージサブアセンブリでは、これによって、設置面積が第１のパッケージよりも大幅に大きい上部基板を選択することが可能になる。これは、アセンブリの上に積層されるべき追加の構成要素を選択するための大幅な柔軟性を設計者に与える。
この発明に従うパッケージおよびモジュールまたはアセンブリは、コンピュータ、電気通信機器ならびに民生用および産業用電子装置を構築するために使用されることができる。
詳細な説明
ここで、この発明の代替的な実施例を示す図面を参照することによってさらに詳細にこの発明について記載する。この発明の特徴ならびに他の特徴および構造との関係を示す図面は概略的なものであり、一定の比例に応じているわけではない。説明の明確さを向上させるために、この発明の実施例を示す図面では、他の図に示されている要素に対応する要素はすべてが特に名称を変更されるわけではないが、すべての図面においてすべて容易に識別可能である。
本明細書におけるいくつかの箇所では、「水平な（horizontal）」、「垂直な（vertical）」、「上に（on）」、「真上に（over）」、「下に（under）」、「上方に（above）」、「下方に（below）」、「最上部（top）」、「底部（bottom）」、「上部（upper）」、「下部（lower）」などの相対的な向きの用語は、図面に示す特徴の相対的な向きを基準にして使用されることができる。理解されるように、この発明に従うさまざまなアセンブリは、使用時にまたは加工中にいずれの向きに保持されてもよい。
上記または下記において本明細書で参照されるすべての特許および特許出願は、引用によって援用される。
ここで図１を参照して、半導体パッケージアセンブリの実施例を概略的な断面図で概して１で示し、この半導体パッケージアセンブリは、第１の（図１では「底部」）パッケージサブアセンブリと、第１のパッケージサブアセンブリの上に積層した第２の（図１では「上部」）基板とを含み、パッケージおよび第２の基板はこの発明の局面に従ってワイヤボンディングによって相互接続される。図１に示す実施例では、底部パッケージサブアセンブリ１００は、少なくとも１つの金属層を有する第１の（底部）パッケージ基板１１２の上に取付けられたダイ１１４を含む。たとえば２〜６つの金属層を有する積層板、または４〜８つの金属層を有する積上げ基板、または１〜２つの金属層を有する可撓性のポリイミドテープ、またはセラミック多層基板を含むさまざまな基板タイプのいずれが使用されてもよい。図１に一例として示す第１のパッケージ基板１１２は２つの金属層１２１、１２３を有し、各々は適切な回路を設けるためにパターニングされ、ビア１２２を介して接続される。ダイは、従来から、図１に１１３で示す、典型的にはダイ取付エポキシと称される接着剤を使用して基板の表面に取付けられ、図１における構成では、ダイが上に取付けられる基板の側（「ダイ取付」側）は「上」側と称されることができ、その側の金属層は「上部」金属層と称されることができるが、ダイ取付側は使用時に任意の特定の向きを有する必要はない。
図１の底部パッケージサブアセンブリでは、ダイは基板の上部金属層上のワイヤボンド箇所の上にワイヤボンドされて、電気的な接続部を確立する。
たとえばマザーボード（図には図示せず）の下にある回路にアセンブリを第２のレベルで相互接続するために、ボンディングパッド１１９が基板１１２の下部金属層１２３上に設けられる。はんだマスク１１５、１２７が金属層１２１、１２３の上にパターニングされて、電気的に接続するためのボンディング箇所における下にある金属、たとえばワイヤボンド１１６およびはんだボール３１８をボンディングするためのワイヤボンド箇所ならびにボンディングパッドを露出させる。
依然として図１を参照して、第１の側および第２の側を有する第２の（「上部」）基板１０は、基板誘電体１２と少なくとも１つの金属層とを含む。さまざまな基板タイプのいずれが使用されてもよい。図１に一例として示す基板１０は２つの金属層２１、２３を有し、各々は適切な回路を設けるためにパターニングされ、ビア２２を介して接続される。第１のパッケージサブアセンブリに面している第２の基板の側は第１の側と称され、対向する側−第２の側または「ランド側」−は第１のパッケージサブアセンブリから離れる方
に向いている。
図１の実施例における第２の基板１０では、はんだマスク１５、２７が金属層２１、２３の上にパターニングされて、電気的に接続するためのボンディング箇所における下にある金属、たとえばワイヤボンド１１８をボンディングするためのワイヤボンド箇所を露出させる。
図１の例における第２の基板は、第１のパッケージ基板のダイ側に実装されたドットまたはピア１３によって支持されている。支持体１３はたとえば充填エポキシバンプであってもよく、充填エポキシバンプは、ダイ１１４の表面１２９の上にワイヤボンド１１６のループの高さを収容するのに十分に大きな距離をおいて第２の基板をパッケージダイの上に保持するのに十分な高さを第１のパッケージ基板の上に有する。
第２の（「上部」）基板１０および第１の（「底部」）パッケージサブアセンブリ１００のｚ相互接続は、上部基板の下向きに向いている金属層（金属層２１）上のトレースを、底部パッケージ基板の下部金属層１２３上のトレースと接続するワイヤボンド１１８を介してなされる。一端において、各ワイヤボンド１１８は、上部基板１２の金属層２１上のパッドの下向きに向いている面に電気的に接続され、他端において、各ワイヤボンドは、底部パッケージ基板１１２の下部金属層１２３上のパッドの下面に接続される。ワイヤボンドは、たとえば引用によって本明細書に援用される米国特許第５，２２６，５８２号に記載されるものなどの、当該技術分野において周知の任意のワイヤボンディング技術によって形成されることができる。基板とパッケージとのｚ相互接続ワイヤボンドは、上部基板の下部金属層上のパッドの表面上にビードまたはバンプを形成し、次いで底部基板の下部金属層上のパッドの方にワイヤを延伸し、底部基板の下部金属層上のパッドの上にワイヤを溶融することによって作られたものとして図１に一例として示す。理解されるように、ワイヤボンドは逆方向に、すなわち、底部基板の下部金属層上のパッドの下面上にビードまたはバンプを形成し、次いで上部基板の金属層上のパッドの方にワイヤを延伸し、上部基板の金属層上のパッドの上にワイヤを溶融することによって、作られることができる。理解されるように、基板とパッケージとのｚ相互接続のためのワイヤボンディング戦略の選択は、積層基板の縁および積層基板上のボンディング面の幾何学的配置に従って決定されることになる。さらに、理解されるように、従来のワイヤボンディング機器では、ワイヤボンドキャピラリは上向きに向いたボンドパッドの上に下向きに突き当たり、したがって、少なくともワイヤボンディング手順に関してはこの発明に従うとアセンブリを反転させることになる。
上で指摘したように、図１と同様の実施例では、上部基板は、上部基板が上に実装される第１のパッケージサブアセンブリの設置面積よりも大きく、ワイヤボンド１１８のためにボンドパッドが露出するエリアを上部基板の第１の側の周辺に残す。上部基板はパンチまたは鋸で切り分けられる。
底部パッケージ基板のダイ取付側の上部金属層におけるボンドパッドはワイヤボンドによってダイに接続され、上部金属層は、基板のダイ取付側へのビアを介して底部パッケージ基板のランド側における下部金属層に接続され、底部パッケージ基板のランド側における下部金属層はパターニングされて、ｚ相互接続ワイヤ１１８と接続するための、周辺に配置されたボンドパッドを設ける。
この発明に従う構造によって、モジュールまたはアセンブリに組立てる前にパッケージを予備検査することが可能であり、組立に先立って不適合なパッケージを不合格にすることが可能であり、それによって最終的なモジュール検査の歩留まりを確実に高くする。
図１の実施例では、それぞれの基板上のｚ相互接続パッドは、基板の縁の近くの金属層上に配置される。ｚ相互接続パッドの位置および順序は概して、パッケージを積層するときに上部パッケージ基板上のｚ相互接続パッドが底部パッケージ上の対応するｚ相互接続パッドのほぼ上に横たわるように配置される。好都合なことに、上部基板１０の基板設置面積は底部パッケージ１００の基板設置面積よりも大きく、基板の金属層の端縁が電気的に短絡することなくワイヤボンドのための間隙が可能になる。
積層した第１のパッケージおよび第２の基板を接続するｚ相互接続ワイヤボンドが一旦形成されると、アセンブリ封止部１０７が形成されて、ｚ相互接続ワイヤボンドを密閉および保護し、完成したアセンブリに機械的な整合性を与える。アセンブリ封止部１０７は、支持体が接触していない第２の基板の下向きに向いている第１の側のエリアを覆い、ｚ相互接続ワイヤボンドおよびワイヤループ、ならびに底部パッケージの垂直壁および端縁を密閉し、ワイヤループおよびワイヤボンドが接続されるワイヤボンドパッドを含む底部パッケージ基板のランド側の縁のエリアを覆う。これによって、第２のレベルの相互接続のために、底部パッケージ基板のランド側のエリアが露出したままになる。別の言い方をすれば、第１のパッケージ側のアセンブリ封止部にキャビティが形成され、第２のパッケージ基板のランド側の内側エリアを露出した（封止されない）ままにする。図３を参照して、はんだボール３１８が基板の下部金属層上のボンディングパッド１１９の上にリフローされて、たとえばコンピュータなどの最終製品のマザーボード（図には図示せず）の下にある回路への相互接続をもたらす。以下にさらに詳細に記載するように、追加のパッケージまたはダイを第２のパッケージ基板のランド側の上に実装でき、第２のパッケージ基板のランド側と電気的に接続させることができる。
図１および図３に一例として示すように、パッケージは鋸で切り分けられてもよく、代替的には、モジュールは鋸で切り分けられるのではなく個々にモールドされてもよい。
理解され得るように、第１のパッケージサブアセンブリは、第１のパッケージ基板へのダイのワイヤボンディング相互接続部ではなくフリップチップ相互接続部を有していてもよい。いくつかの実施例では、第２の基板用の支持体は、第１のパッケージサブアセンブリダイの上に実装されたスペーサであり得る。
第１のパッケージは積層ダイパッケージであってもよい。図２は、図２の例では底部パッケージサブアセンブリが、２つのワイヤボンドされたダイを有する積層ダイをパッケージ基板の上に実装させ、パッケージ基板と電気的に相互接続させること以外は、概して図１と同様の半導体パッケージアセンブリ２を一例として示す。ここで図２を参照して、パッケージサブアセンブリ１２０では、第１のダイ１１４は接着剤を使用して基板１１２の（図では上向きに向いている）ダイ取付側に取付けられ、第２のダイ１４４は接着剤を使用して第１のダイ１１４の（上向きに向いている）ダイ取付側に取付けられる。第１のダイ１１４および第２のダイ１４４は、ワイヤボンド１１６、１４６によって、上部金属層１２１におけるボンド箇所にそれぞれに電気的に接続される。
図２の例では、第２の基板１０は図１の第２の基板１０と実質的に同一である。パッケージアセンブリ２では、（たとえば「ダミー」ダイまたはシリコンもしくはガラスチップであり得る）スペーサ１４が接着剤２１３を使用して最も上の積層ダイ１４４の上に実装され、第２の基板１０はスペーサ１４の表面の接着剤２１５を使用してスペーサ１４の上に付着される。したがって、第２の基板の下向きに向いている面１９は接着剤２１５の上に載っており、スペーサ１４の厚さならびに接着剤２１３および２１５の厚さは、ワイヤボンド１４６のループの高さを収容するのに十分に大きいものであるように選択される。
他のスペーサまたはスペーサ構造物がこの発明に従って利用されてもよい。たとえば、
スペーサ１４は、ダイ１４４の上向きに向いている面２２９と基板１０の下向きに向いている面１９との間に所望の分離をもたらすのに十分な直径を有するポリマー球で充填された硬化可能な接着剤からなる接着性スペーサであってもよい。
他の実施例では、第２のダイの設置面積が、ワイヤボンドと干渉することなく第１のダイの上に第２のダイを積層できないようなものである場合（たとえば第２のダイが第１のダイと同一の大きさであるか、または第１のダイよりも大きい場合）には、スペーサを第１のダイの上に実装でき、第２のダイをスペーサの上に実装できる。
第１のパッケージサブアセンブリにおける第１のダイは、第１のパッケージ基板へのダイのワイヤボンディング相互接続部ではなくフリップチップ相互接続部を有していてもよく、第２のダイは、概して上述したように、第１の（フリップチップ）ダイの（上向きに向いている）裏面の上に実装されることができ、第１のパッケージ基板の上部金属層におけるボンドパッドにワイヤボンドされることができる。
ｚ相互接続ワイヤボンド２１８は、概して図１でｚ相互接続ワイヤボンド１１８について記載したように形成される。積層した第１のパッケージおよび第２の基板を接続するｚ相互接続ワイヤボンドが一旦形成されると、アセンブリ封止部２０７が形成されて、ｚ相互接続ワイヤボンドを密閉および保護し、完成したアセンブリに機械的な整合性を与える。アセンブリ封止部２０７は、第２の基板の下向きに向いている第１の側の縁のエリアを覆い、ｚ相互接続ワイヤボンドおよびワイヤループ、ならびに底部パッケージの垂直壁および端縁を密閉し、ワイヤループおよびワイヤボンドが接続されるワイヤボンドパッドを含む底部パッケージ基板のランド側の縁のエリアを覆う。これによって、第２のレベルの相互接続のために、底部パッケージ基板のランド側のエリアが露出したままになる。図３に一例として示すように、はんだボール３１８が、露出した下部パッケージ基板の下部金属層上のボンディングパッド１１９の上にリフローされて、たとえばコンピュータなどの最終製品のマザーボード（図には図示せず）の下にある回路への相互接続をもたらす。
代替的な実施例では、第２の基板の露出した側は第２のレベルの相互接続をもたらす。一例として、図４に示す実施例は、パッケージアセンブリをマザーボードなどの下にある回路に接続するために、第２のレベルの相互接続はんだボール４１８を金属層２３上のパッド４１９の上に実装させる。このような実施例では、第１のパッケージ基板の露出した
部分は、パッケージ、ダイまたは受動素子などの追加の構成要素の積層に利用可能である。しかしながら、第１のパッケージ基板の露出した部分は第２のパッケージ基板よりもエリアが限られており、第１のパッケージ側に作られることができる相互接続部の数を制限する。さらに、第１のパッケージ基板のランド側の縁のエリアを覆うアセンブリモールディング２０７の一部は、ワイヤボンド２１８のループの高さ（および許容差）を収容するのに十分に厚くなければならない。典型的には、ワイヤループにおけるモールディングの厚さは約５０μｍから約２００μｍの範囲にある。ワイヤループの端部が第１のパッケージのランド側のパッドの上にステッチングされるように逆方向のワイヤボンディングが利用される場合には、ワイヤループの高さは実際にはわずか約３５μｍであってもよく、したがって、このような実施例ではわずか約１００μｍという縁のエリアの上のモールディングの厚さを達成できる。順方向のワイヤボンディングが利用される場合には、より大きなモールドの高さが必要になる。なぜなら、厚さが約１ミルのワイヤを形成する、現在利用可能なワイヤボンディング技術を使用するボール（またはバンプ）上のワイヤループの高さは、通常約１００μｍ以上であるためである。
これは事実上、第１のパッケージ基板の露出した領域の周りの低い壁を引上げ、これは第１のパッケージ基板のランド側の上に積層され得る素子の寸法および構成を制限する可能性がある。第２のレベルの相互接続が第１のパッケージ基板のランド側の露出した領域
でなされる、たとえば図３に示す実施例によって、たとえば図７Ｂおよび図８Ｂに示すようにアセンブリの上にはるかに大きな追加の構成要素を積層することが可能になる。
図５Ａおよび図５Ｂは、図２において１１２で示した好適な第１のパッケージ基板のランド側およびダイ取付側をそれぞれに示す平面図の概略図である。図５Ａを参照して、ランド側の表面の大半ははんだマスクによって覆われており、はんだマスクは、金属層上の箇所がはんだマスクの開口によって露呈している場合を除いて、下にあるパターニングされた金属層を覆い隠している。はんだマスクの開口によって、基板表面の中央領域に配列されたボールパッド（たとえば５３）および基板の端縁５２の近くの縁のエリアに配置されたボンドフィンガ（たとえば５６）を含む、基板のランド側のパターニングされた金属層における箇所が露呈する。はんだマスクが覆い隠しているのは、ボールパッド５３およびボンドフィンガ５６をさまざまに接続するならびに／またはボールパッド５３をビア（たとえば５２２）と接続する金属層におけるトレース（たとえば５２３）であり、ビアは、基板のランド側のパターニングされた金属層におけるトレースを、基板のダイ取付側のパターニングされた金属層におけるトレースと電気的に接続する。
上述のように、アセンブリ封止部は、ボンドパッド５６と、パッド５６に形成されたワイヤループとを覆う。封止部は、基板のランド側において、図５Ａに破線５８によって示す縁のエリアに限定され、そのため、縁の封止部が境界となる第１のパッケージ基板のランド側の領域、すなわち破線５８の範囲内の第１のパッケージ基板のランド側の領域は、アセンブリモールディングの形成後、露出したままにされる。したがって、ボールパッド５３は、（たとえば図４に示すように）追加の素子の取付に利用可能であり、または（たとえば図３に示すように）下にある回路へのアセンブリのｚレベルの相互接続に利用可能である。ボールパッド５３はさらに、組立に先立ってパッケージを検査するため、または所望であれば、第２のレベルの相互接続はんだボールの実装に先立ってパッケージアセンブリを検査するための検査プローブ箇所として利用可能である。封止された縁のエリアの幅（図５ＡではＭＷ）は、ボンドフィンガの長さ、ボンドフィンガへのトレースの長さおよび鋸の通り道の幅の合計によって決定される。さらに、（図５Ａの破線５８における）縁の内縁における基板表面上に何らかのモールド鋳ばりが現れる場合がある。基板がストリップまたはアレイ状の基板として設けられる場合、第１のパッケージを鋸で切り分ける間に端縁におけるいくらかの基板材料が失われて鋸の幅になる。典型的には、ボンドフィンガの長さは約２５０μｍであり、フィンガトレースの長さは約５０μｍであり、モールド樹脂の流出のためのゆとりは約５００μｍであり得る。鋸は典型的には約５０μｍを費やす。
実際問題として、ボールパッド５３の数および配置はボールの公称直径に依存する。なぜなら、ボールは崩壊したときに互いに接触してはならず、またはともに接近しすぎてはならないためである。さらに、実際問題として、ボールパッド５３の大きさおよび近さは、トレースおよび特にはんだマスクの開口を製造する際の解像度の限界によって制限される。典型的な例では、ボールパッドは、直径が約２８０μｍの概して円形であり、中心から中心までの距離が約５００μｍで正方形または長方形のアレイ状に配置される。（隣接するはんだマスクの開口の最も近い端縁間の距離は典型的には、中心から中心までの距離の約０．２０倍以上である。）
ダイが取付けられた状態の第１のパッケージ基板のダイ取付側を図５Ｂに示す。第１のダイ１１４は、基板のダイ取付側の上に、活性側を上に向けて付着される。この例では、ダイは正方形を規定する４つの端縁を有する。ワイヤボンドパッド５１は、ダイの４つの端縁の近くに列をなして配置される。基板のランド側と同様に、ダイ取付側の表面の大半は、特にボンドフィンガ（たとえば５４）の列（この例では、ダイの各端縁に沿った１列）を含む、金属層上の箇所がはんだマスクの開口によって露呈している場合を除いて、はんだマスクによって覆われている。ワイヤ１１６は、ダイパッド５１をボンドフィンガ５
４と接続する。はんだマスクが覆い隠しているのは、ボンドフィンガ５４をビア（たとえば５２２）に接続する金属層におけるトレース（たとえば５２１）であり、ビアは、基板のダイ取付側のパターニングされた金属層におけるトレースを、ランド側のパターニングされた金属層におけるトレースと電気的に接続する。したがって、第１のパッケージダイは、ワイヤを介して第１のパッケージ基板のダイ取付側の金属層におけるトレースに接続され、ビアを介してランド側の金属層におけるｚ相互接続ワイヤボンドフィンガに接続される。ｚ相互接続ワイヤは、第１のパッケージ基板のランド側のボンドフィンガを第２のパッケージ基板のダイ取付側のボンドフィンガに接続する。第２のダイ１４４の設置面積は破線５４４によって図５Ｂに示されている。スペーサ１４の設置面積は図５Ｂに破線５１４によって示されている。代替的には、第２のダイの上に実装されたスペーサ１４ではなく第１の基板上のスペーサ１３が利用される場合、その位置はたとえば破線５１３によって一例として示されている。第２のダイおよびワイヤボンド１４６ならびにスペーサ１４、または代替的にスペーサ１３は、簡略化するために図５Ｂからは省略されている。
図６Ａおよび図６Ｂは、図１において１０で示した好適な第２の基板の第２の側および第１の側をそれぞれに示す平面図の概略図である。図６Ａを参照して、ランド側の表面の大半ははんだマスクによって覆われており、はんだマスクは、金属層上の箇所がはんだマスクの開口によって露呈している場合を除いて、下にあるパターニングされた金属層を覆い隠している。はんだマスクの開口によって、基板表面の中央領域に配列されたボールパッド（たとえば６３）を含む、基板のランド側のパターニングされた金属層における箇所が露呈する。はんだマスクが覆い隠しているのは、ボールパッド６３をビア（たとえば６２２）に接続する金属層におけるトレース（たとえば６２３）であり、ビアは、基板のランド側のパターニングされた金属層におけるトレースを、基板の第１の側のパターニングされた金属層におけるトレースと電気的に接続する。
上述のように、第２の基板のランド側は、アセンブリ封止後、完全に露出したままにされる。したがって、図６Ａにおける第２の基板の図は実質的にアセンブリの表面の図である。したがって、ボールパッド６３は、（たとえば図４に示すように）下にある回路へのアセンブリの第２のレベルの相互接続に利用可能であり、またはより好ましくは、（たとえば図３に示すように）追加の素子の取付に利用可能である。ボールパッド６３はさらに、組立に先立ってパッケージを検査するため、および所望であれば、第２のレベルの相互接続はんだボールの実装に先立ってパッケージアセンブリを検査するための検査プローブ箇所として利用可能である。
任意に、および好ましくはいくつかの適用例では、従来の検査ソケットを使用したアセンブリの検査を容易にするために第２の基板のランド側のボール取付パッドが利用されてもよい。このようなアセンブリの検査は、たとえば上部基板として第２の基板を取付けた後ではあるが、アセンブリモールディング全体を形成することに先立って、またはｚ相互接続ワイヤボンディングに先立って行なわれることができる。この発明の構造物に従って容易になる、製造時のさまざまな段階のうちいずれかでの検査は、仕様を満たさない構成要素をさらに加工する可能性を大幅に低減できる。
第２の基板の第１の側を図６Ｂに示す。第２の基板のランド側と同様に、第１の側の表面の大半は、特に基板の端縁６２の近くの縁のエリアに配置されたｚ相互接続ボンドフィンガ（たとえば６６）を含む、金属層上の箇所がはんだマスクの開口によって露呈している場合を除いて、はんだマスクによって覆われている。はんだマスクが覆い隠しているのは、ビア（たとえば６２２）をｚ相互接続ボンドフィンガ６６に接続する金属層におけるトレース（たとえば６２１）であり、ビアは、基板の第１の側のパターニングされた金属層におけるトレースを、ランド側のパターニングされた金属層におけるトレースと電気的に接続する。
第２の基板のｚ相互接続パッド（ボンドフィンガ）６６は、第２のパッケージ基板１２の第１の側の縁に位置する金属層の領域をパターニングすることによって形成される。縁は第１の基板１１２の設置面積を超えて延在する。この設置面積は図６Ｂに破線６８によって示されている。この縁の幅は約１ｍｍ未満である可能性があり、ワイヤボンディングのための十分な間隙を与えるために、縁の幅は好ましくは約０．２ｍｍを上回っていてもよい。名目上、いくつかの実施例では、縁は約０．５ｍｍである。第２の基板の下向きに向いている第１の側のスペーサ１４の設置面積は図６Ｂに破線６１４によって示されており、または代替的には、第２の基板の下向きに向いている第１の側のスペーサ１３の接触ポイントはたとえば図６Ｂに破線６１３によって示されている。
上述のように、パッケージの相互接続がアセンブリの上に積層した追加の素子に対してなされるか、または下にある基板に対してなされる（第２のレベルの相互接続）場合には、第２の基板の第１の側におけるｚ相互接続ボンドフィンガは、第１のパッケージ基板の第１の側の金属層におけるトレースによって、ビアを介してトレースおよびランド側の金属層におけるｚ相互接続ワイヤボンドフィンガに接続される。ｚ相互接続ワイヤは、第２の基板の第１の側のボンドフィンガを第１のパッケージ基板のランド側のボンドフィンガに接続し、パッケージアセンブリの相互接続が下にある基板に対してなされる（第２のレベルの相互接続）か、またはアセンブリの上に積層した追加の素子に対してなされる場合には、パッケージダイは適宜トレース、ワイヤおよびビアを介して第１のパッケージ基板のランド側のパッドに相互接続される。このように、第１のパッケージサブアセンブリにおけるダイは、完成したアセンブリの上部および底部における第１のパッケージ基板ならびに第２の基板のランド側の露出したパッドに所望のごとく相互接続される。
図面に示唆されるように、基板間のｚ相互接続部を収容するために、第２の基板の設置面積は必ず第１のパッケージ基板よりも大きい。示す例では、ｚ相互接続部は、パッケージの４つの端縁のすべてに沿って配置され、したがって、第２のパッケージは第１のパッケージよりも幅が広くかつ長い。理解され得るように、この発明に従ういくつかのアセンブリでは、ｚ相互接続は、４つの端縁すべてよりも少ない数の端縁上の、たとえば１つだけの端縁に沿ったまたは２つの対向する端縁に沿ったボンドフィンガ間でなされてもよい。このような実施例では（第２の基板におけるより大きなダイがより大きな設置面積を必要としない限り）、第２の基板は第１のパッケージよりも一方向にのみ大きい（長いかまたは幅が広い）必要がある。
パッケージはさまざまな機能性のうちいずれを有していてもよい。たとえば、第１のパッケージサブアセンブリはＤＳＰ、ＡＳＩＣ、ＧＰＵを含む可能性もあれば、第１のパッケージサブアセンブリはフラッシュ、ＤＲＡＭ、ＳＲＡＭなどのメモリを含む可能性もある。
この発明のこの局面に従うフリップチップパッケージサブアセンブリにおけるプロセッサチップは、たとえばＡＳＩＣまたはＧＰＵまたはＣＰＵである可能性があり、しばしばＡＳＩＣであり得る。パッケージサブアセンブリがメモリである場合、パッケージサブアセンブリは積層メモリダイを含み得る。遮蔽された、ダイが下になったフリップチップパッケージサブアセンブリは、携帯通信での適用例と同様に、より高速の適用例、特にＲＦ周波数処理に特に好適であり得る。
この発明に従うさらに他の構成では、パッケージまたはダイなどの追加の素子は、利用可能な（露出した）基板表面上のパッケージアセンブリに取付けられ、いくつかの実施例では、第２のパッケージ基板の露出したランド側のパッケージアセンブリに取付けられる。すなわち、たとえば図３または図４に示すアセンブリは、さまざまな積層パッケージモ
ジュールを構築するためのプラットホームの役割を果たし得る。はんだボールとの相互接続（パッド上のはんだの相互接続）を容易にするために、はんだペースト（図には図示せず）が、第１のパッケージ基板および／または第２の基板の露出した側のボンディングパッドの上に、たとえば焼付によって分配または塗布されてもよい。
このような実施例では、たとえば図１または図２に示すアセンブリは、たとえば図７Ａから図１３に示すように追加の機能性を有する構成要素を上に積層するために有用なプラットホームを与えることができる。第２の基板は、十分に露出しているので、さまざまな構成要素（ダイまたはパッケージ）の構成および大きさのいずれも収容でき、パッケージアセンブリの、構成要素との適合性に必要なのは、露出した第２の基板上のトレースが追加の構成要素を受入れるために好適にルーティングされることだけである。
たとえば、図７Ａおよび図７Ｂに示すように、ボールグリッドアレイ（ＢＧＡ）パッケージは、図３を参照して上述したように構築されたパッケージアセンブリの上に実装されることができる。図７Ａでは、相互接続はんだボール７１８を有するＢＧＡパッケージ７１０は第２の基板１０のランド側と整列しており、第２の基板１０のランド側の上に実装されており、はんだボールが金属層２３におけるボールパッドの上にリフローされて、モジュール７０を形成する。ここで、ＢＧＡの設置面積はパッケージアセンブリの設置面積よりも小さい。図７Ｂに示すモジュール７２では、ＢＧＡ７２０の設置面積はパッケージアセンブリの設置面積よりも大きく、ボールアレイはより多くの相互接続はんだボール７２８を有し、したがって第２のパッケージ基板１０上のより多くのボールパッドを占める。また、図７Ｂの例ではＢＧＡは積層ダイパッケージであるが、図７ＡではＢＧＡは単一ダイパッケージである。
たとえば、図８Ａおよび図８Ｂに示すように、追加のランドグリッドアレイ（ＬＧＡ）パッケージは、図３を参照して上述したように構築されたパッケージアセンブリの上に実装されることができる。図８Ａでは、ランド相互接続部８１８を有するＬＧＡパッケージ８１０は、第２のパッケージ基板１０のランド側と整列しており、第２のパッケージ基板１０のランド側の上に実装されており、ランド相互接続部が金属層２３におけるパッドの上にリフローされて、モジュール８０を形成する。ここで、ＬＧＡの設置面積はパッケージアセンブリの設置面積よりも小さい。図８Ｂに示すモジュール８２では、ＬＧＡ８２０の設置面積はパッケージアセンブリの設置面積よりも大きく、アレイはより多くのランド相互接続部８２８を有し、したがって第２のパッケージ基板１０上のより多くのパッドを占める。また、図８Ｂの例ではＬＧＡは積層ダイパッケージであるが、図８ＡではＬＧＡは単一ダイパッケージである。
図７Ａおよび図８Ａに示すように、より大きな追加のパッケージをパッケージアセンブリの上に実装させた構成は、たとえば、第１のパッケージ１０にプロセッサを含んでいてもよく、追加のパッケージ７２０または８２０のようなメモリパッケージを含んでいてもよい。アセンブリにおけるパッケージサブアセンブリ１２０および第２の基板１０の設置面積の最小サイズは、主に第１のパッケージにおけるダイの寸法によって決定され、これは概してダイの機能性に関わる。たとえばＡＳＩＣは比較的非常に小さくてもよく、プロセッサが異なれば大きさは大幅に異なる可能性がある。一方、メモリダイは比較的大きくてもよい。たとえばデジタル信号プロセッサ（digital signal processor）（ＤＳＰ）パッケージの設置面積は典型的には、１２×１２ｍｍから１６×１６ｍｍの範囲にある。一方、たとえばメモリパッケージの設置面積は典型的には、８×１０ｍｍから１８×１８ｍｍの範囲にある。したがって、図３と同様のアセンブリが第１のパッケージサブアセンブリ１０にＤＳＰを含み、アセンブリ３に関して１６×１６ｍｍの設置面積を確立する場合、製造業者は、顧客の仕様に応じて、より小さなＬＧＡメモリパッケージ（たとえばモジュール８０を与える図８Ａにおける８１０）またはより大きなＬＧＡメモリパッケージ（
たとえばモジュール８２を与える図８Ｂにおける８２０）のいずれかを選択できる。したがって、図７Ａ、図７Ｂ、図８Ａ、図８Ｂと同様の実施例では、製造業者は、機能（メモリの容量および速度、メモリタイプ）に応じておよびさまざまな供給業者からのコストに応じて、選択されたメモリＢＧＡまたはＬＧＡとプラットホームを組合せることができる。
他の追加の構成要素または素子をパッケージアセンブリの上に実装でき、構成要素から電気的な相互接続部を受入れるために第２の基板のランド側が好適にルーティングされることのみが必要である。図９は、概して図３と同様に構築されたパッケージアセンブリの上に、受動素子９６を伴う積層ダイ・クアッド・フラット・パッケージ９００を実装させたモジュール９０を示す。図１０は、概して図３と同様に構築された半導体パッケージアセンブリの上に、受動素子１０６を伴う積層ダイ・クアッド・フラット・ノンリード・リードフレームチップスケールパッケージ１０００を実装させたモジュール１００を示す。図１１は、概して図３と同様に構築された半導体アセンブリの上に、受動素子１１０６を伴うワイヤボンドダイ１１００を実装させたモジュール１１０を示し、ダイおよびワイヤは、封止樹脂を分配する注入器によって形成されたいわゆる「グロップトップ（glop top）」封止部によって覆われている。図１２は、概して図３と同様に構築された半導体パッケージアセンブリの上に、受動素子１２０６を伴うフリップチップ実装ダイ１２００を実装させたモジュール１２０を示し、アンダーフィルがフリップチップ相互接続部を保護する。図１３は、概して図３と同様に構築された半導体パッケージアセンブリの上に、受動素子１３０６を伴う、画像形成素子であり得る光センサパッケージ１３００を実装させたモジュール１３０を示し、光は矢印１３２０によって示すように透明なカバーまたはレンズを透過して、ワイヤボンドされた光センサダイの活性側に到達する。
図１４は、第２のパッケージ基板のランド側の上にヒートスプレッダ１４００を実装させた、概して図３に示す半導体パッケージアセンブリを含むアセンブリ１４０を示す。
たとえば図２４に示す別の局面では、（図２４を図３および図４と比較して）第１のパッケージサブアセンブリ基板（すなわち、密閉されたダイが上に実装されるアセンブリにおける基板）の設置面積は第２の基板よりも大きい。
図２４の例では、第１のパッケージサブアセンブリ２４２は、第１のパッケージサブアセンブリ基板２４１の上に実装されたダイ（ダイ２４３）および第１のパッケージサブアセンブリ基板２４１の上に積層したダイ（ダイ２４３′、２４３″）を含む。
図２４の積層パッケージアセンブリでは、（たとえば「ダミー」ダイまたはシリコンもしくはガラスチップであり得る）スペーサが接着剤を使用して最も上の積層ダイ２４３′、２４３″の上に実装され、（「コア」基板と称されることができる）第２の基板２４４がスペーサの表面の接着剤を使用してスペーサの上に付着される。したがって、第２の基板の下向きに向いている面はスペーサ上の接着剤の上に載っており、スペーサの厚さおよび接着剤の厚さは、ダイ２４３′、２４３″を第１のパッケージアセンブリ基板２４１と接続するワイヤボンドのループの高さを収容するのに十分に大きなものであるように選択される。
他のスペーサまたはスペーサ構造物が、たとえば図２を参照して記載したように、この発明に従って利用されてもよい。たとえば、スペーサは、ダイ２４３′、２４３″の上向きに向いている面と基板２４４の下向きに向いている面との間に所望の分離をもたらすのに十分な直径を有するポリマー球で充填された硬化可能な接着剤からなる接着性スペーサであってもよい。
図２４の例では、第２の（「上部」）基板および第１の（「底部」）パッケージサブアセンブリのｚ相互接続は、底部基板の上向きに向いている（ダイ取付側）金属層上のトレースを底部パッケージサブアセンブリ基板の下部（上向きに向いている、ランド側）金属層上のトレースと接続するワイヤボンドを介してなされる。ワイヤボンドは、たとえば米国特許第５，２２６，５８２号に記載されるものなどの、当該技術分野において周知の任意のワイヤボンディング技術によって形成されてもよく、米国特許第５，２２６，５８２号は引用によって本明細書に援用される。パッケージ間のｚ相互接続ワイヤボンドは、逆方向のボンディングによって、すなわち、第１のアセンブリ基板のダイ取付側の金属層のパッドの表面上にビードまたはバンプを形成し、次いで第２の基板のランド側の金属層上のパッドの方にワイヤを延伸し、第２の基板のランド側の金属層上のパッドの上にワイヤを溶融することによってなされたものとして図２４に一例として示される。理解されるように、ワイヤボンドは順方向になされ得る。理解されるように、パッケージ間のｚ相互接続のためのワイヤボンディング戦略の選択は、積層基板の縁および積層基板上のボンディング面の幾何学的配置に従って決定されることになる。
上で指摘したように、図２４と同様の実施例では、第２の（「上部」）基板の設置面積は、第２の基板が上に実装される第１のパッケージサブアセンブリの設置面積よりも小さく、ｚ相互接続ワイヤボンドのためにボンドパッドが露出するエリアを第１の（「底部」）パッケージアセンブリ基板のダイ取付側の周辺に残す。第１のパッケージアセンブリ基板はパンチまたは鋸で切り分けられる。
第１のパッケージサブアセンブリ基板のダイ取付側の上部金属層におけるボンドパッドは、ワイヤボンドによって第１のダイ２４３ならびに第２のダイ２４３′および第３のダイ２４３″に接続され、上部金属層は基板のダイ取付側へのビアを介して第１のパッケージサブアセンブリ基板のランド側における下部金属層に接続され、第２の基板のランド側における金属層はパターニングされて、ｚ相互接続ワイヤと接続するための、周辺に配置されたボンドパッドを設ける。
この発明に従う構造によって、モジュールまたはアセンブリに組立てる前にパッケージを予備検査することが可能であり、組立に先立って不適合なパッケージを不合格にすることが可能であり、それによって最終的なモジュール検査の歩留まりを確実に高くする。
図２４の実施例では、それぞれの基板上のｚ相互接続パッドは基板の縁の近くの金属層上に配置される。ｚ相互接続パッドの位置および順序は概して、第１のパッケージサブアセンブリの上に基板を積層するときに上部基板上のｚ相互接続パッドが第１のパッケージサブアセンブリ基板上の対応するｚ相互接続パッドのほぼ上に横たわるように配置される。好都合なことに、上部基板２４４の基板設置面積は第１のパッケージサブアセンブリ基板２４１の基板設置面積よりも小さく、基板の金属層の端縁が電気的に短絡することなくワイヤボンドのための間隙が可能になる。
第１のパッケージサブアセンブリの上に積層した第２の基板を接続するｚ相互接続ワイヤボンドが一旦形成されると、アセンブリ封止部２４７が形成されて、ｚ相互接続ワイヤボンドを密閉および保護し、完成したアセンブリに機械的な整合性を与える。アセンブリ封止部２４７は、ダイによって覆われていない第２の基板の上向きに向いているダイ側のエリアを覆い、ダイを第１のパッケージアセンブリ基板と接続するワイヤボンドおよびワイヤループを密閉し、垂直壁と第２の（「上部」）基板の端縁とｚ相互接続ワイヤループおよびワイヤボンドが接続されるワイヤボンドパッドを含む第２の基板の上向きに向いている側の縁のエリアとを覆う。これによって、積層パッケージアセンブリの上のキャビティに積層されるべき１つ以上の素子と相互接続するために、第２の（「上部」）基板のランド側のエリアが露出したままになる。別の言い方をすれば、アセンブリの第２の基板側
のアセンブリ封止部にキャビティが形成され、第２の基板のランド側の内側エリア２４９を露出した（封止しない）ままにし、そこでは、以下にさらに詳細に記載するように、パッケージまたはダイなどの追加の素子を第２のパッケージ基板のランド側の上に実装でき、第２のパッケージ基板のランド側と電気的に接続させることができる。
はんだボール２４８が第１のパッケージアセンブリ基板のランド側の金属層上のボンディングパッドの上にリフローされて、たとえばコンピュータなどの最終製品のマザーボード（図には図示せず）の下にある回路への相互接続をもたらす。
図に一例として示すように、第１のパッケージサブアセンブリ基板は鋸で切り分けられてもよく、代替的には、モジュールは鋸で切り分けられるのではなく個々にモールドされてもよい。
図２５は、図２４の積層パッケージアセンブリを利用する積層パッケージモジュールの一例を示し、この積層パッケージモジュールでは、ボールグリッドアレイ（「ＢＧＡ」）パッケージがはんだボール２５８によって第２の基板２４４のランド側の露出したエリア２４９の上に（概して図７Ａを参照して記載したように）実装される。図２５の積層パッケージモジュールは、第２の基板２４４のランド側に接続された受動素子２５４も含む。
たとえば２〜６つの金属層を有する積層板、または４〜８つの金属層を有する積上げ基板、または１〜２つの金属層を有する可撓性のポリイミドテープ、またはセラミック多層基板を含むさまざまな基板タイプのいずれが第１のパッケージアセンブリ基板および第２の基板のために使用されてもよい。図２４に一例として示す第１のパッケージアセンブリ基板および第２の基板の各々は２つの金属層を有し、たとえば図１を参照して詳細に記載したように、各々は適切な回路を設けるためにパターニングされ、ビアを介して接続される。
第１のパッケージサブアセンブリにおける第１のダイは、たとえば図２６に示すように、フリップチップ相互接続によって第１のアセンブリ基板の上に実装されることができる。図２６を参照して、第１のパッケージサブアセンブリ２６２の基板２４１は図２４と同様に構築される。第１のダイ２６３は基板２４１のダイ取付側の上に実装される。ダイ上のパッドに取付けられたはんだボールまたはバンプは、基板のダイ取付側における金属層上のパッドと電気的に接続される。ダイと基板との間のアンダーフィルは、電気的な相互接続部を保護する働きをし、相互接続部に構造的および機械的な整合性および頑強性を与える働きをする。第２のダイ２６３′および第３のダイ２６３″は、接着剤を使用してフリップチップダイ２６３の裏面の上に裏面を下向きに実装され、ワイヤボンドによって第１のアセンブリ基板２４１のダイ取付側における金属層上のパッドと電気的に接続される。図２４の実施例と同様に、スペーサが接着剤を使用して最も上の積層ダイ２６３′、２６３″の上に実装され、第２の基板２４４がスペーサの表面の接着剤を使用してスペーサの上に付着される。したがって、第２の基板の下向きに向いている面はスペーサ上の接着剤の上に載っており、スペーサの厚さおよび接着剤の厚さは、ダイ２６３′、２６３″を第１のパッケージアセンブリ基板２４１と接続するワイヤボンドのループの高さを収容するのに十分に大きいものであるように選択される。
はんだボール２４８が第１のパッケージアセンブリ基板のランド側の金属層上のボンディングパッドの上にリフローされて、たとえばコンピュータなどの最終製品のマザーボード（図には図示せず）の下にある回路への相互接続をもたらす。
アセンブリ封止部２５７は、ダイによって覆われていない第２の基板の上向きに向いているダイ側のエリアを覆い、ダイを第１のパッケージアセンブリ基板と接続するワイヤボンドおよびワイヤループを密閉し、垂直壁と第２の（「上部」）基板の端縁とｚ相互接続
ワイヤループおよびワイヤボンドが接続されるワイヤボンドパッドを含む第２の基板の上向きに向いている側の縁のエリアとを覆う。これによって、積層パッケージアセンブリの上のキャビティに積層されるべき１つ以上の素子と相互接続するために、第２の（「上部」）基板のランド側のエリアが露出したままになる。別の言い方をすれば、アセンブリの第２の基板側のアセンブリ封止部にキャビティが形成され、第２の基板のランド側の内側エリア２６９を露出した（封止しない）ままにし、そこでは、パッケージまたはダイなどの追加の素子を第２のパッケージ基板のランド側の上に実装でき、第２のパッケージ基板のランド側と電気的に接続させることができる。
第１のパッケージサブアセンブリは、たとえば図２７に示すように、モールドされることができ、第１の（下部）パッケージを構成する。図２７を参照して、第１のパッケージサブアセンブリ２７２の基板２４１は図２４と同様に構築される。ダイ２７３が基板２４
１のダイ取付側の上に実装される。ダイ２７３は、第１のアセンブリ基板２４１のダイ取付側のダイ取付側の金属層におけるパッドの上に裏面を下向きに付着され、第１のアセンブリ基板２４１のダイ取付側の金属層におけるパッドと電気的に接続される。第１のパッケージモールディングはダイの活性側およびワイヤボンドを密閉し、第２の基板２４４はモールディングの上向きに向いている面の接着剤を使用してモールディングの上に付着される。したがって、第２の基板の下向きに向いている面は第１のパッケージモールディング上の接着剤の上に載っている。モールディングは、ダイ２７３を第１のパッケージアセンブリ基板２４１と接続するワイヤボンドのループの高さを収容するのに十分に厚い。
はんだボール２４８が第１のパッケージアセンブリ基板のランド側の金属層上のボンディングパッドの上にリフローされて、たとえばコンピュータなどの最終製品のマザーボード（図には図示せず）の下にある回路への相互接続をもたらす。
アセンブリ封止部２７７は、ダイによって覆われていない第２の基板の上向きに向いているダイ側のエリアを覆い、ダイを第１のパッケージアセンブリ基板と接続するワイヤボンドおよびワイヤループを密閉し、垂直壁と第２の（「上部」）基板の端縁とｚ相互接続ワイヤループおよびワイヤボンドが接続されるワイヤボンドパッドを含む第２の基板の上向きに向いている側の縁のエリアとを覆う。これによって、積層パッケージアセンブリの上のキャビティに積層されるべき１つ以上の素子と相互接続するために、第２の（「上部」）基板のランド側のエリアが露出したままになる。別の言い方をすれば、アセンブリの第２の基板側のアセンブリ封止部にキャビティが形成され、第２の基板のランド側の内側エリア２７９を露出した（封止しない）ままにし、そこでは、パッケージまたはダイなどの追加の素子を第２のパッケージ基板のランド側の上に実装でき、第２のパッケージ基板のランド側と電気的に接続させることができる。
図２８は、第１のサブアセンブリがフリップチップパッケージ２８２を構成するパッケージアセンブリを示す。図２８を参照して、第１のパッケージアセンブリ基板２４１は図２４と同様に構築される。ダイ２８３が基板２４１のダイ取付側の上に実装される。ダイ上のパッドに取付けられたはんだボールまたはバンプは、基板のダイ取付側における金属層上のパッドと電気的に接続される。ダイと基板との間のアンダーフィルは、電気的な相互接続部を保護する働きをし、相互接続部に構造的および機械的な整合性および頑強性を与える働きをする。この実施例では、追加のダイがフリップチップダイの上に積層されることはない。第２の基板２４４がダイの裏側面の接着剤を使用してフリップチップダイの上に付着される。したがって、第２の基板の下向きに向いている面はダイ上の接着剤の上に載っている。
はんだボール２４８が第１のパッケージアセンブリ基板のランド側の金属層上のボンデ
ィングパッドの上にリフローされて、たとえばコンピュータなどの最終製品のマザーボード（図には図示せず）の下にある回路への相互接続をもたらす。
アセンブリ封止部２８７は、ダイによって覆われていない第２の基板の上向きに向いているダイ側のエリアを覆い、ダイを第１のパッケージアセンブリ基板と接続するワイヤボンドおよびワイヤループを密閉し、垂直壁と第２の（「上部」）基板の端縁とｚ相互接続ワイヤループおよびワイヤボンドが接続されるワイヤボンドパッドを含む第２の基板の上向きに向いている側の縁のエリアとを覆う。これによって、積層パッケージアセンブリの上のキャビティに積層されるべき１つ以上の素子と相互接続するために、第２の（「上部」）基板のランド側のエリアが露出したままになる。別の言い方をすれば、アセンブリの第２の基板側のアセンブリ封止部にキャビティが形成され、第２の基板のランド側の内側エリア２８９を露出した（封止しない）ままにし、そこでは、パッケージまたはダイなどの追加の素子を第２のパッケージ基板のランド側の上に実装でき、第２のパッケージ基板のランド側と電気的に接続させることができる。
図２９は、ダイを第１のパッケージサブアセンブリ基板にワイヤボンドさせたＢＧＡ（またはＬＧＡ）パッケージを第１のサブアセンブリが構成するパッケージアセンブリを示す。図２９を参照して、第１のパッケージサブアセンブリ２９２の基板２４１は図２４と同様に構築される。第１のダイ２９３が基板２４１のダイ取付側の上に裏面を下向きに実装され、ワイヤボンドによって基板のダイ取付側における金属層上のパッドと電気的に接続される。第２のダイ２９３′は第１のダイ２９３の上に裏面を下向きに実装され、ワイヤボンドによって基板のダイ取付側における金属層上のパッドと電気的に接続される。第１のパッケージモールディングはダイの活性側およびワイヤボンドを密閉し、第２の基板２４４はモールディングの上向きに向いている面の接着剤を使用してモールディングの上に付着される。したがって、第２の基板の下向きに向いている面は第１のパッケージモールディング上の接着剤の上に載っている。モールディングは、ダイ２９３、２９３′を第１のパッケージアセンブリ基板２４１と接続するワイヤボンドのループの高さを収容するのに十分に厚い。
はんだボール２４８が第１のパッケージアセンブリ基板のランド側の金属層上のボンディングパッドの上にリフローされて、たとえばコンピュータなどの最終製品のマザーボード（図には図示せず）の下にある回路への相互接続をもたらす。
アセンブリ封止部２９７は、ダイによって覆われていない第２の基板の上向きに向いているダイ側のエリアを覆い、ダイを第１のパッケージアセンブリ基板と接続するワイヤボンドおよびワイヤループを密閉し、垂直壁と第２の（「上部」）基板の端縁とｚ相互接続ワイヤループおよびワイヤボンドが接続されるワイヤボンドパッドを含む第２の基板の上向きに向いている側の縁のエリアとを覆う。これによって、積層パッケージアセンブリの上のキャビティに積層されるべき１つ以上の素子と相互接続するために、第２の（「上部」）基板のランド側のエリアが露出したままになる。別の言い方をすれば、アセンブリの第２の基板側のアセンブリ封止部にキャビティが形成され、第２の基板のランド側の内側エリア２９９を露出した（封止しない）ままにし、そこでは、パッケージまたはダイなどの追加の素子を第２のパッケージ基板のランド側の上に実装でき、第２のパッケージ基板のランド側と電気的に接続させることができる。
図３０は図２９に示すパッケージアセンブリに概して類似したパッケージアセンブリを示し、図３０では、第１のパッケージダイはワイヤボンドダイではなくフリップチップダイである。図３０を参照して、第１のパッケージサブアセンブリ３０２の基板２４１は図２４と同様に構築される。第１のダイ３０３が基板２４１のダイ取付側の上に実装される。ダイ上のパッドに取付けられたはんだボールまたはバンプは、基板のダイ取付側におけ
る金属層上のパッドと電気的に接続される。ダイと基板との間のアンダーフィルは、電気的な相互接続部を保護する働きをし、相互接続部に構造的および機械的な整合性および頑強性を与える働きをする。この例では、第２のダイ３０３′は第１のダイ３０３の上に裏面を下向きに実装され、ワイヤボンドによって基板のダイ取付側における金属層上のパッドと電気的に接続される。第１のパッケージモールディングはダイの活性側およびワイヤボンドを密閉し、第２の基板２４４はモールディングの上向きに向いている面の接着剤を使用してモールディングの上に付着される。したがって、第２の基板の下向きに向いている面は第１のパッケージモールディング上の接着剤の上に載っている。モールディングは、ダイ３０３′を第１のパッケージアセンブリ基板２４１と接続するワイヤボンドのループの高さを収容するのに十分に厚い。
はんだボール２４８が第１のパッケージアセンブリ基板のランド側の金属層上のボンディングパッドの上にリフローされて、たとえばコンピュータなどの最終製品のマザーボード（図には図示せず）の下にある回路への相互接続をもたらす。
アセンブリ封止部３０７は、ダイによって覆われていない第２の基板の上向きに向いているダイ側のエリアを覆い、ダイを第１のパッケージアセンブリ基板と接続するワイヤボンドおよびワイヤループを密閉し、垂直壁と第２の（「上部」）基板の端縁とｚ相互接続ワイヤループおよびワイヤボンドが接続されるワイヤボンドパッドを含む第２の基板の上向きに向いている側の縁のエリアとを覆う。これによって、積層パッケージアセンブリの上のキャビティに積層されるべき１つ以上の素子と相互接続するために、第２の（「上部」）基板のランド側のエリアが露出したままになる。別の言い方をすれば、アセンブリの第２の基板側のアセンブリ封止部にキャビティが形成され、第２の基板のランド側の内側エリア３０９を露出した（封止しない）ままにし、そこでは、パッケージまたはダイなどの追加の素子を第２のパッケージ基板のランド側の上に実装でき、第２のパッケージ基板のランド側と電気的に接続させることができる。
第２の基板の露出したエリアの上のキャビティに１つ以上の追加の素子を積層することによって積層パッケージモジュールを設けるために、図２４および図２６〜図３０に一例として示すさまざまなプラットフォームのいずれもがこの発明に従って利用可能である。はんだボールとの相互接続（パッド上のはんだの相互接続）を容易にするために、はんだペースト（図には図示せず）が、第１のパッケージ基板および／または第２の基板の露出した側のボンディングパッドの上に、たとえば焼付によって分配または塗布されてもよい。追加の素子がＢＧＡパッケージを含む例を図２５に示す。図８〜図１４に一例として示すように、図４に従ってアセンブリの上に追加の素子を積層するために、図面に示す態様でアセンブリのいずれかの上に他の追加の素子を積層してもよい。追加の構成要素は、たとえば積層ダイボールグリッドアレイ（ＢＧＡ）であり得るＢＧＡパッケージ、または積層ダイＬＧＡであり得る追加のＬＧＡ、または積層ダイ・クアッド・フラット・パッケージ（ＳＤ ＱＦＰ）であり得るクアッド・フラット・パッケージ（ＱＦＰ）、または積層ダイ・クアッド・フラット・パッケージ（ＳＤ ＱＦＮ）であり得るクアッド・フラット・ノンリード（ＱＦＮ）パッケージもしくはリードフレームチップスケールパッケージ（ＬＦＣＳＰ）、またはオーバーモールドされ得るワイヤボンドダイ（もしくはワイヤボンドダイの層）、またはフリップチップダイ、または光センサパッケージ、またはマイクロ・エレクトロ・メカニカルセンサ（ＭＥＭＳ）パッケージを含んでいてもよく、追加の構成要素はさらに１つ以上の受動素子を含んでいてもよい。
これらの実施例における第２の基板（「コア」基板）はインターポーザの役割を果たし、コア基板／インターポーザおよび第１のパッケージ基板はさまざまな実施例において（図面を参照して上述した）積層基板または積上げ基板であってもよく、誘電体層は、ポリマー、テープ、シリコン、セラミックなどを含むさまざまな材料のいずれかから構築され
得る。または、コア基板／インターポーザはたとえば金属リードフレームであってもよい。受動素子または電気シールドなどの追加の特徴がコア基板／インターポーザの表面上に設けられる場合もあれば、コア基板／インターポーザに埋込まれる場合もある。このような追加の特徴は、さらにまたは代替的に、第１のパッケージ基板の表面上に取付けられてもよい。
理解されるように、すべてのさまざまな局面において、この発明は、アセンブリが第１のパッケージサブアセンブリと、第１のパッケージアセンブリの上に積層した第２の基板とを有し、かつ、第１のパッケージ基板と第２の基板との間にワイヤボンディングｚ相互接続部を有しており、基板の一方のランド側が露出し、他方の基板のランド側の一部が露出するようにアセンブリが封止されることを特徴としている。
さらに、パッケージアセンブリは、さまざまな追加の構成要素のいずれかと組合せるためのプラットフォームを構成する。したがって、さまざまな構成において、アセンブリの第２のレベルの相互接続は基板の一方のランド側においてなされ、１つ以上の追加の構成要素は他方の基板のランド側の上に積層される。追加の構成要素は、製品組立フロア上で製造業者によって選択されてもよく、既製の構成要素の中から選択されてもよい。
この発明の半導体アセンブリは、たとえばコンピュータ、携帯用通信装置、コンシューマ製品などの多様なさまざまな適用例のいずれにも利用可能である。
この発明に従う半導体アセンブリは、コンピュータを構築するために使用可能であり、たとえば電気通信、民生用および産業用電子装置において使用可能である。この発明は、最終的な検査の歩留まりが高い状態で２つ以上の半導体を薄くかつ最小の設置面積のパッケージに組立てることを提供する。個々のパッケージを構築することによって、個々のパッケージをアセンブリに組立てる前に検査でき、許容可能な程度に優れたパッケージ構成要素のみが組立の際に確実に利用され、したがって組立の歩留まりを確実に高くする。
この発明は、設計、特に選択された機能性を有する構成要素の選択における柔軟性を提供し、標準的なパッケージを使用できるようにし、特注設計の必要性を低減し、コストを低減する。
さまざまなパッケージを作るためのプロセスにおける手順、およびこの発明で使用されるパッケージ基板をルーティングするためのプロセスにおける手順は、業界内で十分に確立されている。
組立プロセスは、この発明のさまざまな局面に従う構成について類似している。概して、このプロセスは、好ましくはボールグリッドアレイ（ＢＧＡ）またはランドグリッドアレイ（ＬＧＡ）基板のストリップのようなボールグリッドアレイまたはランドグリッドアレイ基板を設けるステップと、ＢＧＡまたはＬＧＡ基板の上にダイおよび相互接続部を実装して、パッケージサブアセンブリを形成するステップと、たとえばパッケージダイの上に実装されかつ表面上に接着剤を備えるスペーサのような、もしくは第１のパッケージ基板の上に実装された接着性スペーサのようなスペーサまたはスペーサアセンブリをパッケージサブアセンブリの上に実装するステップと、スペーサ上の接着剤の上または接着性スペーサの上に第２の基板を実装するステップと、接着剤または接着性スペーサを硬化させるステップと、プラズマ洗浄を行なうステップと、ワイヤボンディングを行なって、第２の基板の第１の側と第１のパッケージ基板のランド側との間にｚ相互接続部を形成するステップと、プラズマ洗浄を行なうステップと、モールディング操作を行なって、基板の第１の側、ｚ相互接続ワイヤボンドおよびワイヤループ、第１のパッケージ基板の端縁ならびに第１のパッケージ基板のランド側の縁のエリアを密閉し、第２の基板の第２の（「ラ
ンド」）側および縁のエリア内に位置する第１のパッケージ基板のランド側のエリアを露出したままにするステップと、第１のパッケージ基板の露出したエリア上の箇所に第２のレベルの相互接続はんだボールを取付けるステップと、（第２の基板がストリップまたはアレイ状に設けられた場合には）鋸で切り分けてパッケージを完成させるステップとを含む。
有利に、組立に先立ってパッケージを検査でき、性能または信頼性の要件を満たさないパッケージを廃棄でき、その結果、「優れている」と検査された第１のパッケージが、組立てられたモジュールにおいて使用される。ＣＳＰの検査は業界内で十分に確立されており、典型的にははんだボールパッドとの接点にアクセスすることによってなされる。完成したアセンブリは、ＢＧＡの検査と同一の態様で検査できる。
図１５は、たとえば図３に示す積層パッケージアセンブリを組立てるためのプロセスを示すフロー図であり、図１６Ａ〜図２３Ｂは、このようなプロセスにおける段階を示す図を、断面図および平面図を対にして示す。ステップ１５０２では、切り分けられていない基板のストリップを設け、これは図１６Ａ、図１６Ｂに示す。ステップ１５０４では、基板のダイ取付側の上にダイを実装し、これは図１７Ａ、図１７Ｂに示す。ステップ１５０６では、基板のダイ取付側における金属層にダイをワイヤボンドし、これは図１８Ａ、図１８Ｂに示し、パッケージサブアセンブリを形成する。ステップ１５０８では、プラズマ洗浄が行なわれる。ステップ１５１０では、パッケージサブアセンブリに（図面に示す例では最も上のダイの上に）スペーサを取付け、これは図１９Ａ、図１９Ｂに示し、接着剤をスペーサに塗布する。ステップ１５１１では、切り分けられた第２の基板を設け、ステップ１５１２では、スペーサ上の接着剤の上に第２の基板を付着し、これは図２０Ａ、図２０Ｂに示す。ステップ１５１４では、接着剤を硬化させる。ステップ１５１６では、基板のストリップにおけるスロットを介してワイヤボンドｚ相互接続部を形成するステップ１５１８に備えてプラズマ洗浄操作が行なわれ、これは図２１Ａ、図２１Ｂに示す。ステップ１５２０では、さらなるプラズマ洗浄が行なわれてもよく、続いてステップ１５２２において、積層パッケージアセンブリモールディングを形成し、これは図２２Ａ、図２２Ｂに示し、その後パッケージを切り分け、これは図２３Ａ、図２３Ｂに示す。モールディング装置は、モールディング化合物がｚ相互接続ワイヤループを封止できるように、およびモールディング化合物が第１のパッケージ基板のランド側の内側エリアに流入することを防ぐように構成される。ステップ１５２４では、パッケージのランド側の露出した内側エリアに第２のレベルの相互接続はんだボールを取付け、完成したアセンブリを検査し（＊）、鋸での切り分けによってストリップから切り分け、将来の使用に備えてパッケージングする。
理解されるように、この発明に従うプロセスにおけるさまざまなステップの個々の１つ１つは、本明細書に記載する、直接的な修正を伴う、従来の製造設備の実質的な従来技術を使用して、本明細書に記載する方法に従って実行されることができる。このような従来の技術の変形および従来の製造装置の修正は、必要に応じて、過度の実験を行なうことなく本明細書における説明を使用して達成可能である。
他の実施例は特許請求の範囲内である。
この発明の局面に従う半導体パッケージアセンブリの実施例を通る断面図の概略図である。 この発明の別の局面に従う半導体パッケージアセンブリの実施例を通る断面図の概略図である。 この発明の別の局面に従う半導体パッケージの実施例を通る断面図の概略図である。 この発明の別の局面に従う半導体パッケージの実施例を通る断面図の概略図である。 図３に示すこの発明の実施例で使用するのに好適な構成における、この発明の実施例に従う第１のパッケージ基板のランド側を示す平面図の概略図である。 図３に示すこの発明の実施例で使用するのに好適な構成における、この発明の実施例に従う第１のパッケージ基板の、ダイが取付けられたダイ取付側を示す平面図の概略図である。 図３に示すこの発明の実施例で使用するのに好適な構成における、この発明の実施例に従う第２の基板のランド側を示す平面図の概略図である。 図３に示すこの発明の実施例で使用するのに好適な構成における、この発明の実施例に従う第２の基板の第１の側を示す平面図の概略図である。 この発明の実施例に従う半導体アセンブリを通る断面図の概略図であり、各々が、アセンブリの上に積層したＢＧＡを含む。 この発明の実施例に従う半導体アセンブリを通る断面図の概略図であり、各々が、アセンブリの上に積層したＢＧＡを含む。 この発明の実施例に従う半導体アセンブリを通る断面図の概略図であり、各々が、アセンブリの上に積層したＬＧＡを含む。 この発明の実施例に従う半導体アセンブリを通る断面図の概略図であり、各々が、アセンブリの上に積層したＬＧＡを含む。 アセンブリの上に積層したＳＤ ＱＦＰを含む、この発明の実施例に従う半導体アセンブリを通る断面図の概略図である。 アセンブリの上に積層したＳＤ ＱＦＮ／ＬＦＣＳＰを含む、この発明の実施例に従う半導体アセンブリを通る断面図の概略図である。 アセンブリの上に積層したワイヤボンドダイを含む、この発明の実施例に従う半導体アセンブリを通る断面図の概略図である。 アセンブリの上に積層したフリップチップダイを含む、この発明の実施例に従う半導体アセンブリを通る断面図の概略図である。 アセンブリの上に積層した光センサパッケージを含む、この発明の実施例に従う半導体アセンブリを通る断面図の概略図である。 アセンブリの上に積層したヒートスプレッダを含む、この発明の実施例に従う半導体アセンブリを通る断面図の概略図である。 この発明の実施例に従う半導体アセンブリを作るためのプロセスにおけるステップを示す図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の断面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の平面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の断面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の平面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の断面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の平面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の断面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の平面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の断面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の平面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の断面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の平面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の断面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の平面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の断面図である。 この発明の実施例に従うパッケージを作るためのプロセスにおける段階を示す図の平面図である。 この発明の別の局面に従う半導体パッケージアセンブリの実施例を通る断面図の概略図である。 図２４と同様のアセンブリの上に積層したＢＧＡを含む、この発明の実施例に従う半導体パッケージの実施例を通る断面図の概略図である。 この発明の別の実施例に従う半導体パッケージアセンブリを通る断面図の概略図である。 この発明の別の実施例に従う半導体パッケージアセンブリを通る断面図の概略図である。 この発明の別の実施例に従う半導体パッケージアセンブリを通る断面図の概略図である。 この発明の別の実施例に従う半導体パッケージアセンブリを通る断面図の概略図である。 この発明の別の実施例に従う半導体パッケージアセンブリを通る断面図の概略図である。

Claims (13)

  1. 半導体パッケージアセンブリであって、第１のパッケージ基板のダイ取付側の上に実装され、第１のパッケージ基板のダイ取付側に電気的に接続された少なくとも１つのダイを備え、前記半導体パッケージアセンブリはさらに、前記ダイの上に実装された第２の基板を備え、ダイ取付側に対向する第１のパッケージ基板の側は基板のランド側であり、前記第２の基板は、前記第１のパッケージ基板のダイ取付側に面している第１の側と、前記第１のパッケージ基板のダイ取付側から離れる方に向いている、ランド側である第２の側とを有し、その結果、基板のランド側は互いに離れる方に向いており、前記第１のパッケージ基板および前記第２の基板の間のｚ相互接続は、前記第１のパッケージ基板の前記ランド側の縁のエリアにおけるワイヤボンド箇所と、前記第２の基板の前記第１の側の縁のエリアにおける、周辺に位置するワイヤボンド箇所との間であって、かつ前記第１のパッケージ基板および前記第２の基板を接続するワイヤボンドによるものであり、前記第２の基板の前記第２の側の少なくとも一部および前記第１のパッケージ基板の前記ランド側の少なくとも一部の両方が露出するように前記第１のパッケージ基板および前記第２の基板はアセンブリ封止部により封止され、
    前記ダイは、ワイヤボンドによって前記第１のパッケージ基板と電気的に接続される、半導体パッケージアセンブリ。
  2. 前記第２の基板は前記第１のパッケージ基板よりも大きい、請求項１に記載の半導体パッケージアセンブリ。
  3. 前記アセンブリ封止部は、前記第１のパッケージ基板と前記第２の基板との間のスペースを保つためのスペーサが接触していない前記第２の基板の第１の側のエリアを覆い、ｚ相互接続ワイヤボンドおよびワイヤループ、前記第１のパッケージ基板の端縁、ならびに前記第１のパッケージ基板のランド側の縁のエリアを密閉し、その結果、前記第２の基板のランド側および前記縁のエリアの内側に位置する第１のパッケージ基板のランド側のエリアの両方を露出したままにし、
    前記スペーサは前記第２の基板の前記第１の側と前記ダイの上面との間または前記第２の基板の前記第１の側と前記第１のパッケージ基板の前記ダイ取付側との間に配置されている、請求項２に記載の半導体パッケージアセンブリ。
  4. 前記第１のパッケージ基板は前記第２の基板よりも大きい、請求項１に記載の半導体パッケージアセンブリ。
  5. 前記アセンブリ封止部は、前記スペーサが接触していない前記第２の基板の第１の側のエリアを覆い、前記ｚ相互接続ワイヤボンドおよびワイヤループ、前記第２の基板の端縁、ならびに前記第２の基板のランド側の縁のエリアを密閉し、その結果、前記第１のパッケージ基板のランド側および前記縁のエリアの内側に位置する前記第２の基板のランド側のエリアの両方を露出したままにする、請求項３に記載の半導体パッケージアセンブリ。
  6. 前記第２の基板はスペーサによって前記ダイの上に支持され、前記スペーサはワイヤループの高さを収容するために前記第２の基板の前記第１の側と前記ダイの上部との間に十分な空間を与える、請求項１に記載の半導体パッケージアセンブリ。
  7. 前記第２の基板はスペーサによって前記第１のパッケージ基板の上に支持され、ワイヤループの高さを収容するために前記第２の基板の前記第１の側と前記ダイの上部との間に十分な空間を与える、請求項１に記載の半導体パッケージアセンブリ。
  8. 前記第２の基板は、前記ダイの上に実装されたスペーサによって前記ダイの上に支持される、請求項１に記載の半導体パッケージアセンブリ。
  9. 前記第２の基板は、前記第１のパッケージ基板の上に実装されたスペーサによって前記ダイの上に支持される、請求項１に記載の半導体パッケージアセンブリ。
  10. 前記ダイおよび前記第１のパッケージ基板は、前記第１のパッケージ基板との前記ダイの電気的な相互接続部とともに、パッケージサブアセンブリを構成する、請求項１に記載の半導体パッケージアセンブリ。
  11. 前記第１のパッケージ基板および前記第２の基板のいずれかはボールグリッドアレイ基板であり、下にある回路との前記第１のパッケージ基板の第２のレベルの相互接続は、前記第１のパッケージ基板のランド側の露出した部分における相互接続によってなされる、請求項１０に記載の半導体パッケージアセンブリ。
  12. 前記第１のパッケージ基板および前記第２の基板のいずれかはボールグリッドアレイ基板であり、下にある回路との前記第２の基板の第２のレベルの相互接続は、前記第２の基板の露出したランド側における相互接続によってなされる、請求項１０に記載の半導体パッケージアセンブリ。
  13. 前記第１のパッケージ基板は前記第２の基板よりも大きく、下にある回路との前記第１のパッケージ基板の第２のレベルの相互接続は、第１のパッケージ基板のランド側におけるはんだボール相互接続によってなされる、請求項１０に記載の半導体パッケージアセンブリ。
JP2008509150A 2005-04-29 2006-04-27 上側および下側の基板表面を露出させた半導体パッケージ Active JP4503677B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US59471105P 2005-04-29 2005-04-29
US69284205P 2005-06-20 2005-06-20
US11/394,635 US7429786B2 (en) 2005-04-29 2006-03-31 Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
PCT/US2006/016143 WO2006118982A2 (en) 2005-04-29 2006-04-27 Semiconductor substrate with exposed upper and lower sides

Publications (3)

Publication Number Publication Date
JP2008539599A JP2008539599A (ja) 2008-11-13
JP2008539599A5 JP2008539599A5 (ja) 2009-07-02
JP4503677B2 true JP4503677B2 (ja) 2010-07-14

Family

ID=37233660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008509150A Active JP4503677B2 (ja) 2005-04-29 2006-04-27 上側および下側の基板表面を露出させた半導体パッケージ

Country Status (5)

Country Link
US (1) US7429786B2 (ja)
JP (1) JP4503677B2 (ja)
KR (1) KR101120122B1 (ja)
TW (1) TWI322489B (ja)
WO (1) WO2006118982A2 (ja)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US20070187818A1 (en) * 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate
US7986043B2 (en) * 2006-03-08 2011-07-26 Stats Chippac Ltd. Integrated circuit package on package system
US7981702B2 (en) * 2006-03-08 2011-07-19 Stats Chippac Ltd. Integrated circuit package in package system
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
KR100885419B1 (ko) * 2006-04-26 2009-02-24 삼성전자주식회사 적층형 패키지 구조체
KR100792352B1 (ko) * 2006-07-06 2008-01-08 삼성전기주식회사 패키지 온 패키지의 바텀기판 및 그 제조방법
US20080029884A1 (en) * 2006-08-03 2008-02-07 Juergen Grafe Multichip device and method for producing a multichip device
US20080054496A1 (en) * 2006-08-30 2008-03-06 Neill Thornton High temperature operating package and circuit design
TWM308495U (en) * 2006-09-08 2007-03-21 Lingsen Precision Ind Ltd Microelectromechanical module package structure
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US7566962B2 (en) * 2006-12-26 2009-07-28 Advanced Semiconductor Engineering Inc. Semiconductor package structure and method for manufacturing the same
TWI341576B (en) * 2007-01-24 2011-05-01 Chipmos Technologies Inc Chip package reducing wiring layers on substrate and its carrier
US8063481B2 (en) * 2007-02-21 2011-11-22 Rambus Inc. High-speed memory package
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US7777354B2 (en) * 2007-06-05 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with leaded package
US9330945B2 (en) * 2007-09-18 2016-05-03 Stats Chippac Ltd. Integrated circuit package system with multi-chip module
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
JP2010010437A (ja) * 2008-06-27 2010-01-14 Stanley Electric Co Ltd 光半導体装置
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
KR101297192B1 (ko) * 2008-11-10 2013-08-19 삼성전자주식회사 화상형성장치, 칩, 및, 칩 패키지
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US20100244223A1 (en) * 2009-03-25 2010-09-30 Cho Namju Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US8710634B2 (en) * 2009-03-25 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US8003445B2 (en) * 2009-03-26 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with z-interconnects having traces and method of manufacture thereof
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) * 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8533853B2 (en) 2009-06-12 2013-09-10 Telecommunication Systems, Inc. Location sensitive solid state drive
US8106499B2 (en) * 2009-06-20 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with a dual substrate package and method of manufacture thereof
US20100327419A1 (en) 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
EP2309535A1 (en) 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
US8304921B2 (en) * 2009-11-13 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
JP2011128140A (ja) * 2009-11-19 2011-06-30 Dainippon Printing Co Ltd センサデバイス及びその製造方法
TWI411051B (zh) * 2009-12-02 2013-10-01 Mstar Semiconductor Inc 封裝層疊方法與結構及其電路板系統
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
TWI419283B (zh) 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8981577B2 (en) * 2010-03-24 2015-03-17 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US9059187B2 (en) * 2010-09-30 2015-06-16 Ibiden Co., Ltd. Electronic component having encapsulated wiring board and method for manufacturing the same
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
TWI455265B (zh) * 2010-11-01 2014-10-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8171800B1 (en) * 2011-01-25 2012-05-08 Continental Automotive Systems, Inc. Differential pressure sensor using dual backside absolute pressure sensing
KR101828386B1 (ko) * 2011-02-15 2018-02-13 삼성전자주식회사 스택 패키지 및 그의 제조 방법
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8765497B2 (en) * 2011-09-02 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging and function tests for package-on-package and system-in-package structures
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
TWI449152B (zh) 2011-12-21 2014-08-11 Ind Tech Res Inst 半導體元件堆疊結構
KR20130105175A (ko) * 2012-03-16 2013-09-25 삼성전자주식회사 보호 층을 갖는 반도체 패키지 및 그 형성 방법
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US10115661B2 (en) 2013-02-08 2018-10-30 Qualcomm Incorporated Substrate-less discrete coupled inductor structure
AT513747B1 (de) * 2013-02-28 2014-07-15 Mikroelektronik Ges Mit Beschränkter Haftung Ab Bestückungsverfahren für Schaltungsträger und Schaltungsträger
CN104051411B (zh) 2013-03-15 2018-08-28 台湾积体电路制造股份有限公司 叠层封装结构
US9768048B2 (en) * 2013-03-15 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structure
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20150014852A1 (en) * 2013-07-12 2015-01-15 Yueli Liu Package assembly configurations for multiple dies and associated techniques
US9478498B2 (en) 2013-08-05 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Through package via (TPV)
US9524948B2 (en) * 2013-09-30 2016-12-20 Mediatek Inc. Package structure
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
KR102190390B1 (ko) 2013-11-07 2020-12-11 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN104760920B (zh) 2014-01-02 2017-01-04 意法半导体研发(深圳)有限公司 具有mems ic的紧凑电子封装体和相关方法
CN105097680B (zh) * 2014-05-16 2019-06-07 恩智浦美国有限公司 用于集成电路器件的保护性封装
JP6235423B2 (ja) * 2014-06-30 2017-11-22 東芝メモリ株式会社 半導体装置
US20170053858A1 (en) * 2015-08-20 2017-02-23 Intel Corporation Substrate on substrate package
US10229859B2 (en) 2016-08-17 2019-03-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9859255B1 (en) * 2016-10-01 2018-01-02 Intel Corporation Electronic device package
KR102359904B1 (ko) 2019-09-16 2022-02-08 삼성전자주식회사 반도체 패키지
US20230065615A1 (en) * 2021-08-27 2023-03-02 Advanced Semiconductor Engineering, Inc. Electronic device
TWI808835B (zh) * 2022-07-20 2023-07-11 強茂股份有限公司 晶圓級晶片尺寸封裝件及方法
TWI843347B (zh) * 2022-12-20 2024-05-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
FR2670322B1 (fr) * 1990-12-05 1997-07-04 Matra Espace Modules de memoire a l'etat solide et dispositifs de memoire comportant de tels modules
US5222014A (en) * 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
FR2694840B1 (fr) 1992-08-13 1994-09-09 Commissariat Energie Atomique Module multi-puces à trois dimensions.
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
US5652185A (en) 1995-04-07 1997-07-29 National Semiconductor Corporation Maximized substrate design for grid array based assemblies
US5719440A (en) * 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US7166495B2 (en) * 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US5898219A (en) * 1997-04-02 1999-04-27 Intel Corporation Custom corner attach heat sink design for a plastic ball grid array integrated circuit package
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5982633A (en) * 1997-08-20 1999-11-09 Compaq Computer Corporation Opposed ball grid array mounting
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JPH11219984A (ja) 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
TW432550B (en) * 1998-02-07 2001-05-01 Siliconware Precision Industries Co Ltd Method of encapsulating a chip
SG75958A1 (en) * 1998-06-01 2000-10-24 Hitachi Ulsi Sys Co Ltd Semiconductor device and a method of producing semiconductor device
US6451624B1 (en) 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6034875A (en) * 1998-06-17 2000-03-07 International Business Machines Corporation Cooling structure for electronic components
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
JP2000058691A (ja) 1998-08-07 2000-02-25 Sharp Corp ミリ波半導体装置
US6201302B1 (en) * 1998-12-31 2001-03-13 Sampo Semiconductor Corporation Semiconductor package having multi-dies
JP2000228468A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp 半導体チップ及び半導体装置
JP3685947B2 (ja) * 1999-03-15 2005-08-24 新光電気工業株式会社 半導体装置及びその製造方法
US6118176A (en) * 1999-04-26 2000-09-12 Advanced Semiconductor Engineering, Inc. Stacked chip assembly utilizing a lead frame
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6238949B1 (en) 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
JP3526788B2 (ja) * 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
SG87046A1 (en) * 1999-08-17 2002-03-19 Micron Technology Inc Multi-chip module with stacked dice
US6424033B1 (en) * 1999-08-31 2002-07-23 Micron Technology, Inc. Chip package with grease heat sink and method of making
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2001156212A (ja) * 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP2001094045A (ja) * 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置
JP3485507B2 (ja) * 1999-10-25 2004-01-13 沖電気工業株式会社 半導体装置
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
KR100335717B1 (ko) * 2000-02-18 2002-05-08 윤종용 고용량 메모리 카드
US6462421B1 (en) * 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
JP2001308262A (ja) * 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
TW445610B (en) 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
US6472758B1 (en) 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP2002040095A (ja) * 2000-07-26 2002-02-06 Nec Corp 半導体装置及びその実装方法
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
JP3377001B2 (ja) * 2000-08-31 2003-02-17 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US6492726B1 (en) 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
JP2002118201A (ja) * 2000-10-05 2002-04-19 Hitachi Ltd 半導体装置およびその製造方法
TW459363B (en) 2000-11-22 2001-10-11 Kingpak Tech Inc Integrated circuit stacking structure and the manufacturing method thereof
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6340846B1 (en) * 2000-12-06 2002-01-22 Amkor Technology, Inc. Making semiconductor packages with stacked dies and reinforced wire bonds
US6777819B2 (en) * 2000-12-20 2004-08-17 Siliconware Precision Industries Co., Ltd. Semiconductor package with flash-proof device
US6734539B2 (en) * 2000-12-27 2004-05-11 Lucent Technologies Inc. Stacked module package
JP2002208656A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
US6388313B1 (en) * 2001-01-30 2002-05-14 Siliconware Precision Industries Co., Ltd. Multi-chip module
JP2002231885A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Ｏｋｉセミコンダクタ株式会社 半導体装置
TW502408B (en) * 2001-03-09 2002-09-11 Advanced Semiconductor Eng Chip with chamfer
JP2002280516A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体モジュール
SG108245A1 (en) * 2001-03-30 2005-01-28 Micron Technology Inc Ball grid array interposer, packages and methods
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
JP2002373969A (ja) * 2001-06-15 2002-12-26 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US6734552B2 (en) * 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6451626B1 (en) * 2001-07-27 2002-09-17 Charles W.C. Lin Three-dimensional stacked semiconductor package
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
JP2003086733A (ja) 2001-09-11 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法およびそれを用いた電子機器
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
US6847105B2 (en) 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
US6599779B2 (en) * 2001-09-24 2003-07-29 St Assembly Test Service Ltd. PBGA substrate for anchoring heat sink
US6555917B1 (en) 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US20030113952A1 (en) * 2001-12-19 2003-06-19 Mahesh Sambasivam Underfill materials dispensed in a flip chip package by way of a through hole
TW523894B (en) * 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
US7034388B2 (en) * 2002-01-25 2006-04-25 Advanced Semiconductor Engineering, Inc. Stack type flip-chip package
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
JP3688249B2 (ja) 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3550391B2 (ja) 2002-05-15 2004-08-04 沖電気工業株式会社 半導体装置及びその製造方法
US7081578B2 (en) * 2002-05-17 2006-07-25 Crimson Technology, Inc. Musical performance information compression apparatus, and musical performance information decoding apparatus
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
KR100442880B1 (ko) 2002-07-24 2004-08-02 삼성전자주식회사 적층형 반도체 모듈 및 그 제조방법
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US6972481B2 (en) 2002-09-17 2005-12-06 Chippac, Inc. Semiconductor multi-package module including stacked-die package and having wire bond interconnect between stacked packages
US6838761B2 (en) * 2002-09-17 2005-01-04 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
TW567601B (en) 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
SG114585A1 (en) * 2002-11-22 2005-09-28 Micron Technology Inc Packaged microelectronic component assemblies
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
US6818980B1 (en) * 2003-05-07 2004-11-16 Asat Ltd. Stacked semiconductor package and method of manufacturing the same
TWI299551B (en) * 2003-06-25 2008-08-01 Via Tech Inc Quad flat no-lead type chip carrier
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR100564585B1 (ko) * 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
US20060138631A1 (en) * 2003-12-31 2006-06-29 Advanced Semiconductor Engineering, Inc. Multi-chip package structure
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system

Also Published As

Publication number Publication date
KR20080073637A (ko) 2008-08-11
JP2008539599A (ja) 2008-11-13
KR101120122B1 (ko) 2012-03-23
WO2006118982A3 (en) 2007-07-12
US20060244117A1 (en) 2006-11-02
TW200711072A (en) 2007-03-16
WO2006118982A2 (en) 2006-11-09
TWI322489B (en) 2010-03-21
US7429786B2 (en) 2008-09-30

Similar Documents

Publication Publication Date Title
JP4503677B2 (ja) 上側および下側の基板表面を露出させた半導体パッケージ
JP5346578B2 (ja) 半導体アセンブリおよびその作製方法
US7394148B2 (en) Module having stacked chip scale semiconductor packages
KR101172527B1 (ko) 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US7763963B2 (en) Stacked package semiconductor module having packages stacked in a cavity in the module substrate
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
KR101590540B1 (ko) 베이스 구조 디바이스를 갖춘 집적회로 패키지 시스템
US7977780B2 (en) Multi-layer package-on-package system
KR20050074961A (ko) 역전된 제 2 패키지를 구비한 반도체 적층형 멀티-패키지모듈
TW201304018A (zh) 積層型半導體封裝及其製造方法
KR20080048311A (ko) 반도체 패키지 및 그 제조방법
KR100813621B1 (ko) 적층형 반도체 소자 패키지
KR20210076292A (ko) 반도체 패키지
KR20070092424A (ko) 적층 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090422

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090501

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Ref document number: 4503677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350