JP3688249B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3688249B2
JP3688249B2 JP2002104570A JP2002104570A JP3688249B2 JP 3688249 B2 JP3688249 B2 JP 3688249B2 JP 2002104570 A JP2002104570 A JP 2002104570A JP 2002104570 A JP2002104570 A JP 2002104570A JP 3688249 B2 JP3688249 B2 JP 3688249B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor device
semiconductor
manufacturing
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002104570A
Other languages
English (en)
Other versions
JP2003303937A (ja
Inventor
洋一郎 栗田
俊昭 城内
貴志 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002104570A priority Critical patent/JP3688249B2/ja
Priority to US10/405,471 priority patent/US6930396B2/en
Publication of JP2003303937A publication Critical patent/JP2003303937A/ja
Application granted granted Critical
Publication of JP3688249B2 publication Critical patent/JP3688249B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、詳しくは、パッケージ基板上に複数の半導体チップが多段に積層されてパッケージにより封止されてなる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の代表であるＬＳＩ（大規模半導体集積回路）は、集積度の向上につれてより高性能化されて、各種の電子装置に適用されている。このような半導体装置において、最近普及が著しい携帯電話のような移動用情報処理装置に用いられるものは、高性能を維持したままで、さらに携帯性の利点を発揮すべく小型化が要求されている。このような要求に応える半導体装置として、パッケージ基板上に複数の半導体チップが多段に積層（スタック）されてパッケージングされた構成のものが知られている。
【０００３】
図２２は、上述したような構成の従来の半導体装置の一例として、略同一サイズの複数の半導体チップを積層した構成を示す断面図である。同半導体装置１００は、同図に示すように、表面に内部端子１０８、１１１がそれぞれ複数形成されるとともに、裏面に突起状の外部端子１０１が複数形成されたパッケージ基板１０２上に、略同一サイズでともにシリコンから成る第１の半導体チップ１０３と第２の半導体チップ１０４とがスペーサチップ１０５を介して多段に積層されて、第１の半導体チップ１０３上のパッド電極１０７とパッケージ基板１０２上の内部端子１０８との間は第１のボンディングワイヤ１０９により電気的に接続されるとともに、第２の半導体チップ１０４上のパッド電極１１０とパッケージ基板１０２上の内部端子１１１との間は同様に第２のボンディングワイヤ１１２により電気的に接続されている。また、第１の半導体チップ１０３、スペーサチップ１０５及び第２の半導体チップ１０４はそれぞれ接着剤１１３〜１１５によりマウント（固定）されている。そして、パッケージ基板１０２上の第１及び第２の半導体チップ１０３、１０４、第１及び第２のボンディングワイヤ１０９、１１２を含む全体は、熱硬化性樹脂により構成されたパッケージ１０６により封止されている。
【０００４】
上述したように、スペーサチップ１０５を介在させたことにより、第１及び第２の半導体チップ１０３、１０４間には十分な間隔が確保される。それゆえ、第１の半導体チップ１０３に接続された第１のボンディングワイヤ１０９がスペーサチップ１０５により保護されて、この第１のボンディングワイヤ１０９と第２の半導体チップ１０４との接触によるショート、あるいは第２の半導体チップ１０４が第１のボンディングワイヤ１０９に接触することによるワイヤ１０９に与えるダメージを防止することができる。このような構成の半導体装置１００によれば、複数の半導体チップ１０３、１０４が多段に積層されて半導体装置１００が構成されるので、高性能を維持したままで小型化を実現できる半導体装置が得られる。
【０００５】
次に、図２３及び図２４を参照して、同半導体装置１００の製造方法を工程順に説明する。
まず、図２３（ａ）に示すように、表面に内部端子１０８、１１１がそれぞれ複数形成されたパッケージ基板１０２を用いて、この表面に接着剤１１３を介して第１の半導体チップ１０３をマウントする。この第１の半導体チップ１０３上の側縁部には予め複数のパッド電極１０７が形成されている。次に、図２３（ｂ）に示すように、第１の半導体チップ１０３上のパッド電極１０７とパッケージ基板１０２上の内部端子１０８との間に、ワイヤボンディング法により第１のボンディングワイヤ１０９を接続する。
【０００６】
次に、図２３（ｃ）に示すように、シリコンから成るスペーサチップ１０５を接着剤１１４を介して、第１の半導体チップ１０３上にマウントする。このスペーサチップ１０５は、前述したように第１のボンディングワイヤ１０９を保護するために用いられる。次に、図２４（ｄ）に示すように、第２の半導体チップ１０４を接着剤１１５を介して、スペーサチップ１０５上にマウントする。この第２の半導体チップ１０４上の側縁部には予め複数のパッド電極１１０が形成されている。次に、図２４（ｅ）に示すように、第２の半導体チップ１０４上のパッド電極１１０とパッケージ基板１０２上の内部端子１１１との間に、第２のボンディングワイヤ１１２を接続する。次に、図２４（ｆ）に示すように、トランスファモールド法により、パッケージ基板１０２上の第１及び第２の半導体チップ１０３、１０４、第１及び第２のボンディングワイヤ１０９、１１２を含む全体を覆うように熱硬化性樹脂を供給した後、加熱処理を施して熱硬化させることによりパッケージ１０６を形成する。続いて、パッケージ基板１０２の裏面に突起状の外部端子１０１を複数形成することにより、図２２に示したような半導体装置１００を完成させる。
【０００７】
ところで、上述したような従来の半導体装置では、第１及び第２のの半導体チップ１０３、１０４間に十分な間隔を確保するために用いられるスペーサチップ１０５の材料として、高価なシリコンチップを用いているので、コストアップになるという欠点がある。また、携帯電話のような移動用情報処理装置に用いられる半導体装置では、小型化だけでなく、薄い製品を実現するために薄型化を図ることが望ましいが、このためにはスペーサチップ１０５を薄くすることが必要となる。しかしながら、スペーサチップ１０５の厚さは研削技術の進歩により２０〜３０μｍの加工が可能であるが、このように薄く加工すると研削後のハンドリングに支障が生じてくるので、実質的に略１００μｍ以下の厚さを実現することは困難である。それゆえ、半導体装置の薄型化には制約があった。
【０００８】
上述したように、パッケージ基板上に複数の半導体チップが積層されてパッケージングされた構成の半導体装置が、例えば特開２００１−３０８２６２号公報に開示されている。同半導体装置２００は、図２５に示すように、裏面に突起状の外部端子２０１が複数形成されたパッケージ基板２０２上に接着剤２０３を介して第１の半導体チップ２０４がマウントされ、第１の半導体チップ２０４と第２の半導体チップ２０５とが接着剤２０６を介して積層されて、第１及び第２の半導体チップ２０４、２０５は、樹脂から成るパッケージ２０７により封止されている。第１の半導体チップ２０４上のパッド電極（図示せず）とパッケージ基板２０２上の内部端子（図示せず）との間には第１のボンディングワイヤ２０８が接続されるとともに、第２の半導体チップ２０５上のパッド電極（図示せず）とパッケージ基板２０２上の内部端子（図示せず）との間には第２のボンディングワイヤ２０９が接続されている。また、第１の半導体チップ２０４の表面はオーバーコート層２１０で覆われている。
ここで、第１の半導体チップ２０４と第２の半導体チップ２０５とを接着するための接着剤２０６は、第１の半導体チップ２０４に接続された第１のボンディングワイヤ２０８を覆い、かつ両チップ２０４、２０５間に空間（空隙）をなくするに十分な量を塗布するように構成されている。
【０００９】
【発明が解決しようとする課題】
ところで、特開２００１−３０８２６２号公報記載の半導体装置では、複数の半導体チップを積層するための接着剤の量がばらつき易いため、半導体チップ間に均一な間隔を確保するのが難しいので、半導体装置の信頼性が低下するとともに、薄型化を図るのが困難になる、という問題がある。
すなわち、上記公報記載の半導体装置は、図２５に示したように、第１及び第２の半導体チップ２０４、２０５は接着剤２０６を介して積層されているが、この接着剤２０６の量を一定になるように制御するのが困難なので、両半導体チップ２０４、２０５間に均一な間隔を確保するのが難しくなる。例えば、接着剤２０６の量が少ない場合には、上段の半導体チップである第２の半導体チップ２０５の姿勢が傾き易くなるので、両半導体チップ２０４、２０５が平行に保たれなくなるため、第１の半導体チップ２０４に接続されている第１のボンディングワイヤ２０８と第２の半導体チップ２０５とが接触するという不具合が生ずる。
【００１０】
また、このように接着剤２０６の量が少ない場合には、両半導体チップ２０４、２０５間に微小な空隙が形成され易くなるので、この微小な空隙がそのまま残ってしまう可能性が大きい。すなわち、この微小な空隙内にはこの後の工程で行われるトランスファモールド法によっても、樹脂を注入するのが難しいので、その空隙はそのまま残ってしまうことになる。したがって、空隙が半導体装置に残っていることにより、この空隙に水分が浸入するようになって経時的に半導体装置の耐湿性が劣化してくるようになるため、半導体装置の信頼性が低下してくるようになる。
【００１１】
一方、例えば接着剤２０６の量が多い場合には、両半導体チップ２０４、２０５間には十分な間隔が確保されるようになるので、第１のボンディングワイヤ２０８と第２の半導体チップ２０５との接触は防止できるようになるが、その間隔を均一に制御するのが難しいため、半導体装置の薄型化が困難になる。さらに、接着剤２０６の量が多い場合には、余分な量の接着剤２０６が第１の半導体チップ２０４の側端部からパッケージ基板２０２上に流れ出るようになるので、この流れ出した接着剤２０６によって内部端子が覆われるおそれがあるため、この後の第２の半導体チップ２０５に対するワイヤボンディングが困難になる。また、このように接着剤２０６が半導体チップ２０４の側端部に流れ出た場合には、この流れ出た接着剤２０６が第１のボンディングワイヤ２０８を伝わるようになり、この接着剤２０６とこの後のトランスファモールド法で用いられる樹脂との熱膨張率の違いにより、第１のボンディングワイヤ２０８に応力が加わるようになる。そして、最悪の場合には第１のボンディングワイヤ２０８が断線に至るようになるため、半導体装置の信頼性がさらに低下してくることになる。
【００１２】
この発明は、上述の事情に鑑みてなされたもので、複数の半導体チップが多段に積層されてパッケージにより封止されてなる構成において、信頼性を向上させることができ、かつ薄型化を図ることができるようにした半導体装置の製造方法を提供することを目的としている。
【００２６】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、複数の半導体チップが多段に積層されてなる半導体装置の製造方法に係り、下段の半導体チップ上に複数のスペーサを形成する工程と、前記下段の半導体チップ上に前記複数のスペーサを介して上段の半導体チップを積層する工程と、前記半導体チップ、前記複数のスペーサ及び前記上段の半導体チップを絶縁体により封止する工程とを含み、前記複数のスペーサを、熱硬化のための加熱処理を不要とする光硬化性樹脂を素材とする突起状構造物で形成することを特徴としている。
【００２７】
また、請求項２記載の発明は、複数の半導体チップが多段に積層されてなる半導体装置の製造方法に係り、パッケージ基板上に下段の半導体チップを固定する下段半導体チップ固定工程と、前記パッケージ基板上の内部端子と前記下段の半導体チップ上の電極とを第１の導電体により電気的に接続する第１導電体接続工程と、前記下段の半導体チップ上に複数のスペーサを形成するスペーサ形成工程と、前記下段の半導体チップ上に前記複数のスペーサを介して上段の半導体チップを積層する上段半導体チップ積層工程と、前記パッケージ基板上の前記内部端子と前記上段の半導体チップ上の電極とを第２の導電体により電気的に接続する第２導電体接続工程と、前記パッケージ基板上の前記下段の半導体チップ、前記上段の半導体チップ、前記第１の導電体及び前記第２の導電体を絶縁体により封止する封止工程とを含み、前記複数のスペーサを、熱硬化のための加熱処理を不要とする光硬化性樹脂を素材とする突起状構造物で形成することを特徴としている。
【００２８】
また、請求項３記載の発明は、請求項２記載の半導体装置の製造方法に係り、前記第１導電体接続工程の後に、前記スペーサ形成工程を行うことを特徴としている。
【００２９】
また、請求項４記載の発明は、請求項２記載の半導体装置の製造方法に係り、前記第１導電体接続工程の前に、前記スペーサ形成工程を行うことを特徴としている。
【００３０】
また、請求項５記載の発明は、請求項２、３又は４記載の半導体装置の製造方法に係り、前記スペーサ形成工程を、液状樹脂を供給した後に硬化させることにより行うことを特徴としている。
【００３１】
また、請求項６記載の発明は、請求項５記載の半導体装置の製造方法に係り、前記液状樹脂の供給方法として、ポッティング法、スクリーン印刷法又は非接触式のジェットディスペンサ法を用いることを特徴としている。
【００３２】
請求項７記載の発明は、請求項２乃至６のいずれか１に記載の半導体装置の製造方法に係り、前記上段半導体チップ積層工程の前に、前記下段の半導体チップ上に接着剤を形成する接着剤形成工程を含むことを特徴としている。
【００３３】
また、請求項８記載の発明は、請求項２乃至７のいずれか１に記載の半導体装置の製造方法に係り、前記上段半導体チップ積層工程の前に、前記上段の半導体チップの積層面に絶縁性シートを形成する絶縁性シート形成工程を含むことを特徴としている。
【００３４】
また、請求項９記載の発明は、複数の半導体チップが多段に積層されてなる半導体装置の製造方法に係り、前記複数の半導体チップのうち下段の半導体チップ上に突起状構造物の絶縁体からなる複数のスペーサを形成する工程と、前記下段の半導体チップ上に前記複数のスペーサを介して前記下段の半導体チップの上段の半導体チップを積層する工程と、少なくとも一つの半導体チップをフリップチップ接続によって積層する工程と、前記複数の半導体チップ及び前記複数のスペーサ前記上段の半導体チップを絶縁体により封止する工程とを含み、前記複数のスペーサを形成する工程は、熱硬化性樹脂又は光硬化性樹脂を用いて行うことを特徴としている。
【００３５】
また、請求項１０記載の発明は、請求項９記載の半導体装置の製造方法に係り、前記半導体装置の製造方法において、さらにパッケージ基板上に最下段の半導体チップを固定する工程と、前記フリップチップ接続する半導体チップ以外の半導体チップ上の電極と前記パッケージ基板上の内部端子とを導電体により電気的に接続する工程とを有することを特徴としている。
【００３８】
また、請求項１１記載の発明は、請求項１乃至１０のいずれか１に記載の半導体装置の製造方法に係り、前記多段に積層する前記複数の半導体チップのサイズが異なっていることを特徴としている。
【００４０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態について説明する。説明は実施例を用いて具体的に行う。
◇第１実施例
図１は、この発明の第１実施例である半導体装置の構成を示す断面図、図２及び図３は同半導体装置を製造する第１の製造方法を工程順に示す工程図、図４は同半導体装置の第１の製造方法の一工程を概略的に示す図、図５は同半導体装置の第１の製造方法の途中の工程における半導体チップを示す平面図、また、図６は同半導体装置を製造する第２の製造方法を工程順に示す工程図、図７は同半導体装置の第２の製造方法の一工程を概略的に示す図である。
この例の半導体装置１は、図１に示すように、表面に第１の内部端子２及び第２の内部端子３がそれぞれ複数形成されるとともに、裏面に突起状の外部端子４が複数形成されたパッケージ基板５上に接着剤６によりマウント（固定）されたシリコンから成る第１の半導体チップ（下段の半導体チップ）７と、第１の半導体チップ７と略同一サイズでこの第１の半導体チップ７上に複数の半球状のスペーサ８及び接着剤９を介して積層された第２の半導体チップ（上段の半導体チップ）１１と、第１の半導体チップ７上のパッド電極１２とパッケージ基板５上の第１の内部端子２とを電気的に接続する第１のボンディングワイヤ（導電体）１３と、第２の半導体チップ１１上のパッド電極１４とパッケージ基板５上の第２の内部端子３とを電気的に接続する第２のボンディングワイヤ（導電体）１５と、パッケージ基板５上の第１の半導体チップ７、第２の半導体チップ１１、第１のボンディングワイヤ１３及び第２のボンディングワイヤ１５を封止する熱硬化性樹脂（絶縁体）により構成されたパッケージ１６とを有している。
【００４１】
パッケージ基板５は、ガラスエポキシ、セラミック、ポリイミド、ポリアミド等の周知の絶縁基板が用いられて、その表面の複数の第１及び第２の内部端子２、３はともにＣｕ（銅）、Ｎｉ（ニッケル）、あるいはＣｕ上に順次にめっきされたＮｉ／Ａｕ（金）等から構成されるとともに、その裏面の複数の突起状の外部端子４ははんだボール、ＡｕあるいはＣｕを含んだボール等から構成されている。ここで、第１及び第２の内部端子２、３と外部端子４とはパッケージ基板５の内部において導通されている。外部端子４は、半導体装置１が各種の電子装置に実装される場合に、プリント基板にはんだ付けするために用いられる。
【００４２】
複数の半球状のスペーサ８は、第１の半導体チップ７に接続された第１のボンディングワイヤ１３を保護して、この第１のボンディングワイヤ１３が第２の半導体チップ１１と接触するのを防止するため形成され、この目的に適うように第１及び第２の半導体チップ７、１１間に６０〜７０μｍの均一な間隔を確保する高さに形成されている。このスペーサ８は、例えばＣＲＭ１５７５Ｃ（商品名）として知られている住友ベークライト社製の熱硬化性樹脂により構成される。あるいは、スペーサ８は、例えばＵＦＲ１０７ＮＤ（商品名）として知られている長瀬産業社製の速硬化性樹脂や、例えばアクリレート系、ポリエン・ポリチオール系、エポキシ系の光硬化性樹脂を用いて構成することができる。特に、上述したような速硬化性樹脂や光硬化性樹脂を用いて構成した場合には、熱硬化するための加熱処理を不要にできるので、スペーサ８の形成工程の生産能力を向上させることができる。半球状のスペーサ８は、後述するように、ポッティング法、スクリーン印刷法等より形成される。また、接着剤９は第２の半導体チップ１１を半球状のスペーサ８を介して第１の半導体チップ７上にマウントするために設けられ、スペーサ８と同様に上述したような熱硬化性樹脂を用いて構成される。
【００４３】
第１の半導体チップ７上のパッド電極１２及び第２の半導体チップ１１上のパッド電極１４は、ともにＡｌ、Ａｕ等から構成され、同様に、第１及び第２のボンディングワイヤ１３、１５はともにＡｌ、Ａｕ等から構成されている。また、パッケージ１６は、後述するように、周知のトランスファモールド法により、エポキシ樹脂、ウレタン樹脂、フェノール樹脂等の熱硬化性樹脂を用いて形成される。このようにトランスファモールド法によって熱硬化性樹脂を用いてパッケージングすることで、低いコストで半導体装置を製造することができる。ここで、積層される第１及び第２の半導体チップ７、１１は、ロジック製品同士、あるいはロジック製品とメモリ製品との組合せ等の任意の選択が可能である。
【００４４】
上述したような半導体装置１によれば、第１及び第２の半導体チップ７、１１が従来のようにその量を一定に制御するのが困難な接着剤を介して積層されることなく、制御性良く高さを均一に形成できる半球状のスペーサ８を介して積層されるので、両半導体チップ７、１１間に均一な間隔を確保することができる。したがって、両半導体チップ７、１１は常に平行に保たれるようになるため、第１の半導体チップ７に接続されている第１のボンディングワイヤ１３と第２の半導体チップ１１とが接触するような不具合は生じない。また、従来のようにその量を一定に制御するのが困難な接着剤を介して両半導体チップ７、１１が積層されることがないので、両半導体チップ７、１１間に微小な空隙が形成されてしまうことがなくなる。また、半球状のスペーサ８は、両半導体チップ７、１１間に、第１のボンディングワイヤ１３が第２の半導体チップ１１と接触するのを防止するのに足るように均一な間隔を確保する高さに形成されていて、余分な高さには形成されていないので、容易に半導体装置の薄型化を図ることができる。
【００４５】
次に、図２及び図３を参照して、この例の半導体装置の第１の製造方法を工程順に説明する。
まず、図２（ａ）に示すように、表面に前述したようなＣｕ、Ｎｉ等から成る第１の内部端子２及び第２の内部端子３がそれぞれ複数形成された、ガラスエポキシ、セラミック、ポリイミド、ポリアミド等から成るパッケージ基板５を用いて、この表面に接着剤６を介して第１の半導体チップ７をマウントする。この第１の半導体チップ７上の側縁部には予めＡｌ、Ａｕ等から成る複数のパッド電極１２が形成されている。
【００４６】
次に、図２（ｂ）に示すように、第１の半導体チップ７上のパッド電極１２とパッケージ基板５上の第１の内部端子２との間に、ワイヤボンディング法によりＡｌ、Ａｕ等から成る第１のボンディングワイヤ１３を接続する。
【００４７】
次に、図２（ｃ）に示すように、ポッティング法により、第１の半導体チップ７上に６０〜７０μｍの高さの複数の半球状のスペーサ８を形成する。これは、図４に示すように、ディスペンサノズル１７により、前述したような例えばＣＲＭ１５７５Ｃ（商品名）として知られている住友ベークライト社製の熱硬化性樹脂から成る第１の液状樹脂１８を用いて、第１の半導体チップ７上の所望の位置に所望の量供給した後、加熱処理して熱硬化させることにより、複数の半球状のスペーサ８を形成する。あるいは、上述の熱硬化性樹脂に代えて、前述したような速硬化性樹脂や光硬化性樹脂を用いて、スペーサ８を形成してもよい。この場合には、熱硬化のための加熱処理は不要になる。このスペーサ８は、図５に示すように、例えば第１の半導体チップ７上の平面の４隅と中央部付近に配置するように形成することが、この後に第１の半導体チップ７上に第２の半導体チップ１１を安定に積層させる上で望ましい。ここで、中央部付近のスペーサ８は、特に第２の半導体チップ１１のサイズが大きい場合に、搭載する力により第２の半導体チップ１１の中央部がたわむことを防止する役割を担う。しかし、第２の半導体チップ１１のサイズが小さい場合には、中央部のスペーサ８は必ずしも必要ではない。スペーサ８は、原理的には３個所に配置されていればよい。このようなスペーサ８の形成は、ポッティング技術を利用することにより制御性良く６０〜７０μｍの均一な高さに形成することができる。
【００４８】
次に、図２（ｄ）に示すように、ポッティング法により、第１の半導体チップ７上の略中央部に第２の液状樹脂から成る接着剤９を供給する。この第２の液状樹脂としては、上述した第１の液状樹脂と同様な熱硬化性樹脂を用いて、ディスペンサノズル１７により塗布することができる。ただし、この接着剤９はその熱硬化性樹脂を未硬化のままにしておく。この接着剤９は、第２の半導体チップ１１を第１の半導体チップ７上に接着させてマウントするために用いており、両半球状チップ７、１１間に均一な間隔を確保することは目的としていないので、その塗布量は第１の半導体チップ７をマウントできる程度に制御されればよい。
【００４９】
次に、図３（ｅ）に示すように、第２の半導体チップ１１を複数の半球状のスペーサ８及び接着剤９を介して、第１の半導体チップ７上にマウントする。この第２の半導体チップ１１上の側縁部には予めＡｌ、Ａｕ等から成る複数のパッド電極１４が形成されている。この場合、第１の半導体チップ７上には既に均一な高さの半球状のスペーサ８が形成されているので、第２の半導体チップ１１はその均一な一定の高さを保持した状態で、接着剤９により第１の半導体チップ７に積層される。したがって、第１の半導体チップ７に接続されている第１のボンディングワイヤ１３は半球状のスペーサ８により保護されるので、第２の半導体チップ１１と接触することはない。
【００５０】
次に、未硬化の接着剤９を加熱処理して熱硬化させた後、図３（ｆ）に示すように、第２の半導体チップ１１上のパッド電極１４とパッケージ基板５上の第２の内部端子３との間に、ワイヤボンディング法によりＡｌ、Ａｕ等から成る第２のボンディングワイヤ１５を接続する。
【００５１】
次に、図３（ｇ）に示すように、トランスファモールド法により、パッケージ基板５上の第１及び第２の半導体チップ７、１１、第１及び第２のボンディングワイヤ１３、１５を含む全体を封止するように熱硬化性樹脂を供給してパッケージ１６を形成する。
次に、パッケージ基板５の裏面に前述したようなはんだボールのような突起状の外部端子４を形成することにより、図１に示したような半導体装置１を完成させる。
【００５２】
次に、図６を参照して、この例の半導体装置の第２の製造方法を工程順に説明する。この第２の製造方法が、上述した第１の製造方法と異なるところは、半球状のスペーサ８の形成をポッティング法に代えてスクリーン印刷法により形成するようにした点である。
まず、図６（ａ）に示すように、第１の製造方法の図２（ａ）の工程と略同様に、表面にＣｕ、Ｎｉ等から成る第１の内部端子２及び第２の内部端子３がそれぞれ複数形成された、ガラスエポキシ、セラミック、ポリイミド、ポリアミド等から成るパッケージ基板５を用いて、この表面に接着剤６を介して第１の半導体チップ７をマウントする。この第１の半導体チップ７上の側縁部には予めＡｌ、Ａｕ等から成る複数のパッド電極１２が形成されている。
【００５３】
次に、図６（ｂ）に示すように、スクリーン印刷法により、第１の半導体チップ７上に６０〜７０μｍの高さの複数の半球状のスペーサ８を形成する。これは、図７に示すように、第１の半導体チップ７上のスペーサ８を形成すべき位置に開口１９が形成されたスクリーンマスク２１を用いて、前述したようなＣＲＭ１５７５Ｃ（商品名）として知られている住友ベークライト社製の熱硬化性樹脂から成る第１の液状樹脂１８をスキージ２２により上記開口１９内に所望の量供給した後、加熱処理して熱硬化させることにより、複数の半球状のスペーサ８を形成する。このようなスペーサ８は、スクリーン印刷技術を利用しても制御性良く６０〜７０μｍの高さに形成することができる。
【００５４】
次に、図６（ｃ）に示すように、第１の半導体チップ７上のパッド電極１２とパッケージ基板５上の第１の内部端子２との間に、ワイヤボンディング法によりＡｌ、Ａｕ等から成る第１のボンディングワイヤ１３を接続する。
このように、この例の第２の製造方法において、第１の半導体チップ７に対するワイヤボンディングに先立って、第１の半導体チップ７に半球状のスペーサ８を形成するのは、もし先に第１のボンディングワイヤ１３を接続してしまうと、この後にスクリーン印刷法により半球状のスペーサ８を形成するときに、スクリーンマスク２１が第１のボンディングワイヤ１３に接触してダメージを与えてしまうおそれがあるので、このダメージを回避するためである。
次に、第１の製造方法の図２（ｄ）以下の工程と略同様な工程を繰り返すことにより、図１に示したような半導体装置１を完成させる。
【００５５】
上述したような、第１及び第２の半導体装置の製造方法によれば、ポッティング法あるいはスクリーン印刷法を利用することにより、第１の半導体チップ７上に第２の半導体チップ１１を均一な間隔を確保して積層するための半球状のスペーサ８を形成するので、コストアップを伴うことなく簡単な方法で半球状のスペーサ８の高さを制御性良く形成することができる。
【００５６】
このように、この例の半導体装置１によれば、第１の半導体チップ７上に高さが均一な複数の半球状のスペーサ８を介して第２の半導体チップ１１が積層されているので、第１及び第２の半導体チップ７、１１間に均一な間隔を確保することができる。
また、この例の半導体装置の製造方法によれば、ポッティング法あるいはスクリーン印刷法により、第１の半導体チップ７上に第２の半導体チップ１１を均一な間隔を確保して積層する半球状のスペーサ８を形成するので、半球状のスペーサ８の高さを制御性良く形成することができる。
したがって、複数の半導体チップが多段に積層されてパッケージにより封止されてなる半導体装置において、信頼性を向上させることができ、かつ薄型化を図ることができる。
【００５７】
◇第２実施例
図８は、この発明の第２実施例である半導体装置の構成を示す断面図である。この第２実施例の半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、絶縁性シートを介して第１及び第２の半導体チップを積層するようにした点である。
すなわち、この例の半導体装置１０は、図８に示すように、第２の半導体チップ１１は、これと略同一サイズの第１の半導体チップ７上に複数の半球状のスペーサ８及び接着剤９、絶縁性シート２３を介して積層されている。この絶縁性シート２２は、加熱により接着性を発揮するようなシートを用いて、予め第２の半導体チップ１１の積層面に接着されている。
【００５８】
この例の半導体装置１０を製造するには、例えば第１実施例の第１の製造方法において、図３（ｅ）の工程の代わりに、予め積層面に絶縁性シート２３を形成した第２の半導体チップ１１を用いて、複数の半球状のスペーサ８及び接着剤９を介して第１の半導体チップ７上にマウントすればよい。
これ以外は、上述した第１実施例と略同様である。それゆえ、図８において、図１の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００５９】
この例の半導体装置１０によれば、絶縁性シート２３を積層面に形成した第２の半導体チップ１１を半球状のスペーサ８及び接着剤９を介して第１の半導体チップ７上にマウントしているので、第１実施例と略同様な効果を得ることができる。また、第１及び第２の半導体チップ７、１１間に絶縁シート２３を介在させたことにより、両半導体チップ７、１１間の絶縁性をより高めることができる。
【００６０】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えて、この例の構成によれば、複数の半導体チップ間の絶縁性をより高めることができる。
【００６１】
◇第３実施例
図９は、この発明の第３実施例である半導体装置の構成を示す断面図である。この第３実施例の半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、３段にわたって複数の半導体チップを積層するようにした点である。すなわち、この例の半導体装置２０は、図９に示すように、第３の半導体チップ２４が、これと略同一サイズの第２の半導体チップ１１上に複数の半球状のスペーサ２５及び接着剤２６を介して積層されている。この場合、半球状のスペーサ２５及び接着剤２６はそれぞれ、前述した半球状のスペーサ８及び接着剤９と同様な熱硬化性樹脂が用いられる。また、パッケージ基板２７としてはＣｕ、Ｎｉ等から構成された複数の第３の内部端子２８が追加して形成されたものが用いられ、第３の半導体チップ２４上のＡｌ、Ａｕ等から構成された複数のパッド電極２９と上記第３の内部端子２８とはＡｌ、Ａｕ等から構成された第３のボンディングワイヤ（導電体）３１により電気的に接続されている。
【００６２】
この例の半導体装置２０を製造するには、例えば第１実施例の第１の製造方法を利用して、図３（ｆ）の工程の後に、図２（ｃ）〜図３（ｆ）の工程と略同様な工程を繰り返せばよい。
【００６３】
この例の半導体装置２０によれば、３つの半導体チップ７、１１、２４を用いて、第１の半導体チップ７により第１段目の半導体チップを構成し、第２の半導体チップ１１により第２段目の半導体チップを構成し、第３の半導体チップ２４により第３段目を構成している。このように、パッケージ基板２７上に積層する半導体チップの段数を増やすことにより、より高性能化された半導体装置を実現することができる。そして、このように積層段数を増やす場合は、複数の半導体チップのチップ厚を可能な限り薄くして薄型化を図ることにより、第１実施例と略同様な効果を得ることができる。
【００６４】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えて、この例の構成によれば、半導体チップの積層段数を増やすことにより、より高性能化された半導体装置を実現することができる。
【００６５】
◇第４実施例
図１０は、この発明の第４実施例である半導体装置の構成を示す断面図である。この第４実施例の半導体装置の構成が、上述の第３実施例のそれと大きく異なるところは、半導体チップの積層段数を３段に選んだ構成において、第３段目をサイズの小さな複数の半導体チップにより構成するようにした点である。
すなわち、この例の半導体装置３０は、図１０に示すように、第３段目の半導体チップとして、第２の半導体チップ１１よりサイズの小さい第４の半導体チップ３２が、第２の半導体チップ１１上に接着剤２６を介して積層されている。また、第４の半導体チップ３２上のＡｌ、Ａｕ等から構成された複数のパッド電極３３と上記第３の内部端子２８とはＡｌ、Ａｕ等から構成された第４のボンディングワイヤ（導電体）３４により電気的に接続されている。
【００６６】
この例の半導体装置３０を製造するには、例えば第１実施例の第１の製造方法を利用して、第３実施例の第３の半導体チップ２４に代えて第４の半導体チップ３２を用いて、図３（ｆ）の工程の後に、図２（ｃ）〜図３（ｆ）の工程と略同様な工程を繰り返せばよい。
【００６７】
この例の半導体装置３０によれば、第３実施例に比較して第３段目に積層する第３の半導体チップ２４よりもサイズの小さな第４の半導体チップ３２を用いる点が異なるだけなので、第３実施例と略同様な効果を得ることができる。
【００６８】
このように、この例の構成によっても、第３実施例において述べたのと略同様な効果を得ることができる。
【００６９】
◇第５実施例
図１１は、この発明の第５実施例である半導体装置の構成を示す断面図、図１２は同半導体装置に用いられる半導体チップを示す平面図である。この第４実施例の半導体装置の構成が、上述の第３実施例のそれと大きく異なるところは、半導体チップの積層段数を３段に選んだ構成において、第２段目をサイズの小さな複数の半導体チップにより構成するようにした点である。
すなわち、この例の半導体装置４０は、図１１に示すように、第２段目の半導体チップとして、第１の半導体チップ７よりそれぞれサイズの小さい第５の半導体チップ３５が第１の半導体チップ７上に複数の半球状のスペーサ３６及び接着剤３７を介して積層されているとともに、第６の半導体チップ３８が第１の半導体チップ７上に複数の半球状のスペーサ３９及び接着剤４１を介して積層されている。そして、第３段目の半導体チップとして、上記第３の半導体チップ２４が第５及び第６の半導体チップ３５、３８上にそれぞれ半球状のスペーサ４２、４３及び接着剤４４、４５を介して積層されている。また、パッケージ基板４６としてはＣｕ、Ｎｉ等から構成された複数の第４の内部端子４７が追加して形成されたものが用いられる。
【００７０】
また、第５の半導体チップ３５上のＡｌ、Ａｕ等から構成された複数のパッド電極４８と第２の内部端子３とはＡｌ、Ａｕ等から構成された第５のボンディングワイヤ（導電体）４９により電気的に接続されている。さらに、第６の半導体チップ３８上のＡｌ、Ａｕ等から構成された複数のパッド電極５２と上記第４の内部端子４７とはＡｌ、Ａｕ等から構成された第６のボンディングワイヤ（導電体）５３により電気的に接続されている。
【００７１】
ここで、第２段目の半導体チップとなる第５及び第６の半導体チップ３５、３８としては、パッド電極４８、５２がそれぞれ、図１２（ａ）に示したように、一列に半導体チップ３５、３８の側縁部に沿って配置されるように、あるい図１２（ｂ）に示したように一列に半導体チップ３５、３８の中央部に沿って配置されるように形成された構成のものが用いられる。これは、各半導体チップ３５、３８にボンディングワイヤ４９、５３を接続する際に、接続し易くするためである。
【００７２】
この例の半導体装置４０を製造するには、例えば第１実施例の第１の製造方法を利用して、第３実施例の第２の半導体チップ１１に代えて第５及び第６の半導体チップ３５、３８を用いて、図２（ｄ）の工程の後に、図３（ｅ）、（ｆ）の工程と略同様な工程を繰り返せばよい。
【００７３】
この例の半導体装置４０によれば、第３実施例に比較して第２段目に積層する第２の半導体チップ１１に代えてこれよりもサイズの小さな第５及び第６の半導体チップ３５、３８を用いる点が異なるだけなので、第３実施例と略同様な効果を得ることができる。
【００７４】
このように、この例の構成によっても、第３実施例において述べたのと略同様な効果を得ることができる。
【００７５】
◇第６実施例
図１３は、この発明の第６実施例である半導体装置の構成を示す断面図、図１４は同半導体装置に用いられる半導体チップを示す平面図である。この第６実施例の半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、半導体チップ上におけるパッド電極の配置を変えて、パッド電極の配置に自由度を持たせるようにした点である。
すなわち、この例の半導体装置５０は、図１３に示すように、第１段目の半導体チップとして、パッド電極５５、５６が二列にその中央部に沿って配置されるように形成された第７の半導体チップ５４が用いられて、第２の半導体チップ１１が第７の半導体チップ５４上に複数の半球状のスペーサ５７及び接着剤５８を介して積層されている。また、第７の半導体チップ５４上のＡｌ、Ａｕ等から構成された複数のパッド電極５５、５６と第１及び第２の内部端子２、３とはそれぞれＡｌ、Ａｕ等から構成された第７及び第８のボンディングワイヤ（導電体）６１、６２により電気的に接続されている。
【００７６】
ここで、第１段目の半導体チップとなる第７の半導体チップ５４としては、パッド電極５５、５６がそれぞれ、例えば図１４（ａ）に示したように、二列に半導体チップ５４の中央部に沿って配置されるように、あるいは例えば図１４（ｂ）に示したように一列に半導体チップ５４の中央部に沿って配置されるように形成された構成のものが用いられる。これは、各ボンディングワイヤ６１、６２を各パッド電極５５、５６に接続する際に、各パッド電極５５、５６を半導体チップ５４の中央部に沿って配置することにより接続に自由度を持たせるためである。しかしながら、このような配置例は任意に変更するようにしてもよい。
【００７７】
この例の半導体装置５０を製造するには、例えば第１実施例の第１の製造方法を利用して、第１実施例の第１の半導体チップ７に代えて第７の半導体チップ５４を用いて、図２（ａ）〜（ｄ）の工程と略同様な工程を行えばよい。
【００７８】
この例の半導体装置５０によれば、第１実施例に比較して第１段目に用いる第１の半導体チップ７に代えてこれよりもパッド電極５５、５６の配置に自由度を持たせた第７の半導体チップ５４を用いる点が異なるだけなので、第１実施例と略同様な効果を得ることができる。
【００７９】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えて、この例の構成によれば、ボンディングワイヤをパッド電極に接続する際に接続に自由度を持たせることができる。
【００８０】
◇第７実施例
図１５は、この発明の第７実施例である半導体装置の構成を示す断面図、図１６及び図１７は同半導体装置の製造方法を工程順に示す工程図である。この第７実施例の半導体装置の構成が、上述の第１実施例のそれと大きく異なるところは、フリップチップ接続を含めて複数の半導体チップを多段に積層するようにした点である。
すなわち、この例の半導体装置６０は、図１５に示すように、第１段目の半導体チップとして、第８の半導体チップ６３が突起状の電極６４を介してパッケージ基板５上の配線（図示せず）にフリップチップ接続されるとともに、その裏面には接着剤６５を介して第１の半導体チップ７がマウントされている。このように半導体チップ６３をフリップチップ接続した場合には、ボンディングワイヤが不要なので、ボンディングワイヤの存在による信号遅延等を回避できるため、特に半導体装置の高速化を図ることができる。なお、半導体チップ６３の裏面のフリップチップ接続部は、一般にアンダーフィル樹脂２５で封止されている。このアンダーフィル樹脂２５は、フリップチップ接続部を周囲から保護する役割を担っている。
【００８１】
ここで、突起状の電極６４としては、ワイヤボンディング技術を利用して形成したＡｕスタッドバンプ又はＡｕボールバンプ、めっき技術を利用して形成したＡｕバンプ、あるいははんだバンプ等を用いることができる。
これ以外は、上述した第１実施例と略同様である。それゆえ、図１５において、図１の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００８２】
次に、図１６及び図１７を参照して、この例の半導体装置の製造方法を工程順に説明する。
まず、図１６（ａ）に示すように、表面にＣｕ、Ｎｉ等から成る第１の内部端子２及び第２の内部端子３がそれぞれ複数形成された、ガラスエポキシ、セラミック、ポリイミド、ポリアミド等から成るパッケージ基板５を用いて、この表面に第８の半導体チップ６３を突起状の電極６４をフリップチップ接続によりマウントする。続いて、半導体チップ６３の裏面にアンダーフィル樹脂２５を注入する。
【００８３】
次に、図１６（ｂ）に示すように、第８の半導体チップ６３上に第１の半導体チップ７を接着剤６５を介してマウントする。この第１の半導体チップ７上の側縁部には予めＡｌ、Ａｕ等から成る複数のパッド電極１２が形成されている。
【００８４】
次に、図１６（ｃ）に示すように、第１の半導体チップ７上のパッド電極１２とパッケージ基板５上の第１の内部端子２との間に、ワイヤボンディング法によりＡｌ、Ａｕ等から成る第１のボンディングワイヤ１３を接続する。
【００８５】
次に、図１７（ｄ）に示すように、ポッティング法により、第１の半導体チップ７上に６０〜７０μｍの高さの複数の半球状のスペーサ８を形成する。上述の熱硬化性樹脂に代えて、前述したような速硬化性樹脂や光硬化性樹脂を用いて、スペーサ８を形成してもよい。このようなスペーサ８の形成は、ポッティング技術を利用することにより制御性良く６０〜７０μｍの均一な高さに形成することができる。
【００８６】
次に、図１７（ｅ）に示すように、ポッティング法により、第１の半導体チップ７上の略中央部に第２の液状樹脂から成る接着剤９を塗布した後、第２の半導体チップ１１を複数の半球状のスペーサ８及び接着剤９を介して、第１の半導体チップ７上にマウントする。この第２の半導体チップ１１上の側縁部には予めＡｌ、Ａｕ等から成る複数のパッド電極１４が形成されている。この場合、第１の半導体チップ７上には既に均一な高さの半球状のスペーサ８が形成されているので、第２の半導体チップ１１はその均一な一定の高さを保持した状態で、接着剤９により第１の半導体チップ７に積層される。したがって、第１の半導体チップ７に接続されている第１のボンディングワイヤ１３は半球状のスペーサ８により保護されるので、第２の半導体チップ１１と接触することはない。次に、未硬化の接着剤９を加熱処理して熱硬化させた後、第２の半導体チップ１１上のパッド電極１４とパッケージ基板５上の第２の内部端子３との間に、ワイヤボンディング法によりＡｌ、Ａｕ等から成る第２のボンディングワイヤ１５を接続する。
【００８７】
次に、図１７（ｆ）に示すように、トランスファモールド法により、パッケージ基板５上の第１、第２及び第８の半導体チップ７、１１、６３、第１及び第２のボンディングワイヤ１３、１５を含む全体を覆うように熱硬化性樹脂を供給した後、加熱処理を施して熱硬化させることによりパッケージ１６を形成する。
次に、パッケージ基板５の裏面にＡｕ、Ｃｕ等から成る突起状の外部端子４を形成することにより、図１５に示したような半導体装置６０を完成させる。
【００８８】
この例の半導体装置６０によれば、複数の半導体チップ７、１１、６３を多段に積層する構成において、第１実施例に比較してフリップチップ接続する第１段目の半導体チップ６３を含めた点が異なるだけなので、第１実施例と略同様な効果を得ることができる。
【００８９】
このように、この例の構成によっても、第１実施例において述べたのと略同様な効果を得ることができる。
加えて、この例の構成によれば、フリップチップ接続する半導体チップを含めるようにしたので半導体装置の高速化を図ることができる。
【００９０】
◇第８実施例
図１８は、この発明の第８実施例である半導体装置の構成を示す断面図である。この第８実施例の半導体装置の構成が、上述の第７実施例のそれと大きく異なるところは、第２段目及び第３段目をそれぞれサイズの小さな半導体チップにより構成するようにした点である。
すなわち、この例の半導体装置７０は、図１８に示すように、第２段目の半導体チップとして、第１段目の半導体チップ６３よりサイズの小さな第９の半導体チップ６７が半導体チップ６３の裏面に接着剤６６を介してマウントされている。また、第３段目の半導体チップとして、半導体チップ６３よりサイズの小さな第１０の半導体チップ６８が第９の半導体チップ６７上に複数の半球状のスペーサ７１及び接着剤７２を介して積層されている。また、第９の半導体チップ６７上のＡｌ、Ａｕ等から構成された複数のパッド電極７３と内部端子２とはＡｌ、Ａｕ等から構成された第９のボンディングワイヤ（導電体）７４により電気的に接続されるとともに、第１０の半導体チップ６８上のＡｌ、Ａｕ等から構成された複数のパッド電極７５と内部端子３とはＡｌ、Ａｕ等から構成された第１０のボンディングワイヤ（導電体）７６により電気的に接続されている。
これ以外は、上述した第７実施例と略同様である。それゆえ、図１８において、図１５の構成部分と対応する各部には、同一の番号を付してその説明を省略する。
【００９１】
この例の半導体装置７０によれば、第７実施例に比較して第２段目及び第３段目のそれぞれの半導体チップ６７、６８のサイズが第１段目の半導体チップ６３のそれよりも小さい点が異なるだけなので、第７実施例と略同様な効果を得ることができる。
【００９２】
このように、この例の構成によっても、第７実施例において述べたのと略同様な効果を得ることができる。
【００９３】
◇第９実施例
図１９は、この発明の第９実施例である半導体装置の構成を示す断面図である。この第９実施例の半導体装置の構成が、上述の第７実施例のそれと大きく異なるところは、第３段目の半導体チップのサイズを小さくするとともにフリップチップ接続するようにした点である。
すなわち、この例の半導体装置８０は、図１９に示すように、第３段目の第１１の半導体チップ７７は第２段目の第１の半導体チップ７よりもサイズが小さく形成されているとともに、突起状の電極７８を介して、半導体チップ７に形成された突起状の電極７９に接するようにフリップチップ接続されている。このように第１段目の半導体チップ６３だけでなく第３段目の半導体チップ７７もフリップチップ接続することにより、半導体装置８０のより高速化を図ることができるようになる。
【００９４】
この例の半導体装置８０によれば、第７実施例に比較して第３段目の半導体チップ７７のサイズが第２段目の半導体チップ７のそれよりも小さいとともにフリップチップ接続された点が異なるだけなので、第７実施例と略同様な効果を得ることができる。
【００９５】
このように、この例の構成によっても、第７実施例において述べたのと略同様な効果を得ることができる。
加えて、この例の構成によれば、複数段における半導体チップをフリップチップ接続するので、半導体装置のより高速化を図ることができる。
【００９６】
◇第１０実施例
図２０は、この発明の第１０実施例である半導体装置の構成を示す断面図である。この第１０実施例の半導体装置の構成が、上述の第４実施例のそれと大きく異なるところは、上段の半導体チップを支持するスペーサを下段の半導体チップ以外の位置にも形成するようにした点である。
すなわち、この例の半導体装置９０は、図２０に示すように、第２段目の半導体チップ１１は、第１段目の半導体チップ７上に形成された半球状のスペーサ８とともに、半導体チップ７上以外の位置であるパッケージ基板２７上に形成された半球状のスペーサ８１によっても支持されている。このように上段の半導体チップ（この例では半導体チップ１１）を支持する複数のスペーサは、すべてが下段の半導体チップ（この例では半導体チップ７）上に形成する必要はない。
【００９７】
この例の半導体装置９０によれば、第４の実施例に比較して上段となる半導体チップ１１を支持するスペーサ８１を下段の半導体チップ７上以外の位置にも形成した点が異なるだけなので、第４実施例と略同様な効果を得ることができる。
【００９８】
このように、この例の構成によっても、第４実施例において述べたのと略同様な効果を得ることができる。
【００９９】
以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。例えば、実施例ではパッケージ基板の裏面に形成する外部端子としては突起状のものを形成する例で説明したが、突起状に限らずにリード状のような他の形状のものを用いることができる。また、半導体チップ上のパッド電極とパッケージ基板上の内部端子とを電気的に接続する導電体は、実施例に示したようなワイヤに限らずに、ＴＣＰ(Tape Carrier Package)で用いられているような帯状のリードを用いることもできる。
【０１００】
また、半球状のスペーサを構成する材料は熱硬化性樹脂のような絶縁性材料（絶縁体）に限らずに、例えばＡｇ（銀）のような導電ペーストのような導電材料（導電体）を用いることができる。あるいは、スペーサとしては、ワイヤボンディング法により形成する金のスタッドバンプやボールバンプ等を用いてもよい。また、スペーサの高さをある程度稼ぐために、複数の金バンプを積層してもよい。また、スペーサは、スクリーン印刷法等において印刷用ペーストに用いられるような粒子状の絶縁性材料により構成してもよい。この場合、この粒子状の絶縁性材料は接着剤と混合してポッティング法等により供給することができる。あるいは、先に接着剤を供給した後に、後でこの接着剤に粒子状の絶縁性材料を混合するようにしてもよい。また、スペーサは、ポッティング法、スクリーン印刷法に限らずに、非接触式のジェットディスペンサ法を用いて形成することができ、特に精度の高いサイズのスペーサを形成する場合に有利である。スペーサは、必ずしも半球状でなくとも、突起状構造物により構成されていればよい。
【０１０１】
また、パッケージング基板は絶縁基板に限らずに、リードフレームのような導電体を用いることもできる。また、パッケージとしては、熱硬化性樹脂のような絶縁体により全体を覆う例に限らずに、内部に窒素のような不活性気体を封入した金属製の容器により構成するようにしてもよい。また、複数の半導体チップを多段に積層する場合、各段の半導体チップの数及びサイズは、目的、用途等に応じて、任意に変更することができる。
【０１０２】
また、各実施例においては接着剤を用いて下段の半導体チップ上に上段の半導体チップを積層する例で説明したが、接着剤は必ずしも用いる必要はない。また、接着剤を用いる場合でも、図２１に図１の第１実施例の変形例を示すように、接着剤９は上下段の半導体チップ７、１１の積層面の全面にわたることなく、部分的に供給するようにしてもよい。また、半球状のスペーサの高さの値は一例を示したものであり、ボンディングワイヤの径、半導体チップの厚さ等に応じて任意の変更が可能である。要するに、この発明では、複数の半導体チップが多段に積層されている構成において、少なくともある段にマウントされている上段の半導体チップが、少なくとも下段の半導体チップ上に形成されたスペーサを含む複数のスペーサを介して積層されている関係になっていればよい。
【０１０３】
【発明の効果】
以上説明したように、この発明の半導体装置によれば、下部の半導体チップ上に複数のスペーサを介して、上部の半導体チップが多段に積層されているので、上部及び下部の半導体チップ間に均一な間隔を確保することができる。
また、この発明の半導体装置の製造方法によれば、ポッティング法、スクリーン印刷法あるいは非接触式のジェットディスペンサ法により、下部の半導体チップ上に上部の半導体チップを均一な間隔を確保して積層するスペーサを形成するので、スペーサの高さを制御性良く形成することができる。
したがって、複数の半導体チップが多段に積層されてパッケージにより封止されてなる半導体装置において、薄型化を図ることができ、かつ信頼性を高めることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の構成を示す断面図である。
【図２】同半導体装置を製造する第１の製造方法を工程順に示す工程図である。
【図３】同半導体装置を製造する第１の製造方法を工程順に示す工程図である。
【図４】同半導体装置の第１の製造方法の一工程を概略的に示す図である。
【図５】同半導体装置の第１の製造方法の途中の工程における半導体チップを示す平面図である。
【図６】同半導体装置を製造する第２の製造方法を工程順に示す工程図である。
【図７】同半導体装置の第２の製造方法の一工程を概略的に示す図である。
【図８】この発明の第２実施例である半導体装置の構成を示す断面図である。
【図９】この発明の第３実施例である半導体装置の構成を示す断面図である。
【図１０】この発明の第４実施例である半導体装置の構成を示す断面図である。
【図１１】この発明の第５実施例である半導体装置の構成を示す断面図である。
【図１２】同半導体装置に用いられる半導体チップを示す平面図である。
【図１３】この発明の第６実施例である半導体装置の構成を示す断面図である。
【図１４】同半導体装置に用いられる半導体チップを示す平面図である。
【図１５】この発明の第７実施例である半導体装置の構成を示す断面図である。
【図１６】同半導体装置の製造方法を工程順に示す工程図である。
【図１７】同半導体装置の製造方法を工程順に示す工程図である。
【図１８】この発明の第８実施例である半導体装置の構成を示す断面図である。
【図１９】この発明の第９実施例である半導体装置の構成を示す断面図である。
【図２０】この発明の第１０実施例である半導体装置の構成を示す断面図である。
【図２１】この発明の第１実施例の半導体装置の変形例の構成を示す断面図である。
【図２２】従来の半導体装置の構成を示す断面図である。
【図２３】同半導体装置の製造方法を工程順に示す工程図である。
【図２４】同半導体装置の製造方法を工程順に示す工程図である。
【図２５】従来の半導体装置の構成を示す断面図である。
【符号の説明】
１、１０、２０、３０、４０、５０、６０、７０、８０、９０ 半導体装置
２、３、２８、４７ 内部端子
４ 外部端子
５、２７、４６ パッケージ基板
６、９、２６、３７、４１、４３〜４５、５８、６５〜６６、７２ 接着剤
７、１１、２４、３２、３５、３８、５４、６３、６７、６８、７７ 半導体チップ
８、３６、３９、４２、５７、７１、８１ 半球状のスペーサ
１２、１４、２８、３１、４８、５２、５５、５６、７３、７５ パッド電極
１３、１５、３１、３４、４９、５３、６１、６２、７４、７６ ボンディングワイヤ（導電体）
１６ パッケージ
１７ ディスペンサノズル
１８ 液状樹脂
１９ 開口
２１ スクリーンマスク
２２ スキージ
２３ 絶縁性シート
２５ アンダーフィル樹脂
６４、７８、７９ 電極

Claims (11)

  1. 複数の半導体チップが多段に積層されてなる半導体装置の製造方法であって、
    下段の半導体チップ上に複数のスペーサを形成する工程と、
    前記下段の半導体チップ上に前記複数のスペーサを介して上段の半導体チップを積層する工程と、
    前記半導体チップ、前記複数のスペーサ及び前記上段の半導体チップを絶縁体により封止する工程とを含み、
    前記複数のスペーサを、熱硬化のための加熱処理を不要とする光硬化性樹脂を素材とする突起状構造物で形成することを特徴とする半導体装置の製造方法。
  2. 複数の半導体チップが多段に積層されてなる半導体装置の製造方法であって、
    パッケージ基板上に下段の半導体チップを固定する下段半導体チップ固定工程と、
    前記パッケージ基板上の内部端子と前記下段の半導体チップ上の電極とを第１の導電体により電気的に接続する第１導電体接続工程と、
    前記下段の半導体チップ上に複数のスペーサを形成するスペーサ形成工程と、
    前記下段の半導体チップ上に前記複数のスペーサを介して上段の半導体チップを積層する上段半導体チップ積層工程と、
    前記パッケージ基板上の前記内部端子と前記上段の半導体チップ上の電極とを第２の導電体により電気的に接続する第２導電体接続工程と、
    前記パッケージ基板上の前記下段の半導体チップ、前記上段の半導体チップ、前記第１の導電体及び前記第２の導電体を絶縁体により封止する封止工程とを含み、
    前記複数のスペーサを、熱硬化のための加熱処理を不要とする光硬化性樹脂を素材とする突起状構造物で形成することを特徴とする半導体装置の製造方法。
  3. 前記第１導電体接続工程の後に、前記スペーサ形成工程を行うことを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記第１導電体接続工程の前に、前記スペーサ形成工程を行うことを特徴とする請求項２記載の半導体装置の製造方法。
  5. 前記スペーサ形成工程を、液状樹脂を供給した後に硬化させることにより行うことを特徴とする請求項２、３又は４記載の半導体装置の製造方法。
  6. 前記液状樹脂の供給方法として、ポッティング法、スクリーン印刷法又は非接触式のジェットディスペンサ法を用いることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記上段半導体チップ積層工程の前に、前記下段の半導体チップ上に接着剤を形成する接着剤形成工程を含むことを特徴とする請求項２乃至６のいずれか１に記載の半導体装置の製造方法。
  8. 前記上段半導体チップ積層工程の前に、前記上段の半導体チップの積層面に絶縁性シートを形成する絶縁性シート形成工程を含むことを特徴とする請求項２乃至７のいずれか１に記載の半導体装置の製造方法。
  9. 複数の半導体チップが多段に積層されてなる半導体装置の製造方法であって、
    前記複数の半導体チップのうち下段の半導体チップ上に突起状構造物の絶縁体からなる複数のスペーサを形成する工程と、
    前記下段の半導体チップ上に前記複数のスペーサを介して前記下段の半導体チップの上段の半導体チップを積層する工程と、
    少なくとも一つの半導体チップをフリップチップ接続によって積層する工程と、
    前記複数の半導体チップ及び前記複数のスペーサ前記上段の半導体チップを絶縁体により封止する工程とを含み、
    前記複数のスペーサを形成する工程は、熱硬化性樹脂又は光硬化性樹脂を用いて行うことを特徴とする半導体装置の製造方法。
  10. 前記半導体装置の製造方法において、さらにパッケージ基板上に最下段の半導体チップを固定する工程と、
    前記フリップチップ接続する半導体チップ以外の半導体チップ上の電極と前記パッケージ基板上の内部端子とを導電体により電気的に接続する工程とを有することを特徴とする請求項９記載の半導体装置の製造方法。
  11. 前記多段に積層する前記複数の半導体チップのサイズが異なっていることを特徴とする請求項１乃至１０のいずれか１に記載の半導体装置の製造方法。
JP2002104570A 2002-04-05 2002-04-05 半導体装置の製造方法 Expired - Fee Related JP3688249B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002104570A JP3688249B2 (ja) 2002-04-05 2002-04-05 半導体装置の製造方法
US10/405,471 US6930396B2 (en) 2002-04-05 2003-04-03 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002104570A JP3688249B2 (ja) 2002-04-05 2002-04-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003303937A JP2003303937A (ja) 2003-10-24
JP3688249B2 true JP3688249B2 (ja) 2005-08-24

Family

ID=28672328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002104570A Expired - Fee Related JP3688249B2 (ja) 2002-04-05 2002-04-05 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6930396B2 (ja)
JP (1) JP3688249B2 (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP4175138B2 (ja) * 2003-02-21 2008-11-05 日本電気株式会社 半導体装置
JP3729266B2 (ja) * 2003-02-24 2005-12-21 セイコーエプソン株式会社 半導体装置の製造方法
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP3693057B2 (ja) 2003-07-04 2005-09-07 セイコーエプソン株式会社 半導体装置の製造方法
US8970049B2 (en) 2003-12-17 2015-03-03 Chippac, Inc. Multiple chip package module having inverted package stacked over die
JP3949665B2 (ja) 2004-02-24 2007-07-25 株式会社東芝 半導体装置の製造方法
US8017444B2 (en) * 2004-04-20 2011-09-13 Hitachi Chemical Company, Ltd. Adhesive sheet, semiconductor device, and process for producing semiconductor device
JP4544407B2 (ja) * 2004-05-17 2010-09-15 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
US20050258545A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Multiple die package with adhesive/spacer structure and insulated die surface
WO2005117092A2 (en) * 2004-05-24 2005-12-08 Chippac, Inc. Stacked semiconductor package having adhesive/spacer structure and insulation
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US7492039B2 (en) * 2004-08-19 2009-02-17 Micron Technology, Inc. Assemblies and multi-chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
US7015587B1 (en) * 2004-09-07 2006-03-21 National Semiconductor Corporation Stacked die package for semiconductor devices
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
US7215031B2 (en) * 2004-11-10 2007-05-08 Oki Electric Industry Co., Ltd. Multi chip package
WO2006061673A1 (en) * 2004-12-09 2006-06-15 Infineon Technologies Ag Semiconductor package having at least two semiconductor chips and method of assembling the semiconductor package
JP4824327B2 (ja) * 2005-03-16 2011-11-30 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
CN1943029A (zh) * 2005-03-23 2007-04-04 松下电器产业株式会社 半导体器件及其制造方法
JP4704084B2 (ja) * 2005-03-29 2011-06-15 三菱電機株式会社 半導体装置
US7429787B2 (en) 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
KR101172527B1 (ko) 2005-03-31 2012-08-10 스태츠 칩팩, 엘티디. 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US8586413B2 (en) 2005-05-04 2013-11-19 Spansion Llc Multi-chip module having a support structure and method of manufacture
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
JP2007035865A (ja) * 2005-07-26 2007-02-08 Toshiba Corp 半導体パッケージとその製造方法
DE102005036324A1 (de) * 2005-07-29 2006-09-28 Infineon Technologies Ag Halbleiterbauteil mit Bonddrähten und Verfahren zur Herstellung desselben
KR101185479B1 (ko) 2005-08-24 2012-10-02 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4871280B2 (ja) * 2005-08-30 2012-02-08 スパンション エルエルシー 半導体装置およびその製造方法
JP4798348B2 (ja) * 2005-09-30 2011-10-19 セイコーエプソン株式会社 シリコンウェハの処理方法及び液体噴射ヘッドの製造方法
US7342308B2 (en) * 2005-12-20 2008-03-11 Atmel Corporation Component stacking for integrated circuit electronic package
US20070152314A1 (en) * 2005-12-30 2007-07-05 Intel Corporation Low stress stacked die packages
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US20070178666A1 (en) * 2006-01-31 2007-08-02 Stats Chippac Ltd. Integrated circuit system with waferscale spacer system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
WO2007145599A1 (en) * 2006-06-12 2007-12-21 Stats Chippac Ltd Integrated circuit package system with offset stacked die
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
KR100809701B1 (ko) 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
US20080128879A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Film-on-wire bond semiconductor device
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
US20080224305A1 (en) * 2007-03-14 2008-09-18 Shah Amip J Method, apparatus, and system for phase change memory packaging
JP5143451B2 (ja) * 2007-03-15 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2008243853A (ja) * 2007-03-23 2008-10-09 Renesas Technology Corp インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
JPWO2008152730A1 (ja) * 2007-06-15 2010-08-26 株式会社日本マイクロニクス 積層型パッケージ及びその形成方法
US8198713B2 (en) * 2007-07-13 2012-06-12 Infineon Technologies Ag Semiconductor wafer structure
US7969023B2 (en) * 2007-07-16 2011-06-28 Stats Chippac Ltd. Integrated circuit package system with triple film spacer having embedded fillers and method of manufacture thereof
SG150395A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
JP2010199548A (ja) 2009-01-30 2010-09-09 Elpida Memory Inc 半導体装置およびその製造方法
JP2011077108A (ja) * 2009-09-29 2011-04-14 Elpida Memory Inc 半導体装置
JP5287763B2 (ja) * 2010-02-24 2013-09-11 株式会社デンソー センサ装置およびその製造方法
KR101195266B1 (ko) * 2010-12-07 2012-11-14 에스케이하이닉스 주식회사 반도체 패키지 및 반도체 패키지의 칩 선택방법
JP6125209B2 (ja) * 2012-11-19 2017-05-10 株式会社ジェイデバイス 半導体装置及びその製造方法
CN105280621B (zh) 2014-06-12 2019-03-19 意法半导体(格勒诺布尔2)公司 集成电路芯片的堆叠和电子器件
JP6677183B2 (ja) * 2017-01-25 2020-04-08 オムロン株式会社 制御装置
KR20180117238A (ko) * 2017-04-18 2018-10-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6981033B2 (ja) * 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10247629B2 (en) * 2017-04-27 2019-04-02 Continental Automotive Systems, Inc. Stacked or unstacked MEMS pressure sensor with through-hole cap and plurality of chip capacitors
CN117133727A (zh) * 2023-08-29 2023-11-28 江苏柒捌玖电子科技有限公司 一种三维堆叠封装结构及其封装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0689538B2 (ja) 1992-05-21 1994-11-09 株式会社新潟鉄工所 回転ブラシ式ロータリ除雪車
KR100273499B1 (ko) * 1995-05-22 2001-01-15 우찌가사끼 이사오 배선기판에전기접속된반도체칩을갖는반도체장치
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
JP3643706B2 (ja) * 1998-07-31 2005-04-27 三洋電機株式会社 半導体装置
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6238949B1 (en) * 1999-06-18 2001-05-29 National Semiconductor Corporation Method and apparatus for forming a plastic chip on chip package module
JP2001044358A (ja) * 1999-07-28 2001-02-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6441481B1 (en) * 2000-04-10 2002-08-27 Analog Devices, Inc. Hermetically sealed microstructure package
JP2001308262A (ja) 2000-04-26 2001-11-02 Mitsubishi Electric Corp 樹脂封止ｂｇａ型半導体装置
TW445610B (en) * 2000-06-16 2001-07-11 Siliconware Precision Industries Co Ltd Stacked-die packaging structure
US6472758B1 (en) * 2000-07-20 2002-10-29 Amkor Technology, Inc. Semiconductor package including stacked semiconductor dies and bond wires
JP2002057272A (ja) * 2000-08-04 2002-02-22 ▲せき▼品精密工業股▲ふん▼有限公司 スタックト・ダイ・パッケージ構造
JP3723453B2 (ja) * 2000-09-12 2005-12-07 ローム株式会社 半導体装置
US6414384B1 (en) * 2000-12-22 2002-07-02 Silicon Precision Industries Co., Ltd. Package structure stacking chips on front surface and back surface of substrate
US6437449B1 (en) * 2001-04-06 2002-08-20 Amkor Technology, Inc. Making semiconductor devices having stacked dies with biased back surfaces
US6400007B1 (en) * 2001-04-16 2002-06-04 Kingpak Technology Inc. Stacked structure of semiconductor means and method for manufacturing the same
US6555917B1 (en) * 2001-10-09 2003-04-29 Amkor Technology, Inc. Semiconductor package having stacked semiconductor chips and method of making the same
JP2003179200A (ja) * 2001-12-10 2003-06-27 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP4036694B2 (ja) * 2002-03-28 2008-01-23 シャープ株式会社 積層型半導体装置

Also Published As

Publication number Publication date
US20030189259A1 (en) 2003-10-09
JP2003303937A (ja) 2003-10-24
US6930396B2 (en) 2005-08-16

Similar Documents

Publication Publication Date Title
JP3688249B2 (ja) 半導体装置の製造方法
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
US20030006494A1 (en) Thin profile stackable semiconductor package and method for manufacturing
US7749806B2 (en) Fabricating process of a chip package structure
JP2017038075A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
US20060163702A1 (en) Chip on board leadframe for semiconductor components having area array
TWI550782B (zh) 具有路徑電路引線之積體電路封裝系統及其製造方法
WO2001071806A1 (fr) Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
KR19980070720A (ko) 반도체장치 및 그 제조방법
KR20100095268A (ko) 반도체 패키지 및 그 제조 방법
CN109755202B (zh) 电子封装件及其制法
JP2002009236A (ja) 多層半導体装置及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
JP2000196008A (ja) マルチチップ型半導体装置
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001007472A (ja) 電子回路装置およびその製造方法
JP2009094434A (ja) 半導体装置およびその製造方法
JP2002373968A (ja) 電子回路装置およびその製造方法
WO2000019515A1 (fr) Dispositif semi-conducteur et procede de fabrication de celui-ci, carte de circuit imprime et equipement electronique
JP4417974B2 (ja) 積層型半導体装置の製造方法
TW200933868A (en) Stacked chip package structure
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050118

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050322

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees