JP2008243853A - インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法 - Google Patents

インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法 Download PDF

Info

Publication number
JP2008243853A
JP2008243853A JP2007077766A JP2007077766A JP2008243853A JP 2008243853 A JP2008243853 A JP 2008243853A JP 2007077766 A JP2007077766 A JP 2007077766A JP 2007077766 A JP2007077766 A JP 2007077766A JP 2008243853 A JP2008243853 A JP 2008243853A
Authority
JP
Japan
Prior art keywords
layer
chip
interposer substrate
electrode
connection electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007077766A
Other languages
English (en)
Inventor
Hideyoshi Hata
英恵 秦
Masato Nakamura
真人 中村
Masaki Nakanishi
正樹 中西
Yoshihiro Kinoshita
順弘 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007077766A priority Critical patent/JP2008243853A/ja
Priority to TW097103725A priority patent/TW200847368A/zh
Priority to PCT/JP2008/055215 priority patent/WO2008117736A1/ja
Priority to US12/521,602 priority patent/US20100309641A1/en
Publication of JP2008243853A publication Critical patent/JP2008243853A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Abstract

【課題】狭ピッチのフリップチップ接続電極とワイヤボンド接続電極を同時に形成する方法を提供し、基板の低コスト化を図り、あわせて、薄金層に対しての廉価なハンダの供給方法及びフリップチップ接続方法を提供することを目的とする。
【解決手段】電極構成をＣｕ層２３とＮｉ層２４の積層とし、その外周にＡｕ層２５を形成する。フリップチップ接続に際しては電極へのハンダ付けにメタルジェット方式を用いることでＡｕのハンダへの溶解を最小限にすることで、融点の高いＳｎ−Ａｕの生成を防止し、あわせてワイヤボンド可能なＡｕ層２５を確保する。
【選択図】図１

Description

複数のチップを1つのパッケージに実装するシステムインパッケージ（ＳｉＰ）構造の半導体装置に関する。
多様化する消費者のニーズに応えるため、エレクトロニクス機器の多機能化が進んでいる。同時に、携帯型の機器では小型・薄型化も進んでいる。このため高性能、高機能、かつ高密度で実装できるシステムＬＳＩに対するニーズが高まっている。これまでは、ＳＯＣ(Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ)といわれる大規模回路を１つのチップに集積する技術が多く開発されてきた。しかしながら、集積する回路が大規模になるにつれて微細化に伴うマスクのコストが高く、設計が難しいなど、短期間で顧客の様々な要求に追従することが難しかった。そこで、これを補う有効な手段としてＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）といわれる複数のＬＳＩチップやメモリを１つのパッケージに収める技術が開発され、高機能化、小型薄型化を支える重要な技術となっている。
このＳｉＰ技術によるＬＳＩチップの配置の仕方は用途によって異なる。ネットワーク環境製品等に使用される高性能、高品質かつ高信頼なパッケージを実現するためには平置き形の実装方式をとることが多い。また、携帯電話、デジタルカメラ等に使用される超小型、薄型パッケージを実現するためにはＬＳＩチップやメモリなどを積層するスタック型の実装方式を用いることが多い。
図１１にスタック型のパッケージ１の構造例を示す。
スタック型のパッケージ１の実装においては、インターポーザ基板２上に第１チップ３がフリップチップ接続電極４によって接続される。この接続後、インターポーザ基板２と第１チップ３との間にはアンダーフィル５と呼ばれる樹脂が封入される。
アンダーフィル５封入後、第一チップ３の裏面に接着剤６によって天面（インターポーザ基板２との接続面の反対側の面。以後「先の接続面の反対側の面」の意で使用）第２チップ７が戴置され、第２チップ７上のワイヤボンド接続用の電極１０３とインターポーザ基板２上に形成されているワイヤボンド電極１０１が金線１１１でワイヤボンドにより接続される。
更に第２チップ７の天面にスペーサを兼ねた接着層１０により第３チップ１１が積層される。その後、ワイヤボンド電極１０２とワイヤボンド電極１０４との間を金線１１２によりワイヤボンドされ接続される。その後樹脂１２によってモールドされ、インターポーザ基板２のチップを積層した面と反対側の面に外部接続用のハンダボール１３が取り付けられる。現在スタック型の実装方式ではチップを５段程度スタックしたパッケージが実用化されている。また、第1のチップ３または第２のチップ７上に複数個のチップを平置きにする構造等も実用化されている。
今後は更に高機能化の要求が高まる一方でパッケージサイズは逆に小型化・薄型化する必要がある。
上記のスタック型のＳｉＰ実装に使用するインターポーザ基板２は、主に多層のビルドアップ基板などが使用されている。このインターポーザ基板２の表面の電極配置の概略を図１２に示す。
上述するインターポーザ基板２のチップ接続用の面には、フリップチップ接続電極４とワイヤボンド接続用の電極（以下「ワイヤボンド接続電極」）１０１、１０２が形成されている。ワイヤボンド接続電極１０１、１０２はフリップチップ接続電極４より外側に形成されている。この基板の表面にはソルダレジスト層１５が形成されているが、フリップチップ接続電極４及びワイヤボンド接続電極１０１、１０２の周囲にはソルダレジストの開口部１６が設けられている。
ワイヤボンド接続電極１０１、１０２の電極材料はニッケル（Ｎｉ）層（以下Ｎｉ層）上に金（Ａｕ）層（以下Ａｕ層）を施した電極構成である。この構成をとる理由は、Ａｕ層は金線との接続性を確保するために最表面に必要なためであり、Ｎｉ層はボンディング時の圧力に対する強度を確保するためである。
一方、フリップチップ接続電極４は、銅（Ｃｕ）で構成されている。これはハンダ付け性を有する必要があるからである。狭ピッチのフリップチップ接続電極４にハンダを供給するには、ハンダペーストを印刷・加熱して各電極に供給し、その後洗浄する方法、あるいはＣｕ電極表面に特殊な溶剤で粘着層を形成し、その上にハンダ粉を付着させた後加熱・洗浄する方法等が用いられてきた。これらの工程では、約２４０℃以上で約３０秒程度での加熱工程を有する。すなわち錫（Ｓｎ）―銀（Ａｇ）系の鉛フリーハンダの融点は２２０℃前後であるため、これらを溶融させてハンダ付けするためには融点プラス２０℃前後の加熱が必要なためである。
図１３は従来の表層の電極パターンの形成プロセスを示すものである。
まず表層パターン形成工程直前まで作成した基体３５上に銅のシード層３９を無電解銅メッキにより作成する（図１３−ａ）。そのシード層３９上に印刷、露光、現像等によりメッキレジスト４０のパターンを形成する（図１３−ｂ）。
次に、シード層３９を利用して電気メッキによりＣｕ層３６を形成する（図１３−ｃ）。その後、メッキレジスト４０をはがした後（図１３−ｄ）、Ｃｕ層３６が形成されなかったシード層３９を除去する（図１３−ｅ）。
更に、印刷またはラミネートにより、インターポーザ基板全面にソルダレジストを供給し、露光、現像してソルダレジスト層３４のパターンを形成する（図１３−ｆ）。その後、Ａｕ層として残すところにメッキレジスト９１を形成し（図１３−ｇ）、メッキレジスト９１のないＣｕ層３６上にＮｉ層３７を形成し（図１３−ｈ）、更にＡｕ層３８をメッキ加工で構成する（図１３−ｉ）。その後メッキレジスト９１を除去する（図１３−ｊ）。
エレクトロニクス実装学会誌ｖｏｌ．８，Ｎｏ．７，Ｎｏｖ（２００６）ｐ５３６〜５４１
上記のように、インターポーザ基板２には、表層に２種類の電極を形成する必要があり、いわゆる２種類のめっき工程が必要となる。これにより、製造工程が複雑かつ高コストとなり、ＳｉＰの低コスト化の阻害要因の一つとなっている。また、フリップチップ接続電極４のＣｕ電極では表面酸化によるハンダのぬれ性が問題となる。かつ、小型高密度化、高機能化にともなってそれぞれの電極が狭ピッチ化し、特にフリップチップ接続電極４では今後４０μｍピッチ以下を実現する要請がある。しかし、基板の狭ピッチ化はそのままインターポーザ基板の高額化につながる。
また、フリップチップ接続電極４へのハンダの供給では、狭ピッチ用の特殊なハンダペーストなどを用いることで材料費が高くなる。また、電極表面処理、洗浄など工程が長くなるため加工費の上昇につながり低コスト化の障害となっていた。
このため、フリップチップ接続電極４の構成をワイヤボンド接続電極１０１、１０２同様にＮｉ層Ａｕ層積層のメタライズ処理として製造工程を簡略化することも考えられる。しかし、ワイヤボンド接続電極４と同じ構造でフリップチップ接続電極１０１、１０２を構成するとワイヤボンド用に厚いＮｉ層が必要なため、図１３−ｆのような形成方法を取ると、配線が横方向に太る。ニッケルメッキ工程で必然的に発生するばらつきまで考慮すると、フリップチップ接続用の狭ピッチの電極にＮｉ層Ａｕ層積層の電極構造を適用することは困難であった。
更には、金線をワイヤボンドするには、厚いＡｕ層が表層に必要である。しかし、インターポーザ基板２上におけるフリップチップ接続電極４とハンダのフリップチップ接続では上述のように約２４０℃以上で約３０秒程度での加熱工程を経るため、加熱時に厚い金がハンダ中に溶け込むためハンダの融点が上昇する。これによりチップ３とハンダとのフリップチップ接続が困難となる。
以上から、本発明は狭ピッチのフリップチップ接続電極とワイヤボンド接続電極を同時に形成する方法を提供し、基板の低コスト化を図ることを目的とする。
あわせて、薄いＡｕ層に対してのハンダの低コストな供給方法及びフリップチップ接続方法を提供することを目的とする。
本発明の前記ならびにその他の目的と新規な特徴は、本発明の記述及び添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
本発明におけるインターポーザ基板は銅（Ｃｕ）層及びニッケル（Ｎｉ）層の積層から構成されるフリップチップ接続電極及び銅（Ｃｕ）層及びニッケル（Ｎｉ）層の積層から構成されるワイヤボンド接続電極を含み、フリップチップ接続電極及びワイヤボンド接続電極が、基材またはソルダレジストに接していない面を金（Ａｕ）によって覆われていることを特徴とする。
このインターポーザ基板のＡｕは無電解メッキによって供給されてもよい。
さらにこのインターポーザ基板は、フリップチップ接続電極のＣｕ層とワイヤボンド接続電極のＣｕ層が約同じ厚さで、かつ、フリップチップ接続電極のＮｉ層とワイヤボンド接続電極のＮｉ層が約同じ厚さで、それぞれ形成されていることを特徴とする。
さらにこのインターポーザ基板を用いてＳｉＰ（シリコンインパッケージ）によるＬＳＩチップを製造することも可能である。また、この製造過程においてインターポーザ基板のフリップチップ接続用のハンダの供給にメタルジェット方式を用いればなお良い。
このようにして製造したＬＳＩチップを情報端末装置に適用することも念頭に置く。
一方で本発明においては製造方法についても考慮している。
本発明における銅（Ｃｕ）層及びニッケル（Ｎｉ）層の積層から構成されるフリップチップ接続電極及び銅（Ｃｕ）層及びニッケル（Ｎｉ）層の積層から構成されるワイヤボンド接続電極を含むインターポーザ基板製造方法は、シード層を生成するシード層生成ステップと、シード層上にメッキレジストを形成するメッキレジスト形成ステップと、シード層を利用してＣｕ層を形成するＣｕ層形成ステップと、Ｃｕ層にＮｉ層を積層・形成するＮｉ層形成ステップと、ソルダレジスト層を形成するソルダレジスト形成ステップと、Ｎｉ層並びにＣｕ層が積層されていないシード層を除去するシード層除去ステップと、金（Ａｕ）をＮｉ層並びにＣｕ層の露出表面に供給するＡｕ層形成ステップとからなり、フリップチップ接続電極並びにワイヤボンド接続電極の形成に際し前記各工程を繰り返さないことを特徴とする。
このインターポーザ基板製造方法では、Ｎｉ層形成ステップ後に前記メッキレジストを除去するメッキレジスト除去ステップを含むとなお良い。
また、前述のインターポーザ基板を用いたＬＳＩチップ実装方法は、フリップチップ接続電極にメタルジェット方式でハンダを供給するハンダ供給ステップと、第１のチップを前記フリップチップ接続電極に熱圧着する第１チップ接続ステップと、第１のチップとインターポーザ基板との間に樹脂を封入し硬化させる第１チップ固定ステップと、第２のチップを第１のチップ上に戴置する第２チップ戴置ステップと、第２のチップとワイヤボンド接続電極とをワイヤボンド接続する第２チップワイヤボンド接続ステップと、必要に応じ第２のチップ接続と同様の工程を繰り返し第３以上のチップを接続するステップとからなることを特徴とする。
さらに、前述のインターポーザ基板を用いた別のＬＳＩチップ実装方法は、フリップチップ接続電極にメタルジェット方式でハンダを供給するハンダ供給ステップと、第１のチップを固定するための樹脂を供給する樹脂供給ステップと、第１のチップをフリップチップ接続電極に熱圧着すると共に樹脂を硬化させる第１チップ接続・固定ステップと、第２のチップを第１のチップ上に戴置する第２チップ戴置ステップと、第２のチップとワイヤボンド接続電極とをワイヤボンド接続する第２チップワイヤボンド接続ステップと、必要に応じ第２のチップ接続と同様の工程を繰り返し第３以上のチップを接続するステップとからなることを特徴とする。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
上記の手段を用いることで、狭ピッチ化するフリップチップ接続用の電極とワイヤボンド接続用の電極構造を同時に形成する方法を提供することができ、基板の低コスト化を実現することが可能である。また、この基板に合うハンダ供給方法及びフリップチップ接続構造を提供することで全体としてのコスト低減を図ることが可能になる。
以下具体的な発明の実施の形態について図を交えながら説明する。
（インターポーザ基板の電極形成）
図１は本発明にかかわるフリップチップ接続電極とワイヤボンド接続電極双方に用いられる電極２１の構造を表す断面図である。
この電極２１は基体２２上に銅層（以下Ｃｕ層）２３、Ｎｉ層２４が形成されている。Ｎｉ層２４はＣｕ層２３の上部に形成されているが、Ｃｕ層２３の側面にはニッケルは付着していない。このため、電極の横方向への太りを防ぐことが可能で、フリップチップ接続用の狭ピッチの電極にも適用可能である。また、Ｃｕ層２３の側面部と、Ｎｉ層２４の上部及び側面部にはＡｕ層２５が形成されていて、表面酸化が問題とならず、ぬれ性を向上させることができる。
次に図１の電極を実際に用いられるインターポーザ基板３１に配置する際の位置関係について図２を用いて説明する。
図２におけるインターポーザ基板３１はフリップチップ接続電極３２とワイヤボンド接続電極３３をそれぞれ接続に必要な数を有している。
フリップチップ接続電極３２間のピッチは最も狭いピッチの部分が６０μｍ、電極幅が３０μｍをここでは想定している。またこの周囲にはソルダレジスト層３４の開口部がある。
一方、ワイヤボンド接続電極３３の電極幅は１００μｍであり、この周囲にはソルダレジスト開口部がある。
フリップチップ接続電極３２もしくはワイヤボンド接続電極３３の同一種の電極間の断面を図３に示す。フリップチップ接続電極３２とワイヤボンド接続電極３３の構成は同じであり、基体３５上のＣｕ層３６の厚みは１５μｍ、この上のＮｉ層３７の厚みは５μｍであり、表面のＡｕ層３８の厚みは１μｍを想定している。
図４はこの表層の電極パターンの形成プロセスを示すものである。これに従って、電極の形成を説明する。
まず表層パターン形成工程直前まで作成した基体３５上に銅のシード層３９を無電解銅メッキにより作成する（図４−ａ）。そのシード層３９上に印刷、露光、現像等によりメッキレジスト４０のパターンを形成する（図４−ｂ）。
次に、シード層３９を利用して電気メッキによりＣｕ層３６を形成し（図４−ｃ）、更にそのＣｕ層３６上に電気メッキでＮｉ層３７を形成する（図４−ｄ）。これにより、Ｃｕ層３６側方にＮｉ層３７が回りこまないようにすることができる。
Ｃｕ層３６側方に回りこまないＮｉ層３７の形成終了後、不要となるメッキレジスト４０を排除する（図４−ｅ）。また、メッキレジスト４０排除後にシード層３９を除去する（図４−ｆ）。
更に、印刷またはラミネートにより、インターポーザ基板全面にソルダレジストを供給し、露光、現像してソルダレジスト層３４のパターンを形成する（図４−ｇ）。
最後に約１μｍ厚のＡｕ層３８を無電解メッキにより供給する（図４−ｈ）。これによって基体及びソルダレジストと接触していない電極の面がＡｕ層で覆われる。
以上のように、フリップチップ接続電極及びワイヤボンド接続電極を形成していくことで同じ工程で両電極を一括して生成することが可能となる。結果、フリップチップ接続電極及びワイヤボンド接続電極のそれぞれのＣｕ層３６、Ｎｉ層３７、Ａｕ層３８の厚みは約同一となる。
また、メッキレジスト４０の存在によりＮｉ層３７の横方向の太りが発生せず、狭ピッチの配線に対応させることが可能となる。
ここに示した方法は一例ではあるが、この方法では、ワイヤボンド接続電極３２とフリップチップ接続電極３３の形成を一括で行うことができ基板の低コスト化が可能である。
（ハンダ吐出）
次に上述するインターポーザ基板３１を使用して複数のチップを一つのパッケージに搭載したＳｉＰを作る際のインターポーザ基板３１へのハンダ付けについて説明する。
本発明におけるハンダ付けに際しては、フリップチップ接続電極のＡｕ層へのハンダの供給はメタルジェット方式で各電極に一定量ずつ供給することを想定する。図５は本発明におけるメタルジェット方式によるハンダの供給方法を表す模式図である。
図５の模式図はメタルジェット処理を行うためのメタルジェット装置５１及び処理の対象となるインターポーザ基板３１より構成される。インターポーザ基板３１にはハンダの供給対象となるフリップチップ接続電極３２が複数配置されている。
一方メタルジェット装置５１はハンダの供給を行うヘッド５９とステージ５８を有する。また、ヘッド５９はハンダを入れるタンク５２、ヒータ５３、圧電アクチュエータ５４、ダイヤフラム５５、ノズル５６などからなる。
タンク５２は吐出するハンダを保持する箇所である。なお以降の説明では特に注釈が無い限りは用いられているハンダはＳｎ―３．５ｍａｓｓ％Ａｇ（融点２２１℃）を想定する。
ヒータ５３はタンク５２に保持されたハンダを融点以上の所定の温度に加熱し、吐出可能な状態に維持するための加熱器である。ここではタンク内のハンダの温度が２６０℃を想定している。
圧電アクチュエータ５４は電圧を加えることで変位を起こす素子である。また、ダイヤフラム５５は振動板のことである。この圧電アクチュエータを動作させることでダイヤフラム５５を押圧し、タンク５２内のハンダを吐出する。
ノズル５６はハンダを吐出する排出口である。
ステージ５８はインターポーザ基板３１を配置する箇所で加熱することも可能である。
次に、このメタルジェット装置５１の動作を説明する。
タンク５２内にはヒータ５３にて融点以上の所定の温度に加熱されている。この溶融ハンダを図示しない制御部が圧電アクチュエータ５４に電圧を加えることで変位し、ダイヤフラム５５を押圧する。これによりノズル５６から溶融ハンダを吐出することで溶融ハンダ液滴５７が目標となるフリップチップ接続電極３２に一定量射出される。この吐出に際しては溶融ハンダ液滴５７の酸化防止のためＮ２雰囲気であることが望ましい。
この溶融ハンダ液滴５７が目標となるフリップチップ接続電極３２に吐出されると溶融ハンダ液滴５７の温度がいずれ融点を下回り凝固する。
そして、図示しない制御部がヘッド５９もしくはステージ５８のいずれかを動かして次の電極の位置に移動してハンダの供給を続行する。
なお、ここではインターポーザ基板３１の実装面からみて垂直にハンダを吐出することを想定したが、インターポーザ基板３１を縦置きにして、ハンダ液滴５７を横方向から射出することも可能である。
さらにはヘッド５９を複数個用意し、単位時間当たりのハンダ供給能力を上げることも可能である。またここではＮ２雰囲気と説明したが、不活性ガス、Ｈ２などの還元性ガス、これらを併用した雰囲気でも良い。またぬれ性に優る場合には大気中でも問題は無い。
（ハンダ吐出後の電極構造）
図６はハンダ吐出後の電極構造を表す断面図である。図６−ａは電極の短手方向、図６―ｂは電極の長手方向の断面図である。
上で列記したような条件では、溶融ハンダの液滴は表層のＡｕ層上に供給され、半球状のハンダ層を形成する。そして金が若干ハンダに溶け込むものの、Ａｕ層は十分に残る。そしてこの上にＡｕバンプを形成したチップをフリップチップ接続することとなる。
（フリップチップ接続以降の工程）
図７はハンダ供給後のインターポーザ基板３１とチップ４３をフリップチップ接続した際の接続部の構造を示す。
上述のチップ４３はＡｕバンプ４２が形成されており、チップ４３上のアルミニウム電極（以下Ａｌ電極）４４とインターポーザ基板３１上のフリップチップ接続電極３２を位置合わせして熱圧着することによりハンダ４１はＡｌ電極４４上に形成されたＡｕバンプ４２にぬれ上がり、チップ４３のＡｌ電極４４とインターポーザ基板３１上のフリップチップ接続電極３２はＡｕバンプ４２を介して接続される。その後、インターポーザ基板３１とチップ４３間に樹脂４６を封入して硬化させる。
なお、熱圧着の工程において、超音波を併用してぬれ上がりを向上させても良い。
更に、チップ４３のフリップチップ接続前にあらかじめ樹脂をチップ４３が硬化される領域の中央付近に供給しておいて、Ａｕバンプ４２とハンダ４１との接続時の熱を利用して同時に硬化させても良い。
フリップチップ実装後、第２のチップ、第３のチップを図１１に示すとおりＡｕ線によりワイヤボンド接続して実装する。この際、図１に示した構造の電極で問題なくワイヤボンドすることが可能である。
その後、モールド樹脂硬化のための加熱及び外部端子をハンダ付けするために、２４０℃まで加熱したが、内部のフリップチップ部の接続部は再溶融して破壊されることは無い。この際の外部端子はＳｎ−３ｍａｓｓ％Ａｇ―０．５ｍａｓｓＣｕ（融点２１７℃）のハンダボールを用いて行った。
以上のように、ワイヤボンド接続用とフリップチップ接続用の電極を、Ｃｕ上にＮｉ層を形成し、周囲にＡｕ層を形成した電極を用いることにより、ワイヤボンド接続、はんだを用いたフリップチップ接続を問題なく行うことができ、狭ピッチ基板の低コスト化を図ることが可能であった。
上記の実施例において、フリップチップ接続用の電極の形状は長方形であったが、図８に示したようにＡｕバンプと接続される部分４７を横に膨らませた形状としはんだが中央部にぬれやすいようにしても良い。また、この場合、フリップチップ接続時にはんだが引出し線方向へ流れるのを防ぐ効果もある。
また、上記の実施例においては、チップを積層したが、一部、或いはすべて平置き型に実装しても良い。
（本発明の適用例１）
フリップチップ接続電極の電極ピッチが４０μｍである基板に本発明を適用した例を図９に示す。
この基板のフリップチップ接続電極の幅は２０μｍである。また、Ｃｕ層の厚みは７１の厚みは１２μｍ、この上のＮｉ層７２の厚みは２μｍであり、表面のＡｕ層７３の厚みは０．５μｍである。使用するハンダはＳｎ−３ｍａｓｓ％Ａｇ−０．５ｍａｓｓ％Ｃｕである。メタルジェット装置でのヘッド内のハンダ温度は２８０℃とした。
この条件下で、電極上に約２０μｍ電極上に約２０μｍの厚みのＳｎ−３ｍａｓｓ％Ａｇ−０．５ｍａｓｓ％Ｃｕハンダ７４を供給することができる。この接続後のＡｕ層の厚みは約８割程度残っていて、高さばらつきも許容できる範囲内であった。
更にこの基板のＡｕバンプ７５とフリップチップ接続を行い接続部に関して、その後の工程での耐熱性、熱疲労信頼性等の評価を行い、問題ないことを確認した。また、ワイヤボンド接続電極も上記フリップチップ接続電極と同じ構成で電極幅のみが異なるものであるが、せん断強度等の面も含めワイヤボンド接続性も良好である。
以上から、非常に狭ピッチ対応の基板に対しても、ワイヤボンド接続用とフリップチップ接続用の電極を２種類のメッキ工程で別々に形成することなく、Ｃｕ層上にＮｉ層を形成し、周囲にＡｕ層を形成した同じ構成の電極を用いることで、ワイヤボンド接続、ハンダを用いたフリップチップ接続を問題なく行うことができ、低コスト化を図ることができる。
（本発明の適用例２）
図１０はＡｕバンプを用いない構造のパッケージに適用した例である。
フリップチップ接続電極の電極ピッチが３０μｍ、電極幅が１５μｍである。また、Ｃｕ層８１の厚みが１０μｍ、この上のＮｉ層８２の厚みが２μｍであり、表面のＡｕ層８３の厚みは０．８μｍとした。使用するハンダはＳｎ−０．７ｍａｓｓ％Ｃｕである。メタルジェット装置でのヘッド内のハンダ温度は２８０℃とした。また、メタルジェットの前処理として、基板へのプラズマ処理を行った。
この場合でも、電極上に２０μｍ厚みのハンダバンプ８４が形成でき、高さばらつきも問題なかった。
引き続き表面にＮｉ／Ａｕメタライズしたチップ８６上の電極８５にフリップチップ接続を行った。この後、ワイヤボンド接続電極に対してワイヤボンド接続を行ったが、問題が生じないことを確認できた。
以上から、Ａｕバンプを用いない構造のパッケージにも適用可能である。
この例では、基板側にのみハンダを供給したが、メタルジェットでチップ８６側の電極８５にもハンダを供給しても良い。あるいは、インターポーザ基板８７の電極及びチップ８６の電極８５の双方にハンダを供給しても良い。また接続高さを高くしてもかまわない。
以上、本発明によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものでなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明が適用されるＳｉＰパッケージは携帯電話機やデジタルカメラといった携帯用電子機器での使用を想定しているが、必ずしもそれらの用途に限定されるものではない。
本発明にかかわるインターポーザ基板の電極構造を表す断面図である。 本発明にかかわるインターポーザ基板を表す図である。 本発明にかかわるインターポーザ基板の電極群の構造を表す断面図である。 本発明にかかわる電極の製造プロセスを表す断面図である。 本発明にかかわるメタルジェット及びその塗布対象のインターポーザ基板を表す断面図である。 本発明にかかわるハンダ供給後の電極の構造を表す断面図である。 本発明にかかわるハンダ供給後のインターポーザ基板とチップをフリップチップ接続した際の接続部の構造を示す断面図である。 本発明にかかわる電極形状の一種を表す図である。 本発明にかかわるハンダ供給後のインターポーザ基板とチップをフリップチップ接続した際の接続部の構造を示す断面図である。 本発明にかかわるハンダ供給後のインターポーザ基板とＡｕバンプを用いないパッケージのチップをフリップチップ接続した際の接続部の構造を示す断面図である。 スタック型のパッケージの構造例を示す断面図である。 一般的なインターポーザ基板の例である。 従来のインターポーザ基板に関する電極の製造プロセスを表す図である。
符号の説明
２２…基体、３１…インターポーザ基板、３４…ソルダレジスト層、３５…基体、３６…Ｃｕ層、３７…Ｎｉ層、３８…Ａｕ層、３９…シード層、４０…メッキレジスト、４１…ハンダ、４２…Ａｕバンプ、４３…チップ、４４…Ａｌ電極、４５…ぬれあがったハンダ、４６…樹脂、５１…メタルジェット装置、５２…タンク、５３…ヒータ、５４…圧電アクチュエータ、５５…ダイヤフラム、５６…ノズル、５８…ステージ、５９…ヘッド、７１…Ｃｕ層、７２…Ｎｉ層、７３…Ａｕ層、７４…ぬれあがったハンダ、７５…Ａｕバンプ、８１…Ｃｕ層、８２…Ｎｉ層、８３…Ａｕ層、８４…ハンダバンプ、８５…電極、８６…チップ、９１…メッキレジスト。

Claims (10)

  1. 銅（Ｃｕ）層及びニッケル（Ｎｉ）層の積層から構成されるフリップチップ接続電極及び銅（Ｃｕ）層及びニッケル（Ｎｉ）層の積層から構成されるワイヤボンド接続電極を含むインターポーザ基板であって、
    前記フリップチップ接続電極及び前記ワイヤボンド接続電極が、基材またはソルダレジストに接していない面を金（Ａｕ）によって覆われていることを特徴とするインターポーザ基板。
  2. 請求項１記載のインターポーザ基板であって、
    前記Ａｕは無電解メッキによって供給されることを特徴とするインターポーザ基板。
  3. 請求項１または２記載のインターポーザ基板であって、
    前記フリップチップ接続電極のＣｕ層と前記ワイヤボンド接続電極のＣｕ層が略同じ厚さで、
    前記フリップチップ接続電極のＮｉ層と前記ワイヤボンド接続電極のＮｉ層が略同じ厚さで、それぞれ形成されていることを特徴とするインターポーザ基板。
  4. 請求項１乃至３のいずれか1項に記載のインターポーザ基板を用いたことを特徴とするＳｉＰ（シリコンインパッケージ）によるＬＳＩチップ。
  5. 請求項４記載のＬＳＩチップであって、
    前記インターポーザ基板のフリップチップ接続用のハンダの供給にメタルジェット方式を用いることを特徴とするＬＳＩチップ。
  6. 請求項４または５記載のＬＳＩチップを含むことを特徴とする情報端末装置。
  7. 銅（Ｃｕ）層及びニッケル（Ｎｉ）層の積層から構成されるフリップチップ接続電極及び銅（Ｃｕ）層及びニッケル（Ｎｉ）層の積層から構成されるワイヤボンド接続電極を含むインターポーザ基板製造方法であって、
    シード層を生成するシード層生成ステップと、
    前記シード層上にメッキレジストを形成するメッキレジスト形成ステップと、
    前記シード層を利用してＣｕ層を形成するＣｕ層形成ステップと、
    前記Ｃｕ層にＮｉ層を積層・形成するＮｉ層形成ステップと、
    前記Ｎｉ層並びに前記Ｃｕ層が積層されていない前記シード層を除去するシード層除去ステップと、
    ソルダレジスト層を形成するソルダレジスト形成ステップと、
    金（Ａｕ）を前記Ｃｕ層及び前記Ｎｉ層の露出表面に供給するＡｕ層形成ステップとからなり、
    前記フリップチップ接続電極並びに前記ワイヤボンド接続電極を前記各ステップを繰り返すことなく形成することを特徴とするインターポーザ基板製造方法。
  8. 請求項７記載のインターポーザ基板製造方法であって、
    前記Ｎｉ層形成ステップ後に前記メッキレジストを除去するメッキレジスト除去ステップを含むことを特徴とするインターポーザ基板製造方法。
  9. 請求項１乃至３のいずれか１項に記載のインターポーザ基板を用いたＬＳＩチップ製造方法であって、
    前記フリップチップ接続電極にメタルジェット方式でハンダを供給するハンダ供給ステップと、
    第１のチップを前記フリップチップ接続電極に熱圧着する第１チップ接続ステップと、
    前記第１のチップと前記インターポーザ基板との間に樹脂を封入し硬化させる第１チップ固定ステップと、
    第２のチップを前記第１のチップ上に戴置する第２チップ戴置ステップと、
    前記第２のチップと前記ワイヤボンド接続電極とをワイヤボンド接続する第２チップワイヤボンド接続ステップと、
    必要に応じて第２のチップ接続と同様の工程を繰り返し第３以上のチップを接続するステップとからなることを特徴とするＬＳＩチップ製造方法。
  10. 請求項１乃至３のいずれか１項に記載のインターポーザ基板を用いたＬＳＩチップ製造方法であって、
    前記フリップチップ接続電極にメタルジェット方式でハンダを供給するハンダ供給ステップと、
    第１のチップを固定するための樹脂を供給する樹脂供給ステップと、
    前記第１のチップを前記フリップチップ接続電極に熱圧着すると共に前記樹脂を硬化させる第１チップ接続・固定ステップと、
    第２のチップを前記第１のチップ上に戴置する第２チップ戴置ステップと、
    前記第２のチップと前記ワイヤボンド接続電極とをワイヤボンド接続する第２チップワイヤボンド接続ステップと、
    必要に応じて第２のチップ接続と同様の工程を繰り返し第３以上のチップを接続するステップとからなることを特徴とするＬＳＩチップ製造方法。
JP2007077766A 2007-03-23 2007-03-23 インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法 Pending JP2008243853A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007077766A JP2008243853A (ja) 2007-03-23 2007-03-23 インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
TW097103725A TW200847368A (en) 2007-03-23 2008-01-31 Interposer substrate, LSI chip and information terminal device using the interposer substrate, interposer substrate manufacturing method, and LSI chip manufacturing method
PCT/JP2008/055215 WO2008117736A1 (ja) 2007-03-23 2008-03-21 インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
US12/521,602 US20100309641A1 (en) 2007-03-23 2008-03-21 Interposer substrate, lsi chip and information terminal device using the interposer substrate, manufacturing method of interposer substrate, and manufacturing method of lsi chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007077766A JP2008243853A (ja) 2007-03-23 2007-03-23 インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法

Publications (1)

Publication Number Publication Date
JP2008243853A true JP2008243853A (ja) 2008-10-09

Family

ID=39788471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007077766A Pending JP2008243853A (ja) 2007-03-23 2007-03-23 インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法

Country Status (4)

Country Link
US (1) US20100309641A1 (ja)
JP (1) JP2008243853A (ja)
TW (1) TW200847368A (ja)
WO (1) WO2008117736A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8287992B2 (en) 2009-03-09 2012-10-16 Murata Manufacturing Co., Ltd. Flexible board
JP2014045149A (ja) * 2012-08-28 2014-03-13 Toshiba Lighting & Technology Corp 配線基板、発光装置、および配線基板の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI564978B (zh) * 2010-11-18 2017-01-01 精材科技股份有限公司 改善冠狀缺陷之線路結構及其製作方法
CN103155143A (zh) * 2011-05-18 2013-06-12 晟碟半导体（上海）有限公司 瀑布引线键合
DE102012213566A1 (de) * 2012-08-01 2014-02-06 Robert Bosch Gmbh Verfahren zum Herstellen eines Bondpads zum Thermokompressionsbonden und Bondpad
US9754909B2 (en) * 2015-05-26 2017-09-05 Monolithic Power Systems, Inc. Copper structures with intermetallic coating for integrated circuit chips
JP6676935B2 (ja) * 2015-11-13 2020-04-08 セイコーエプソン株式会社 電気デバイス、圧電モーター、ロボット、ハンド及び送液ポンプ
KR20190141230A (ko) * 2017-06-07 2019-12-23 니뽄 도쿠슈 도교 가부시키가이샤 배선 기판, 및 배선 기판의 제조 방법
US10347507B2 (en) * 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
EP4002428B1 (en) 2020-11-19 2023-11-01 Murata Manufacturing Co., Ltd. Method of manufacturing an interposer product

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298007A (ja) * 2002-04-01 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2004207381A (ja) * 2002-12-24 2004-07-22 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体装置
JP2005085854A (ja) * 2003-09-05 2005-03-31 Renesas Technology Corp 電子部品の実装方法および電子部品実装用基板
JP2006269502A (ja) * 2005-03-22 2006-10-05 Fujikura Ltd プリント配線基板及び電子回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298007A (ja) * 2002-04-01 2003-10-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003303937A (ja) * 2002-04-05 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
JP2004207381A (ja) * 2002-12-24 2004-07-22 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体装置
JP2005085854A (ja) * 2003-09-05 2005-03-31 Renesas Technology Corp 電子部品の実装方法および電子部品実装用基板
JP2006269502A (ja) * 2005-03-22 2006-10-05 Fujikura Ltd プリント配線基板及び電子回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8287992B2 (en) 2009-03-09 2012-10-16 Murata Manufacturing Co., Ltd. Flexible board
JP2014045149A (ja) * 2012-08-28 2014-03-13 Toshiba Lighting & Technology Corp 配線基板、発光装置、および配線基板の製造方法

Also Published As

Publication number Publication date
WO2008117736A1 (ja) 2008-10-02
US20100309641A1 (en) 2010-12-09
TW200847368A (en) 2008-12-01

Similar Documents

Publication Publication Date Title
JP2008243853A (ja) インターポーザ基板、それを利用したｌｓｉチップ及び情報端末装置、インターポーザ基板製造方法、並びにｌｓｉチップ製造方法
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
CN103066051B (zh) 封装基板及其制作工艺、半导体元件封装结构及制作工艺
JP5629580B2 (ja) 二重ポスト付きフリップチップ相互接続
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US9142498B2 (en) Semiconductor devices having stacked solder bumps with intervening metal layers to provide electrical interconnections
KR20030019187A (ko) 반도체 장치 및 그 제조 방법
JP2006279062A (ja) 半導体素子および半導体装置
JP4477966B2 (ja) 半導体装置の製造方法
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
JP4661122B2 (ja) 部品実装配線基板および配線基板への部品の実装方法
US6720209B2 (en) Method for fabricating a circuit device
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
US20030054659A1 (en) Method for fabricating a circuit device
CN101770994A (zh) 具有金属突点的半导体封装基板
JP4051570B2 (ja) 半導体装置の製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100834804B1 (ko) 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP2003229513A (ja) 素子内蔵基板および素子内蔵基板の製造方法
JP3800910B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP3417292B2 (ja) 半導体装置
JP4285140B2 (ja) 半導体装置の製造方法
JP2007281105A (ja) 電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090220

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306