JP4704084B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4704084B2 JP4704084B2 JP2005093566A JP2005093566A JP4704084B2 JP 4704084 B2 JP4704084 B2 JP 4704084B2 JP 2005093566 A JP2005093566 A JP 2005093566A JP 2005093566 A JP2005093566 A JP 2005093566A JP 4704084 B2 JP4704084 B2 JP 4704084B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- spacer
- semiconductor device
- semiconductor element
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 229910000679 solder Inorganic materials 0.000 claims abstract description 64
- 125000006850 spacer group Chemical group 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 4
- 238000002844 melting Methods 0.000 claims 2
- 230000008018 melting Effects 0.000 claims 2
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910020220 Pb—Sn Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/36—Material effects
- H01L2924/364—Polymers
- H01L2924/3641—Outgassing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
本発明は、スイッチング用の半導体装置に関し、特に、半導体素子と絶縁基板との間、絶縁基板とベース板との間が半田層で固定された半導体装置に関する。
スイッチング用の半導体装置では、半導体素子が載置された絶縁基板が、ベース板の上に半田層で固定される。この場合、ベース板の表面と絶縁基板の裏面とが略平行となるように、絶縁基板の裏面の四隅にアルミニウムワイヤでバンプを形成したり、ベース板上に球状の金属粒子を配置することにより、これらをスペーサに用いてベース板と絶縁基板との間隔を略一定に保持しながら両者を半田で固定していた（例えば、特許文献１参照）。
また、ベース板上に絶縁基板を半田層で固定する工程では、半田層中に気泡が混入して半田層の亀裂や剥離の原因となるため、真空雰囲気中で気泡を除去する真空脱泡法や、ベース板等を振動させて気泡を除去するスクラブ法が用いられていた。
特許第２８１０２８５号公報
また、ベース板上に絶縁基板を半田層で固定する工程では、半田層中に気泡が混入して半田層の亀裂や剥離の原因となるため、真空雰囲気中で気泡を除去する真空脱泡法や、ベース板等を振動させて気泡を除去するスクラブ法が用いられていた。
アルミニウムワイヤのバンプや球状の金属粒子が半田層中に存在すると、真空脱泡法やスクラブ法を用いても、気泡がバンプ等に付着して半田層中に留まり、脱泡が不十分になった。半田層中に残った気泡は、半田層の亀裂や剥離を誘発し、半導体装置の信頼性を低下させるという問題があった。
そこで、本発明は、ベース板と絶縁基板とが略平行に半田層で固定され、かつ半田層の中に気泡が残存しない半導体装置の提供を目的とする。また、半導体素子と絶縁基板とが略平行に半田層で固定され、かつ半田層の中に気泡が残存しない半導体装置の提供を目的とする。
本発明は、絶縁基板の表面に半導体素子が半田層で固定され、絶縁基板の裏面がベース板に半田層で固定された半導体装置であって、絶縁基板の裏面の少なくとも四隅に、絶縁基板とベース板との間に配置されてその間隔を略一定に保つスペーサを備え、スペーサが、絶縁基板の裏面とスペーサとの接合領域を裏面の法線方向に移動させてできる空間内に設けられたことを特徴とする半導体装置である。かかるスペーサは半導体素子と絶縁基板との間に配置されて、その間隔を略一定に保つものであっても良い。
以上のように、本発明にかかる半導体装置では、気泡の残存しない半田層により、半導体素子と絶縁基板、ベース板と絶縁基板とを略平行に固定することができ、半田層の亀裂や剥離の無い半導体装置の提供が可能となる。
以下に、図面を参照しながら、本発明の好適な実施の形態について説明する。なお、以下の説明では、「上」、「下」、「左」、「右」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
実施の形態１．
図１は、全体が１００で表される、本実施の形態１にかかる半導体装置の側面図である。半導体装置１００は、例えば銅からなるベース板１を含む。ベース板の上には、例えばＰｂ−Ｓｎ系の半田層２により絶縁基板３が固定されている。絶縁基板３は、例えばアルミナからなり、表面には回路パターン（図示せず）が形成されている。更に、絶縁基板３の上に形成された回路パターンの上に、例えばＰｂ−Ｓｎ系の半田層４により半導体素子５が固定されている。半導体素子５は、例えばＦＥＴやＩＧＢＴである。
図１は、全体が１００で表される、本実施の形態１にかかる半導体装置の側面図である。半導体装置１００は、例えば銅からなるベース板１を含む。ベース板の上には、例えばＰｂ−Ｓｎ系の半田層２により絶縁基板３が固定されている。絶縁基板３は、例えばアルミナからなり、表面には回路パターン（図示せず）が形成されている。更に、絶縁基板３の上に形成された回路パターンの上に、例えばＰｂ−Ｓｎ系の半田層４により半導体素子５が固定されている。半導体素子５は、例えばＦＥＴやＩＧＢＴである。
図２は、半導体装置１００に使用される絶縁基板３であり、（ａ）に裏面図、（ｂ）に側面図を示す。図１では半田層２に覆われて見えないが、絶縁基板３の裏面の四隅には、略円柱状のスペーサ１３が固定されている。４つのスペーサ１３は同一形状である。
スペーサ１３の材料には、従来のようなアルミニウム等の金属の他、フォトレジストやポリイミドのような樹脂材料や、ガラスコーティング等に用いられるガラス材料が用いられる。
図２では、絶縁基板３の裏面の四隅にそれぞれスペーサ１３を設けたが、例えば、図３に示すように、絶縁基板３の裏面の周辺部に沿って、更にスペーサ１３を設けても構わない。
図４は、本実施の形態１にかかるスペーサ１３を用いてベース板１上に絶縁基板３を半田層２で固定する場合の、気泡１０の動きである。図４（ａ）は側面図、（ｂ）は絶縁基板３の裏面図で、内部が理解しやすいように半田層２は透明に描いてある。スペーサ１３は、絶縁基板３とベース板１との間に配置されて、その間隔を略一定に保つ役割を果たす。
一方、図５は、従来どおり、アルミニウムワイヤのバンプをスペーサ４３に用いたてベース板１上に絶縁基板３を半田層２で固定する場合の、気泡１０の動きである。図５（ａ）は側面図、（ｂ）は絶縁基板３の裏面図であり、半田層２は透明に描いてある。
ベース板１上に絶縁基板３を半田層で固定する工程では、ベース板１の上面にクリーム状の半田材を塗布し、その上に絶縁基板３を載せる。かかる状態で、例えば２６５℃の加熱炉に入れて半田材を溶かす。同時に、スクラブ法等で半田材中の気泡を取り除く。
最後に加熱炉から取り出して冷却することにより、ベース板１と絶縁基板３との間隔がスペーサ１３で所定の間隔に保持された状態で半田層２が固化して、両者が接合される。
最後に加熱炉から取り出して冷却することにより、ベース板１と絶縁基板３との間隔がスペーサ１３で所定の間隔に保持された状態で半田層２が固化して、両者が接合される。
かかる工程において、本実施の形態１にかかるスペーサ１３を用いた場合、図４（ｂ）中に矢印Ａで示すように、スペーサ１３近傍を通る気泡１０も、半田層２の外部に逃がすことができる。
これに対して、従来のスペーサ４３を用いた場合は、図５（ｂ）中に矢印Ｂで示すように、スペーサ４３近傍を通る気泡１０はスペーサ４３に付着して半田層２中に残留する。
これに対して、従来のスペーサ４３を用いた場合は、図５（ｂ）中に矢印Ｂで示すように、スペーサ４３近傍を通る気泡１０はスペーサ４３に付着して半田層２中に残留する。
本実施の形態１にかかる半導体装置１００では、絶縁基板３の裏面とスペーサ１３との接合領域を、絶縁基板３の裏面の法線方向に移動させてできる空間内に入るように、スペーサ１３が設けられている。このため、従来のスペーサ４３のように、絶縁基板３とスペーサ１３との間に凹部が形成され、その凹部に気泡１０が付着することがない。従って、スクラブ法等による脱泡工程で、気泡を容易に半導体層２から外部に逃がすことができ、気泡の残存しない半田層２を得ることができる。
なお、半田層２中では、浮力により気泡は上方に位置するため、絶縁基板３とスペーサ１３との間に凹部を設けないことが有効である。
なお、半田層２中では、浮力により気泡は上方に位置するため、絶縁基板３とスペーサ１３との間に凹部を設けないことが有効である。
スペーサ１３の、半田層２と接する面（例えば、円柱状のスペーサでは側面）は、角部を有しない曲面であることが好ましい。曲面とすることにより、気泡１０が付着しにくくなるためである。
ただし、スペーサ１３の形状を三角柱として、３つの頂点の１つが絶縁基板の中心方向に向くように配置することも可能である。
ただし、スペーサ１３の形状を三角柱として、３つの頂点の１つが絶縁基板の中心方向に向くように配置することも可能である。
図６は、本実施の形態１にかかる半導体装置１００に含まれる他の絶縁基板であり、（ａ）が裏面図、（ｂ）が側面図である。
図６に示すように、スペーサ２３を半球形状として、円形の平坦面を絶縁基板３と接合させても良い。
図６に示すように、スペーサ２３を半球形状として、円形の平坦面を絶縁基板３と接合させても良い。
なお、本実施の形態１では、絶縁基板３の裏面に、別途作製したスペーサ１３、２３を取り付ける態様について説明したが、絶縁基板３の裏面をエッチングして一部を突出させることにより、スペーサを形成しても構わない。
実施の形態２．
実施の形態２では、図１に示す半導体装置１００の、半導体素子５の裏面にスペーサ１５が固定される。
図７は、本実施の形態２にかかる半導体装置の一部を示す図であり、（ａ）に側面図、（ｂ）に半導体素子５の裏面図を示す。このように、半導体素子５と絶縁基板３との間にスペーサ１５を配置することにより、両者の間隔を略一定に保持しながら、気泡が混入しない半田層４で両者を接合することができる。
実施の形態２では、図１に示す半導体装置１００の、半導体素子５の裏面にスペーサ１５が固定される。
図７は、本実施の形態２にかかる半導体装置の一部を示す図であり、（ａ）に側面図、（ｂ）に半導体素子５の裏面図を示す。このように、半導体素子５と絶縁基板３との間にスペーサ１５を配置することにより、両者の間隔を略一定に保持しながら、気泡が混入しない半田層４で両者を接合することができる。
なお、スペーサ１５の形状や材料、配置する位置は、実施の形態１の場合と同様である。また、スペーサ１５は、半導体素子５とは別に作製して半導体素子５の裏面に取り付けても良いし、半導体素子５の裏面をエッチングして形成しても構わない。
特に、スペーサ１５を樹脂やガラスのような材料から形成することにより、半導体素子５が小型になった場合にも、スペーサ１５の作製が容易に行える。
なお、本実施の形態２にかかる半導体装置では、スペーサ１３、１５は、ベース板１と絶縁基板３との間、および絶縁基板３と半導体素子５との間の、いずれか一方、または双方に形成することができる。
１ ベース板、２ 半田層、３ 絶縁基板、４ 半田層、５ 半導体チップ、１０ 気泡、１３、２３、４３ スペーサ、１００ 半導体装置。
Claims (9)
- 絶縁基板の表面に半導体素子が半田層で固定され、該絶縁基板の裏面がベース板に半田層で固定された半導体装置であって、
該絶縁基板の該裏面に、該絶縁基板と該ベース板との間の該半田層中に配置されてその間隔を略一定に保つスペーサを備え、
該スペーサが、３つの頂点の１つが該絶縁基板の中心方向に向くように配置された三角柱形状であることを特徴とする半導体装置。 - 上記絶縁基板の裏面の周辺部に沿って上記スペーサが設けられたことを特徴とする請求項１に記載の半導体装置。
- 上記スペーサは、上記絶縁基板の裏面の少なくとも四隅に設けられたことを特徴とする請求項１に記載の半導体装置。
- 絶縁基板の表面に半導体素子が半田層で固定され、該絶縁基板の裏面がベース板に半田層で固定された半導体装置であって、
該半導体素子の該底面に、該半導体素子と該絶縁基板との間の該半田層中に配置されてその間隔を略一定に保つスペーサを備え、
該スペーサが、３つの頂点の１つが該半導体素子の中心方向に向くように配置された三角柱形状であることを特徴とする半導体装置。 - 上記半導体素子の底面の周辺部に沿って上記スペーサが設けられたことを特徴とする請求項４に記載の半導体装置。
- 上記スペーサは、上記半導体素子の裏面の少なくとも四隅に設けられたことを特徴とする請求項４に記載の半導体装置。
- 上記スペーサが、樹脂またはガラスからなることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
- 絶縁基板の表面に半導体素子が半田層で固定され、該絶縁基板の裏面がベース板に半田層で固定された半導体装置の製造方法であって、
該絶縁基板の裏面に、３つの頂点の１つが該絶縁基板の中心方向に向くように三角柱形状のスペーサを設ける工程と、
該ベース板の表面に半田材を塗布する工程と、
該スペーサが該半田材に接するように、該ベース板上に該絶縁基板を載置する工程と、
該半田材を溶かして、該スペーサと該ベース板とが接するようにする工程と、
該半田材中の気泡を、該絶縁基板の裏面に沿って、該半田材の中から縁部に移動させて、該気泡を除去する工程と、
該半田材を固化して、該ベース板の上に該絶縁基板を固定する工程と、を含むことを特徴とする半導体装置の製造方法。 - 絶縁基板上に所定の間隔で半導体素子を半田付けする半導体装置の製造方法であって、
該半導体素子の底面に、３つの頂点の１つが該半導体素子の中心方向に向くように三角柱形状のスペーサを設ける工程と、
該絶縁基板の表面に半田材を塗布する工程と、
該スペーサが該半田材に接するように、該絶縁基板上に該半導体素子を載置する工程と、
該半田材を溶かして、該スペーサと該絶縁基板とが接するようにする工程と、
該半田材中の気泡を、該半導体素子の底面に沿って、該半田材の中から縁部に移動させて、該気泡を除去する工程と、
該半田材を固化して、該絶縁基板の上に該半導体素子を固定する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005093566A JP4704084B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005093566A JP4704084B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006278598A JP2006278598A (ja) | 2006-10-12 |
| JP4704084B2 true JP4704084B2 (ja) | 2011-06-15 |
Family
ID=37213060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005093566A Active JP4704084B2 (ja) | 2005-03-29 | 2005-03-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4704084B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5763467B2 (ja) * | 2011-08-08 | 2015-08-12 | 本田技研工業株式会社 | 電子装置の製造方法及び電子装置 |
| WO2020161937A1 (ja) * | 2019-02-05 | 2020-08-13 | パナソニックＩｐマネジメント株式会社 | センサ装置 |
| WO2020175619A1 (ja) * | 2019-02-28 | 2020-09-03 | 京セラ株式会社 | 電子部品搭載用パッケージ、電子装置及び発光装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63190345A (ja) * | 1987-02-02 | 1988-08-05 | Matsushita Electronics Corp | 半導体ペレツトの樹脂接着方法 |
| JPH0438859A (ja) * | 1990-06-04 | 1992-02-10 | Hitachi Ltd | 電子部品組立構造及びその組立方法 |
| JPH04167454A (ja) * | 1990-10-31 | 1992-06-15 | Hitachi Ltd | 内燃機関用点火装置及び半導体装置の製造方法 |
| JPH09162234A (ja) * | 1995-12-12 | 1997-06-20 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11111768A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | 半導体装置の製造方法 |
| JP2001168252A (ja) * | 1999-12-07 | 2001-06-22 | Shibafu Engineering Kk | 半導体装置およびその製造方法 |
| JP2002208657A (ja) * | 2001-11-28 | 2002-07-26 | Fujitsu Ltd | 半導体装置及び半導体装置実装用基板 |
| JP2003303937A (ja) * | 2002-04-05 | 2003-10-24 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2005026628A (ja) * | 2003-07-03 | 2005-01-27 | Toyota Motor Corp | 半導体素子実装方法 |
| JP2005503467A (ja) * | 2001-09-17 | 2005-02-03 | ダウ・コ−ニング・コ−ポレ−ション | 半導体用途用のダイ取付接着剤、半導体デバイスを製造する方法、およびそのような方法により製造される半導体デバイス |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2810285B2 (ja) * | 1993-01-20 | 1998-10-15 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
-
2005
- 2005-03-29 JP JP2005093566A patent/JP4704084B2/ja active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63190345A (ja) * | 1987-02-02 | 1988-08-05 | Matsushita Electronics Corp | 半導体ペレツトの樹脂接着方法 |
| JPH0438859A (ja) * | 1990-06-04 | 1992-02-10 | Hitachi Ltd | 電子部品組立構造及びその組立方法 |
| JPH04167454A (ja) * | 1990-10-31 | 1992-06-15 | Hitachi Ltd | 内燃機関用点火装置及び半導体装置の製造方法 |
| JPH09162234A (ja) * | 1995-12-12 | 1997-06-20 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11111768A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | 半導体装置の製造方法 |
| JP2001168252A (ja) * | 1999-12-07 | 2001-06-22 | Shibafu Engineering Kk | 半導体装置およびその製造方法 |
| JP2005503467A (ja) * | 2001-09-17 | 2005-02-03 | ダウ・コ−ニング・コ−ポレ−ション | 半導体用途用のダイ取付接着剤、半導体デバイスを製造する方法、およびそのような方法により製造される半導体デバイス |
| JP2002208657A (ja) * | 2001-11-28 | 2002-07-26 | Fujitsu Ltd | 半導体装置及び半導体装置実装用基板 |
| JP2003303937A (ja) * | 2002-04-05 | 2003-10-24 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2005026628A (ja) * | 2003-07-03 | 2005-01-27 | Toyota Motor Corp | 半導体素子実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006278598A (ja) | 2006-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001196529A (ja) | 半導体装置及びその配線方法 | |
| JP2001168131A (ja) | 薄型相互接続構造 | |
| JP4704084B2 (ja) | 半導体装置 | |
| KR20180064583A (ko) | 칩 온 필름 패키지 및 이를 포함하는 표시 장치 | |
| JP2006303305A (ja) | 半導体装置 | |
| US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
| JP4288277B2 (ja) | 半導体装置 | |
| KR100577324B1 (ko) | 반도체 칩, 반도체 장치, 회로 기판 및 전자 기기 | |
| JP2003110080A (ja) | 半導体装置 | |
| JP2007073817A (ja) | 半導体装置の製造方法 | |
| JP2004266016A (ja) | 半導体装置、半導体装置の製造方法、及び半導体基板 | |
| JP2005183868A (ja) | 半導体装置およびその実装構造 | |
| JP4305674B2 (ja) | 半導体装置 | |
| JP2001358267A (ja) | 半導体装置及びその製造方法 | |
| JPH11330120A (ja) | バンプの形成方法及び電子装置 | |
| JP2007288075A (ja) | 半導体装置 | |
| JP2008283216A (ja) | 半導体装置及びその製造方法 | |
| JP7014955B2 (ja) | 半導体装置の製造方法 | |
| JP2005150221A (ja) | 半導体装置、半導体ウエハおよびその製造方法 | |
| JP2005150220A (ja) | 半導体装置、半導体ウエハおよびその製造方法 | |
| JP2002299547A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2004281899A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004119909A (ja) | 配線基板 | |
| JPH09275105A (ja) | 半導体装置の電極形成のための転写用基板および電極形成方法 | |
| JP2006191141A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4704084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |