JP2007073817A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007073817A
JP2007073817A JP2005260682A JP2005260682A JP2007073817A JP 2007073817 A JP2007073817 A JP 2007073817A JP 2005260682 A JP2005260682 A JP 2005260682A JP 2005260682 A JP2005260682 A JP 2005260682A JP 2007073817 A JP2007073817 A JP 2007073817A
Authority
JP
Japan
Prior art keywords
protruding electrode
electrode
bonding
semiconductor device
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005260682A
Other languages
English (en)
Inventor
Shigehisa Tajimi
茂久 多次見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005260682A priority Critical patent/JP2007073817A/ja
Publication of JP2007073817A publication Critical patent/JP2007073817A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 突出電極と端子電極との接合時の応力の分散を図りつつ、接合強度を確保する。
【解決手段】 配線パターン２の接合面に凹凸部２ａを形成するとともに、突出電極５の接合面に凹凸部５ａを形成し、ボンディングツール１１を介して突出電極５を加熱しながら突出電極５に超音波振動を印加することにより突出電極５を配線パターン２に接合し、配線パターン２および突出電極５の接合面にそれぞれ形成された凹凸部２ａ、５ａの高低差Ｈ２、Ｈ１は０．１μｍ以上でかつ超音波振動の振幅よりも小さくなるように設定する。
【選択図】 図２

Description

本発明は半導体装置の製造方法に関し、特に、突出電極を端子電極に接合させる方法に適用して好適なものである。
従来の半導体装置では、半導体チップに形成された突出電極を基板配線に接続する場合、突出電極を加熱しながら超音波振動を与えることにより、突出電極を基板配線に接合させることが行われている。
また、例えば、特許文献１には、ボンディング後にマスクプレートを水平往復動させ、ボンディング過程において一時的に生じる基板固着状態を解消することにより、ボンディング後の移載ヘッドによる取り出し時の吸着ミスを防止する方法が開示されている。
特開２００３−２１８１３９号公報
しかしながら、従来の突出電極を端子電極に接合させる方法では、突出電極および基板配線の接合面は平坦面であるため、接合時に接合面の変形が起こり難い。このため、接合時に基板配線や突出電極に応力が集中し、断線や突出電極の破壊などを引き起こすという問題があった。
そこで、本発明の目的は、突出電極と端子電極との接合時の応力の分散を図りつつ、接合強度を確保することが可能な半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置の製造方法によれば、半導体チップに形成された突出電極と回路基板に形成された端子電極とを超音波振動を印加しながら接合させる半導体装置の製造方法において、前記突出電極の接合面または前記端子電極の接合面のいずれか少なくとも一方に高低差が０．１μｍ以上でかつ前記超音波振動の振幅よりも小さな凹凸部が形成されていることを特徴とする。
これにより、凹凸部の上部を効率よく塑性変形させることが可能となるとともに、突出電極または端子電極の接合面全体で接合を行わせることが可能となり、突出電極と端子電極との接合時の応力の分散を図りつつ、接合強度を確保することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体チップに形成された突出電極と回路基板に形成された端子電極とを超音波振動を印加しながら接合させる半導体装置の製造方法において、前記突出電極の接合面または前記端子電極の接合面のいずれか少なくとも一方に前記超音波振動の振幅よりも小さなピッチで配列された凹凸部が形成されていることを特徴とする。
これにより、超音波振動を印加することで凹凸面全体に渡って接合を行わせることが可能となり、突出電極と端子電極との接合時の応力の分散を図りつつ、接合強度を確保することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体チップに形成された突出電極と回路基板に形成された端子電極とを超音波振動を印加しながら接合させる半導体装置の製造方法において、前記突出電極の接合面または前記端子電極の接合面のいずれか少なくとも一方に前記超音波振動の方向と平行に凹凸部が形成されていることを特徴とする。
これにより、超音波振動を印加することで突出電極および端子電極の凹凸面同士を接触させることができ、突出電極と端子電極との接合時の応力の分散を図りつつ、接合強度を確保することができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体チップに形成された突出電極と回路基板に形成された端子電極とを超音波振動を印加しながら接合させる半導体装置の製造方法において、前記突出電極の接合面または前記端子電極の接合面のいずれか少なくとも一方に前記超音波振動の方向と垂直に凹凸部が形成されていることを特徴とする。
これにより、超音波振動を印加することで突出電極および端子電極の凹凸面同士を効率よく接触させることができ、突出電極と端子電極との接合時の応力の分散を図りつつ、接合強度を確保することができる。
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の一実施形態に係る半導体装置の概略構成を示す断面図、図１（ｂ）は、本発明の一実施形態に係る半導体装置の概略構成を示す平面図である。
図１において、絶縁性基材１上には、配線パターン２が形成されるとともに、端部が露出したまま配線パターン２が覆われるようにソルダーレジスト３が形成されている。また、半導体チップ４には突出電極５が形成されている。そして、突出電極５を配線パターン２上に接合させることにより、半導体チップ４が絶縁性基材１上に実装されている。なお、突出電極５を配線パターン２上に接合させる場合、突出電極５を加熱しながら突出電極５に超音波振動を印加することができる。
ここで、突出電極５の接合面または配線パターン２の接合面のいずれか少なくとも一方に対して、高低差が０．１μｍ以上でかつ超音波振動の振幅よりも小さな凹凸部を形成することができる。
なお、絶縁性基材１としては、例えば、テープ基板またはフィルム基板を用いることができ、絶縁性基材１の材質としては、例えば、ポリイミド樹脂やアミドイミド樹脂、エステルイミド樹脂、エーテルイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂あるいはこれらの変性樹脂などを用いることができる。また、突出電極５の材料としては、例えば、銅Ｃｕ、ニッケルＮｉ、金Ａｕなどを用いることができる。また、銅Ｃｕで形成された突出電極５上には、ニッケルＮｉ、錫Ｓｎまたは金Ａｕなどのキャップ層を形成してもよく、突出電極５上に形成されたキャップ層を介して半田層を形成するようにしてもよい。
また、突出電極５を配線パターン２に接合させる場合、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよいし、半田接合や合金接合などの金属接合を用いるようにしてもよい。
なお、配線パターンが形成された絶縁性基材１は、例えば、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などに用いることができる。
図２（ａ）は、本発明の一実施形態に係る突出電極と端子電極との接合方法を示す断面図、図２（ｂ）は、図２（ａ）の突出電極および端子電極の接合面をそれぞれ示す平面図、図２（ｃ）は、図２（ａ）の突出電極および端子電極の凹凸部をそれぞれ拡大して示す断面図、図３は、本発明の一実施形態に係る突出電極と端子電極との接合方法を示す断面図である。
である。
図２において、ボンディングステージ１０上には絶縁性基材１が支持されている。なお、ボンディングステージ１０上で絶縁性基材１が支持する場合、ボンディングステージ１０上に絶縁性基材１を吸着することにより、絶縁性基材１をボンディングステージ１０上に固定することができる。また、ボンディングステージ１０上には、半導体チップ４を保持するボンディングツール１１が配置されている。そして、ボンディングツール１１には、半導体チップ４の温度を制御する温度制御装置１１ｂおよび半導体チップ４に超音波振動を印加する超音波振動発生装置１１ａが接続されている。
ここで、配線パターン２の接合面には凹凸部２ａが形成されるとともに、突出電極５の接合面には凹凸部５ａが形成されている。なお、配線パターン２および突出電極５の接合面にそれぞれ凹凸部２ａ、５ａを形成する方法としては、例えば、ヨウ素系エッチング液（例えば、ヨウ素とヨウ化アンモニウムと純水との混合液）を用いたウェットエッチングにて行うことができる。
あるいは、配線パターン２および突出電極５の接合面にそれぞれ形成された凹凸部２ａ、５ａは、一定に方向に沿って所定のピッチで配列されるように形成することができる。なお、一定に方向に沿って所定のピッチで凹凸部２ａ、５ａを配線パターン２および突出電極５の接合面にそれぞれ形成する方法としては、例えば、フォトリソグラフィー技術およびエッチング技術を用いることができる。すなわち、配線パターン２および突出電極５の接合面上に凹凸部２ａ、５ａに対応したレジストパターンを形成し、そのレジストパターンをマスクとして配線パターン２および突出電極５の接合面のエッチングを行うことにより、一定に方向に沿って所定のピッチで配列された凹凸部２ａ、５ａを形成することができる。また、配線パターン２の接合面には凹凸部２ａを形成する領域としては、接合面から５０μｍ〜１００μｍ程度の範囲内に設定することができる。
そして、突出電極５を配線パターン２に接合させる場合、配線パターン２が形成された絶縁性基材１をボンディングステージ１０上に搬送するとともに、突出電極５が形成された半導体チップ４をボンディングツール１１にて保持する。そして、配線パターン２および突出電極５の位置合わせを行うことにより、突出電極５の接合面を配線パターン２の接合面上に配置し、図３に示すように、ボンディングツール１１を降下させることにより、突出電極５を配線パターン２に接合させる。
そして、突出電極５を配線パターン２に接合させる場合、ボンディングツール１１を介して突出電極５を加熱しながら突出電極５に超音波振動を印加することができる。ここで、配線パターン２および突出電極５の接合面にそれぞれ形成された凹凸部２ａ、５ａの高低差Ｈ２、Ｈ１は０．１μｍ以上でかつ超音波振動の振幅よりも小さいことが好ましい。さらに、配線パターン２および突出電極５の接合面にそれぞれ形成された凹凸部２ａ、５ａのピッチＰ２、Ｐ１は超音波振動の振幅よりも小さいことが好ましい。また、超音波振動の振動方向は凹凸部２ａ、５ａの方向と平行（つまり、凹部２ａ、若しくは凸部５ａが延びる方向に対して平行）であってもよいし、凹凸部２ａ、５ａの方向と垂直（つまり、凹部２ａ、若しくは凸部５ａが延びる方向に対して垂直）であってもよい。また、超音波振動の振動方向は半導体チップ４の長手方向と平行であってもよいし、半導体チップ４の長手方向と垂直であってもよい。また、超音波振動の振幅は一定とし、半導体チップ４を５０℃以上に加熱することが好ましい。さらに、凹凸部２ａ、５ａは、超音波振動の振動方向に依存することなくランダムに配置するようにしてもよい。
これにより、凹凸部２ａ、５ａの上部を効率よく塑性変形させることが可能となるとともに、突出電極５および配線パターン２の接合面全体で接合を行わせることが可能となり、突出電極５と配線パターン２との接合時の応力の分散を図りつつ、接合強度を確保することができる。
なお、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤ、ＩＣカード、ＩＣタグなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体チップの実装方法を例にとって説明したが、本発明は、必ずしも半導体チップの実装方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などの実装方法に適用してもよい。
本発明の一実施形態に係る半導体装置の概略構成を示す図。 本発明の一実施形態に係る突出電極と端子電極との接合方法を示す図。 本発明の一実施形態に係る突出電極と端子電極との接合方法を示す図。
符号の説明
１ 絶縁性基材、２ 配線パターン、２ａ、５ａ 凹凸部、３ ソルダーレジスト、４ 半導体チップ、５ 突出電極、１０ ボンディングステージ、１１ ボンディングツール、１１ａ 超音波振動発生装置、１１ｂ 温度制御装置

Claims (4)

  1. 半導体チップに形成された突出電極と回路基板に形成された端子電極とを超音波振動を印加しながら接合させる半導体装置の製造方法において、
    前記突出電極の接合面または前記端子電極の接合面のいずれか少なくとも一方に高低差が０．１μｍ以上でかつ前記超音波振動の振幅よりも小さな凹凸部が形成されていることを特徴とする半導体装置の製造方法。
  2. 半導体チップに形成された突出電極と回路基板に形成された端子電極とを超音波振動を印加しながら接合させる半導体装置の製造方法において、
    前記突出電極の接合面または前記端子電極の接合面のいずれか少なくとも一方に前記超音波振動の振幅よりも小さなピッチで配列された凹凸部が形成されていることを特徴とする半導体装置の製造方法。
  3. 半導体チップに形成された突出電極と回路基板に形成された端子電極とを超音波振動を印加しながら接合させる半導体装置の製造方法において、
    前記突出電極の接合面または前記端子電極の接合面のいずれか少なくとも一方に前記超音波振動の方向と平行に凹凸部が形成されていることを特徴とする半導体装置の製造方法。
  4. 半導体チップに形成された突出電極と回路基板に形成された端子電極とを超音波振動を印加しながら接合させる半導体装置の製造方法において、
    前記突出電極の接合面または前記端子電極の接合面のいずれか少なくとも一方に前記超音波振動の方向と垂直に凹凸部が形成されていることを特徴とする半導体装置の製造方法。
JP2005260682A 2005-09-08 2005-09-08 半導体装置の製造方法 Withdrawn JP2007073817A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005260682A JP2007073817A (ja) 2005-09-08 2005-09-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005260682A JP2007073817A (ja) 2005-09-08 2005-09-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007073817A true JP2007073817A (ja) 2007-03-22

Family

ID=37934992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005260682A Withdrawn JP2007073817A (ja) 2005-09-08 2005-09-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007073817A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
JP2012015242A (ja) * 2010-06-30 2012-01-19 Mitsubishi Electric Corp ワイヤボンディング方法、ワイヤボンディング構造、半導体装置の製造方法
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
CN106768823A (zh) * 2017-02-24 2017-05-31 中国航天空气动力技术研究院 一种高超声速内流场波系结构观测方法
JP2021534446A (ja) * 2018-08-09 2021-12-09 三星ディスプレイ株式會社Samsung Display Co., Ltd. 表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
JP2010098098A (ja) * 2008-10-16 2010-04-30 Denso Corp 電子装置の製造方法
JP2012015242A (ja) * 2010-06-30 2012-01-19 Mitsubishi Electric Corp ワイヤボンディング方法、ワイヤボンディング構造、半導体装置の製造方法
CN106768823A (zh) * 2017-02-24 2017-05-31 中国航天空气动力技术研究院 一种高超声速内流场波系结构观测方法
JP2021534446A (ja) * 2018-08-09 2021-12-09 三星ディスプレイ株式會社Samsung Display Co., Ltd. 表示装置
JP7349493B2 (ja) 2018-08-09 2023-09-22 三星ディスプレイ株式會社 表示装置
US11925077B2 (en) 2018-08-09 2024-03-05 Samsung Display Co., Ltd. Display apparatus

Similar Documents

Publication Publication Date Title
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
US20080199988A1 (en) Conductive pattern formation method
US20080073782A1 (en) Semiconductor package comprising alignment members
JP2007073817A (ja) 半導体装置の製造方法
JP5125314B2 (ja) 電子装置
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4118974B2 (ja) Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4072693B2 (ja) 半導体装置の製造方法
JPH10199927A (ja) 異方性導電膜付回路基体及び回路チップ並びにその製法
JPH10233401A (ja) 半導体装置
JP2007201307A (ja) ボンディング装置および半導体装置の製造方法
JP2006147620A (ja) フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置
JP2007173706A (ja) 表示装置の製造方法
JP2004253598A (ja) 電子部品の実装方法
JP2008177404A (ja) 半導体装置、半導体モジュールおよびその製造方法
JP2005005306A (ja) 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP2006269699A (ja) 半導体装置およびその製造方法
JP2005236110A (ja) 接続方法及び接続構造
JP2005079379A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法
JP2003234371A (ja) 半導体装置の実装構造
JP2012079956A (ja) 半導体装置及び半導体装置の製造方法
JP2004214373A (ja) バンプ付き半導体素子およびその実装方法
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080730

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090615