JPH10233401A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10233401A JPH10233401A JP9052352A JP5235297A JPH10233401A JP H10233401 A JPH10233401 A JP H10233401A JP 9052352 A JP9052352 A JP 9052352A JP 5235297 A JP5235297 A JP 5235297A JP H10233401 A JPH10233401 A JP H10233401A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- bumps
- bump
- semiconductor device
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
- H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電極パッドのピッチが狭くなった場合でも接
続信頼性を保つ。 【解決手段】 電極パッド４ａは半導体チップ２の周辺
部に沿って配置されており、パッドピッチが狭くなるこ
とにより幅が狭くなって長方形状に形成されている。１
つの電極パッド４ａ上には２個のバンプ６ａが形成され
ている。バンプ６ａは金を用いたボールボンディング法
により形成されたものである。バンプ６ａは平面形状が
円形の底面部１０の中心上に、それよりも直径の小さい
円形の頂部１２が重ねられた形状をしており、その頂部
１２の頂面は平面形状が円形のほぼ平坦な面となってい
る。
続信頼性を保つ。 【解決手段】 電極パッド４ａは半導体チップ２の周辺
部に沿って配置されており、パッドピッチが狭くなるこ
とにより幅が狭くなって長方形状に形成されている。１
つの電極パッド４ａ上には２個のバンプ６ａが形成され
ている。バンプ６ａは金を用いたボールボンディング法
により形成されたものである。バンプ６ａは平面形状が
円形の底面部１０の中心上に、それよりも直径の小さい
円形の頂部１２が重ねられた形状をしており、その頂部
１２の頂面は平面形状が円形のほぼ平坦な面となってい
る。
Description
【０００１】
【発明の属する技術分野】本発明はフリップチップ法や
ＴＡＢ（Tape Automated Bonding）法により実装するた
めに、素子が形成された半導体基板チップ表面の電極パ
ッド上に接続用バンプ（突出接点）が形成された半導体
装置に関するものである。
ＴＡＢ（Tape Automated Bonding）法により実装するた
めに、素子が形成された半導体基板チップ表面の電極パ
ッド上に接続用バンプ（突出接点）が形成された半導体
装置に関するものである。
【０００２】
【従来の技術】フリップチップ法やＴＡＢ法により接続
を行なう半導体装置は、半導体基板チップ表面の電極パ
ッド上に接続用バンプが形成されている。図１（Ａ）は
そのような半導体装置のバンプが形成された表面側を概
略的に表わしたものである。２は半導体基板チップ、４
は電極パッドであり、電極パッド４上には、バンプ６が
形成されている。図１（Ｂ）はプリント配線基板やＣＳ
Ｐ（Chip Size Package）などの実装基板８上にこのチ
ップ２をフリップチップ法により接続する状態を示した
ものであり、バンプ６が実装基板８上の電極１０に位置
決めされて接続される。
を行なう半導体装置は、半導体基板チップ表面の電極パ
ッド上に接続用バンプが形成されている。図１（Ａ）は
そのような半導体装置のバンプが形成された表面側を概
略的に表わしたものである。２は半導体基板チップ、４
は電極パッドであり、電極パッド４上には、バンプ６が
形成されている。図１（Ｂ）はプリント配線基板やＣＳ
Ｐ（Chip Size Package）などの実装基板８上にこのチ
ップ２をフリップチップ法により接続する状態を示した
ものであり、バンプ６が実装基板８上の電極１０に位置
決めされて接続される。
【０００３】図２は電極パッド４の部分を拡大して示し
たものであり、（Ａ）は部分平面図、（Ｂ）は側面図で
ある。電極パッド４上には１個ずつのバンプ６が形成さ
れている。バンプを形成する方法としては、メッキ法や
ボールボンディング法が用いられている。しかし、半導
体装置が多ピン化されて電極パッドのピッチが狭くなっ
てくると、メッキ法では限界があり、現在用いられてい
る１８０μｍのピッチまでしか対応することができな
い。一方、ボールボンディング法は８０μｍピッチまで
対応することができるが、電極パッドのピッチがそのよ
うに小さくなって電極パッドの面積が縮小されてくる
と、バンプの径も小さくしなければならなくなってく
る。
たものであり、（Ａ）は部分平面図、（Ｂ）は側面図で
ある。電極パッド４上には１個ずつのバンプ６が形成さ
れている。バンプを形成する方法としては、メッキ法や
ボールボンディング法が用いられている。しかし、半導
体装置が多ピン化されて電極パッドのピッチが狭くなっ
てくると、メッキ法では限界があり、現在用いられてい
る１８０μｍのピッチまでしか対応することができな
い。一方、ボールボンディング法は８０μｍピッチまで
対応することができるが、電極パッドのピッチがそのよ
うに小さくなって電極パッドの面積が縮小されてくる
と、バンプの径も小さくしなければならなくなってく
る。
【０００４】
【発明が解決しようとする課題】電極パッドの面積が小
さくなるにつれてバンプが小型になることにより、バン
プの先端面積も狭くなり、実装基板の電極との接続を行
なった際に接続の信頼性が低下する虞れがある。例えば
異方性導電フィルム（Anisotropic Conductive Film：
ＡＣＦ）を用いた接続を行なう場合、バンプの先端面積
が約０.００００２４ｃｍ2（直径５５μｍ）なければ接
続にかかわる導電粒子の数が減少して安定した接続状態
を得ることが困難となり、接続信頼性上問題となってく
る。異方性導電フィルムは、金属コートプラスチック粒
子や金属粒子などの導電粒子を分散させたフイルム状接
着剤である。異方性導電フィルムを被接続部材間に挟
み、加熱・加圧を加えることによって、接着剤が溶融
し、分散している導電粒子が被接続部材の電極間に捕獲
された両電極間を導通させるとともに、隣接する電極間
に充填された接着剤が導電粒子を互いに孤立させて隣接
する電極間を絶縁させる。
さくなるにつれてバンプが小型になることにより、バン
プの先端面積も狭くなり、実装基板の電極との接続を行
なった際に接続の信頼性が低下する虞れがある。例えば
異方性導電フィルム（Anisotropic Conductive Film：
ＡＣＦ）を用いた接続を行なう場合、バンプの先端面積
が約０.００００２４ｃｍ2（直径５５μｍ）なければ接
続にかかわる導電粒子の数が減少して安定した接続状態
を得ることが困難となり、接続信頼性上問題となってく
る。異方性導電フィルムは、金属コートプラスチック粒
子や金属粒子などの導電粒子を分散させたフイルム状接
着剤である。異方性導電フィルムを被接続部材間に挟
み、加熱・加圧を加えることによって、接着剤が溶融
し、分散している導電粒子が被接続部材の電極間に捕獲
された両電極間を導通させるとともに、隣接する電極間
に充填された接着剤が導電粒子を互いに孤立させて隣接
する電極間を絶縁させる。
【０００５】ここで、接続信頼性とは、接着性よりも電
気的な接続信頼性、すなわち電気抵抗値が低く、オープ
ン不良がないという信頼性のことである。そこで、本発
明は電極パッドのピッチが狭くなった場合でも接続信頼
性を保てるようなバンプを備えた半導体装置を提供する
ことを目的とするものである。
気的な接続信頼性、すなわち電気抵抗値が低く、オープ
ン不良がないという信頼性のことである。そこで、本発
明は電極パッドのピッチが狭くなった場合でも接続信頼
性を保てるようなバンプを備えた半導体装置を提供する
ことを目的とするものである。
【０００６】
【課題を解決するための手段】本発明では、素子が形成
された半導体基板チップ表面の電極パッド上に接続用バ
ンプが形成された半導体装置において、少なくとも一部
の電極パッドは、電極パッド１個あたり複数個のバンプ
を備えている。バンプは金や半田を用いてボールボンデ
ィング法により形成されたものである。１つの電極パッ
ド上に複数個のバンプを形成し、電極パッド当たりのバ
ンプの総先端面積をほぼ０.００００２４ｃｍ2以上にす
ることにより安定した接続信頼性を得ることができる。
された半導体基板チップ表面の電極パッド上に接続用バ
ンプが形成された半導体装置において、少なくとも一部
の電極パッドは、電極パッド１個あたり複数個のバンプ
を備えている。バンプは金や半田を用いてボールボンデ
ィング法により形成されたものである。１つの電極パッ
ド上に複数個のバンプを形成し、電極パッド当たりのバ
ンプの総先端面積をほぼ０.００００２４ｃｍ2以上にす
ることにより安定した接続信頼性を得ることができる。
【０００７】
【実施例】図３は一実施例の半導体装置の電極パッド部
分を表わしたものである。（Ａ）は部分平面図、（Ｂ）
は側面図である。図１に示されたように、電極パッドは
半導体チップ２の周辺部に沿って配置されている。本発
明の電極パッド４ａはパッドピッチが狭くなることによ
り幅が狭くなっており、電極パッドの配列方向の幅がそ
れに直交する方向の長さよりも狭くなった長方形の形状
に形成されている。１つの電極パッド４ａ上にはこの例
では２個のバンプ６ａが形成されている。バンプ６ａは
金を用いたボールボンディング法により形成されたもの
である。
分を表わしたものである。（Ａ）は部分平面図、（Ｂ）
は側面図である。図１に示されたように、電極パッドは
半導体チップ２の周辺部に沿って配置されている。本発
明の電極パッド４ａはパッドピッチが狭くなることによ
り幅が狭くなっており、電極パッドの配列方向の幅がそ
れに直交する方向の長さよりも狭くなった長方形の形状
に形成されている。１つの電極パッド４ａ上にはこの例
では２個のバンプ６ａが形成されている。バンプ６ａは
金を用いたボールボンディング法により形成されたもの
である。
【０００８】バンプ６ａは平面形状が円形の底面部１０
の中心上に、それよりも直径の小さい円形の頂部１２が
重ねられた形状をしており、その頂部１２の頂面（先端
面）は平面形状が円形のほぼ平坦な面となっている。そ
の頂面の電極パッドあたりの合計面積が接続信頼性に関
係する。
の中心上に、それよりも直径の小さい円形の頂部１２が
重ねられた形状をしており、その頂部１２の頂面（先端
面）は平面形状が円形のほぼ平坦な面となっている。そ
の頂面の電極パッドあたりの合計面積が接続信頼性に関
係する。
【０００９】電極パッド部を拡大し、具体的な寸法の一
例を示したものを図４に示す。電極パッド４ａは幅が約
７０μｍ、長さが約１４０μｍの長方形であり、ピッチ
が約８０μｍである。各電極パッド４ａ上には２個のバ
ンプ６ａ，６ａが形成されている。各バンプ６ａの底面
部１０の直径は約６０μｍであり、その上の頂部１２の
平坦な頂面の直径は約３９μｍである。
例を示したものを図４に示す。電極パッド４ａは幅が約
７０μｍ、長さが約１４０μｍの長方形であり、ピッチ
が約８０μｍである。各電極パッド４ａ上には２個のバ
ンプ６ａ，６ａが形成されている。各バンプ６ａの底面
部１０の直径は約６０μｍであり、その上の頂部１２の
平坦な頂面の直径は約３９μｍである。
【００１０】接続信頼性に寄与するのは、各電極パッド
４ａ上の２個のバンプ６ａの頂部１２の頂面の合計面積
である。この例では、２個のバンプ６ａの頂部１２の頂
面の合計面積は、ほぼ０.００００２４ｃｍ2である。
４ａ上の２個のバンプ６ａの頂部１２の頂面の合計面積
である。この例では、２個のバンプ６ａの頂部１２の頂
面の合計面積は、ほぼ０.００００２４ｃｍ2である。
【００１１】実施例では、１個の電極パッドあたり２個
のバンプを形成しているが、１個の電極パッドあたり３
個以上のバンプを形成してもよい。また、チップに形成
されている全ての電極パッドがそれぞれ複数個のバンプ
を備えている場合に限らず、１個のバンプを備えた電極
パッドと複数個のバンプを備えた電極パッドが混在して
いてもよい。
のバンプを形成しているが、１個の電極パッドあたり３
個以上のバンプを形成してもよい。また、チップに形成
されている全ての電極パッドがそれぞれ複数個のバンプ
を備えている場合に限らず、１個のバンプを備えた電極
パッドと複数個のバンプを備えた電極パッドが混在して
いてもよい。
【００１２】
【発明の効果】本発明では、素子が形成された半導体基
板チップ表面の電極パッド上に接続用バンプが形成され
た半導体装置において、少なくとも一部の電極パッド
は、電極パッド１個あたり複数個のバンプを備えている
ようにしたので、電極パッドのピッチが狭くなった場合
に、全ての電極パッドが１個ずつのバンプを備えている
のに比べて、電極パッドあたりのバンプの総先端面積を
広く確保することが可能になり、安定した接続信頼性を
得ることができるようになる。
板チップ表面の電極パッド上に接続用バンプが形成され
た半導体装置において、少なくとも一部の電極パッド
は、電極パッド１個あたり複数個のバンプを備えている
ようにしたので、電極パッドのピッチが狭くなった場合
に、全ての電極パッドが１個ずつのバンプを備えている
のに比べて、電極パッドあたりのバンプの総先端面積を
広く確保することが可能になり、安定した接続信頼性を
得ることができるようになる。
【図１】（Ａ）は従来の半導体装置のバンプが形成され
た表面側を概略的に示す平面図、（Ｂ）は従来の半導体
装置を実装基板上にフリップチップ法により接続する状
態を示した概略側面図である。
た表面側を概略的に示す平面図、（Ｂ）は従来の半導体
装置を実装基板上にフリップチップ法により接続する状
態を示した概略側面図である。
【図２】従来の半導体装置の電極パッド部分を拡大して
示したものであり、（Ａ）は部分平面図、（Ｂ）は側面
図である。
示したものであり、（Ａ）は部分平面図、（Ｂ）は側面
図である。
【図３】一実施例の半導体装置の電極パッド部分を表わ
したものであり、（Ａ）は部分平面図、（Ｂ）は側面図
である。
したものであり、（Ａ）は部分平面図、（Ｂ）は側面図
である。
【図４】一実施例の半導体装置の電極パッド部を拡大
し、具体的な寸法の一例を示した部分平面図である。
し、具体的な寸法の一例を示した部分平面図である。
２ 半導体チップ ４ａ 電極パッド ６ａ バンプ １０ バンプの底面部 １２ バンプの頂部
Claims (1)
- 【請求項１】 素子が形成された半導体基板チップ表面
の電極パッド上に接続用バンプが形成された半導体装置
において、 少なくとも一部の電極パッドは、電極パッド１個あたり
複数個のバンプを備えていることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9052352A JPH10233401A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9052352A JPH10233401A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233401A true JPH10233401A (ja) | 1998-09-02 |
Family
ID=12912427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9052352A Pending JPH10233401A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10233401A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086731A (ja) * | 2001-09-07 | 2003-03-20 | Ricoh Co Ltd | 半導体装置 |
| US7041981B2 (en) * | 2001-03-01 | 2006-05-09 | Mitsubishi Heavy Industries Ltd. | Image sensor and manufacturing method thereof |
| KR100808613B1 (ko) | 2006-02-06 | 2008-02-28 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| EP1920669A1 (en) | 2006-11-07 | 2008-05-14 | JOHNSON & JOHNSON GmbH | Toe strap protector, and footwear comprising said protector |
| WO2009078275A1 (ja) * | 2007-12-14 | 2009-06-25 | Sharp Kabushiki Kaisha | 半導体装置 |
| US8237274B1 (en) * | 2010-05-13 | 2012-08-07 | Xilinx, Inc. | Integrated circuit package with redundant micro-bumps |
-
1997
- 1997-02-19 JP JP9052352A patent/JPH10233401A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7041981B2 (en) * | 2001-03-01 | 2006-05-09 | Mitsubishi Heavy Industries Ltd. | Image sensor and manufacturing method thereof |
| JP2003086731A (ja) * | 2001-09-07 | 2003-03-20 | Ricoh Co Ltd | 半導体装置 |
| KR100808613B1 (ko) | 2006-02-06 | 2008-02-28 | 후지쯔 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| CN100440494C (zh) * | 2006-02-06 | 2008-12-03 | 富士通株式会社 | 半导体器件及其制造方法 |
| US7679188B2 (en) | 2006-02-06 | 2010-03-16 | Fujitsu Microelectronics Limited | Semiconductor device having a bump formed over an electrode pad |
| EP1920669A1 (en) | 2006-11-07 | 2008-05-14 | JOHNSON & JOHNSON GmbH | Toe strap protector, and footwear comprising said protector |
| WO2009078275A1 (ja) * | 2007-12-14 | 2009-06-25 | Sharp Kabushiki Kaisha | 半導体装置 |
| US8237274B1 (en) * | 2010-05-13 | 2012-08-07 | Xilinx, Inc. | Integrated circuit package with redundant micro-bumps |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4618260B2 (ja) | 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置 | |
| JP3569511B2 (ja) | 半導体装置の実装構造、その実装方法および液晶表示パネル | |
| JP2980046B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JP3558921B2 (ja) | テープキャリア並びにテープキャリア型半導体装置の製造方法 | |
| JP2002076057A5 (ja) | ||
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| JP4819335B2 (ja) | 半導体チップパッケージ | |
| JP2001185640A (ja) | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 | |
| JPH0432541B2 (ja) | ||
| JPH10233401A (ja) | 半導体装置 | |
| US6853086B1 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| JP2007073817A (ja) | 半導体装置の製造方法 | |
| JP3582513B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3855495B2 (ja) | 半導体装置、それを用いた半導体実装基板、液晶表示装置、および電子機器 | |
| JP2928822B2 (ja) | 半導体装置およびその接続方法 | |
| JP2000031630A (ja) | 半導体集積回路素子と配線基板との接続構造 | |
| JPH10107083A (ja) | 電気回路素子及びその実装体構造 | |
| JP2000315855A (ja) | フェイスダウン実装基板及びフェイスダウン実装方法 | |
| JP4280907B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001291820A (ja) | 半導体装置及びその製造方法 | |
| JP2004214373A (ja) | バンプ付き半導体素子およびその実装方法 | |
| JPH0526747Y2 (ja) | ||
| JPH05303106A (ja) | 液晶表示装置 | |
| JP3982124B2 (ja) | フリップチップ及びフリップチップの取り付け方法 | |
| JP3947190B2 (ja) | 半導体チップの実装方法 |