KR100808613B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100808613B1
KR100808613B1 KR1020060062598A KR20060062598A KR100808613B1 KR 100808613 B1 KR100808613 B1 KR 100808613B1 KR 1020060062598 A KR1020060062598 A KR 1020060062598A KR 20060062598 A KR20060062598 A KR 20060062598A KR 100808613 B1 KR100808613 B1 KR 100808613B1
Authority
KR
South Korea
Prior art keywords
bump
semiconductor device
bumps
adhesive
semiconductor chip
Prior art date
Application number
KR1020060062598A
Other languages
English (en)
Other versions
KR20070080192A (ko
Inventor
다카오 니시무라
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070080192A publication Critical patent/KR20070080192A/ko
Application granted granted Critical
Publication of KR100808613B1 publication Critical patent/KR100808613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 접착제를 이용해서 반도체 칩을 기판에 실장(예를 들면, 플립 칩(filp chip) 실장)하고, 상기 접착제 내부에서 기포의 발생을 저감시킨, 고성능이고 신뢰성 높은 반도체 장치 및 그 저(低)코스트이고 고효율적인 제조 방법을 제공하는 것을 과제로 한다.
본 발명의 반도체 장치(10)는 복수의 전극 패드(12)가 배치된 반도체 칩(11)과, 상기 전극 패드(12)의 위치에 대응한 복수의 전극 단자(15)를 갖는 기판(14)을 적어도 하나 가져서 이루어지며, 적어도 하나의 상기 전극 패드(12) 위에 대좌부(臺座部)(13A)와 상기 대좌부(13A)의 직경보다도 작은 직경을 갖는 돌출부(13B)로 이루어지는 범프(bump)(13)가, 각 범프(13)에서의 상기 대좌부(13A)끼리 서로 접촉하도록 복수 개 형성되고, 상기 범프(13)와 상기 전극 단자(15)가 전기적으로 접속된 상태에서 상기 반도체 칩(11)과 상기 기판(14)이 접착제(17)에 의해 고착(固着)되어 있다.
반도체 장치, 반도체 칩, 전극 패드, 범프, 전극 단자

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR THE SAME}
도 1은 본 발명의 반도체 장치의 일례로서, 제 1 실시예(실시예 1)를 나타낸 수직 단면도.
도 2a는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치에서의 범프 근방을 확대한 수직 단면도.
도 2b는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치에서의 범프 근방을 확대한 상면도.
도 3a는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치에서의 범프의 변형예를 나타낸 수직 단면도.
도 3b는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치에서의 범프의 변형예를 나타낸 상면도.
도 4a는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치에서의 범프의 다른 변형예를 나타낸 수직 단면도.
도 4b는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치에서의 범프의 다른 변형예를 다타낸 상면도.
도 5a는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 1 공정 단면도.
도 5b는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 2 공정 단면도.
도 5c는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 3 공정 단면도.
도 5d는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 4 공정 단면도.
도 5e는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 5 공정 단면도.
도 5f는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 6 공정 단면도.
도 6a는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 1 공정 단면도.
도 6b는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 2 공정 단면도.
도 6c는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 3 공정 단면도.
도 6d는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 4 공정 단면도.
도 6e는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 5 공정 단면도.
도 6f는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 6 공정 단면도.
도 6g는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 7 공정 단면도.
도 6h는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 8 공정 단면도.
도 6i는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 9 공정 단면도.
도 6j는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 10 공정 단면도.
도 6k는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 11 공정 단면도.
도 6l는 본 발명의 제 1 실시예(실시예 1)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 다른 예를 설명하기 위한 제 12 공정 단면도.
도 7은 본 발명의 반도체 장치의 일례로서, 제 2 실시예(실시예 2)를 나타낸 수직 단면도.
도 8a는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치에서의 범프 근방을 확대한 수직 단면도.
도 8b는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치에서의 범프 근방을 확대한 상면도.
도 9a는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 1 공정 단면도.
도 9b는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 2 공정 단면도.
도 9c는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 3 공정 단면도.
도 9d는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 4 공정 단면도.
도 9e는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 5 공정 단면도.
도 9f는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 6 공정 단면도.
도 9g는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 7 공정 단면도.
도 9h는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 8 공정 단면도.
도 9i는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 9 공정 단면도.
도 9j는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 10 공정 단면도.
도 9k는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 11 공정 단면도.
도 9l는 본 발명의 제 2 실시예(실시예 2)의 반도체 장치의 제조 방법에서의 범프 형성 공정의 일례를 설명하기 위한 제 12 공정 단면도.
도 10은 범프 형성시에 불편이 발생했을 경우의 일례를 나타낸 개략 설명도.
도 11은 본 발명의 반도체 장치의 일례로서, 제 3 실시예(실시예 3)를 나타낸 수직 단면도.
도 12a는 본 발명의 제 3 실시예(실시예 3)의 반도체 장치에서의 범프 근방을 확대한 수직 단면도.
도 12b는 본 발명의 제 3 실시예(실시예 3)의 반도체 장치에서의 범프 근방을 확대한 상면도.
도 13a는 본 발명의 제 3 실시예(실시예 3)의 반도체 장치에서의 범프의 변형예를 나타낸 수직 단면도.
도 13b는 본 발명의 제 3 실시예(실시예 3)의 반도체 장치에서의 범프의 변형예를 나타낸 상면도.
도 14a는 본 발명의 제 3 실시예(실시예 3)의 반도체 장치에서의 범프의 다른 변형예를 나타낸 수직 단면도.
도 14b는 본 발명의 제 3 실시예(실시예 3)의 반도체 장치에서의 범프의 다른 변형예를 나타낸 상면도.
도 14c는 범프 형성시에 불편이 발생했을 경우의 범프 근방을 확대한 수직 단면도.
도 14d는 범프 형성시에 불편이 발생했을 경우의 범프 근방을 확대한 상면도.
도 15a는 본 발명의 반도체 장치의 제 4 실시예(실시예 4)에서의 반도체 칩 위에 형성된 전극 패드의 배열 형태의 일례를 나타낸 상면도.
도 15b는 본 발명의 반도체 장치의 제 4 실시예(실시예 4)에서의 반도체 칩 위에 형성된 전극 패드의 배열 형태의 다른 예를 나타낸 상면도.
도 15c는 본 발명의 반도체 장치의 제 4 실시예(실시예 4)에서의 반도체 칩 위에 형성된 전극 패드의 배열 형태의 다른 예를 나타낸 상면도.
도 15d는 본 발명의 반도체 장치의 제 4 실시예(실시예 4)에서의 반도체 칩 위에 형성된 전극 패드의 배열 형태의 다른 예를 나타낸 상면도.
도 16a는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 제 1 공정 단면도.
도 16b는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 제 2 공정 단면도.
도 16c는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 제 3 공정 단면도.
도 16d는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 제 4 공정 단면도.
도 16e는 본 발명의 반도체 장치의 제조 방법의 일례를 설명하기 위한 제 5 공정 단면도.
도 17a는 종래의 반도체 장치의 제조 방법의 일례에서의 범프 근방을 나타낸 상면도.
도 17b는 종래의 반도체 장치의 일례에서의 범프 근방을 나타낸 수직 단면도.
도 17c는 종래의 반도체 장치의 일례에서의 불편을 설명하기 위한 수직 단면도.
도 18a는 본 발명의 반도체 장치에서의 보이드의 발생 메커니즘을 나타낸 개략 설명도.
도 18b는 종래의 반도체 장치에서의 보이드의 발생 메커니즘을 나타낸 개략 설명도.
도면의 주요 부분에 대한 부호의 설명
10, 20, 30…반도체 장치 11…반도체 칩
12…전극 패드 13, 21, 22, 25, 26, 31…범프
13A…대좌부(臺座部) 13B…돌출부
14…기판 15…전극 단자
16…솔더 볼(solder-ball) 17…접착제
18A…본딩 캐필러리(bonding capilary) 18B…토치 전극
19, 23…금(金) 와이어 19A, 23A…볼부(部)
50…본딩 툴(bonding tool)
본 발명은 접착제를 이용해서 반도체 칩을 기판에 실장(예를 들면, 플립 칩(flip chip) 실장)하고, 상기 접착제 내부에서의 기포의 발생을 저감시킨, 고성능이고 신뢰성 높은 반도체 장치 및 그 저(低)코스트이고 고효율적인 제조 방법에 관한 것이다.
종래로부터, 반도체 칩을 기판에 실장하는 방법으로서 제조 공정이 간편하고 단기간에 저코스트로 실장이 실현 가능하다는 점에서 플립 칩 실장 방법이 채용되었다. 상기 플립 칩 실장 방법으로는, 예를 들면, 상기 기판 위에 미리 접착제를 공급해두고, 상기 반도체 칩에서의 전극 패드 위에 금(金)이나 동(銅) 등으로 이루어지는 볼록 형상의 범프(bump)를 형성하고, 상기 범프를 상기 기판에서의 전극 단자와 대향시킨 상태에서 상기 반도체 칩에 부하를 인가함으로써 상기 범프를 상기 전극 단자와 전기적으로 접속시킨다. 다음으로, 상기 접착제를 경화시킴으로써 상기 반도체 칩을 상기 기판에 접속(실장)시키는 방법이 알려져 있다.
이러한 실장 방법을 이용하면 범프의 형성이 간이하므로 반도체 칩의 전극 패드 수가 수십 내지 수백 정도로 비교적 적은 반도체 칩을 이용한 반도체 장치를 저가로 제조할 수 있고, 게다가, 박형(薄型)으로 구성할 수 있으므로 휴대 전화나 디지털 스틸 카메라, 플래시 메모리 카드 등의 디지털 가전 기기의 분야에서 널리 실용화되어 있다.
상기 플립 칩 실장 방법에서는 상기 볼록 형상 범프는 스터드 범프라 칭해지고, 대좌부(臺座部) 및 상기 대좌부 위로 돌출한 부위로 이루어지며, 금, 동 등으로 이루어지는 금속 와이어를 이용해서 상기 반도체 칩에서의 상기 전극 패드 위에 소위 볼 본딩법(ball bonding method)에 의해 금속 볼이 압접(壓接) 고착 또는 초음파 병용 압접 용착(溶着)되어 접속되어 형성된다. 또한, 상기 대좌부 위로 돌출한 부위는 필요에 따라 평탄화 처리가 행해져, 평탄화되는 경우가 있다.
또한, 상기 접착제는 언더필(under fill)재(材)라 칭해지며, 상기 반도체 칩과 상기 기판과의 간극에 충전된다. 상기 접착제로서는, 예를 들면, 에폭시 수지 등으로 이루어지는 절연성 접착제, 도전 입자를 에폭시 수지 등의 절연성 수지에 함유시킨 이방성 도전성 접착제가 이용된다. 또한, 상기 접착제를 경화시킴으로써 상기 반도체 칩과 상기 기판을 접착 고정할 수 있고, 상기 반도체 칩에서의 상기 범프와 상기 기판에서의 상기 전극 단자의 전기적 접촉이 유지된다. 또한, 상기 범프와 상기 전극 단자와의 접속부 및 상기 반도체 칩에서의 회로 소자의 형성면을 밀봉함으로써 상기 접속부 및 상기 회로 소자를 보호할 수 있다. 또한, 상기 접착제의 충전은, 상술한 바와 같이 상기 플립 칩 실장을 행할 때에 상기 반도체 칩과 상기 기판의 사이에 미리 배치해두어도 좋고, 상기 플립 칩 실장에 의해 상기 범프와 상기 전극 단자를 전기적으로 접속한 후, 상기 반도체 칩과 상기 기판의 간극에 상기 접착제를 주입함으로써 행해도 좋다.
그런데, 최근의 반도체 장치의 소형화, 고집적화의 요구에 따라, 반도체 칩 의 사이즈를 작게 하거나 반도체 칩에서의 전극 패드 수를 증가시키기 위해서 반도체 칩에서의 전극 패드의 크기의 축소화, 전극 패드의 피치의 미세화가 추진되고 있다. 이 때문에, 상기 플립 칩 실장 방법에 의해 제조된 반도체 장치에서도 전극 패드의 사이즈 및 피치가 미세화되면 상기 전극 패드 위에 형성되는 범프도 미세해진다.
그러나, 범프가 미세해지면 하나의 전기 접속부에서 접속 면적이 축소되고, 반도체 칩과 기판의 열팽창률의 차이에 의해 발생하는 상기 접속부로의 응력 집중이 현저해진다. 이 때문에, 반도체 칩을 기판에 플립 칩 실장할 때, 상기 접속부에서 파단이 발생하거나, 실장시에는 파단이 발생하지 않는 경우에도 상기 접속부에는 잔류 응력이 집중되는 일이 있어, 완성된 반도체 장치 자체의 신뢰성이 저하된다는 문제가 있다.
이에 대해서, 접속부에서의 신뢰성을 향상시키는 것을 목적으로 해서 하나의 전극 패드 위에 복수 개의 스터드 범프를 형성하고, 페이스 다운 실장한 반도체 장치가 제안되어 있다(특허문헌 1~3 참조). 이 경우, 하나의 접속부에 발생하는 응력을 분산시킬 수 있으므로 접속부의 신뢰성이 향상된다.
한편, 미세한 범프를 형성하기 위해서는, 직경이 더욱 가는 금속 와이어를 이용하는 것이 필요해지지만, 와이어 직경이 작아지면 볼 본딩을 행할 때의 볼 직경도 작아져서 형성하는 범프의 높이가 낮아진다. 이 때문에, 반도체 칩을 기판 위에 실장한 경우 상기 반도체 칩과 상기 기판과의 간극 거리가 작아진다. 상기 간극 거리가 작아지면 플립 칩 실장시, 또는 실장 후에 주입되는 상기 접착제의 유 동성이 저하되고, 접착제가 유동하는 과정에서 발생한 기포가 반도체 칩의 주위에 충분히 배제되지 않아 상기 접착제 내부에 잔존해버린다는 문제가 있다. 특히, 범프 접속부 근방에서는 미세한 요철 형상이 형성되어 있기 때문에 기포가 말려들어가기 쉬워, 기포를 발생시키지 않고 접착제를 충전하는 것은 극히 곤란하다. 예를 들면, 상기 특허 문헌 1~3에 기재된 반도체 장치와 같이 복수의 미세한 스터드 범프를 하나의 전극 패드 위에 형성하는 경우에는, 이들 스터드 범프 사이의 공간(특히, 스터드 범프의 대좌부에 개재된 공간)이 미소해지므로, 한층 이 문제가 현저해진다. 그리고, 접착제 내부에 기포를 포함하면, 기포 내의 수분에 기인해서, 반도체 장치를 리플로 솔더링(reflow soldering)에 의해 머더보드(motherboard) 등에 실장할 때 수증기 폭발 현상에 의한 접착제부에서의 팽창이나 박리 등을 발생시키고, 범프 접속부의 도통 불량 등을 유발하는 경우가 있다. 또한, 범프 접속부 근방에 기포가 있는 경우, 기포 내의 수분이나 불순물 이온 등의 영향에 의해 인접 범프 사이에서 전류 리크(leak)가 발생해서 반도체 장치의 특성을 열화시키는 것 외에 오동작시키는 경우가 있어, 접착제 내부의 기포의 존재는 반도체 장치의 신뢰성에 악영향을 미친다.
따라서, 접착제를 이용해서 반도체 칩을 기판에 실장(예를 들면, 플립 칩 실장)하고 상기 접착제 내부에서의 기포의 발생을 저감시킨, 고성능이고 신뢰성 높은 반도체 장치 및 그 저(低)코스트이고 고효율적인 제조 방법은 아직 제공되고 있지 않은 것이 현 상황이며, 특히 범프의 사이즈 및 피치가 미세해졌을 경우에도 상기 접착제 내부에서의 기포의 발생을 저감 가능한 기술의 개발이 요구되고 있다.
[특허문헌 1] 일본국 공개특허 평10-233401호 공보
[특허문헌 2] 일본국 공개특허 평11-307581호 공보
[특허문헌 3] 일본국 공개특허 2000-286295호 공보
본 발명은 종래에서의 상기 문제를 해결하고, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 접착제를 이용해서 반도체 칩을 기판에 실장(예를 들면, 플립 칩 실장)하고 상기 접착제 내부에서의 기포의 발생을 저감시킨, 고성능이고 신뢰성 높은 반도체 장치 및 그 저(低)코스트이고 고효율적인 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단은 이하와 같다.
즉, 본 발명의 반도체 장치는 복수의 전극 패드가 배치된 반도체 칩과, 상기 전극 패드의 위치에 대응한 복수의 전극 단자를 갖는 기판을 적어도 가져서 이루어지고, 적어도 하나의 상기 전극 패드 위에 대좌부와 상기 대좌부의 직경보다도 작은 직경을 갖는 돌출부로 이루어지는 범프가 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성되고, 상기 범프와 상기 전극 단자가 전기적으로 접속된 상태에서 상기 반도체 칩과 상기 기판이 접착제에 의해 고착되어 있는 것을 특징으로 한다.
상기 반도체 장치에서는 하나의 상기 전극 패드 위에 복수의 상기 범프가 형성되어 있으므로 하나의 범프 접속부에 발생하는 응력을 분산시킬 수 있어, 응력 집중에 의한 접속부에서의 파단의 발생을 억제할 수 있다. 또한, 상기 범프는 상기 대좌부끼리 서로 접촉하도록 형성되어 있으므로 상기 접착제를 이용해서 상기 반도체 칩이 상기 기판에 실장(예를 들면, 플립 칩 실장)될 때, 상기 접착제 내부에서의 기포의 발생이 저감된다. 이 때문에, 접착제부에서의 팽창이나 박리에 의한 범프 접속부에서의 도통 불량, 기포 내의 수분이나 불순물 이온 등의 영향에 의한 인접 범프 사이에서의 전류 리크의 발생 등이 방지되어 고성능이고 신뢰성이 높다.
본 발명의 반도체 장치의 제조 방법은 복수의 전극 패드가 배치된 반도체 칩에서의 적어도 하나의 상기 전극 패드 위에 대좌부와 상기 대좌부의 직경보다도 작은 직경을 갖는 돌출부로 이루어지는 범프를 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성하는 범프 형성 공정과, 상기 반도체 칩에서의 상기 전극 패드의 위치에 대응한 복수의 전극 단자를 갖는 기판과, 상기 반도체 칩을 대향 배치시키고 상기 범프를 상기 전극 단자에 당접시켜서 전기적으로 접촉시키는 범프 접속 공정과, 상기 반도체 칩과 상기 기판 사이에 접착제를 공급하는 접착제 공급 공정을 적어도 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에서는 상기 범프 형성 공정에서 상기 반도체 칩에서의 적어도 하나의 전극 패드 위에 상기 범프가 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성된다. 상기 범프 접속 공정에서 상기 기판과 상기 반도체 칩이 대향 배치되고, 상기 범프가 상기 전극 단자에 당접되어 전기적으로 접속된다. 상기 접착제 공급 공정에서 상기 반도체 칩과 상기 기판 사이에 상 기 접착제가 공급된다. 그러면, 상기 접착제에 의해 상기 반도체 칩과 상기 기판이 고착된다. 그 결과, 하나의 범프 접속부에 발생하는 응력이 분산되고, 응력 집중에 의한 접속부에서의 파단 발생이 억제되며, 게다가 상기 반도체 칩을 상기 기판에 실장(예를 들면, 플립 칩 실장)할 때에, 상기 기판 계면(界面) 근방에서의 상기 접착제 내부의 기포의 발생이 억제되어, 고성능이고 신뢰성 높은 반도체 장치가 고효율적으로 제조된다.
이하, 본 발명의 반도체 장치 및 그 제조 방법에 대해서 실시예를 들어 상세하게 설명하지만, 본 발명은 하기의 실시예로 조금도 한정되는 것은 아니다.
(실시예 1)
본 발명의 반도체 장치의 제 1 실시예를 도 1에 나타낸다. 도 1은 반도체 장치의 수직 단면도를 나타낸다.
도 1에 나타낸 반도체 장치(10)는 글라스 에폭시, 글라스 BT, 폴리이미드 등의 유기 재료 또는 세라믹, 글라스 등으로 이루어지고, 그 표면에 Cu 등으로 이루어지는 배선층이 형성된 기판(14) 위에 반도체 칩(11)이 접착제(17)에 의해 고착되어 실장되어 있다.
반도체 칩(11)에서는 복수의 전극 패드(12)가 배치되어 있어, 적어도 하나의 전극 패드(12) 위에 범프(13)가 복수 개 형성되어 있다.
도 1의 반도체 장치(10)에서 이용하는 범프(13) 근방의 확대도를 도 2a에, 그 상면도를 도 2b에 각각 나타낸다. 도 2a에 나타낸 바와 같이, 실리콘 기판 등의 반도체 기판(11A) 위에 형성된 전극 패드(12)에서의 표면 보호막(11B)의 개구부 에 2개의 범프(13)가 형성되어 있다. 또한, 도 2a에서 반도체 기판(11A)에서의 다른 도전층, 절연층 등은 도시를 생략한다.
전극 패드(12)로서는, 그 재료, 형상, 구조, 크기 등에 관해서는 특별히 제한은 없고, 목적에 따라 적당히 선택할 수 있다. 상기 재료로서는, 예를 들면 Al, Cu, 및 이들의 합금(예를 들면, Al 95%-Cu 5% 합금 등) 등을 들 수 있다. 전극 패드(12)의 피치로서는, 예를 들면 40㎛이다. 전극 패드(12)에서의 표면 보호막(11B)의 개구부의 크기로서는, 예를 들면 34×74㎛이다. 또한, 표면 보호막(11B)으로서는, 예를 들면 SiN/SiO2의 2층 구조의 절연막 등을 들 수 있다.
범프(13)는 도 2a 및 도 2b에 나타낸 바와 같이, 대좌부(13A)와 상기 대좌부(13A)의 직경보다도 작은 직경을 갖는 돌출부(13B)로 이루어지고, 2개의 범프(13) 각각에서의 대좌부(13A)끼리 서로 접촉하도록 형성되어 있다.
범프(13)로서는, 그 재료, 형상, 구조, 크기, 높이(두께) 등에 대해서는 특별히 제한은 없고, 목적에 따라 적당히 선택할 수 있다. 상기 재료로서는, 예를 들면 Au, Al, Cu, 및 이들 합금 등을 들 수 있다. 상기 크기로서는, 예를 들면 대좌부(13A)의 직경이 28~34㎛인 것이 바람직하고, 돌출부(13B)의 직경이 18~28㎛인 것이 바람직하다. 또한, 상기 높이(두께)로서는 대좌부(13A)의 높이(두께)가, 예를 들면 6~10㎛인 것이 바람직하고, 돌출부(13B)의 높이(두께)가 20~70㎛인 것이 바람직하다.
범프(13)의 개수로서는, 2 이상(복수 개)이면 특별히 제한은 없고, 전극 패 드(12)의 크기 등에 따라 적당히 선택할 수 있다.
한편, 도 1에 나타낸 바와 같이, 기판(14)의 주면(主面)(표면)에는 반도체 칩(11)에서의 전극 패드(12)의 위치에 대응한 복수의 전극 단자(15)가 형성되어 있고, 이면(裏面)에는 복수의 외부 접속 단자로서의 솔더 볼(solder-ball)(16)이 형성되어 있다. 그리고, 범프(13)에서의 돌출부(13B)와 전극 단자(15)가 전기적으로 접속된 상태에서 반도체 칩(11)과 기판(14) 사이가, 예를 들면 에폭시계 수지 등으로 이루어지는 접착제(17)에 의해 고착되어 있다.
접착제(17)로서는, 특별히 제한은 없고 목적에 따라 적당히 선택할 수 있어, 예를 들면 이방성 도전성 접착제, 상기 에폭시계 수지 등의 절연성 수지 접착제 등을 들 수 있다.
실시예 1에서는 범프(13)가 그 대좌부(13A)끼리 서로 접촉하도록 형성되어 있으므로, 범프(13) 사이에 공극(空隙)이 존재하지 않고, 접착제(17)를 이용해서 반도체 칩(11)이 기판(14)에 실장(예를 들면, 플립 칩 실장)될 때, 상기 접착제(17) 내부에서의 기포의 발생이 저감된다. 이 때문에, 접착제부에서의 팽창이나 박리에 의한 범프 접속부에서의 도통 불량, 기포 내의 수분이나 불순물 이온 등의 영향에 의한 인접 범프 사이에서의 전류 리크의 발생 등이 방지되어, 고성능이고 신뢰성이 높다.
실시예 1의 반도체 장치(10)에서는 이하에 나타낸 바와 같이 범프(13)의 형태를 더 변형할 수 있다. 즉, 도 3a에 나타낸 바와 같이, 범프(13)에서의 돌출부(13D)는 그 정상부를 찌부러뜨림으로써, 도 3b에 나타낸 바와 같이, 돌출부(13D) 의 직경을 도 2b에 나타낸 범프(13)의 돌출부(13B)보다도 크게 형성해도 된다. 또한, 도 4a에 나타낸 바와 같이, 범프(13)의 개수를 3개로 하고, 도 4b에 나타낸 바와 같이, 범프(13)에서의 대좌부(13C)끼리 서로 접촉하도록 범프(13)를 열(列) 형상으로 배치해도 좋다. 또한, 도 3a 및 도 4a는 도 1의 반도체 장치에서 사용되는 범프(13)의 변형예를 나타낸 확대도를 나타내고, 도 3b 및 도 4b는 각각 도 3a 및 도 4a의 상면도를 나타낸다.
다음으로, 도 2a 및 도 2b에 나타낸 범프(13)의 형성 방법(본 발명의 반도체 장치의 제조 방법에서의 상기 범프 형성 공정에 상당)의 일례에 대해서 도면을 참조하면서 설명한다.
범프(13)의 형성은 금속 와이어를 이용한 볼 본딩에 의해 행할 수 있다. 즉, 도 5a에 나타낸 바와 같이, 본딩 캐필러리(bonding capilary)(18A)로부터 도출된 와이어 직경 18㎛의 금 와이어(19)의 선단을 토치 전극(18B)를 이용해서 고전압(스파크)으로 볼 형상으로 용융해서 볼부(19A)를 형성한다. 그리고, 도 5b에 나타낸 바와 같이, 전극 패드(12)에서의 표면 보호막(11B)의 개구부에 볼부(19A)를 당접시키고, 본딩 캐필러리(18A)에 의해 볼부(19A)에 하중과 초음파를 인가한 후, 도 5c에 나타낸 바와 같이, 본딩 캐필러리(18A)를 수직 방향으로 끌어올려 금 와이어(19)를 잡아 끊음으로써 대좌부(13A)와 돌출부(13B)로 이루어지는 첫번째 범프(13)를 형성한다. 다음으로, 동일한 방법에 의해 도 5d에 나타낸 바와 같이, 다시 금 와이어(19)의 선단에 볼부(19A)를 형성하고, 도 5e에 나타낸 바와 같이, 전극 패드(12) 위에 형성된 첫번째 범프(13)에서의 대좌부(13A)의 바깥쪽 가장자리의 일부와 겹치도록 볼부(19A)를 접촉 배치하고, 본딩 캐필러리(18A)에 의해 볼부(19A)에 하중과 초음파를 인가한 후, 도 5f에 나타낸 바와 같이, 본딩 캐필러리(18A)를 수직 방향으로 끌어올려 금 와이어(19)를 잡아 끊음으로써 대좌부(13A)와 돌출부(13B)로 이루어지는 두번째 범프(13)를 형성한다. 그러면, 도 2a 및 도 2b에 나타낸 배치 형태로 형성된 2개의 범프(13)를 얻을 수 있다.
또한, 금 와이어(19)의 와이어 직경으로는 특별히 제한은 없고, 형성하는 범프의 직경에 따라 적당히 선택할 수 있다.
다음으로, 도 3a 및 도 3b에 나타낸 범프(13)의 형성 방법(본 발명의 반도체 장치의 제조 방법에서의 상기 범프 형성 공정에 상당)의 일례에 대해서 도면을 참조하면서 설명한다.
범프(13)의 형성은 상술한 바와 같이, 금속 와이어를 이용한 볼 본딩에 의해 행할 수 있다. 즉, 도 6a에 나타낸 바와 같이, 본딩 캐필러리(18A)로부터 도출된 와이어 직경 18㎛의 금 와이어(19)의 선단을 토치 전극(18B)을 이용해서 고전압(스파크)으로 볼 형상으로 용융(熔融)해서 볼부(19A)를 형성한다. 그리고, 도 6b에 나타낸 바와 같이, 전극 패드(12)에서의 표면 보호막(11B)의 개구부에 볼부(19A)를 당접시키고, 본딩 캐필러리(18A)에 의해 볼부(19A)에 하중과 초음파를 인가한다. 다음으로, 도 6c에 나타낸 바와 같이, 본딩 캐필러리(18A)를 수직 방향으로 끌어올린 후, 도 6d에 나타낸 바와 같이, 반도체 기판(11A)에 대해서 수평 방향으로 이동시킨다. 또한, 도 6e에 나타낸 바와 같이, 본딩 캐필러리(18A)의 선단으로 볼부(19A)의 정상부를 찌부러뜨린 후, 다시 본딩 캐필러리(18A)를 수평 방향으로 이 동시킨다. 그리고, 도 6f에 나타낸 바와 같이, 수직 방향으로 끌어올려서 금 와이어(19)를 잡아 끊음으로써 대좌부(13C)와 돌출부(13D)로 이루어지는 첫번째 범프(13)를 형성한다. 다음으로, 동일한 방법에 의해 도 6g에 나타낸 바와 같이, 다시 금 와이어(19)의 선단에 볼부(19A)를 형성하고, 도 6h에 나타낸 바와 같이, 전극 패드(12) 위에 형성된 첫번째 범프(13)에서의 대좌부(13C)의 바깥쪽 가장자리의 일부와 겹치도록 볼부(19A)를 접촉 배치하고, 도 6i에 나타낸 바와 같이, 본딩 캐필러리(18A)를 수직 방향으로 끌어올린 후, 도 6j에 나타낸 바와 같이, 반도체 기판(11A)에 대해서 수평 방향으로 이동시킨다. 또한, 도 6k에 나타낸 바와 같이, 본딩 캐필러리(18A)의 선단으로 볼부(19A)의 정상부를 찌부러뜨린 후, 도 6l에 나타낸 바와 같이, 수직 방향으로 끌어올려서 금 와이어(19)를 잡아 끊음으로써 대좌부(13C)와 돌출부(13D)로 이루어지는 두번째의 범프(13)를 형성한다. 그러면, 도 3a 및 도 3b에 나타낸 배치 형태로 형성된 2개의 범프(13)를 얻을 수 있다. 이와 같이, 돌출부(13D)의 정상부를 찌부러뜨리면, 인접해서 범프(13)를 형성할 때 돌출부(13D)와 본딩 캐필러리(18A)의 접촉을 회피할 수 있다.
또한, 도 4a 및 도 4b에 나타낸 범프(13)는 도 3a 및 도 3b에 나타낸 범프(13)의 형성 방법과 동일한 방법에 의해 형성할 수 있다.
또한, 범프(13)의 형성에서는, 상술한 바와 같이 두번째의 범프(13)의 형성에 있어서 첫번째의 범프(13)에서의 대좌부(13A 또는 13C)에 접촉하도록 와이어(19)의 볼부(19A)를 배치해도 좋고, 첫번째의 범프(13)의 대좌부(13A 또는 13C)에 인접하며 접촉하지 않는 위치에 볼부(19A)를 배치한 후, 상기 볼부(19A)를 찌부 러뜨려서 변형시킴과 동시에 첫번째의 범프(13)에서의 대좌부(13A 또는 13C)와 두번째의 범프(13)에서의 대좌부(13A 또는 13C)와 접촉시켜도 좋다.
(실시예 2)
본 발명의 반도체 장치의 제 2 실시예를 도 7에 나타낸다. 도 7은 반도체 장치의 수직 단면도를 나타낸다.
도 7에 나타낸 반도체 장치(20)는 도 1에 나타낸 반도체 장치(10)에서 전극 패드(12) 위에 형성된 2개의 범프 중 하나의 범프에서의 대좌부가 다른 범프에서의 대좌부의 높이와 다른 높이로 형성되어 있다.
도 7의 반도체 장치(20)에 이용하는 범프 근방의 확대도를 도 8a에, 그 상면도를 도 8b에 각각 나타낸다. 도 8a에 나타낸 바와 같이, 실리콘 기판 등의 반도체 기판(11A) 위에 형성된 전극 패드(12)에서의 표면 보호막(11B)의 개구부에 2개의 범프(21 및 22)가 형성되어 있다. 또한, 도 8a에서 반도체 기판(11A)에서의 다른 도전층, 절연층 등의 도시는 생략한다.
도 8a 및 도 8b에 나타낸 바와 같이, 범프(21)는 대좌부(21A)와 상기 대좌부(21A)의 직경보다도 작은 직경을 갖는 돌출부(21B)로 이루어지고, 범프(22)는 대좌부(21A)의 직경 및 높이보다도 큰 직경 및 높이를 갖는 대좌부(22A)와 상기 대좌부(22A)의 직경보다도 작은 직경을 갖는 돌출부(22B)로 이루어지며, 이들 범프(21 및 22)는 각각의 대좌부(21A 및 22A)가 서로 접촉하도록 형성되어 있다.
다음으로, 도 8a 및 도 8b에 나타낸 범프(21 및 22)의 형성 방법(본 발명의 반도체 장치의 제조 방법에서의 상기 범프 형성 공정에 상당)의 일례에 대해서 도 면을 참조하면서 설명한다.
범프(21 및 22)의 형성은 금속 와이어를 이용한 볼 본딩에 의해 행할 수 있다. 먼저, 도 9a에 나타낸 바와 같이, 본딩 캐필러리(18A)로부터 도출된 와이어 직경 18㎛의 금 와이어(19)의 선단을 토치 전극(18B)을 이용해서 고전압(스파크)으로 볼 형상으로 융용하고, 볼부(19A)를 형성한다. 그리고, 도 9b에 나타낸 바와 같이, 전극 패드(12)에서의 표면 보호막(11B)의 개구부에 볼부(19A)를 당접시키고, 본딩 캐필러리(18A)에 의해 볼부(19A)에 하중과 초음파를 인가한다. 다음으로, 도 9c에 나타낸 바와 같이, 본딩 캐필러리(18A)를 수직 방향으로 끌어올린 후, 도 9d에 나타낸 바와 같이, 반도체 기판(11A)에 대해서 수평 방향으로 이동시킨다. 또한, 도 9e에 나타낸 바와 같이, 본딩 캐필러리(18A)의 선단으로 볼부(19A)의 정상부를 찌부러뜨린 후, 다시 본딩 캐필러리(18A)를 수평 방향으로 이동시킨다. 그리고, 도 9f에 나타낸 바와 같이, 수직 방향으로 끌어올려서 금 와이어(19)를 잡아 끊음으로써 대좌부(21A)와 돌출부(21B)로 이루어지는 첫번째 범프(21)를 형성한다. 다음으로, 도 9g에 나타낸 바와 같이, 더욱 큰 직경의 금 와이어(와이어 직경 20㎛)(23)를 이용해서 금 와이어(23)의 선단에 볼부(23A)를 형성하고, 도 9h에 나타낸 바와 같이, 전극 패드(12) 위에 형성된 첫번째 범프(21)에서의 대좌부(21A)의 바깥쪽 가장자리의 일부와 겹치도록 볼부(23A)를 접촉 배치하고, 도 9i에 나타낸 바와 같이, 본딩 캐필러리(18A)를 수직 방향으로 끌어올린 후, 도 9j에 나타낸 바와 같이, 반도체 기판(11A)에 대해서 수평 방향으로 이동시킨다. 또한, 도 9k에 나타낸 바와 같이, 본딩 캐필러리(18A)의 선단으로 볼부(23A)의 정상부를 찌부러뜨 린 후, 도 9l에 나타낸 바와 같이, 수직 방향으로 끌어올려서 금 와이어(23)를 잡아 끊음으로써 대좌부(22A)와 돌출부(22B)로 이루어지는 두번째 범프(22)를 형성한다. 그러면, 도 8a 및 도 8b에 나타낸 배치 형태로 형성된 2개의 범프(21 및 22)를 얻을 수 있다.
여기에서, 도 10에 나타낸 바와 같이, 예를 들면 전극 패드(12) 위에 대좌부의 높이가 동일한 범프(25 및 26)를 형성할 경우, 두번째 범프(26)를 형성할 때, 본딩 캐필러리(18A)의 선단이, 앞서 형성한 범프(25)에 간섭해서 범프(26)와 전극 패드(12) 사이에서 박리가 발생하는 경우가 있다. 한편, 제 2 실시예에서는 범프(21)의 대좌부(21A)의 높이와, 범프(22)의 대좌부(22A)의 높이가 다르므로(실시예 2에서는 대좌부(22A)의 높이가 대좌부(21A)의 높이보다 높음), 앞서 형성한 범프(21)에 본딩 캐필러리(18A)가 간섭하지 않고 범프(22)를 형성할 수 있다. 이 때문에, 범프(21 또는 22)와 전극 패드 사이에서 발생하는 박리를 억제할 수 있고 전극 패드 위에 확실히 범프를 형성할 수 있어 제조 수율이 향상되고, 게다가 얻어지는 반도체 장치(20)의 신뢰성도 향상된다.
또한, 두번째 범프(22)를 형성할 때에는, 상술한 바와 같이 와이어 직경이 다른 와이어를 이용하지 않고 범프(22)를 형성하는 본딩 조건을 범프(21)와는 다른 조건, 예를 들면 하중 또는 초음파 출력을 첫번째 범프(21)를 형성할 때의 하중 또는 초음파 출력보다도 작게 해서 본딩함으로써 대좌부(22A)의 높이를 첫번째 범프(21)의 대좌부(21A)의 높이보다도 높게 형성할 수도 있다.
(실시예 3)
본 발명의 반도체 장치의 제 3 실시예를 도 11에 나타낸다. 도 11은 반도체 장치의 수직 단면도를 나타낸다.
도 11에 나타낸 반도체 장치(30)는 도 1에 나타낸 반도체 장치(10)에서 전극 패드(12) 위에 형성된 2개의 범프에서의 대좌부가 복수 단으로 이루어진다.
도 11의 반도체 장치(30)에서 이용하는 범프 근방의 확대도를 도 12a에, 그 상면도를 도 12b에 각각 나타낸다. 도 12a에 나타낸 바와 같이, 실리콘 기판 등의 반도체 기판(11A) 위에 형성된 전극 패드(12)에서의 표면 보호막(11B)의 개구부에 2개의 범프(31)가 형성되어 있다. 또한, 도 12a에서 반도체 기판(11A)에서의 다른 도전층, 절연층 등의 도시는 생략한다.
도 12a 및 도 12b에 나타낸 바와 같이, 범프(31)는 대좌부(31A)와 상기 대좌부(31A)의 직경보다도 작은 직경을 갖는 돌출부(31B)로 이루어지고, 대좌부(31A)는 각각 2단으로 구성되어 있다. 그리고, 2개의 범프(31) 각각에서의 대좌부(31A)끼리 서로 접촉하도록 형성되어 있다.
또한, 실시예 3에서는 대좌부(31A)가 2단으로 이루어지지만, 대좌부(31A)의 단수(段數)로서는 특별히 제한은 없고, 목적에 따라 적당히 선택할 수 있다.
실시예 3에서는 범프(31)에서의 대좌부(31A)가 복수 단(실시예 3에서는 2단)으로 구성되어 있으므로, 범프(31) 전체의 높이를 높게 설치할 수 있어 반도체 칩(11)과 기판(14) 사이에 소정의 거리를 확보하고 양자의 접촉을 회피할 수 있다. 이 때문에, 반도체 칩(11)과 기판(14) 사이에 접착제(17)를 충전해서 반도체 칩(11)을 기판(14) 위에 실장할 때, 접착제(17)를 반도체 칩(11) 전면(全面)에 용 이하게 유동시킬 수 있어, 접착제(17)의 미충전이나 보이드(void)의 발생 등의 불편의 발생을 저감시킬 수 있고, 반도체 칩(11)에서의 전극 패드(12)의 피치의 미세화에 용이하게 대응할 수 있다.
또한, 범프(31)와 기판(14)에서의 전극 단자(15)의 접속에 솔더나 도전성 접착제 등의 접착 개재 부재를 이용할 경우에는 범프(31)를 덮는 상기 접속 개재 부재의 점유 체적을 향상시키는 것이 가능해져, 범프 접속부에 발생하는 응력 집중을 더욱 분산시킬 수 있어, 접속 신뢰성의 향상을 더 도모할 수 있다.
실시예 3의 반도체 장치(30)에서는, 이하에 나타낸 바와 같이, 범프(31)의 형태를 더욱 변형할 수 있다. 즉, 도 13a에 나타낸 바와 같이 범프(31)에서의 돌출부(31D)는 그 정상부를 찌부러뜨림으로써, 도 13b에 나타낸 바와 같이, 돌출부(31D)의 직경을 도 12b에 나타낸 범프(31)의 돌출부(31B)보다도 크게 형성해도 좋다.
또한, 도 14a에 나타낸 바와 같이, 범프(31)에서의 2단 구성의 대좌부(31A)는 그 2단 중 상단에 위치하는 대좌부(31b)의 직경이 하단에 위치하는 대좌부(31a)의 직경보다도 작으며, 또한, 2개의 범프(31)에서의 대좌부(31a)끼리, 및 대좌부(31b)끼리 서로 접촉하도록 형성하는 것이 바람직하다. 예를 들면, 도 14c 및 도 14d에 나타낸 바와 같이, 대좌부(32A)와 돌출부(32B)로 이루어지는 범프(32)에서 대좌부(32A)를 2단 구성으로 하며 각 단을 동일한 직경으로 형성할 경우, 상단에 위치하는 대좌부(32b)의 형성 위치가 하단에 위치하는 대좌부(32a)의 형성 위치로부터 벗어나버려, 인접하는 전극 패드에 형성한 범프와의 쇼트 등의 불편이 발생 하는 경우가 있다. 이에 대해서, 도 14a 및 도 14b에 나타낸 바와 같이, 상단에 위치하는 대좌부(31b)의 직경을 하단에 위치하는 대좌부(31a)의 직경보다도 작게 형성함으로써 상단에 위치하는 대좌부(31b)의 형성 위치 어긋남의 마진을 증가시킬 수 있어, 제조 수율을 향상시킬 수 있다.
범프(31)의 형성 방법으로서는 특별히 제한은 없고, 목적에 따라 적당히 선택할 수 있어, 상술한 금속 와이어를 이용한 볼 본딩에 의해 적절히 행할 수 있지만, 도 14a 및 도 14b에 나타낸 범프(31)의 형성은 상단에 위치하는 대좌부(31b)를 형성하는 금속 와이어로서 그 와이어 직경이 하단에 위치하는 대좌부(31a)를 형성하는 금속 와이어의 와이어 직경보다도 작은 것을 사용함으로써 행할 수 있다. 또한, 상단에 위치하는 대좌부(31b)를 형성할 때의 본딩 조건을 하단에 위치하는 대좌부(31a)를 형성할 때의 본딩 조건보다도 저하중으로 하거나 또는 저초음파 출력으로 함으로써 행해도 좋다.
(실시예 4)
본 발명의 반도체 장치의 제 4 실시예를 도 15a~도 15d에 나타낸다. 이들 도면은 전극 패드가 형성된 반도체 칩의 상면도를 나타내고, 범프가 형성된 전극 패드가 열 형상으로 배치된 패드 열의 배열 형상의 일례를 나타낸다.
도 15a~도 15d에서 전극 패드(12)의 배열 형상은 각각, 도 15a 및 도 15b에서는 페리페럴(peripheral) 2변 배치, 도 15c에서는 페리페럴 4변 배치, 도 15d에서는 센터 패드 1열 배치가 되어 있다. 이들 배치 형태에서 적어도 패드 열의 단부에 위치하는 전극 패드 위에 대좌부와 상기 대좌부의 직경보다도 작은 직경을 갖 는 돌출부로 이루어지는 범프가 2개 형성되어 있고, 각 범프에서의 대좌부끼리는 서로 접촉하고 있다.
구체적으로는, 도 15a에 나타낸 페리페럴 2변 배치에서는 복수의 전극 패드(12)가 열 형상으로 배치된 2개의 패드 열(40)이 각각 반도체 칩(11) 위의 우변 및 좌변에 형성되어 있다. 그리고, 모든 전극 패드(12) 위에는 각각, 실시예 1에서 형성한 대좌부(13A)와 돌출부(13B)로 이루어지는 범프(13)가 대좌부(13A)끼리 서로 접촉하도록 배치되어 있다. 또한, 도 15b에 나타낸 페리페럴 2변 배치에서는 도 15a에 나타내는 배치와 동일하게 복수의 전극 패드(12)가 열 형상으로 배치된 2개의 패드 열(41)이 각각 반도체 칩(11) 위의 우변 및 좌변에 형성되어 있다. 그리고, 이들 패드 열(41)에서는 그 양단부(반도체 칩(11)의 외주부에 근접한 부위)를 포함하고 상기 양단부로부터 각각 2개째까지에 위치하는 전극 패드(12) 위에, 실시예 1에서 형성한 대좌부(13A)와 돌출부(13B)로 이루어지는 범프(13)가 대좌부(13A)끼리 서로 접촉하도록 2개 배치되어 있다. 또한, 패드 열(41)의 중앙부를 포함하는 남은 전극 패드(12) 위에는 범프(13)가 1개 형성되어 있다.
또한, 도 15c에 나타내는 페리페럴 4변 배치에서는, 복수의 전극 패드(12)가 열 형상으로 배치된 4개의 패드 열(42)이 각각 반도체 칩(11) 위의 외주(4변)에 형성되어 있다. 그리고, 이들 패드 열(42)에서는 그 양단부(반도체 칩(11)의 외주부에 근접한 부위)를 포함하고, 상기 양단부로부터 각각 3개째까지에 위치하는 전극 패드(12) 위에, 실시예 1에서 형성한 대좌부(13A)와 돌출부(13B)로 이루어지는 범프(13)가 대좌부(13A)끼리 서로 접촉하도록 2개 배치되어 있다. 또한, 패드 열(42)의 중앙부를 포함하는 남은 전극 패드(12) 위에는 범프(13)가 1개 형성되어 있다.
또한, 도 15d에 나타내는 센터 패드 1열 배치에서는, 복수의 전극 패드(12)가 열 형상으로 배치된 패드 열(43)이 반도체 칩(11) 위의 중앙에 좌우에 걸쳐 형성되어 있다. 그리고, 패드 열(43)에서는 그 양단부(반도체 칩(11)의 외주부에 근접한 부위)를 포함하고, 상기 양단부로부터 각각 4개째까지에 위치하는 전극 패드(12) 위에, 실시예 1에서 형성한 대좌부(13A)와 돌출부(13B)로 이루어지는 범프(13)가 대좌부(13A)끼리 서로 접촉하도록 2개 배치되어 있다. 또한, 패드 열(43)의 중앙부를 포함하는 남은 전극 패드(12) 위에는 범프(13)가 1개 형성되어 있다.
또한, 패드 열의 배치 형태, 각 전극 패드에 형성하는 범프의 개수 및 형상 등에 대해서는 도 15a~도 15d에 나타낸 형태에 한정되지 않고, 목적에 따라 적당히 선택할 수 있다.
반도체 칩과 기판 사이에 접착제를 충전해서 상기 반도체 칩을 상기 기판 위에 실장할 때, 상기 접착제가 상기 반도체 칩의 전면으로 유동해서 기포를 밀어내지만, 통상 상기 반도체 칩의 외주부에 가까운 위치에 기포가 모이기 쉽기 때문에, 상기 반도체 칩의 외주부에 더 가까운 위치에 배치된 전극 패드 열의 단부에 형성된 범프의 범프 접속부에서 잔존 기포가 발생하기 쉽다는 문제가 있다. 그러나, 실시예 4의 반도체 장치에서는 이와 같은 잔존 기포의 발생을 국소적으로 억제할 수 있다. 또한, 모든 전극 패드에 복수의 범프를 형성하지 않고 잔존 기포의 발생 을 억제할 수 있어, 효과적이고 저(低)코스트로 신뢰성 높은 반도체 장치를 얻을 수 있다. 또한, 패드 열의 단부에 위치하는 범프의 범프 접속부는 상기 패드 열의 중앙부에 위치하는 범프의 범프 접속부에 비해서 응력이 집중하기 더 쉽지만, 상기 범프를 복수 형성함으로써 상기 응력을 분산시킬 수 있기 때문에 패드 열의 단부에 위치하는 범프의 범프 접속부의 강도를 확보할 수 있어 반도체 장치의 신뢰성을 향상시킬 수 있다.
(실시예 5)
본 발명의 반도체 장치의 제조 방법의 일례로서 도 1에 나타낸 본 발명의 상기 제 1 실시예의 반도체 장치(10)의 제조 방법에 대해서 도면을 참조하면서 설명한다.
먼저, 도 16a에 나타낸 바와 같이, 반도체 칩(11)에 형성된 전극 패드(12) 위에 범프(13)를 형성한다. 여기에서, 범프(13)의 형성은 실시예 1에서 상술한 바와 같이, 도 5a~도 5f에 나타낸 바와 같이 금속 와이어를 이용한 볼 본딩에 의해 행한다. 이상이, 본 발명의 상기 반도체 장치의 제조 방법에서의 상기 범프 형성 공정이다.
도 16b에 나타낸 바와 같이, 기판(14) 위에 미리 접착제(17)를 도포에 의해 공급한다. 이상이, 본 발명의 상기 반도체 장치의 제조 방법에 있어서의 상기 접착제 공급 공정이다.
다음으로, 도 16b에 나타낸 바와 같이 기판(14)을, 예를 들면 70℃로 가열한 본딩 스테이지(도시 생략)에 흡착 유지시킨다. 그리고, 반도체 칩(11)을 본딩 툴(50)에 흡착 유지하고, 기판(14)에 대해서 평행이 되도록 수평 방향의 위치 맞춤을 행해서 반도체 칩(11)과 기판(14)과의 위치를 맞춘다. 이 때, 반도체 칩(11)은 미리 소정 온도, 예를 들면 215℃로 가열된 본딩 툴(50)에 의해 가열된다. 다음으로, 도 16c에 나타낸 바와 같이 본딩 툴(50)을 강하시키고, 범프(13)에서의 돌출부(13B)를 기판(14) 위에 형성된 복수의 전극 단자(15)에 각각 당접시킨다. 또한, 본딩 툴(50)을 연속적으로 강하시켜서 하중을 인가한다. 그리고, 범프(13)에서의 돌출부(13B)를 변형시켜서, 소정의 하중, 예를 들면 78.46~196.1mN(8~20gf)을 인가한 상태로 하고, 소정 시간, 예를 들면 5~10초간 유지한다. 이 때, 접착제(17)는 반도체 칩(11) 및 기판(14) 사이의 전면으로 유동하여 습윤 확장함과 동시에 열경화(熱硬化)한다. 또한, 접착제(17)는 이 시간 내에는 완전히 경화하지 않는다. 이상이, 본 발명의 상기 반도체 장치의 제조 방법에서의 상기 범프 접속 공정이다.
다음으로, 필요에 따라 도 16d에 나타낸 바와 같이, 반도체 칩(11)이 탑재된 기판(14)을 항온조(恒溫槽)에 의해, 예를 들면 150℃에서 30분간에 걸쳐 가열하고, 접착제(17)를 완전히 경화시키는 것이 바람직하다. 이상이, 본 발명의 상기 반도체 장치의 제조 방법에서의 접착제 경화 공정이다.
그 후, 도 16e에 나타낸 바와 같이, 기판(14)의 이면에 외부 접속 단자로서의 솔더 볼(16)을 형성한다. 그러면, 도 1에 나타낸 반도체 장치(10)를 얻을 수 있다.
또한, 본 실시예에서는 상기 접착제 공급 공정을 상기 범프 접속 공정 전에 행했지만, 상기 접착제 공정은 상기 범프 접속 공정 후에 행해도 좋다. 이 경우, 접착제(17)의 공급은 반도체 칩(11)과 기판(14) 사이에 형성된 공극에 접착제(17)를 주입함으로써 행할 수 있다.
상기 접착제 공급 공정을 상기 범프 형성 공정 전에 행할 경우, 접착제(17)를 미리 반도체 칩(11)과 기판(14) 사이에 개재시키면서 범프(13)와 전극 단자(15)를 접속시킬 수 있어, 플립 칩 실장와 동시에 접착제(17)의 충전을 행할 수 있다. 그 결과, 제조 공정의 간략화를 도모할 수 있어, 반도체 장치를 저가로 제조할 수 있다. 또한, 이 경우, 상기 접착제 공급 공정을 나중에 행할 경우에 비해서 인접하는 복수의 범프(13) 사이에서의 보이드의 트랩(휘말림)이 더 발생하기 쉽기 때문에, 본 발명의 보이드 저감 효과가 더 현저하게 발휘된다.
또한, 플립 칩 실장의 방법으로는 특별히 제한은 없고, 목적에 따라 적당히 선택할 수 있어, 예를 들면 열 압착 공법, 초음파 압착 공법, 접속 개재 부재를 이용한 공법 등을 들 수 있다.
상기 열 압착 공법은 본 실시예에 나타낸 바와 같이 열과 하중을 부여하는 방법이다. 상기 열 압착 공법은 상기 범프 접속 공법 전에 상기 접착제 공급 공정을 행하고, 접착제(17)를 개재시킨 상태에서 플립 칩 실장할 경우, 접착제(17)로서 이방성 도전성 수지 접착제를 이용하여 ACF 공법, ACP 공법 등에 의해 행할 수 있다. 또한, 접착제(17)로서 절연성 수지 접착제를 이용해서 NCF 공법, NCP 공법 등에 의해 행할 수도 있다. 한편, 상기 범프 접속 공법 후에 상기 접착제 공급 공정을 행할 경우에는 범프(13)와 기판(14)에서의 전극 단자(15)와 그 금속 접합한 후, 반도체 칩(11)과 기판(14) 사이에 접착제(17)를 주입해서 충전함으로써 행할 수 있 다.
상기 초음파 압착 공법은 초음파 및 하중, 또는 초음파, 하중 및 열을 부여하는 방법이다. 상기 공법에서도 상기 접착제 공급 공정은 상기 범프 접속 공정 전후 중에 행해도 좋다.
상기 접속 개재 부재를 이용한 공법은, 솔더링, 도전성 접착제 등을 접속 개재 부재로서 이용하는 방법이다. 상기 공법에서도 상기 접착제 공급 공정은 상기 범프 접속 공정의 전후 아무 때에 행해도 좋다.
(종래예)
종래의 반도체 장치에서의 범프의 배열 형태의 일례를 도 17a~도 17c에 나타낸다.
도 17a는 반도체 칩(110)에서의 전극 패드(120) 위에 형성된 범프(130)의 배열 형태를 나타낸 상면도이며, 도 17b는 그 측면도이며, 도 17c는 반도체 칩(110)이 기판(140)에 실장된 종래의 반도체 장치(100)의 수직 단면도이다.
도 17a 및 도 17b에 나타낸 바와 같이, 복수의 전극 패드(120)에는 각각 2개의 범프(130)가 형성되어 있지만, 1개의 전극 패드(120)에서의 2개의 범프(130)는 서로 이간(離間)해서 배치되어 있고, 이들 범프(130) 사이에는 미세한 공극이 존재하고 있다. 이 때문에, 도 17c에 나타낸 바와 같이, 기판(140) 위에 형성된 전극 단자(150)와 범프(130)를 당접시킨 상태에서 반도체 칩(110)과 기판(140) 사이를 접착제(170)에 의해 접착 고정하면 접착제(170) 중에서의 2개의 범프(130) 사이에 형성된 공극에 보이드(기포)(180)가 발생한다.
(실시예 6)
이하, 본 발명의 반도체 장치 및 종래의 배치 형태에서 범프가 형성된 반도체 장치에 대해서 접착제 중의 보이드(기포)의 발생률을 평가한다.
우선, 보이드의 발생 메커니즘에 대해 도 18a 및 도 18b에 나타낸다.
도 18a는 본 발명의 반도체 장치(예를 들면, 실시예 1의 반도체 장치)의 일부에서의 범프의 배치 형태를 나타낸 상면도이다. 도 18a에 나타낸 바와 같이, 반도체 칩(11) 위에 형성된 전극 패드(12) 위에는 각각 대좌부(13A)와 돌출부(13B)로 이루어지는 범프(13)가 대좌부(13A)끼리 서로 접촉하도록 2개 형성되어 있다. 도 18b는 종래의 범프의 배치 형태의 일례를 나타낸 상면도이다. 도 18b에 나타낸 바와 같이, 반도체 칩(11) 위에 형성된 전극 패드(12) 위에는 각각 2개의 범프(13)가 서로 이간해서 배치되어 있다.
이들 상태에서, 반도체 칩(11)을 기판(14) 위에 플립 칩 실장하면 접착제는 반도체 칩(11) 중앙으로부터 에지(edge)(도 18a 및 도 18b 중 죄측으로부터 우측)를 향해, 도면 중의 굵은 화살표 방향으로 전극 패드(12) 사이를 유동한다. 이 때, 도 18b에 나타낸 종래의 범프의 배치 형태에서는 범프(13)가 이간해서 배치되어 있으므로 1개의 전극 패드(12) 위에 형성된 2개의 범프(13) 사이에 공극(S)이 존재한다. 그러면, 접착제가 유동할 때 이간부(공극(S))가 칩 중앙측에 위치하는 범프(13)의 그림자가 되어, 도 18b 중, 가는 화살표로 나타낸 바와 같이 범프(13)의 양측으로부터 접착제가 돌아 들어가 이간부(공극(S))에서의 접착제의 유동 속도가 느려진다. 이 때문에, 이간부(공극(S))에서는 기포가 정체하기 쉬운 상태가 발 생하여 칩 에지측으로 기포가 밀려 유동하지 않고 정체한 채로 존재해서 상기 잔존 기포가 보이드가 된다.
한편, 도 18a에 나타내는 본 발명의 범프 배치 형태는 1개의 전극 패드(12) 위에 형성된 2개의 범프(13)에서의 대좌부(13A)끼리 서로 접촉 배치되어 있으므로 이간부(공극(S))가 존재하지 않고, 접착제의 유동 속도의 저하가 발생하기 어렵다(유동 속도의 저하가 적다). 이 때문에, 도 18a 중 가는 화살표로 나타낸 바와 같이 칩 에지측으로 기포가 밀려 유동하기 쉽고, 2개의 범프(13)가 접촉해서 형성되는 잘록부(K)에는 기포가 잔존하기 어렵기 때문에 보이드의 발생도 억제된다.
다음으로, 접착제 내부에서의 기포(보이드)의 발생률(총 전극 패드 수에 대한 보이드 수)을 하기 방법에 의해 평가했다.
즉, 경화된 접착제에서의 범프의 대좌부를 포함하는 단면을 평면 연마한 후, 상기 연마면을 실체 현미경에 의해 관찰하고, 범프 근방부에 발생한 보이드의 수를 측정해서 총 전극 패드 수에 대한 보이드의 총 수를 보이드 발생률로서 평가했다. 또한, 도 16a~도 16d에 나타낸 실시예 5에 기재된 반도체 장치의 제조 방법에 의해 제조한 실시예 1의 반도체 장치와, 종래예의 배치 형태로 범프를 형성한 반도체 장치에 대해서 각각 샘플을 5개 준비해서 이들 샘플에 대해서 2개의 조건에서 각각 측정했다.
<샘플의 부재 구성>
(1) 측정 1
50㎛ 피치의 COB(Chip on Board) 실장
칩 사이즈: 6.2㎜×6.2㎜×200㎛
패드 피치: 50㎛ 피치
표면 보호막으로부터의 패드 개구 사이즈: 44㎛×94㎛
전극 패드 수: 392개
기판: 글라스 BT(Bismaleimide-Triazine)재를 이용한 양면 배선 기판
접착제: 페이스트(paste) 형상의 열 경화형 절연성 에폭시 수지
범프 형성용 금 와이어의 와이어 직경: 20㎛
(2) 측정 2
40㎛ 피치의 COC(Chip on Chip) 실장
칩 사이즈: 5㎜×3㎜×200㎛
패드 피치: 40㎛
표면 보호막으로부터의 패드 개구 사이즈: 34㎛×74㎛
전극 패드 수: 372개
기판: 실리콘 기판
접착제: 페이스트 형상의 열 경화형 절연성 에폭시 수지
범프 형성용 금 와이어의 와이어 직경: 18㎛
<샘플의 제작>
- 스터드 범프의 형성 -
사용하는 샘플은 측정 1 및 측정 2 모두, 본 발명의 반도체 장치와 종래예의 배치 형태로 범프가 형성된 반도체 장치(이하, 「종래의 반도체 장치」라고 칭하는 경우가 있다)를 각각 5개씩 준비했다. 즉, 전 전극 패드에 같은 크기의 스터드 범프를 2개씩, 도 5a~도 5c에 나타낸 형성 방법(풀컷법)을 이용해서 형성했다. 이 때, 본 발명의 반도체 장치에서는 도 2a, 도 2b, 및 도 18a에 나타낸 바와 같이 2개의 범프(13)의 대좌부(13A)끼리 서로 접촉하도록 형성하고, 종래의 반도체 장치에서는 도 18b에 나타낸 바와 같이 범프(13)의 대좌부(13A)끼리 서로 이간시켜서 형성했다.
- 범프 형상 -
(1) 측정 1
본 발명의 반도체 장치 및 종래의 반도체 장치에서의 범프 대좌부의 직경은 36~42㎛이고, 범프 대좌부의 두께는 14~16㎛이며, 범프의 높이는 35~41㎛이다.
또한, 종래의 반도체 장치에서의 범프 간극(이간) 거리는 10~20㎛이다.
(2) 측정 2
본 발명의 반도체 장치 및 종래의 반도체 장치에서의 범프 대좌부의 직경은 30~34㎛이고, 범프 대좌부의 두께는 10~12㎛이며, 범프의 높이는 28~33㎛이다.
또한, 종래의 반도체 장치에서의 범프 간극(이간) 거리는 6~14㎛이다.
- 플립 칩 실장 방법 -
측정 1 및 측정 2 모두, 접착제 개재형의 열 압축 공법에 의해 행했다. 구체적으로는, 도 16a~도 16d에 나타낸 공법을 이용해서 형성했다.
이상의 조건으로 측정해서, 다음 식, 보이드 발생률(%)=보이드 수/전극 패드 수에 의해 구한 보이드의 발생률을 표 1에 나타낸다.
[표 1]
보이드 발생률(%)
평균 최대 최소
측정 1 본 발명 0.03 0.07 0.00
종래 0.29 0.44 0.17
측정 2 본 발명 0.01 0.02 0.00
종래 0.21 0.25 0.16
표 1의 결과로부터, 본 발명의 반도체 장치에서는 접착제 내부의 범프의 근방에 보이드가 거의 발생하지 않았음에 대해서, 종래의 배치 형태로 범프가 형성된 반도체 장치에서는 본 발명의 반도체 장치에 비해서 보이드 발생률이 높아 품질이 뒤떨어진다는 것을 알았다.
다음으로, 측정 1~2의 조건으로 얻어진 본 발명에 의한 반도체 장치 및 종래의 반도체 장치를 이용해서 하기 방법에 의거해서 흡습(吸濕) 리플로(reflow) 시험(전처리)을 행하고, 이들 반도체 장치의 성능을 평가했다.
<흡습 리플로 시험(전처리)>
측정 1~2의 조건으로 얻어진 본 발명에 의한 반도체 장치 및 종래의 반도체 장치 각각에 관해서, 온도 30℃, 상대 습도 80%인 환경 하에서, 72시간에 걸쳐 흡습한 후, 적외 리플로 장치를 이용해서 피크 온도 250℃의 가열 처리를 행했다. 이 일련의 흡습 리플로 처리를 2회 반복해서 행하고, 규정 1~2의 조건으로 얻어진 본 발명에 의한 반도체 장치 및 그 종래의 반도체 장치에 대해서 각각 5개의 샘플을 제작하고, 얻어진 샘플에 대하여 하기 방법에 의거해서 외관 및 내부 외관을 검사하고, 도통 저항 조사를 행했다.
- 외관 검사 -
상기 외관 검사는 실체 현미경을 이용해서 배율 20배에서 외관을 관찰하고, 이상이 있는지의 여부를 확인했다.
- 내부 외관 검사 -
상기 내부 외관 검사는 초음파 탐지기를 이용해서 내부 외관 검사를 행하고, 반도체 장치 내부의 접착제와 반도체 칩 계면 사이, 및 접착제와 기판 계면 사이에서 박리가 발생했는지의 여부를 확인했다.
- 도통 저항 조사 -
상기 도통 저항 조사는 범프를 통해서 데이지 체인(daisy chain) 접속된 반도체 칩과 기판의 접속 신뢰성에 관해서 데이지 체인의 저항값을 측정함으로써 상기 저항값의 변동을 조사했다. 여기에서, 저항값이 조립 초기의 값으로부터 10% 상승한 경우에 불량이라고 판단했다.
이들 검사 및 조사의 결과, 측정 1~2에서 얻어진 본 발명에 의한 반도체 장치 및 종래의 반도체 장치를 이용해서 제작한 샘플 중 어느 것에 관해서도 불량 발생은 없었다.
다음으로, 상기 흡습 리플로 시험(전처리) 후의 샘플을 각각 5개 이용해서 신뢰성 시험을 행했다.
<신뢰성 시험>
상기 신뢰성 시험으로서, 얻어진 샘플에 관해서 하기 온도 사이클 시험 및 항온 항습 시험을 행하고, 하기 외관 검사 및 도통 저항 조사를 행했다.
- 온도 사이클 시험 -
상기 온도 사이클 시험은, 저온측으로서 -55℃에서 25분간의 환경에, 고온측으로서 125℃에서 25분간의 환경에 각각 샘플을 연속적으로 반복해서 둠으로써 행했다.
- 항온 항습 시험 -
상기 항온 항습 시험은 온도 121℃, 상대 온도 85%인 환경 하에서 각각 샘플을 방치함으로써 행했다.
다음으로, 상기 온도 사이클 시험 및 상기 항온 항습 시험 후의 샘플에 대해서 하기 외관 검사 및 도통 저항 조사를 행했다.
- 외관 검사 -
상기 외관 검사는 실체 현미경을 이용해서 배율 20배로 외관을 관찰하고, 이상이 있는지의 여부를 확인했다.
- 도통 저항 조사 -
상기 도통 저항 조사는 범프를 통해서 데이지 체인 접속된 반도체 칩과 기판의 접속 신뢰성에 대해서 데이지 체인의 저항값을 측정함으로써 상기 저항값의 변동을 조사했다. 여기에서, 저항값이 조립 초기의 값으로부터 10% 상승한 경우에 불량이라고 판단했다.
이들 검사 및 조사의 결과, 온도 사이클 시험 후의 샘플에 관해서는 측정 1의 본 발명에 의한 반도체 장치에서는 1,750사이클까지, 측정 2의 본 발명에 의한 반도체 장치에서는 1,900사이클까지, 측정 1의 종래의 반도체 장치에서는 1,600사이클까지, 측정 2의 종래의 반도체 장치에서는 1,750사이클까지 각각 불량 발생은 없었다.
또한, 상기 항온 항습 시험 후의 샘플에 관해서는 측정 1의 본 발명에 의한 반도체 장치에서는 672시간까지, 측정 2의 본 발명에 의한 반도체 장치에서는 840시간까지, 측정 1의 종래의 반도체 장치에서는 504시간까지, 측정 2의 종래의 반도체 장치에서는 672시간까지 각각 불량 발생은 없었다.
이상에서, 보이드의 발생에 의해, 종래의 반도체 장치에서는 본 발명에 의한 반도체 장치에 비해서 접착제부에서의 팽창이나 박리에 의한 범프 접합부에서의 도통 불량이나 기포 내의 수분이나 불순물 이온 등의 영향에 의해 인접 범프 사이에서 전류 리크가 발생할 가능성이 높다고 인정된다.
본 발명의 바람직한 형태를 부기하면, 이하와 같다.
(부기 1) 복수의 전극 패드가 배치된 반도체 칩과, 상기 전극 패드의 위치에 대응한 복수의 전극 단자를 갖는 기판을 적어도 가져서 이루어지고,
적어도 하나의 상기 전극 패드 위에 대좌부와 상기 대좌부의 직경보다도 작은 직경을 갖는 돌출부로 이루어지는 범프가, 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성되며,
상기 범프와 상기 전극 단자가 전기적으로 접속된 상태에서 상기 반도체 칩과 상기 기판이 접착제에 의해 고착되어 있는 것을 특징으로 하는 반도체 장치.
(부기 2) 범프의 형성이 금속 와이어를 이용한 볼 본딩에 의해 행해지는 부기 1에 기재된 반도체 장치.
(부기 3) 복수의 범프 중 적어도 하나의 상기 범프에서의 대좌부의 높이가 상기 범프에 인접 배치된 범프의 대좌부의 높이와 다른 부기 1 또는 부기 2에 기재된 반도체 장치.
(부기 4) 범프에서의 대좌부가 복수 단으로 이루어지는 부기 1 내지 부기 3 중 어느 하나에 기재된 반도체 장치.
(부기 5) 대좌부의 단 수가 2단인 부기 4에 기재된 반도체 장치.
(부기 6) 최상단의 대좌부의 직경이 상기 대좌부보다도 하단에 위치하는 대좌부의 직경보다도 작은 부기 4 또는 부기 5에 기재된 반도체 장치.
(부기 7) 전극 패드가 열 형상으로 배치돼서 패드 열을 형성하고, 적어도 상기 패드 열의 단부에 위치하는 상기 전극 패드 위에 대좌부와 상기 대좌부의 직경보다도 작은 직경을 갖는 돌출부로 이루어지는 범프가 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성된 부기 1 내지 부기 6에 기재된 반도체 장치.
(부기 8) 패드 열의 단부가 반도체 칩의 외주부에 근접한 부기 7에 기재된 반도체 장치.
(부기 9) 복수의 전극 패드가 배치된 반도체 칩에서의, 적어도 하나의 상기 전극 패드 위에 대좌부와 상기 대좌부의 직경보다도 작은 직경을 갖는 돌출부로 이루어지는 범프를 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성하는 범프 형성 공정과,
상기 반도체 칩에서의 상기 전극 패드의 위치에 대응한 복수의 전극 단자를 갖는 기판과 상기 반도체 칩을 대향 배치시키고, 상기 범프를 상기 전극 단자에 당접시켜서 전기적으로 접속하는 범프 접속 공정과,
상기 반도체 칩과 상기 기판 사이에 접착제를 공급하고, 상기 반도체 칩 및 상기 기판을 고착시키는 접착제 공급 공정
을 적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 10) 접착제 공급 공정이 범프 접속 공정 전에 행해지는 부기 9에 기재된 반도체 장치의 제조 방법.
(부기 11) 범프 형성 공정이 금속 와이어를 이용한 볼 본딩에 의해 행해지는 부기 9 또는 부기 10에 기재된 반도체 장치의 제조 방법.
(부기 12) 범프의 형성이, 전극 패드 위에 제 1 볼 본딩에 의해 대좌부를 형성한 후, 본딩 캐필러리를 상기 전극 패드에 대해서 거의 수평 방향으로 이동시키고, 상기 대좌부로부터 돌출한 금속 와이어를 상기 본딩 캐필러리의 선단부로 가압해서 변형시켜서 돌출부를 형성하고, 상기 금속 와이어를 파단함으로써 행해지는 부기 11에 기재된 반도체 장치의 제조 방법.
(부기 13) 접착제를 경화하는 접착제 경화 공정을 포함하는 부기 9 내지 부기 12에 기재된 반도체 장치의 제조 방법.
(산업상의 이용 가능성)
본 발명의 반도체 장치는 접착제를 이용해서 반도체 칩이 기판에 실장(예를 들면, 플립 칩 실장)될 때, 상기 접착제 내부에서의 기포의 발생이 저감되므로 접착제부에서의 팽창이나 박리에 의한 범프 접속부에서의 도통 불량, 기포 내의 수분이나 불순물 이온 등의 영향에 의한 인접 범프 사이에서의 전류 리크의 발생 등이 없어, 고성능이고 신뢰성이 높다.
본 발명의 반도체 장치의 제조 방법은 접착제를 이용해서 반도체 칩을 기판에 실장(예를 들면, 플립 칩 실장)하고 상기 접착제 내부에서의 기포의 발생을 저감시킨, 고성능이고 신뢰성 높은 반도체 장치를 저코스트이고 고효율적으로 제조할 수 있다.
본 발명에 의하면, 종래에서의 문제를 해결할 수 있고, 접착제를 이용해서 반도체 칩을 기판에 실장(예를 들면, 플립 칩 실장)하고 상기 접착제 내부에서의 기포의 발생을 저감시킨, 고성능이고 신뢰성 높은 반도체 장치 및 그 저(低)코스트이고 고효율적인 제조 방법을 제공할 수 있다.

Claims (10)

  1. 복수의 전극 패드가 배치된 반도체 칩과, 상기 전극 패드의 위치에 대응한 복수의 전극 단자를 갖는 기판을 적어도 가져서 이루어지고,
    적어도 하나의 상기 전극 패드 위에 대좌부(臺座部)와 상기 대좌부의 직경보다도 작은 직경을 갖는 돌출부로 이루어지는 범프가 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성되며,
    상기 범프와 상기 전극 단자가 전기적으로 접속된 상태에서 상기 반도체 칩과 상기 기판이 접착제에 의해 고착되어 있는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    범프의 형성이 금속 와이어를 이용한 볼 본딩에 의해 행해지는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    복수의 범프 중 적어도 하나의 상기 범프에서의 대좌부의 높이가 상기 범프에 인접 배치된 범프의 대좌부의 높이와는 다른 것을 특징으로 하는 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    범프에서의 대좌부가 복수 단으로 이루어지는 것을 특징으로 하는 반도체 장치.
  5. 제 4 항에 있어서,
    최상단의 대좌부의 직경이 상기 대좌부보다도 하단에 위치하는 대좌부의 직경보다도 작은 것을 특징으로 하는 반도체 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    전극 패드가 열(列) 형상으로 배치되어서 패드 열을 형성하고, 적어도 상기 패드 열의 단부에 위치하는 상기 전극 패드 위에 대좌부와 상기 대좌부의 직경보다도 작은 직경을 갖는 돌출부로 이루어지는 범프가 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성된 것을 특징으로 하는 반도체 장치.
  7. 복수의 전극 패드가 배치된 반도체 칩에서의 적어도 하나의 상기 전극 패드 위에 대좌부와 상기 대좌부의 직경보다도 작은 직경을 갖는 돌출부로 이루어지는 범프를 각 범프에서의 상기 대좌부끼리 서로 접촉하도록 복수 개 형성하는 범프 형성 공정과,
    상기 반도체 칩에서의 상기 전극 패드의 위치에 대응한 복수의 전극 단자를 갖는 기판과 상기 반도체 칩을 대향 배치시키고, 상기 범프를 상기 전극 단자에 당접시켜서 전기적으로 접속시키는 범프 접속 공정과,
    상기 반도체 칩과 상기 기판 사이에 접착제를 공급하는 접착제 공급 공정
    을 적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제 7 항에 있어서,
    접착제 공급 공정이 범프 접속 공정 전에 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    범프 형성 공정이 금속 와이어를 이용한 볼 본딩에 의해 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    범프의 형성이 전극 패드 위에 볼 본딩에 의해 대좌부를 형성한 후, 본딩 캐필러리(bonding capilary)를 상기 전극 패드에 대해서 수평 방향으로 이동시키고, 상기 대좌부로부터 돌출한 금속 와이어를 상기 본딩 캐필러리의 선단부로 가압해서 변형시켜서 돌출부를 형성하고, 상기 금속 와이어를 파단함으로써 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060062598A 2006-02-06 2006-07-04 반도체 장치 및 그 제조 방법 KR100808613B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006028860A JP4343177B2 (ja) 2006-02-06 2006-02-06 半導体装置
JPJP-P-2006-00028860 2006-02-06

Publications (2)

Publication Number Publication Date
KR20070080192A KR20070080192A (ko) 2007-08-09
KR100808613B1 true KR100808613B1 (ko) 2008-02-28

Family

ID=38333215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062598A KR100808613B1 (ko) 2006-02-06 2006-07-04 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7679188B2 (ko)
JP (1) JP4343177B2 (ko)
KR (1) KR100808613B1 (ko)
CN (1) CN100440494C (ko)
TW (1) TWI307537B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI307132B (en) * 2006-03-24 2009-03-01 Via Tech Inc Chip package and fabricating method thereof
TWI356481B (en) * 2007-05-18 2012-01-11 Taiwan Tft Lcd Ass Bump structure
US8872335B2 (en) * 2007-07-23 2014-10-28 Infineon Technologies Ag Electronic device and method of manufacturing same
JP4816750B2 (ja) * 2009-03-13 2011-11-16 住友電気工業株式会社 プリント配線基板の接続方法
DE102010027932A1 (de) * 2010-04-19 2011-10-20 Robert Bosch Gmbh Verbundbauteil und Verfahren zum Herstellen eines Verbundbauteils
US8237274B1 (en) * 2010-05-13 2012-08-07 Xilinx, Inc. Integrated circuit package with redundant micro-bumps
US9768137B2 (en) * 2012-04-30 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stud bump structure for semiconductor package assemblies
US9726691B2 (en) * 2014-01-07 2017-08-08 International Business Machines Corporation 3D chip testing through micro-C4 interface
FR3047111B1 (fr) 2016-01-26 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication
CN113097200B (zh) * 2021-03-09 2022-09-20 中国电子科技集团公司第二十九研究所 一种倒装热源芯片及其制备方法和应用方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936119A (ja) * 1995-07-17 1997-02-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JPH10233401A (ja) 1997-02-19 1998-09-02 Ricoh Co Ltd 半導体装置
JPH1174300A (ja) 1997-08-28 1999-03-16 Hitachi Ltd バンプ形成方法およびそれを用いた半導体装置の製造方法
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JPH11330072A (ja) 1998-05-13 1999-11-30 Matsushita Electric Ind Co Ltd 半導体装置及び実装体
KR100239286B1 (ko) 1994-12-26 2000-01-15 모리시타 요이찌 반도체장치 및 그실장방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1104745C (zh) * 1995-08-02 2003-04-02 松下电器产业株式会社 固体摄象装置及其制造方法
JP3252745B2 (ja) * 1997-03-31 2002-02-04 関西日本電気株式会社 半導体装置およびその製造方法
JPH11307581A (ja) 1998-04-20 1999-11-05 Fuji Electric Co Ltd 半導体装置
JP3588641B2 (ja) 1999-03-30 2004-11-17 松下電器産業株式会社 半導体装置の接合構造および接合方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
JP2006165310A (ja) 2004-12-08 2006-06-22 Matsushita Electric Ind Co Ltd 半導体装置の製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100239286B1 (ko) 1994-12-26 2000-01-15 모리시타 요이찌 반도체장치 및 그실장방법
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JPH0936119A (ja) * 1995-07-17 1997-02-07 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JPH10233401A (ja) 1997-02-19 1998-09-02 Ricoh Co Ltd 半導体装置
JPH1174300A (ja) 1997-08-28 1999-03-16 Hitachi Ltd バンプ形成方法およびそれを用いた半導体装置の製造方法
JPH11330072A (ja) 1998-05-13 1999-11-30 Matsushita Electric Ind Co Ltd 半導体装置及び実装体

Also Published As

Publication number Publication date
JP2007208210A (ja) 2007-08-16
TWI307537B (en) 2009-03-11
US20070182019A1 (en) 2007-08-09
CN100440494C (zh) 2008-12-03
CN101017801A (zh) 2007-08-15
US7679188B2 (en) 2010-03-16
TW200731433A (en) 2007-08-16
KR20070080192A (ko) 2007-08-09
JP4343177B2 (ja) 2009-10-14

Similar Documents

Publication Publication Date Title
KR100808613B1 (ko) 반도체 장치 및 그 제조 방법
JP3176542B2 (ja) 半導体装置及びその製造方法
US7847399B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
JP5366674B2 (ja) 実装構造体および実装方法
JP5497392B2 (ja) 半導体装置
US20070164447A1 (en) Semiconductor package and fabricating method thereof
US6737295B2 (en) Chip scale package with flip chip interconnect
US8198737B2 (en) Method of forming wire bonds in semiconductor devices
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
US6841884B2 (en) Semiconductor device
JP5893266B2 (ja) 半導体装置およびその製造方法
TW201324717A (zh) 元件
US6400034B1 (en) Semiconductor device
KR20080037681A (ko) 반도체 칩 및 그 제조 방법 및 반도체 장치
JP3559554B2 (ja) 半導体装置およびその製造方法
JP5113793B2 (ja) 半導体装置およびその製造方法
US20070117265A1 (en) Semiconductor Device with Improved Stud Bump
JP2000223534A (ja) 半導体実装装置及び半導体チップの実装方法
JPH07142490A (ja) 半導体集積回路装置およびその製造方法
JP2013175664A (ja) 半導体装置の製造方法
JP2000232118A (ja) ベアｉｃチップおよび半導体装置製造方法
JP2003347337A (ja) 半導体装置及びその製造方法
JP2008244213A (ja) 電子回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190214

Year of fee payment: 12