JP3588641B2 - 半導体装置の接合構造および接合方法 - Google Patents
半導体装置の接合構造および接合方法 Download PDFInfo
- Publication number
- JP3588641B2 JP3588641B2 JP08890499A JP8890499A JP3588641B2 JP 3588641 B2 JP3588641 B2 JP 3588641B2 JP 08890499 A JP08890499 A JP 08890499A JP 8890499 A JP8890499 A JP 8890499A JP 3588641 B2 JP3588641 B2 JP 3588641B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor device
- substrate
- semiconductor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の接合構造、特に、ＩＣ等の半導体装置を基板に実装する際の半導体装置の接合構造および接合方法に関するものである。
【０００２】
【従来の技術】
以下、従来の半導体装置の接合構造について図面を参照しながら説明する。図２は従来の半導体装置の接合構造を示す側面図及び要部平面図であり、特公平６−６６３５５号公報に記載されているものである。
【０００３】
図中、１はＩＣ等の半導体、２はバンプ、３は基板パターン、４は半導体接続パターン、５は基板であり、フリップチップ実装により、図２（ａ）に示す状態で加熱、加圧処理して、基板パターン３と半導体接続パターン４を図２（ｂ）に示すように単一のバンプ２により接合するものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような構成では、接合部分において良好な高周波電気特性が得られないという問題点がある。すなわち、フリップチップ実装における接合部分に高周波領域の電気信号が通過する場合、接合部分の接続抵抗だけでなく、その特性インピーダンスが重要なパラメータとなり、特性インピーダンスの値が、その前後のパターンの特性インピーダンスの値と異なる場合（通常の場合異なる）、その差が大きくなればなるほど前記接合部分において信号の反射が起こって、信号伝達が滞り、また、接合部分の電気的な長さが信号の波長に対してある程度以上の長さを持つ場合、これまた大きな信号の反射が発生して良好な高周波電気特性が得られないという問題があり、上記従来のものにあっては、単一の太い円柱状導体による接続構造になるので、前記特性インピーダンスの差が大きく、また、接合部分の電気的な長さも長くなるという問題点があった。
【０００５】
本発明は上記従来の問題点を解決するものであり、接合部分の大きさを小さくすることが可能であり、またその特性インピーダンスを接続するパターンの特性インピーダンスに近づけることができる半導体装置の接合構造および接合方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、接合すべき半導体接続パターンと基板パターン間に複数個の微小なバンプを介在させて両者を接合してなる半導体装置の接合構造において、前記両者のパターンを信号ラインとし、前記複数個の微小なバンプを、信号の流れる方向に対して横に一列に並べて形成したものである。
また本発明は、接合すべき半導体接続パターンと基板パターン間に複数個の微小なバンプを介在させて両者を接合してなる半導体装置の接合方法において、前記両者のパターンを信号ラインとし、前記半導体接続パターンに前記複数個の微小なバンプを、信号の流れる方向に対して横に一列に並べて形成し、前記複数個の微小なバンプを前記基板パターンに載せ、加熱、加圧処理して接合するものである。
【０００７】
この発明によれば、接合部分の大きさを小さくすることが可能であり、またその特性インピーダンスを接続するパターンの特性インピーダンスに近づけることができる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、前記従来のものと同一の部分については同一符号を用いるものとする。
【０００９】
図１は本発明の半導体装置の接合構造を示す側面図及び要部平面図であり、図中、１はＩＣ等の半導体、２はバンプ、３は基板パターン、４は半導体接続パターン、５は基板であり、バンプ２が基板パターン３と半導体接続パターン４に対してその幅方向に２個併設されている点が特徴である。
【００１０】
次に実装について説明する。まず、半導体接続パターン４に複数の小さなバンプ２を信号の流れる方向に対して横に一列に並べて形成し、次にこのバンプ２を形成した半導体１を図１（ａ）に示すように基板５上に載せ、加熱、加圧処理して、基板上のパターン３とＩＣ上のパターン４を図１（ｂ）に示すようにこれら複数の小さなバンプ２により接合するものである。
【００１１】
このようにすると、接合部分の電気的な長さは前記従来のものに比し大幅に短くなり、また、接合部分の高周波信号に対する電気的な伝送特性と、基板パターン３及び半導体接続パターン４の伝送特性を近似させることができ、言い換えれば両者の特性インピーダンスの差を小さくできるので、接合部分の高周波電気特性を大幅に向上させることが可能となる。
【００１２】
以上のように、本実施の形態によれば、基板パターンと半導体接続パターンの接合部分の高周波電気特性を大幅に向上させることが可能となる。なお、本実施の形態においてはバンプと基板の電気的接続を直接接続させた例で説明したが、導電性ペーストや、異方性導電シートによって接続させてもよく、また、バンプの数も２個に限らず、パターンによっては３個、４個の構成も当然可能である。さらに、パターンが信号ラインでなく、グランド信号の場合においても複数のバンプにより接続抵抗を下げることができ、この場合は複数のバンプは信号の流れる方向に対して横に並んでいる必要はない。
【００１３】
【発明の効果】
以上のように本発明によれば、基板パターンとＩＣ上のパターンの接合部分の高周波電気特性を大幅に向上させることができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明のフリップチップ実装用接合装置の構成を示す側面図及び要部平面図
【図２】従来のフリップチップ実装用接合装置の構成を示す側面図及び要部平面図
【符号の説明】
１ 半導体
２ バンプ
３ 基板パターン
４ 半導体接続パターン
５ 基板
【発明の属する技術分野】
本発明は半導体装置の接合構造、特に、ＩＣ等の半導体装置を基板に実装する際の半導体装置の接合構造および接合方法に関するものである。
【０００２】
【従来の技術】
以下、従来の半導体装置の接合構造について図面を参照しながら説明する。図２は従来の半導体装置の接合構造を示す側面図及び要部平面図であり、特公平６−６６３５５号公報に記載されているものである。
【０００３】
図中、１はＩＣ等の半導体、２はバンプ、３は基板パターン、４は半導体接続パターン、５は基板であり、フリップチップ実装により、図２（ａ）に示す状態で加熱、加圧処理して、基板パターン３と半導体接続パターン４を図２（ｂ）に示すように単一のバンプ２により接合するものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような構成では、接合部分において良好な高周波電気特性が得られないという問題点がある。すなわち、フリップチップ実装における接合部分に高周波領域の電気信号が通過する場合、接合部分の接続抵抗だけでなく、その特性インピーダンスが重要なパラメータとなり、特性インピーダンスの値が、その前後のパターンの特性インピーダンスの値と異なる場合（通常の場合異なる）、その差が大きくなればなるほど前記接合部分において信号の反射が起こって、信号伝達が滞り、また、接合部分の電気的な長さが信号の波長に対してある程度以上の長さを持つ場合、これまた大きな信号の反射が発生して良好な高周波電気特性が得られないという問題があり、上記従来のものにあっては、単一の太い円柱状導体による接続構造になるので、前記特性インピーダンスの差が大きく、また、接合部分の電気的な長さも長くなるという問題点があった。
【０００５】
本発明は上記従来の問題点を解決するものであり、接合部分の大きさを小さくすることが可能であり、またその特性インピーダンスを接続するパターンの特性インピーダンスに近づけることができる半導体装置の接合構造および接合方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、接合すべき半導体接続パターンと基板パターン間に複数個の微小なバンプを介在させて両者を接合してなる半導体装置の接合構造において、前記両者のパターンを信号ラインとし、前記複数個の微小なバンプを、信号の流れる方向に対して横に一列に並べて形成したものである。
また本発明は、接合すべき半導体接続パターンと基板パターン間に複数個の微小なバンプを介在させて両者を接合してなる半導体装置の接合方法において、前記両者のパターンを信号ラインとし、前記半導体接続パターンに前記複数個の微小なバンプを、信号の流れる方向に対して横に一列に並べて形成し、前記複数個の微小なバンプを前記基板パターンに載せ、加熱、加圧処理して接合するものである。
【０００７】
この発明によれば、接合部分の大きさを小さくすることが可能であり、またその特性インピーダンスを接続するパターンの特性インピーダンスに近づけることができる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、前記従来のものと同一の部分については同一符号を用いるものとする。
【０００９】
図１は本発明の半導体装置の接合構造を示す側面図及び要部平面図であり、図中、１はＩＣ等の半導体、２はバンプ、３は基板パターン、４は半導体接続パターン、５は基板であり、バンプ２が基板パターン３と半導体接続パターン４に対してその幅方向に２個併設されている点が特徴である。
【００１０】
次に実装について説明する。まず、半導体接続パターン４に複数の小さなバンプ２を信号の流れる方向に対して横に一列に並べて形成し、次にこのバンプ２を形成した半導体１を図１（ａ）に示すように基板５上に載せ、加熱、加圧処理して、基板上のパターン３とＩＣ上のパターン４を図１（ｂ）に示すようにこれら複数の小さなバンプ２により接合するものである。
【００１１】
このようにすると、接合部分の電気的な長さは前記従来のものに比し大幅に短くなり、また、接合部分の高周波信号に対する電気的な伝送特性と、基板パターン３及び半導体接続パターン４の伝送特性を近似させることができ、言い換えれば両者の特性インピーダンスの差を小さくできるので、接合部分の高周波電気特性を大幅に向上させることが可能となる。
【００１２】
以上のように、本実施の形態によれば、基板パターンと半導体接続パターンの接合部分の高周波電気特性を大幅に向上させることが可能となる。なお、本実施の形態においてはバンプと基板の電気的接続を直接接続させた例で説明したが、導電性ペーストや、異方性導電シートによって接続させてもよく、また、バンプの数も２個に限らず、パターンによっては３個、４個の構成も当然可能である。さらに、パターンが信号ラインでなく、グランド信号の場合においても複数のバンプにより接続抵抗を下げることができ、この場合は複数のバンプは信号の流れる方向に対して横に並んでいる必要はない。
【００１３】
【発明の効果】
以上のように本発明によれば、基板パターンとＩＣ上のパターンの接合部分の高周波電気特性を大幅に向上させることができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明のフリップチップ実装用接合装置の構成を示す側面図及び要部平面図
【図２】従来のフリップチップ実装用接合装置の構成を示す側面図及び要部平面図
【符号の説明】
１ 半導体
２ バンプ
３ 基板パターン
４ 半導体接続パターン
５ 基板
Claims (2)
- 接合すべき半導体接続パターンと基板パターン間に複数個の微小なバンプを介在させて両者を接合してなる半導体装置の接合構造において、前記両者のパターンを信号ラインとし、前記複数個の微小なバンプを、信号の流れる方向に対して横に一列に並べて形成したことを特徴とする半導体装置の接合構造。
- 接合すべき半導体接続パターンと基板パターン間に複数個の微小なバンプを介在させて両者を接合してなる半導体装置の接合方法において、前記両者のパターンを信号ラインとし、前記半導体接続パターンに前記複数個の微小なバンプを、信号の流れる方向に対して横に一列に並べて形成し、前記複数個の微小なバンプを前記基板パターンに載せ、加熱、加圧処理して接合することを特徴とする半導体装置の接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08890499A JP3588641B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の接合構造および接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08890499A JP3588641B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の接合構造および接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000286295A JP2000286295A (ja) | 2000-10-13 |
| JP3588641B2 true JP3588641B2 (ja) | 2004-11-17 |
Family
ID=13955947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08890499A Expired - Fee Related JP3588641B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置の接合構造および接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588641B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4400441B2 (ja) * | 2004-12-14 | 2010-01-20 | 三菱電機株式会社 | 半導体装置 |
| JP4343177B2 (ja) | 2006-02-06 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| US8237274B1 (en) * | 2010-05-13 | 2012-08-07 | Xilinx, Inc. | Integrated circuit package with redundant micro-bumps |
-
1999
- 1999-03-30 JP JP08890499A patent/JP3588641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000286295A (ja) | 2000-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0691180B2 (ja) | 集積回路装置 | |
| JP2000091818A (ja) | フィルム型伝送線路の製造方法および該線路の接続方法 | |
| JPH10233509A (ja) | 半導体パワー・デバイス | |
| JP3577913B2 (ja) | 半導体装置、およびこれを具備する電子機器 | |
| JP3382340B2 (ja) | 半導体素子のバンプ形成方法 | |
| JP3588641B2 (ja) | 半導体装置の接合構造および接合方法 | |
| JPH04273451A (ja) | 半導体装置 | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| TW201344864A (zh) | 晶片組裝結構及晶片組裝方法 | |
| US6664630B2 (en) | Semiconductor device | |
| JP2000003977A (ja) | 半導体チップ実装用基板 | |
| US20040201970A1 (en) | Chip interconnection method and apparatus | |
| JP3206716B2 (ja) | 半導体装置及びリードフレーム対 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| US7977804B2 (en) | Ball-bump bonded ribbon-wire interconnect | |
| JP3096536B2 (ja) | 混成集積回路 | |
| JP3814227B2 (ja) | チップオンフィルム基板 | |
| JPH056892A (ja) | 半導体装置 | |
| JP4587573B2 (ja) | 半導体素子実装体および半導体素子実装体の製造方法 | |
| TWI312184B (ja) | ||
| JPH0360050A (ja) | 半導体装置 | |
| EP1317001A1 (en) | A semiconductor device | |
| JPH0436115Y2 (ja) | ||
| JP3513434B2 (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |