JP4343177B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4343177B2 JP4343177B2 JP2006028860A JP2006028860A JP4343177B2 JP 4343177 B2 JP4343177 B2 JP 4343177B2 JP 2006028860 A JP2006028860 A JP 2006028860A JP 2006028860 A JP2006028860 A JP 2006028860A JP 4343177 B2 JP4343177 B2 JP 4343177B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- bumps
- adhesive
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 264
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 101
- 239000000853 adhesive Substances 0.000 claims description 95
- 230000001070 adhesive effect Effects 0.000 claims description 91
- 239000000758 substrate Substances 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 description 123
- 238000004519 manufacturing process Methods 0.000 description 52
- 230000015572 biosynthetic process Effects 0.000 description 26
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 18
- 238000005259 measurement Methods 0.000 description 17
- 230000002829 reductive effect Effects 0.000 description 16
- 238000012360 testing method Methods 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 10
- 239000011800 void material Substances 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 238000011835 investigation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008961 swelling Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000001603 reducing effect Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/13124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
- H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
- H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
- H01L2224/17107—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area the bump connectors connecting two common bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8503—Reshaping, e.g. forming the ball or the wedge of the wire connector
- H01L2224/85035—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
- H01L2224/85045—Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
このような実装方法を用いると、バンプの形成が簡易であるため、半導体チップの電極パッド数が、数十〜数百程度と比較的少ない半導体チップを用いた半導体装置を安価に製造することができ、しかも、薄型に構成することができるため、携帯電話やディジタルスチルカメラ、フラッシュメモリーカード等のデジタル家電機器の分野で広く実用化されている。
また、前記接着剤は、アンダーフィル材と称され、前記半導体チップと前記基板との間隙に充填される。該接着剤としては、例えば、エポキシ樹脂等からなる絶縁性の接着剤、導電粒子をエポキシ樹脂等の絶縁性樹脂に含有した異方性導電性の接着剤が用いられる。また、前記接着剤を硬化することにより、前記半導体チップと前記基板とを接着固定することができ、前記半導体チップにおける前記バンプと前記基板における前記電極端子との電気的な接続が保持される。また、前記バンプと前記電極端子との接続部及び前記半導体チップにおける回路素子の形成面を封止することにより、前記接続部及び前記回路素子を保護することができる。なお、前記接着剤の充填は、上述の通り、前記フリップチップ実装を行う際に、前記半導体チップと前記基板との間に予め配置しておいてもよいし、前記フリップチップ実装により、前記バンプと前記電極端子とを電気的に接続した後、前記半導体チップと前記基板との間隙に前記接着剤を注入することにより行ってもよい。
しかし、バンプが微細になると、一つの電気接続部において接続面積が縮小し、半導体チップと基板との熱膨張率の違いにより発生する、前記接続部への応力集中が顕著となる。このため、半導体チップを基板にフリップチップ実装する際、前記接続部で破断が生じたり、実装時には破断が生じない場合でも、前記接続部には残留応力が集中することがあり、完成した半導体装置自体の信頼性が低下するという問題がある。
これに対し、接続部での信頼性を向上させることを目的として、一つの電極パッド上に複数個のスタッドバンプを形成し、フェイスダウン実装した半導体装置が提案されている(特許文献1〜3参照)。この場合、一つの接続部に発生する応力を分散させることができるため、接続部の信頼性が向上する。
本発明の半導体装置は、複数の電極パッドが配置された半導体チップと、前記電極パッドの位置に対応した複数の電極端子を有する基板とを少なくとも有してなり、少なくとも一つの前記電極パッド上に、台座部と、該台座部の径よりも小さい径を有する突出部とからなるバンプが、各バンプにおける前記台座部同士が互いに接触するように複数個形成され、前記バンプと前記電極端子とが電気的に接続された状態にて、前記半導体チップと前記基板とが、接着剤により固着されていることを特徴とする。
該半導体装置においては、一つの前記電極パッド上に複数の前記バンプが形成されているので、一つのバンプ接続部に発生する応力を分散させることができ、応力集中による接続部での破断の発生を抑制することができる。また、前記バンプは、前記台座部同士が互いに接触するように形成されているので、前記接着剤を用いて前記半導体チップが前記基板に実装(例えば、フリップチップ実装)される際、該接着剤内部における気泡の発生が低減される。このため、接着剤部での膨れや剥がれによるバンプ接続部での導通不良、気泡内の水分や不純物イオン等の影響による隣接バンプ間での電流リークの発生などが防止され、高性能かつ信頼性が高い。
参考例1の半導体装置の第1の実施例を図1に示す。図1は、参考例1の半導体装置の垂直断面図を示す。
図1に示す半導体装置10は、ガラスエポキシ、ガラスBT、ポリイミド等の有機材料又はセラミック、ガラスなどからなり、その表面にCu等からなる配線層が形成された基板14上に、半導体チップ11が、接着剤17により固着されて実装されている。
半導体チップ11においては、複数の電極パッド12が配置されており、少なくとも一つの電極パッド12上に、バンプ13が複数個形成されている。
図1の半導体装置10で用いるバンプ13近傍の拡大図を図2Aに、その上面図を図2Bに、それぞれ示す。図2Aに示すように、シリコン基板等の半導体基板11A上に形成された電極パッド12における、表面保護膜11Bの開口部に、2つのバンプ13が形成されている。なお、図2Aにおいて、半導体基板11Aにおける、他の導電層、絶縁層などの図示は省略する。
電極パッド12としては、その材料、形状、構造、大きさなどについては、特に制限はなく、目的に応じて適宜選択することができる。前記材料としては、例えば、Al、Cu、及びこれらの合金(例えば、Al95%−Cu5%合金等)などが挙げられる。電極パッド12のピッチとしては、例えば、40μmである。電極パッド12における、表面保護膜11Bの開口部の大きさとしては、例えば、34×74μmである。また、表面保護膜11Bとしては、例えば、SiN/SiO2の2層構造の絶縁膜などが挙げられる。
バンプ13としては、その材料、形状、構造、大きさ、高さ(厚み)などについては、特に制限はなく、目的に応じて適宜選択することができる。前記材料としては、例えば、Au、Al、Cu、及びこれらの合金などが挙げられる。前記大きさとしては、例えば、台座部13Aの径が28〜34μmであるのが好ましく、突出部13Bの径が、18〜28μmであるのが好ましい。また、前記高さ(厚み)としては、台座部13Aの高さ(厚み)が、例えば、6〜10μmが好ましく、突出部13Bの高さ(厚み)が、20〜70μmであるのが好ましい。
バンプ13の個数としては、2以上(複数個)であれば特に制限はなく、電極パッド12の大きさなどに応じて適宜選択することができる。
接着剤17としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、異方性導電性接着剤、前記エポキシ系樹脂等の絶縁性樹脂接着剤などが挙げられる。
バンプ13の形成は、金属ワイヤを用いたボールボンディングにより行うことができる。即ち、図5Aに示すように、ボンディングキャピラリ18Aより導出された、ワイヤ径18μmの金ワイヤ19の先端を、トーチ電極18Bを用いて高電圧(スパーク)でボール形状に溶融し、ボール部19Aを形成する。そして、図5Bに示すように、電極パッド12における表面保護膜11Bの開口部に、ボール部19Aを当接させ、ボンディングキャピラリ18Aにより、ボール部19Aに荷重と超音波を印加した後、図5Cに示すように、ボンディングキャピラリ18Aを垂直方向に引き上げ、金ワイヤ19を引きちぎることにより、台座部13Aと突出部13Bとからなる、1つ目のバンプ13を形成する。次いで、同様な方法により、図5Dに示すように、再び金ワイヤ19の先端にボール部19Aを形成し、図5Eに示すように、電極パッド12上に形成された1つ目のバンプ13における、台座部13Aの外縁の一部と重なるようにボール部19Aを接触配置して、ボンディングキャピラリ18Aにより、ボール部19Aに荷重と超音波を印加した後、図5Fに示すように、ボンディングキャピラリ18Aを垂直方向に引き上げ、金ワイヤ19を引きちぎることにより、台座部13Aと突出部13Bとからなる、2つ目のバンプ13を形成する。すると、図2A及び図2Bに示す配置態様で形成された2つのバンプ13を得ることができる。
なお、金ワイヤ19のワイヤ径としては、特に制限はなく、形成するバンプの径に応じて適宜選択することができる。
バンプ13の形成は、前述の通り、金属ワイヤを用いたボールボンディングにより行うことができる。即ち、図6Aに示すように、ボンディングキャピラリ18Aより導出された、ワイヤ径18μmの金ワイヤ19の先端を、トーチ電極18Bを用いて高電圧(スパーク)でボール形状に溶融し、ボール部19Aを形成する。そして、図6Bに示すように、電極パッド12における表面保護膜11Bの開口部に、ボール部19Aを当接させ、ボンディングキャピラリ18Aにより、ボール部19Aに荷重と超音波を印加する。次いで、図6Cに示すように、ボンディングキャピラリ18Aを垂直方向に引き上げた後、図6Dに示すように、半導体基板11Aに対して水平方向に移動させる。更に、図6Eに示すように、ボンディングキャピラリ18Aの先端で、ボール部19Aの頂部を押し潰した後、再びボンディングキャピラリ18Aを水平方向に移動させる。そして、図6Fに示すように、垂直方向に引き上げて金ワイヤ19を引きちぎることにより、台座部13Cと突出部13Dとからなる、1つ目のバンプ13を形成する。次いで、同様な方法により、図6Gに示すように、再び金ワイヤ19の先端にボール部19Aを形成し、図6Hに示すように、電極パッド12上に形成された1つ目のバンプ13における、台座部13Cの外縁の一部と重なるようにボール部19Aを接触配置して、図6Iに示すように、ボンディングキャピラリ18Aを垂直方向に引き上げた後、図6Jに示すように、半導体基板11Aに対して水平方向に移動させる。更に、図6Kに示すように、ボンディングキャピラリ18Aの先端で、ボール部19Aの頂部を押し潰した後、図6Lに示すように、垂直方向に引き上げて金ワイヤ19を引きちぎることにより、台座部13Cと突出部13Dとからなる、2つ目のバンプ13を形成する。すると、図3A及び図3Bに示す配置態様で形成された2つのバンプ13を得ることができる。このように、突出部13Dの頂部を押し潰すと、隣接してバンプ13を形成する際、突出部13Dとボンディングキャピラリ18Aとの接触を回避することができる。
なお、図4A及び図4Bに示すバンプ13は、図3A及び図3Bに示すバンプ13の形成方法と同様な方法により形成することができる。
また、バンプ13の形成においては、前述の通り、2つ目のバンプ13の形成に際して、1つ目のバンプ13における台座部13A又は13Cに接触するようにワイヤ19のボール部19Aを配置してもよいし、1つ目のバンプ13の台座部13A又は13Cの隣接かつ接触しない位置に、ボール部19Aを配置した後、該ボール部19Aを押し潰して変形させると共に、1つ目のバンプ13における台座部13A又は13Cと2つ目のバンプ13における台座部13A又は13Cとを接触させてもよい。
本発明の半導体装置の実施例を図7に示す。図7は、半導体装置の垂直断面図を示す。
図7に示す半導体装置20は、図1に示す半導体装置10において、電極パッド12上に形成された2つのバンプのうち、一のバンプにおける台座部が、他のバンプにおける台座部の高さと異なる高さに形成されている。
図7の半導体装置20で用いるバンプ近傍の拡大図を図8Aに、その上面図を図8Bに、それぞれ示す。図8Aに示すように、シリコン基板等の半導体基板11A上に形成された電極パッド12における、表面保護膜11Bの開口部に、2つのバンプ21及び22が形成されている。なお、図8Aにおいて、半導体基板11Aにおける、他の導電層、絶縁層などの図示は省略する。
図8A及び図8Bに示すように、バンプ21は、台座部21Aと、該台座部21Aの径よりも小さい径を有する突出部21Bとからなり、バンプ22は、台座部21Aの径及び高さよりも大きい径及び高さを有する台座部22Aと、該台座部22Aの径よりも小さい径を有する突出部22Bとからなり、これらのバンプ21及び22は、それぞれにおける台座部21A及び22Aが互いに接触するように形成されている。
バンプ21及び22の形成は、金属ワイヤを用いたボールボンディングにより行うことができる。まず、図9Aに示すように、ボンディングキャピラリ18Aより導出された、ワイヤ径18μmの金ワイヤ19の先端を、トーチ電極18Bを用いて高電圧(スパーク)でボール形状に溶融し、ボール部19Aを形成する。そして、図9Bに示すように、電極パッド12における表面保護膜11Bの開口部に、ボール部19Aを当接させ、ボンディングキャピラリ18Aにより、ボール部19Aに荷重と超音波を印加する。次いで、図9Cに示すように、ボンディングキャピラリ18Aを垂直方向に引き上げた後、図9Dに示すように、半導体基板11Aに対して水平方向に移動させる。更に、図9Eに示すように、ボンディングキャピラリ18Aの先端で、ボール部19Aの頂部を押し潰した後、再びボンディングキャピラリ18Aを水平方向に移動させる。そして、図9Fに示すように、垂直方向に引き上げて金ワイヤ19を引きちぎることにより、台座部21Aと突出部21Bとからなる、1つ目のバンプ21を形成する。次いで、図9Gに示すように、より大きい径の金ワイヤ(ワイヤ径20μm)23を用い、金ワイヤ23の先端にボール部23Aを形成し、図9Hに示すように、電極パッド12上に形成された1つ目のバンプ21における、台座部21Aの外縁の一部と重なるようにボール部23Aを接触配置して、図9Iに示すように、ボンディングキャピラリ18Aを垂直方向に引き上げた後、図9Jに示すように、半導体基板11Aに対して水平方向に移動させる。更に、図9Kに示すように、ボンディングキャピラリ18Aの先端で、ボール部23Aの頂部を押し潰した後、図9Lに示すように、垂直方向に引き上げて金ワイヤ23を引きちぎることにより、台座部22Aと突出部22Bとからなる、2つ目のバンプ22を形成する。すると、図8A及び図8Bに示す配置態様で形成された2つのバンプ21及び22を得ることができる。
なお、2つ目のバンプ22を形成する際には、上述したように、ワイヤ径の異なるワイヤを用いるのではなく、バンプ22を形成するボンディング条件をバンプ21とは異なる条件、例えば荷重又は超音波出力を1つ目のバンプ21を形成する際の荷重又は超音波出力よりも小さくしてボンディングすることにより、台座部22Aの高さを1つ目のバンプ21の台座部21Aの高さよりも高く形成することもできる。
参考例2の半導体装置を図11に示す。図11は、参考例2の半導体装置の垂直断面図を示す。
図11に示す半導体装置30は、図1に示す半導体装置10において、電極パッド12上に形成された2つのバンプにおける台座部が、複数段からなる。
図11の半導体装置30で用いるバンプ近傍の拡大図を図12Aに、その上面図を図12Bに、それぞれ示す。図12Aに示すように、シリコン基板等の半導体基板11A上に形成された電極パッド12における、表面保護膜11Bの開口部に、2つのバンプ31が形成されている。なお、図12Aにおいて、半導体基板11Aにおける、他の導電層、絶縁層などの図示は省略する。
図12A及び図12Bに示すように、バンプ31は、台座部31Aと、該台座部31Aの径よりも小さい径を有する突出部31Bとからなり、台座部31Aは、それぞれ2段で構成されている。そして、2つのバンプ31のそれぞれにおける台座部31A同士が互いに接触するように形成されている。
なお、参考例2では、台座部31Aが2段からなるが、台座部31Aの段数としては、特に制限はなく、目的に応じて適宜選択することができる。
また、バンプ31と基板14における電極端子15との接続に、半田や導電性接着剤等の接着介在部材を用いる場合には、バンプ31を覆う前記接続介在部材の占有体積を向上させることが可能となり、バンプ接続部に発生する応力集中を、より分散させることができ、接続信頼性の更なる向上を図ることができる。
また、図14Aに示すように、バンプ31における、2段構成の台座部31Aは、その2段のうち、上段に位置する台座部31bの直径が、下段に位置する台座部31aの直径よりも小さく、かつ2つのバンプ31における、台座部31a同士、及び台座部31b同士が互いに接触するように形成するのが好ましい。例えば、図14C及び図14Dに示すように、台座部32Aと突出部32Bとからなるバンプ32において、台座部32Aを2段構成とし、かつ各段を同一の径で形成する場合、上段に位置する台座部32bの形成位置が、下段に位置する台座部32aの形成位置からずれてしまい、隣接する電極パッドに形成したバンプとのショート等の不具合が発生することがある。これに対し、図14A及び図14Bに示すように、上段に位置する台座部31bの直径を、下段に位置する台座部31aの直径よりも小さく形成することにより、上段に位置する台座部31bの形成位置ズレのマージンを増加させることができ、製造歩留りを向上させることができる。
参考例3の半導体装置を図15A〜図15Dに示す。これらの図は、電極パッドが形成された半導体チップの上面図を示し、バンプが形成された電極パッドが列状に配置されたパッド列の配列態様の一例を示す。
図15A〜図15Dにおいて、電極パッド12の配列態様はそれぞれ、図15A及び図15Bでは、ペリフェラル2辺配置、図15Cでは、ペリフェラル4辺配置、図15Dではセンターパッド1列配置となっている。これらの配置態様において、少なくともパッド列の端部に位置する電極パッド上に、台座部と該台座部の径よりも小さい径を有する突出部とからなるバンプが2つ形成されており、各バンプにおける台座部同士は互いに接触している。
具体的には、図15Aに示す、ペリフェラル2辺配置では、複数の電極パッド12が列状に配置された、2つのパッド列40が、それぞれ半導体チップ11上の右辺及び左辺に形成されている。そして、総ての電極パッド12上にはそれぞれ、参考例1で形成した、台座部13Aと突出部13Bとからなるバンプ13が、台座部13A同士が互いに接触するように配置されている。また、図15Bに示すペリフェラル2辺配置では、図15Aに示す配置同様、複数の電極パッド12が列状に配置された、2つのパッド列41が、それぞれ半導体チップ11上の右辺及び左辺に形成されている。そして、これらのパッド列41においては、その両端部(半導体チップ11の外周部に近接した部位)を含み、該両端部からそれぞれ2つ目までに位置する電極パッド12上に、参考例1で形成した、台座部13Aと突出部13Bとからなるバンプ13が、台座部13A同士が互いに接触するように2つ配置されている。また、パッド列41の中央部を含む、残りの電極パッド12上には、バンプ13が1つ形成されている。
また、図15Cに示す、ペリフェラル4辺配置では、複数の電極パッド12が列状に配置された、4つのパッド列42が、それぞれ半導体チップ11上の外周(4辺)に形成されている。そして、これらのパッド列42においては、その両端部(半導体チップ11の外周部に近接した部位)を含み、該両端部からそれぞれ3つ目までに位置する電極パッド12上に、参考例1で形成した、台座部13Aと突出部13Bとからなるバンプ13が、台座部13A同士が互いに接触するように2つ配置されている。また、パッド列42の中央部を含む、残りの電極パッド12上には、バンプ13が1つ形成されている。
また、図15Dに示す、センターパッド1列配置では、複数の電極パッド12が列状に配置されたパッド列43が、半導体チップ11上の中央に、左右にわたって形成されている。そして、パッド列43においては、その両端部(半導体チップ11の外周部に近接した部位)を含み、該両端部からそれぞれ4つ目までに位置する電極パッド12上に、参考例1で形成した、台座部13Aと突出部13Bとからなるバンプ13が、台座部13A同士が互いに接触するように2つ配置されている。また、パッド列43の中央部を含む、残りの電極パッド12上には、バンプ13が1つ形成されている。
なお、パッド列の配置態様、各電極パッドに形成するバンプの個数及び形状などについては、図15A〜図15Dに示す態様に限定されるものではなく、目的に応じて適宜選択することができる。
参考例4の半導体装置の製造方法の一例として、図1に示す半導体装置10の製造方法について、図面を参照しながら説明する。
まず、図16Aに示すように、半導体チップ11に形成された電極パッド12上に、バンプ13を形成する。ここで、バンプ13の形成は、参考例1において上述した通り、図5A〜図5Fに示すように、金属ワイヤを用いたボールボンディングにより行う。
図16Bに示すように、基板14上に、予め接着剤17を塗布により供給する。
次に、図16Bに示すように、基板14を、例えば、70℃に加熱した、不図示のボンディングステージに吸着保持させる。そして、半導体チップ11を、ボンディングツール50に吸着保持し、基板14に対して平行となるように水平方向の位置合わせを行い、半導体チップ11と基板14との位置を合わせる。このとき、半導体チップ11は、予め所定温度、例えば、215℃に加熱されたボンディングツール50により加熱される。次に、図16Cに示すように、ボンディングツール50を降下させ、バンプ13における突出部13Bを、基板14上に形成された複数の電極端子15に、それぞれ当接させる。更にボンディングツール50を連続的に降下させて荷重を印加する。そして、バンプ13における突出部13Bを変形させ、所定の荷重、例えば、78.46〜196.1mN(8〜20gf)を印加した状態にて、所定時間、例えば、5〜10秒間保持する。このとき、接着剤17は、半導体チップ11及び基板14間の全面に流動し、濡れ拡がると共に、熱硬化する。なお、接着剤17は、この時間内では完全に硬化しない。
次いで、必要に応じて、図16Dに示すように、半導体チップ11が載置された基板14を、恒温槽により、例えば、150℃にて30分間にわたって加熱し、接着剤17を完全に硬化させるのが好ましい。
その後、図16Eに示すように、基板14の裏面に外部接続端子としての半田ボール16を形成する。すると、図1に示す半導体装置10を得ることができる。
前記接着剤供給工程を前記バンプ形成工程の前に行う場合、接着剤17を予め半導体チップ11と基板14との間に介在させながら、バンプ13と電極端子15とを接続することができ、フリップチップ実装と同時に、接着剤17の充填を行うことができる。その結果、製造工程の簡略化を図ることができ、半導体装置を安価に製造することができる。また、この場合、前記接着剤供給工程を後に行う場合に比して、隣接する複数のバンプ13間でのボイドのトラップ(巻き込み)が、より発生し易いため、ボイド低減効果がより顕著に発揮される。
前記熱圧着工法は、熱と荷重を付与する方法である。前記熱圧着工法は、前記バンプ接続工程の前に前記接着剤供給工程を行い、接着剤17を介在させた状態でフリップチップ実装する場合、接着剤17として異方性導電性樹脂接着剤を用い、ACF工法、ACP工法などにより行うことができる。また、接着剤17として絶縁性樹脂接着剤を用い、NCF工法、NCP工法などにより行うこともできる。一方、前記バンプ接続工程の後に前記接着剤供給工程を行う場合には、バンプ13と基板14における電極端子15とを金属接合した後、半導体チップ11と基板14との間に、接着剤17を注入し充填することにより行うことができる。
前記超音波圧着工法は、超音波及び荷重、あるいは超音波、荷重及び熱を付与する方法である。該工法においても、前記接着剤供給工程は、前記バンプ接続工程の前後いずれに行ってもよい。
前記接続介在部材を用いた工法は、半田、導電性接着剤などを、接続介在部材として用いる方法である。該工法においても、前記接着剤供給工程は、前記バンプ接続工程の前後いずれに行ってもよい。
従来の半導体装置におけるバンプの配列態様の一例を図17A〜図17Cに示す。
図17Aは、半導体チップ110における電極パッド120上に形成されたバンプ130の配列態様を示す上面図であり、図17Bは、その側面図であり、図17Cは、半導体チップ110が基板140に実装された、従来の半導体装置100の垂直断面図である。
図17A及び図17Bに示すように、複数の電極パッド120には、それぞれ2つのバンプ130が形成されているが、1つの電極パッド120における2つのバンプ130は、互いに離間して配置されており、これらのバンプ130の間には微細な空隙が存在している。このため、図17Cに示すように、基板140上に形成された電極端子150と、バンプ130とを当接させた状態で、半導体チップ110と基板140との間を接着剤170により接着固定すると、接着剤170中における、2つのバンプ130の間に形成された空隙に、ボイド(気泡)180が発生する。
以下、参考例の半導体装置及び従来の配置態様でバンプが形成された半導体装置について、接着剤中のボイド(気泡)の発生率を評価する。
まず、ボイドの発生メカニズムについて、図18A及び図18Bに示す。
図18Aは、参考例の半導体装置(例えば、参考例1の半導体装置)の一部における、バンプの配置態様を示す上面図である。図18Aに示すように、半導体チップ11上に形成された電極パッド12上には、それぞれ台座部13Aと突出部13Bとからなるバンプ13が、台座部13A同士が互いに接触するように2つ形成されている。図18Bは、従来のバンプの配置態様の一例を示す上面図である。図18Bに示すように、半導体チップ11上に形成された電極パッド12上には、それぞれ2つのバンプ13が、互いに離間して配置されている。
一方、図18Aに示す配置態様では、1つの電極パッド12上に形成された2つのバンプ13における台座部13A同士が互いに接触配置されているので、離間部(空隙S)が存在せず、接着剤の流動速度の低下が生じ難い(流動速度の低下が少ない)。このため、図18A中、細矢印で示すように、チップエッジ側に気泡が押し流され易く、2つのバンプ13が接触して形成されるくびれ部Kには、気泡が残存し難いため、ボイドの発生も抑制される。
即ち、硬化された接着剤における、バンプの台座部を含む断面を平面研磨した後、該研磨面を実体顕微鏡により観察し、バンプ近傍部に発生したボイドの数を測定し、総電極パッド数に対するボイドの総数をボイド発生率として評価した。なお、図16A〜図16Dに示す半導体装置と、従来例の配置態様でバンプを形成した半導体装置とについて、それぞれサンプルを5個用意し、これらのサンプルについて2つの条件でそれぞれ測定した。
(1)測定1
50μmピッチのCOB(Chip on Board)実装
チップサイズ:6.2mm×6.2mm×200μm
パッドピッチ:50μmピッチ
表面保護膜からのパッド開口サイズ:44μm×94μm
電極パッド数:392個
基板:ガラスBT(ビスマレイミドトリアジン)材を用いた両面配線基板
接着剤:ペースト状の熱硬化型の絶縁性エポキシ樹脂
バンプ形成用金ワイヤのワイヤ径:20μm
(2)測定2
40μmピッチのCOC(Chip on Chip)実装
チップサイズ:5mm×3mm×200μm
パッドピッチ:40μm
表面保護膜からのパッド開口サイズ:34μm×74μm
電極パッド数:372個
基板:シリコン基板
接着剤:ペースト状の熱硬化型の絶縁性エポキシ樹脂
バンプ形成用金ワイヤのワイヤ径:18μm
−スタッドバンプの形成−
使用するサンプルは、測定1及び測定2ともに、参考例の半導体装置と従来例の配置態様でバンプが形成された半導体装置(以下、「従来の半導体装置」と称することがある)とを、それぞれ5個ずつ用意した。即ち、全電極パッドに、同じ大きさのスタッドバンプを2つずつ、図5A〜図5Cに示す形成方法(プルカット法)を用いて形成した。このとき、参考例の半導体装置では、図2A、図2B、及び図18Aに示すように、2つのバンプ13の台座部13A同士が互いに接触するように形成し、従来の半導体装置では、図18Bに示すように、バンプ13の台座部13A同士を互いに離間させて形成した。
(1)測定1
参考例の半導体装置及び従来の半導体装置における、バンプ台座部の径(直径)は36〜42μmであり、バンプ台座部の厚みは14〜16μmであり、バンプの高さは35〜41μmである。
また、従来の半導体装置における、バンプ間隙(離間)距離は、10〜20μmである。
(2)測定2
参考例の半導体装置及び従来の半導体装置における、バンプ台座部の径(直径)は30〜34μmであり、バンプ台座部の厚みは、10〜12μmであり、バンプの高さは28〜33μmである。
また、従来の半導体装置における、バンプ間隙(離間)距離は、6〜14μmである。
測定1及び測定2ともに、接着剤介在型の熱圧着工法により行った。具体的には、図16A〜図16Dに示す工程を用いて形成した。
以上の条件で測定し、次式、ボイド発生率(%)=ボイド数/電極パッド数により求めたボイドの発生率を表1に示す。
測定1〜2の条件で得られた半導体装置及び従来の半導体装置のそれぞれについて、温度30℃、相対湿度80%の環境下、72時間にわたって吸湿した後、赤外リフロー装置を用いてピーク温度250℃の加熱処理を行った。この一連の吸湿リフロー処理を2回繰り返して行い、測定1〜2の条件で得られた半導体装置及び従来の半導体装置について、それぞれ5個のサンプルを作製し、得られたサンプルについて下記方法に基づいて、外観及び内部外観を検査し、導通抵抗調査を行った。
前記外観検査は、実体顕微鏡を用いて、倍率20倍にて外観を観察し、異常があるかどうかを確認した。
−内部外観検査−
前記内部外観検査は、超音波探傷計を用いて内部外観検査を行い、半導体装置内部の接着剤と半導体チップ界面との間、及び接着剤と基板界面との間において剥離が生じていないかどうかを確認した。
−導通抵抗調査−
前記導通抵抗調査は、バンプを介してデイジーチェーン接続された半導体チップと基板との接続信頼性について、デイジーチェーンの抵抗値を測定することにより、該抵抗値の変動を調査した。ここで、抵抗値が組立初期の値から10%上昇した場合に不良であると判断した。
これらの検査及び調査の結果、測定1〜2で得られた半導体装置及び従来の半導体装置を用いて作製したサンプルのいずれについても、不良発生はなかった。
<信頼性試験>
前記信頼性試験として、得られたサンプルについて、下記温度サイクル試験及び恒温恒湿試験を行い、下記外観検査及び導通抵抗調査を行った。
前記温度サイクル試験は、低温側として、−55℃にて25分間の環境に、高温側として、125℃にて25分間の環境に、それぞれサンプルを連続的に繰り返し置くことにより行った。
−恒温恒湿試験−
前記恒温恒湿試験は、温度121℃、相対湿度85%の環境下に、それぞれサンプルを放置することにより行った。
−外観検査−
前記外観検査は、実体顕微鏡を用いて、倍率20倍にて外観を観察し、異常があるかどうかを確認した。
−導通抵抗調査−
前記導通抵抗調査は、バンプを介してデイジーチェーン接続された半導体チップと基板との接続信頼性について、デイジーチェーンの抵抗値を測定することにより、該抵抗値の変動を調査した。ここで、抵抗値が組立初期の値から10%上昇した場合に不良であると判断した。
また、前記恒温恒湿試験後のサンプルについては、測定1の半導体装置では、672時間まで、測定2の半導体装置では、840時間まで、測定1の従来の半導体装置では、504時間まで、測定2の従来の半導体装置では、672時間まで、それぞれ不良発生はなかった。
少なくとも一つの前記電極パッド上に、台座部と、該台座部の径よりも小さい径を有する突出部とからなるバンプが、各バンプにおける前記台座部同士が互いに接触するように複数個形成され、
前記バンプと前記電極端子とが電気的に接続された状態にて、前記半導体チップと前記基板とが、接着剤により固着されていることを特徴とする半導体装置。
(付記2) バンプの形成が、金属ワイヤを用いたボールボンディングにより行われる付記1に記載の半導体装置。
(付記3) 複数のバンプのうち、少なくとも一つの前記バンプにおける台座部の高さが、該バンプに隣接配置されたバンプの台座部の高さとは異なる付記1から2のいずれかに記載の半導体装置。
(付記4) バンプにおける台座部が、複数段からなる付記1から3のいずれかに記載の半導体装置。
(付記5) 台座部の段数が2段である付記4に記載の半導体装置。
(付記6) 最上段の台座部の径が、該台座部よりも下段に位置する台座部の径よりも小さい付記4から5のいずれかに記載の半導体装置。
(付記7) 電極パッドが列状に配置されてパッド列を形成し、少なくとも前記パッド列の端部に位置する前記電極パッド上に、台座部と、該台座部の径よりも小さい径を有する突出部とからなるバンプが、各バンプにおける前記台座部同士が互いに接触するように複数個形成された付記1から6のいずれかに記載の半導体装置。
(付記8) パッド列の端部が、半導体チップの外周部に近接した付記7に記載の半導体装置。
(付記9) 複数の電極パッドが配置された半導体チップにおける、少なくとも一つの前記電極パッド上に、台座部と該台座部の径よりも小さい径を有する突出部とからなるバンプを、各バンプにおける前記台座部同士が互いに接触するように複数個形成するバンプ形成工程と、
前記半導体チップにおける前記電極パッドの位置に対応した複数の電極端子を有する基板と、前記半導体チップとを対向配置させ、前記バンプを前記電極端子に当接させて電気的に接続するバンプ接続工程と、
前記半導体チップと前記基板との間に接着剤を供給し、前記半導体チップ及び前記基板を固着させる接着剤供給工程と、
を少なくとも含むことを特徴とする半導体装置の製造方法。
(付記10) 接着剤供給工程が、バンプ接続工程の前に行われる付記9に記載の半導体装置の製造方法。
(付記11) バンプ形成工程が、金属ワイヤを用いたボールボンディングにより行われる付記9から10のいずれかに記載の半導体装置の製造方法。
(付記12) バンプの形成が、電極パッド上に第1のボールボンディングにより台座部を形成した後、ボンディングキャピラリを前記電極パッドに対して略水平方向に移動させ、前記台座部から突出した金属ワイヤを、前記ボンディングキャピラリの先端部で押圧して変形させて突出部を形成し、前記金属ワイヤを破断することにより行われる付記11に記載の半導体装置の製造方法。
(付記13) 接着剤を硬化する接着剤硬化工程を含む付記9から12のいずれかに記載の半導体装置の製造方法。
本発明の半導体装置の製造方法は、接着剤を用いて半導体チップを基板に実装(例えば、フリップチップ実装)し、該接着剤内部における気泡の発生を低減した、高性能かつ信頼性の高い半導体装置を低コストで高効率に製造することができる。
11 半導体チップ
12 電極パッド
13 バンプ
13A 台座部
13B 突出部
14 基板
15 電極端子
16 半田ボール
17 接着剤
18A ボンディングキャピラリ
18B トーチ電極
19,23 金ワイヤ
19A,23A ボール部
21,22,25,26,31 バンプ
50 ボンディングツール
Claims (5)
- 複数の電極パッドが配置された半導体チップと、前記電極パッドの位置に対応した複数の電極端子を有する基板とを少なくとも有してなり、
少なくとも一つの前記電極パッド上に、台座部と、該台座部の径よりも小さい径を有する突出部とからなるバンプが、各バンプにおける前記台座部同士が互いに接触するように複数個形成され、
前記バンプと前記電極端子とが電気的に接続された状態にて、前記半導体チップと前記基板とが、接着剤により固着され、
複数の前記バンプのうち、少なくとも一つの前記バンプにおける台座部の高さが、該バンプに隣接配置されたバンプの台座部の高さとは異なっていることを特徴としている半導体装置。 - バンプの形成が、金属ワイヤを用いたボールボンディングにより行われる請求項1に記載の半導体装置。
- バンプにおける台座部が、複数段からなる請求項1から2のいずれかに記載の半導体装置。
- 最上段の台座部の径が、該台座部よりも下段に位置する台座部の径よりも小さい請求項3に記載の半導体装置。
- 電極パッドが列状に配置されてパッド列を形成し、少なくとも前記パッド列の端部に位置する前記電極パッド上に、台座部と、該台座部の径よりも小さい径を有する突出部とからなるバンプが、各バンプにおける前記台座部同士が互いに接触するように複数個形成された請求項1から4のいずれかに記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006028860A JP4343177B2 (ja) | 2006-02-06 | 2006-02-06 | 半導体装置 |
TW095124316A TWI307537B (en) | 2006-02-06 | 2006-07-04 | Semiconductor device and manufacturing method for the same |
KR1020060062598A KR100808613B1 (ko) | 2006-02-06 | 2006-07-04 | 반도체 장치 및 그 제조 방법 |
US11/487,421 US7679188B2 (en) | 2006-02-06 | 2006-07-17 | Semiconductor device having a bump formed over an electrode pad |
CNB2006101079976A CN100440494C (zh) | 2006-02-06 | 2006-08-02 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006028860A JP4343177B2 (ja) | 2006-02-06 | 2006-02-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208210A JP2007208210A (ja) | 2007-08-16 |
JP4343177B2 true JP4343177B2 (ja) | 2009-10-14 |
Family
ID=38333215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006028860A Expired - Fee Related JP4343177B2 (ja) | 2006-02-06 | 2006-02-06 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7679188B2 (ja) |
JP (1) | JP4343177B2 (ja) |
KR (1) | KR100808613B1 (ja) |
CN (1) | CN100440494C (ja) |
TW (1) | TWI307537B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI307132B (en) * | 2006-03-24 | 2009-03-01 | Via Tech Inc | Chip package and fabricating method thereof |
TWI356481B (en) * | 2007-05-18 | 2012-01-11 | Taiwan Tft Lcd Ass | Bump structure |
US8872335B2 (en) * | 2007-07-23 | 2014-10-28 | Infineon Technologies Ag | Electronic device and method of manufacturing same |
JP4816750B2 (ja) * | 2009-03-13 | 2011-11-16 | 住友電気工業株式会社 | プリント配線基板の接続方法 |
DE102010027932A1 (de) * | 2010-04-19 | 2011-10-20 | Robert Bosch Gmbh | Verbundbauteil und Verfahren zum Herstellen eines Verbundbauteils |
US8237274B1 (en) * | 2010-05-13 | 2012-08-07 | Xilinx, Inc. | Integrated circuit package with redundant micro-bumps |
US9768137B2 (en) | 2012-04-30 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stud bump structure for semiconductor package assemblies |
US9726691B2 (en) | 2014-01-07 | 2017-08-08 | International Business Machines Corporation | 3D chip testing through micro-C4 interface |
FR3047111B1 (fr) | 2016-01-26 | 2018-03-23 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Assemblage comprenant des moyens d'interconnexion mixtes comportant des elements intermediaires d'interconnexion et des joints frittes metalliques et procede de fabrication |
CN113097200B (zh) * | 2021-03-09 | 2022-09-20 | 中国电子科技集团公司第二十九研究所 | 一种倒装热源芯片及其制备方法和应用方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5686353A (en) | 1994-12-26 | 1997-11-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR0181615B1 (ko) * | 1995-01-30 | 1999-04-15 | 모리시다 요이치 | 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재 |
JPH0936119A (ja) * | 1995-07-17 | 1997-02-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット |
KR19990036077A (ko) * | 1995-08-02 | 1999-05-25 | 모리 가즈히로 | 고체 촬상 장치 및 그 제조 방법 |
JPH10233401A (ja) | 1997-02-19 | 1998-09-02 | Ricoh Co Ltd | 半導体装置 |
JP3252745B2 (ja) * | 1997-03-31 | 2002-02-04 | 関西日本電気株式会社 | 半導体装置およびその製造方法 |
JPH1174300A (ja) | 1997-08-28 | 1999-03-16 | Hitachi Ltd | バンプ形成方法およびそれを用いた半導体装置の製造方法 |
JPH11307581A (ja) | 1998-04-20 | 1999-11-05 | Fuji Electric Co Ltd | 半導体装置 |
JPH11330072A (ja) | 1998-05-13 | 1999-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置及び実装体 |
JP3588641B2 (ja) | 1999-03-30 | 2004-11-17 | 松下電器産業株式会社 | 半導体装置の接合構造および接合方法 |
JP3717899B2 (ja) * | 2002-04-01 | 2005-11-16 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100546346B1 (ko) * | 2003-07-23 | 2006-01-26 | 삼성전자주식회사 | 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조 |
JP2006165310A (ja) | 2004-12-08 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造装置 |
-
2006
- 2006-02-06 JP JP2006028860A patent/JP4343177B2/ja not_active Expired - Fee Related
- 2006-07-04 KR KR1020060062598A patent/KR100808613B1/ko active IP Right Grant
- 2006-07-04 TW TW095124316A patent/TWI307537B/zh not_active IP Right Cessation
- 2006-07-17 US US11/487,421 patent/US7679188B2/en not_active Expired - Fee Related
- 2006-08-02 CN CNB2006101079976A patent/CN100440494C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100808613B1 (ko) | 2008-02-28 |
US7679188B2 (en) | 2010-03-16 |
CN101017801A (zh) | 2007-08-15 |
TWI307537B (en) | 2009-03-11 |
JP2007208210A (ja) | 2007-08-16 |
CN100440494C (zh) | 2008-12-03 |
KR20070080192A (ko) | 2007-08-09 |
US20070182019A1 (en) | 2007-08-09 |
TW200731433A (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4343177B2 (ja) | 半導体装置 | |
US7064425B2 (en) | Semiconductor device circuit board, and electronic equipment | |
US6921016B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
TWI503939B (zh) | 電子元件 | |
JP5186741B2 (ja) | 回路基板及び半導体装置 | |
TW201705413A (zh) | 半導體裝置 | |
WO2010047006A1 (ja) | 半導体装置およびその製造方法 | |
US5863812A (en) | Process for manufacturing a multi layer bumped semiconductor device | |
KR20130111401A (ko) | 반도체 모듈 | |
JP5893266B2 (ja) | 半導体装置およびその製造方法 | |
US6400034B1 (en) | Semiconductor device | |
TWI436461B (zh) | 封裝基板結構及其製法暨覆晶封裝結構及其製法 | |
US9349705B2 (en) | Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers | |
KR20030090481A (ko) | 비도전성 접착제로 ic 칩을 기판에 본딩하는 방법과형성된 조립물 | |
US20070085220A1 (en) | Re-enforced ball-grid array packages for semiconductor products | |
JPH0266953A (ja) | 半導体素子の実装構造およびその製造方法 | |
JP5113793B2 (ja) | 半導体装置およびその製造方法 | |
US7195935B2 (en) | Selective packaging of tested semiconductor devices | |
US20070117265A1 (en) | Semiconductor Device with Improved Stud Bump | |
JP2000223534A (ja) | 半導体実装装置及び半導体チップの実装方法 | |
TW201015677A (en) | Flip-chip package structure, packaging substrate thereof and method for fabricating the same | |
JP2010186926A (ja) | 半導体装置の製造方法及び半導体装置 | |
TWI393192B (zh) | 晶片封裝結構製程 | |
JP2008021712A (ja) | 半導体モジュールならびにその製造方法 | |
US20140120661A1 (en) | Flip chip packaging method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090708 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4343177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |