JP3252745B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3252745B2
JP3252745B2 JP07873697A JP7873697A JP3252745B2 JP 3252745 B2 JP3252745 B2 JP 3252745B2 JP 07873697 A JP07873697 A JP 07873697A JP 7873697 A JP7873697 A JP 7873697A JP 3252745 B2 JP3252745 B2 JP 3252745B2
Authority
JP
Japan
Prior art keywords
electrode
pad electrode
semiconductor
bump electrode
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07873697A
Other languages
English (en)
Other versions
JPH10275826A (ja
Inventor
滋一 樋野
五郎 池上
Original Assignee
関西日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13670181&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3252745(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 関西日本電気株式会社 filed Critical 関西日本電気株式会社
Priority to JP07873697A priority Critical patent/JP3252745B2/ja
Priority to CN98100992A priority patent/CN1110091C/zh
Priority to US09/052,287 priority patent/US20010013652A1/en
Publication of JPH10275826A publication Critical patent/JPH10275826A/ja
Application granted granted Critical
Publication of JP3252745B2 publication Critical patent/JP3252745B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はフリップチップ構造
の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】小型の電子機器を実現するために、電子
部品は高機能化、高集積化を図りつつ小型化されてい
る。電子部品、例えば半導体装置は一般的に樹脂外装し
たものが用いられるが、外装なしのベアチップを用い、
これを直接配線基板に組み込むことにより一層の小型化
を図っている。この種半導体装置の製造方法の一例が特
開平３−１７１６４３号公報に開示されている。この先
行技術に開示された半導体装置の要部を図５から説明す
る。図において、１は半導体ペレットで、半導体基板２
に図示省略するが抵抗接続されたアルミニウム下地層、
クロム、銅及び金の複合金属膜からなる半田下地層を順
次形成し、その上に共晶半田によるバンプ電極３を形成
している。この半導体ペレット１は非酸化性雰囲気中で
加熱されることによりバンプ電極３を構成する非共晶半
田は溶融し表面張力により球状に成形され、さらに急冷
することにより共晶化する。４は絶縁基板５上のバンプ
電極３と対応する位置にパッド電極６を形成した配線基
板を示す。半導体ペレット１と配線基板４とは対向配置
され、バンプ電極３及びパッド電極６は重合され、加熱
されて、バンプ電極３を構成する共晶半田が溶融し電気
的接続が行われる。この半導体装置７の製造方法を図６
から説明する。先ず半導体基板２上に非共晶半田からな
るバンプ電極３を形成し、配線基板４とともに表面活性
化室８に供給し、真空中でアルゴンガスを供給して、こ
のアルゴンガスの原子ビームを半導体ペレット１及び配
線基板４に照射しバンプ電極３及びパッド電極６のそれ
ぞれの表面の自然酸化物や異物を除去し、それらの表面
を清浄にして活性化させる。そして、この作業が完了す
ると半導体ペレット１及び配線基板４を表面活性化室８
から取り出し、接合室９に供給する。この接合室９で
は、半導体ペレット１を反転して、バンプ電極３を配線
基板４と対向させ、バンプ電極３と配線基板４のパッド
電極６とを重ね合わせ、加圧した状態で半田が溶融しな
い温度に加熱してバンプ電極３を塑性変形させて仮接続
し、さらに半温度を上昇させてバンプ電極３を溶融接続
する。こののち、一体形成された半導体装置７を徐冷
し、接合室９から取り出し半導体装置の製造作業を完了
する。
【発明が解決しようとする課題】ところで図５に示す半
導体装置は共晶半田を用いてバンプ電極３を形成してい
るため、半田溶融温度に加熱する必要があり、バンプ電
極３とパッド電極６の位置決めのために加圧すると、溶
融した半田が側方にはみ出して、隣接するバンプ電極と
短絡したり近接することにより耐電圧低下を生じるな
ど、電気的特性を著しく劣化させる虞があった。また、
半導体ペレット１の反転、半導体ペレット１と配線基板
４の位置決めなどの作業が非酸化性雰囲気に保たれた接
合室９内で行われるため、作業がやりにくく、また位置
ずれを生じると修正作業もやりにくいという問題があっ
た。また、表面活性化室８は半導体ペレット１と配線基
板４とが供給されるため大容量の容器が必要で、接合室
９も非酸化性ガスで充満する必要があるため、大量の雰
囲気ガスを要し、コストも嵩むという問題があった。ま
た、起動、停止が頻繁に繰り返されるような電子機器
や、温度変化が大きく熱膨張、収縮が著しい環境で使用
される電子機器に用いられる半導体装置では、バンプ電
極とパッド電極の接続部に応力が集中し、接続部にクラ
ックを生じると短時間で電気的接続が損なわれ不良にな
るという問題があった。
【０００４】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、金属細線の先端を溶融
させて形成した金属ボールを圧着しこの圧着部から延び
る金属細線をその一部を残して引き切ることにより形成
された凸部を有するバンプ電極を一主面に形成した半導
体ペレットと、絶縁基板に積層した導電パータンの要部
に硬質金属を被覆してパッド電極を形成した配線基板と
を対向させ、バンプ電極とパッド電極とを重合させて加
熱圧着させたフリップチップ構造の半導体装置におい
て、上記バンプ電極とパッド電極の加熱圧着に先立つパ
ッド電極表面が原子またはイオンの照射により清浄化さ
れ、バンプ電極とパッド電極を被覆した硬質金属との間
に合金層が形成されたことを特徴とする半導体装置を提
供する。また本発明は、半導体ペレットの一主面に、金
属細線の先端を溶融させて形成した金属ボールを加熱圧
着し圧着部から延びる金属細線をその一部を残して引き
切ることにより形成された凸部を有するバンプ電極を形
成する工程と、絶縁基板に積層した導電パターンの要部
に硬質金属で被覆されたパッド電極を有する配線基板の
表面に、真空中で原子またはイオンを照射し、パッド電
極表面を清浄にする工程と、半導体ペレットと配線基板
とを対向させバンプ電極と表面が清浄化されたパッド電
極とを重合させて加圧し、重合部を加熱して接続する工
程とを含む半導体装置の製造方法を提供する。更に、バ
ンプ電極とパッド電極を重合する際に、重合部に超音波
を付与するようにした半導体装置の製造方法も提供す
る。
【０００５】
【発明の実施の形態】本発明による半導体装置は、金属
細線の先端を溶融させて形成した金属ボールを圧着しこ
の圧着部から延びる金属細線をその一部を残して引き切
ることにより形成された凸部を有するバンプ電極を一主
面に形成した半導体ペレットと、絶縁基板に積層した導
電パータンの要部に硬質金属を被覆してパッド電極を形
成した配線基板とを対向させ、バンプ電極とパッド電極
とを重合させて加熱圧着させたフリップチップ構造の半
導体装置において、上記バンプ電極とパッド電極の加熱
圧着に先立つパッド電極表面が原子またはイオンの照射
により清浄化され、バンプ電極とパッド電極を被覆した
硬質金属との間に合金層が形成されたことを特徴とする
が、金によってバンプ電極を構成し、ニッケルとして硬
質金属を用いることができる。また、半導体ペレットと
配線基板の対向面間を樹脂にて被覆し一体化することが
できる。また本発明による半導体装置の製造方法では、
半導体ペレットの一主面に、金属細線の先端を溶融させ
て形成した金属ボールを加熱圧着し圧着部から延びる金
属細線をその一部を残して引き切ることにより形成され
た凸部を有するバンプ電極を形成する工程と、絶縁基板
に積層した導電パターンの要部に硬質金属で被覆された
パッド電極を有する配線基板の表面に、真空中で原子ま
たはイオンを照射し、パッド電極表面を清浄にする工程
と、半導体ペレットと配線基板とを対向させバンプ電極
と表面が清浄化されたパッド電極とを重合させて加圧
し、重合部を加熱して接続する工程とを含むことを特徴
とするが、半導体ペレットを多数連接した半導体ウエハ
にバンプ電極を形成することができるし、半導体ペレッ
トはバンプ電極を形成後、直ちに非酸化性雰囲気中に収
納し配線基板との重合作業まで保管することにより、半
導体ペレットの接合性の劣化を抑えることができる。更
に、バンプ電極とパッド電極を重合する際に、重合部に
超音波を付与するようにしたことにより、バンプ電極と
パッド電極の接合強度を一層強固にできる。
【０００６】
【実施例】以下に本発明による半導体装置を図１から説
明する。図において、１１は半導体ペレットで、内部に
多数の半導体素子（図示せず）が形成された半導体基板
１２の一主面上に各半導体素子を接続し回路を構成する
配線パターン（図示せず）を形成し、この配線パターン
を絶縁膜１３で被覆して保護し、回路の要部に対応する
位置で配線パターンの一部が露呈するように絶縁膜１３
に窓明けして、この窓明け部分に抵抗接続するためアル
ミニウムからなる下地電極１４を形成し、さらにこの下
地電極１４上にバンプ電極１５を形成している。このバ
ンプ電極１５は図２に示すようにキャピラリ１６に挿通
した金属細線１７の先端を溶融させることによって形成
された金属ボールに超音波振動を付与しつつキャピラリ
下端で加圧して圧潰部（バンプ電極本体）１５ａを形成
し、この圧潰部１５ａから延びる金属細線１７をその一
部を残して引き切り、金属細線１７の残り部分で凸部１
５ｂを形成したものである。この凸部１５ｂの先端部は
金属細線１７の引き切りにより酸化膜や異物のない清浄
な金属素地が露呈している。下地電極１４がアルミニウ
ムの場合、金属細線１７はこれに直接接続することので
きる金を用いることが望ましく、例えば直径２５μｍの
金線を用いた場合、圧潰部１５ａは直径約８０μｍ、高
さ約２５μｍに形成され、凸部１５ｂは回転放物体状と
なり、基部直径２５μｍ、下地金属１４からの全高は約
７５μｍとなる。１８は配線基板で、図３に示すよう
に、絶縁基板１９の一主面に金属箔、例えば厚さ１８μ
ｍの銅箔を積層し、この銅箔を所定パターンにエッチン
グして導電パターン２０を形成し、さらに導電パターン
２０をレジスト膜２１で覆ったもので、このレジスト膜
２１は半導体ペレット１１のバンプ電極１５と対応する
導電パターン２０上の要部が露呈するように窓明けさ
れ、この窓部から硬質金属２２、例えばニッケル（厚さ
３〜５μｍ）がメッキされ、さらにその上に金の薄膜２
３（厚さ０．０３〜０．０５μｍ）が形成されてパッド
電極２４が形成される。この配線基板１８は真空容器に
投入され、その表面に真空雰囲気中でアルゴンガスなど
の原子やイオンを照射して、パッド電極２４の表面がエ
ッチングされて酸化膜や異物が除去されて清浄化され
る。このエッチングは、硬質金属２２を被覆した金の薄
膜２３の表層削られる程度に行えば良く、図１に示す半
導体装置では残留した金の薄膜２３はわずかに残留して
いるとして図示している。外気から遮断されて保存され
た半導体ペレット１１とパッド電極２４の表面が清浄に
された配線基板１８とを対向させ、図４に示すようにバ
ンプ電極１５の凸部１５ｂ先端とパッド電極２４とを衝
合させると、凸部１５ｂの先端は金属細線の引き切りに
より回転楕円体に形成されているため、点接触乃至微小
面積接触状態でパッド電極２４に接触する。また半導体
ペレット１１を吸着する吸着ツール（図示せず）を加熱
することによりバンプ電極１５の温度を１５０〜３００
℃に加熱し温度上昇させ、支持テーブル（図示せず）に
支持された配線基板１８の表面温度を６０〜１２０℃に
加熱し、一つのバンプ電極当たり２０〜３０ｇの荷重を
かけて半導体ペレット１１を押下するの間、この荷重を
保つ。バンプ電極１５とパッド電極２４とは微小面積で
接触し加圧されるため、重合部に圧力が集中し、凸部１
５ｂは塑性変形して径方向に膨出しつつ端面がパッド電
極２１の金の薄膜２３を介してニッケル層２２と強接す
る。この時、凸部１５ｂは金素地が露呈し、表面が清浄
化された金の薄膜２３と、この金の薄膜２３によって被
覆されたニッケル層２２の各露呈面には酸化膜や異物が
付着していないため、加熱され圧接された重合部は強固
に接続する。この加圧状態を１０〜１５０秒間保って
後、吸着ツールを上昇させ支持テーブルから一体物を取
り出すことにより図１に示す半導体装置が得られる。こ
のバンプ電極１５とパッド電極２４の接続部は剥離試験
の結果、金の薄膜２３を通しニッケル層２２の一部が抉
られてバンプ電極１５先端に付着した状態で剥離し、強
固に接続していることが確認できた。またこの接続部に
はオージェ電子分光分析の結果、金ーニッケル合金層２
５の形成が確認できた。このようにバンプ電極１５とパ
ッド電極２４の間は十分な接続強度が得られるが、図１
に示す半導体装置では、半導体ペレット１１と配線基板
１８の間を接着性樹脂２６で接着しさらに接続強度を高
めている。この半導体装置は、製造過程で電極の接続部
分に溶融部分がなく短絡や耐電圧低下など電気的特性の
劣化がない。またバンプ電極１５とパッド電極２４が合
金層２５を形成して強固に接続されるので信頼性が高
く、起動、停止が頻繁に繰り返されるような電子機器
や、温度変化が大きく熱膨張、収縮が著しい環境で使用
される電子機器に適用することができる。また、半導体
ペレット１１の反転、半導体ペレット１１と配線基板１
８の位置決めなどの作業は空気雰囲気中でできるため、
作業がやり易く、また修正作業も容易である。また、配
線基板１８のみ表面活性すればよいから高価なガスの消
費を抑えることができる。尚、本発明は上記実施例にの
み限定されるものではなく、例えば、半導体ペレット１
１のバンプ電極１５が形成される半導体基板１２は、個
々に分離されたものだけでなく、一枚の半導体ウエハ上
に多数連接されたもので、バンプ電極を形成後、個々に
分離されるものでもよい。また金属細線１７は金だけで
なく、銅を用いることもできる。この場合には、下地電
極１４のアルミニウム上に、相互拡散を防止する緩衝層
を形成すればよい。また、配線基板１８の絶縁基板１９
を弾性を有する樹脂で構成すると、バンプ電極１５によ
って押圧された押圧部を局部的に窪ませることができ、
押圧作業終了時には絶縁基板１９の復元力によりバンプ
電極１５とパッド電極２４の加圧力を高めることもでき
る。バンプ電極１５とパッド電極２４の重合部に超音波
を付与することにより、バンプ電極１５とパッド電極２
４の重合部の汚れが除去でき、重合時の半導体ペレット
１１温度を下げることができる上に、重合の処理時間が
短縮できる。このとき、バンプ電極１５の凸部１５ｂを
レベリングして超音波を掛けると一層強度は強まる。
【０００７】
【発明の効果】以上のように本発明によれば大気中でバ
ンプ電極とパッド電極とを圧接させることができ、しか
も圧接部に合金層を形成することができるから、半導体
ペレットと配線基板の電気的接続が確実となり、製造の
際の位置合わせなどの作業が容易で、雰囲気ガスの使用
量も少なくて済む。
【図面の簡単な説明】
【図１】 本発明の実施例を示す半導体装置の側断面図
【図２】 図１半導体装置の製造工程を示す半導体ペレ
ットの要部側断面図
【図３】 図１半導体装置の製造工程を示す配線基板の
要部側断面図
【図４】 図２、図３に示す部品の組み付け作業を示す
側断面図
【図５】 フリップチップ構造の半導体装置の一例を示
す要部側断面図
【図６】 図５に示す半導体装置の製造工程を示す工程
説明図
【符号の説明】
１１ 半導体ペレット １２ 半導体基板 １５ バンプ電極 １５ｂ 凸部 １８ 配線基板 ２０ 導電パターン ２２ 硬質金属（ニッケル層） ２４ パッド電極 ２５ 合金層 ２６ 樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−359440（ＪＰ，Ａ) 特開 平５−235061（ＪＰ，Ａ) 特開 平５−315400（ＪＰ，Ａ) 特開 平６−333987（ＪＰ，Ａ) 特開 平８−88249（ＪＰ，Ａ) 特開 平８−293665（ＪＰ，Ａ) 特開 平９−92654（ＪＰ，Ａ) 特開 平９−326420（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】金属細線の先端を溶融させて形成した金属
    ボールを圧着しこの圧着部から延びる金属細線をその一
    部を残して引き切ることにより形成された凸部を有する
    バンプ電極を一主面に形成した半導体ペレットと、絶縁
    基板に積層した導電パータンの要部に硬質金属を被覆し
    てパッド電極を形成した配線基板とを対向させ、バンプ
    電極とパッド電極とを重合させて加熱圧着させたフリッ
    プチップ構造の半導体装置において、 上記バンプ電極とパッド電極の加熱圧着に先立つパッド
    電極表面が原子またはイオンの照射により清浄化され、
    バンプ電極とパッド電極を被覆した硬質金属との間に合
    金層が形成されたことを特徴とする半導体装置。
  2. 【請求項２】バンプ電極を構成する金属が金で、パッド
    電極を被覆した硬質金属がニッケルであることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】半導体ペレットの一主面に、金属細線の先
    端を溶融させて形成した金属ボールを加熱圧着し圧着部
    から延びる金属細線をその一部を残して引き切ることに
    より形成された凸部を有するバンプ電極を形成する工程
    と、絶縁基板に積層した導電パターンの要部に硬質金属
    で被覆されたパッド電極を有する配線基板の表面に、真
    空中で原子またはイオンを照射し、パッド電極表面を清
    浄にする工程と、半導体ペレットと配線基板とを対向さ
    せバンプ電極と表面が清浄化されたパッド電極とを重合
    させて加圧し、重合部を加熱して接続する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  4. 【請求項４】半導体ペレットを多数連接した半導体ウエ
    ハにバンプ電極を形成したことを特徴とする請求項３に
    記載の半導体装置の製造方法。
  5. 【請求項５】バンプ電極が形成された半導体ペレットを
    非酸化性雰囲気中で保管するようにしたことを特徴とす
    る請求項５に記載の半導体装置の製造方法。
  6. 【請求項６】バンプ電極とパッド電極を重合する際に、
    重合部に超音波を付与するようにしたことを特徴とする
    請求項３に記載の半導体装置の製造方法。
JP07873697A 1997-03-31 1997-03-31 半導体装置およびその製造方法 Expired - Fee Related JP3252745B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP07873697A JP3252745B2 (ja) 1997-03-31 1997-03-31 半導体装置およびその製造方法
CN98100992A CN1110091C (zh) 1997-03-31 1998-03-31 凸点电极间无短路且与电路板分离的半导体器件及制造工艺
US09/052,287 US20010013652A1 (en) 1997-03-31 1998-03-31 Semiconductor device free from short-circuit between bump electrodes and separation from circuit board and process of fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07873697A JP3252745B2 (ja) 1997-03-31 1997-03-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10275826A JPH10275826A (ja) 1998-10-13
JP3252745B2 true JP3252745B2 (ja) 2002-02-04

Family

ID=13670181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07873697A Expired - Fee Related JP3252745B2 (ja) 1997-03-31 1997-03-31 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20010013652A1 (ja)
JP (1) JP3252745B2 (ja)
CN (1) CN1110091C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3287328B2 (ja) 1999-03-09 2002-06-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
AU2003271061A1 (en) * 2002-09-25 2004-04-19 Toray Engineering Co., Ltd. Connection method and connection device
JP3906921B2 (ja) * 2003-06-13 2007-04-18 セイコーエプソン株式会社 バンプ構造体およびその製造方法
JP2005044979A (ja) * 2003-07-28 2005-02-17 Nippon Steel Corp ウェハ保管方法及びバンプ形成方法
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US20070045647A1 (en) * 2005-09-01 2007-03-01 Wintek Corporation Display panel package
JP4959174B2 (ja) * 2005-11-09 2012-06-20 パナソニック株式会社 半導体実装方法
JP4343177B2 (ja) * 2006-02-06 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置
JP2008108849A (ja) * 2006-10-24 2008-05-08 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
US8138616B2 (en) * 2008-07-07 2012-03-20 Mediatek Inc. Bond pad structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207506B2 (ja) * 1991-08-28 2001-09-10 株式会社日立製作所 電子回路装置の製造方法
JPH06333987A (ja) * 1993-05-18 1994-12-02 Hitachi Ltd 電子回路接合装置及び電子回路接合方法
JPH04359440A (ja) * 1991-06-05 1992-12-11 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動電極接続方法
JPH05315400A (ja) * 1992-05-12 1993-11-26 Hitachi Ltd 電子回路装置の接合装置
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JP3238011B2 (ja) * 1994-07-27 2001-12-10 株式会社東芝 半導体装置
JPH0888249A (ja) * 1994-09-19 1996-04-02 Taiyo Yuden Co Ltd フェイスダウンボンディング方法
JP3215008B2 (ja) * 1995-04-21 2001-10-02 株式会社日立製作所 電子回路の製造方法
JP3012809B2 (ja) * 1995-07-14 2000-02-28 松下電器産業株式会社 半導体装置の電極構造体の形成方法
JP3638376B2 (ja) * 1996-06-07 2005-04-13 松下電器産業株式会社 半導体チップの実装方法

Also Published As

Publication number Publication date
CN1110091C (zh) 2003-05-28
CN1198011A (zh) 1998-11-04
JPH10275826A (ja) 1998-10-13
US20010013652A1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
KR100488126B1 (ko) 반도체 장치 및 그 제조 방법
JP3891838B2 (ja) 半導体装置およびその製造方法
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
JP3768817B2 (ja) 半導体装置およびその製造方法
JP4663165B2 (ja) 半導体装置およびその製造方法
JPH1070362A (ja) 基板を結合する方法および構造
KR20010098592A (ko) 반도체패키지 및 그 제조방법
JPH0644584B2 (ja) 合金結合インジュウムバンプおよびその処理方法
US6420787B1 (en) Semiconductor device and process of producing same
JP3252745B2 (ja) 半導体装置およびその製造方法
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JP3421548B2 (ja) 半導体ベアチップ、半導体ベアチップの製造方法、及び半導体ベアチップの実装構造
JP3447690B2 (ja) 半導体チップの積層実装方法
JP3269390B2 (ja) 半導体装置
JPWO2003077307A1 (ja) 電子回路装置およびその製造方法
JP2002222824A (ja) 半導体装置及びその製造方法
JPH0870024A (ja) 半導体装置及びその製造方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JPH05190601A (ja) フリップチップ接合方法
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JP2682496B2 (ja) フレキシブルフィルム及び半導体装置
JP2004253598A (ja) 電子部品の実装方法
JPH0350736A (ja) 半導体チップのバンプ製造方法
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH11224918A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees