JP4959174B2

JP4959174B2 - 半導体実装方法

Info

Publication number: JP4959174B2
Application number: JP2005324218A
Authority: JP
Inventors: 鉄平岩瀬; 友明黒石
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2005-11-09
Filing date: 2005-11-09
Publication date: 2012-06-20
Anticipated expiration: 2025-11-09
Also published as: JP2007134418A

Description

本発明はプリント配線基板の上に半導体チップを配置して接合した半導体装置における半導体実装方法に関するものである。

近年、電子部品として従来の半導体パッケージに比較して実装面積を大幅に縮小できるベアチップ実装が利用されている。
中でも、プリント配線基板の回路形成面に半導体チップの回路形成面を対向させ、スタッドバンプなどの金属電極を介して重ね合わせることで導通をとるフェイスダウン実装工法は、プリント配線基板の端子面と半導体チップの裏面を対向させ、ワイヤーボンディングによって金属細線を引き出すことで両端子を接続するフェイスアップ実装と比較して、半導体チップおよび実装構造全体のさらなる小型化が可能であり、幅広く利用されている。

半導体チップの回路形成面に金属電極を形成する一般的な半導体実装方法は、図１０（ａ）に示すように、筒状のキャピラリツール２より金属細線３を引き出し、キャピラリツール２の上部に取り付けられたクランパ機構４によって金属細線３の上部を保持した状態で、放電トーチ手段を用いて例えば放電Ａによる通電によって金属細線３の先端を加熱し、これによって図１０（ｂ）に示すように金属ボール３１を形成する。次に、図１０（ｃ）に示すようにキャピラリツール２により金属ボール３１を半導体チップ１の端子面１３に押し付け、超音波振動を与えることによって、金属ボール３１を変形させながら端子面１３と結合させる。次に、図１０（ｄ）に示すように金属細線３を保持しながらキャピラリツール２を引き上げることによって金属細線３を引き千切り、端子面１３に突起状電極３２を形成する方法が用いられている。１１は基材となるシリコン層，１２は配線層である。

しかしながら、金属ボール３１をキャピラリツール２によって半導体チップ１の端子面１３に押し付ける図１０（ｃ）の工程において、その押し付け荷重が半導体チップ１の内部の配線層１２に影響し、絶縁膜の亀裂や界面剥離などのダメージＢを引き起こす可能性がある。

そこで下記の（特許文献１）では、突起状電極を半導体チップの端子面にボンディングするメカニズムが、金属細線３の先端に形成された金属ボール３１を半導体チップ１の端子面１３に押し付けることによって、金属ボール３１が塑性変形し、金属ボール３１の表面に結晶の滑りによる凹凸が形成され、それが半導体チップ１の平滑な端子面１３に刻印されることにより、端子面１３の表面の薄い酸化膜を破り、金属ボール３１と端子面１３の新生面同士が会合して、そこに反応・拡散が起こりボンディングが完了するものである点に着目し、金属ボール３１の半導体チップ１の端子面１３への押し付け力が従来よりも小さくても前記メカニズムが達成されるように、半導体チップ１の端子面１３に微細な凹凸パターン（形成される突起状電極の大きさと比較して、表面粗さ数１０ｎｍ程度の微細な凹凸と考えられる）を形成することで、金属ボール３１を半導体チップ１の微細な凹凸パターンが形成された端子面１３に押し付けることによって、微細な凹凸パターンの凸部に応力が集中して、従来よりも小さな押し付け力であっても金属ボール３１と端子面１３の新生面同士を会合させることができ、低圧ボンディングを達成して配線層１２へのダメージを低減している。
特開平５−３２２０号公報

上記の（特許文献１）の構成では従来では３０ＭＰａ以上の押し付け力が必要であったものを２０ＭＰａ〜２ＭＰａの押し付け力で良好なボンディングが完了できたと記載されている。このような低圧ボンディングによって配線層１２でのダメージＢの低減を期待できるが、ダメージＢのより一層の低減を要求されているのが現状である。

そこで本発明は、押し付け力が従来と同じであっても配線層１２でのダメージＢの低減を期待できる半導体実装方法を提供することを目的とする。

本発明の請求項１記載の半導体実装方法は、半導体チップの回路形成面に電極材料をキャピラリツールの平坦部分によって押し付けてボンディングして突起状電極を形成するに際し、半導体チップの回路形成面の端子面に、上面の直径（Ｄ２）が前記突起状電極の台座部分の内径（Ｄ１）以上で高さがＨ２の凸部（１３１）を形成し、前記キャピラリツール（２）の下降に伴って前記電極材料（３１）を前記凸部（１３１）に押し付けて、前記電極材料（３１）を前記凸部（１３１）に沿った形で変形させながら前記キャピラリツール（２）の平坦部分（２１）から端子面１３までの距離がＨ１となる最終の押込み高さにまで前記キャピラリツール（２）を移動させて、前記平坦部分（２１）によって押し付けられた前記電極材料（３１）の全領域においての高さが“Ｈ１＋Ｈ２”になるようボンディングすることを特徴とする。

本発明の請求項２記載の半導体実装方法は、前記凸部（１３１）の上には、前記凸部よりも微細な凹凸パターン（１３３）が形成されていることを特徴とする。

本発明の請求項３記載の半導体実装方法は、請求項１において、上面の直径（Ｄ２）が３０〜７０μｍの凸部（１３１）の上にのみに表面粗さが２〜５μｍの凹凸パターン（１３３）を形成し、この凸部（１３１）に電極材料（３１）をキャピラリツール（２）の平坦部分（２１）によって押し付けてボンディングして突起状電極（３２Ａ）を形成することを特徴とする。

この構成によれば、半導体チップの端子に金属電極を形成するためキャピラリによって電極材料を押し付ける際に半導体チップの内部配線層にダメージを低減して突起状電極を形成できる。

以下、本発明の半導体実装方法を図１〜図９に基づいて説明する。
（実施の形態１）
図１と図２は本発明の半導体実装方法の（実施の形態１）を示す。

図１は半導体実装方法の工程図で、図１０に示した従来の工程図とは半導体チップ１の端子面１３の形状が異なっている。図１０では端子面１３の形状が平面であったが、図１（ａ）では端子面１３に凸部１３１が形成されている。１１は基材となるシリコン層，１２は配線層である。なお、ここでの凸部１３１の形状は、直径部分にエッジ１４をもつ形状にした。

半導体チップの回路形成面に金属電極を形成する半導体実装方法は、図１（ａ）に示すように、電極材料としての金属細線３を筒状のキャピラリツール２より引き出し、キャピラリツール２の上部に取り付けられたクランパ機構４によって金属細線３の上部を保持した状態で、放電トーチ手段を用いて例えば放電Ａによる通電によって金属細線３の先端を加熱し、これによって図１（ｂ）に示すように金属ボール３１を形成する。次に、図１（ｃ）に示すようにキャピラリツール２を下降させ、端子面１３の凸部１３１に金属ボール３１を押し付け、押し付けた状態で任意の高さＨ１になるまで超音波振動を与えることによって、金属ボール３１を変形させながら端子面１３と結合させる。次に、図１（ｄ）に示すように金属細線３を保持しながらキャピラリツール２を引き上げることによって金属細線３を引き千切り、端子面１３に突起状電極３２Ａを形成する。

この際、キャピラリツール２によって端子面１３に金属ボール３１を押し付ける図１（ｃ）の過程で、従来では、キャピラリツール２の平坦部分２１の直下では、金属ボール３１の外周部分が高さＨ１まで変形し終え、押し付け荷重は端子面１３の直下の配線層１２に伝えられて配線層１２にダメージを与えたが、この（実施の形態１）では半導体チップ１の端子面１３には、金属ボール３１の形状に合わせてあらかじめ凸部１３１が設けられている。図２に示すようにこの凸部１３１の高さをＨ２、直径をＤ２とする。

この凸部１３１をもつ端子面１３に対して突起状電極３２Ａを形成した場合、キャピラリツール２の下降に伴って金属ボール３１が押し付けられながら広がっていく段階で、凸部１３１に沿った形で変形するため、最終の押込み高さＨ１に対し、キャピラリツール２の平坦部分２１から端子面１３までの距離は“Ｈ１＋Ｈ２”と大きくなり、従来と比較してキャピラリツール２の平坦部分２１の直下に与えられる荷重が従来に比べて小さくなり、配線層１２へのダメージを軽減できる。

さらに詳しくは、凸部１３１の直径Ｄ２は、形成される突起状電極の台座部分の内径をＤ１とした場合、
Ｄ２ ≧ Ｄ１
となるように凸部１３１の直径Ｄ２を決めることで、キャピラリツールの平坦部分２１によって押し付けられる金属ボール３１の全領域においての高さが“Ｈ１＋Ｈ２”となり、より適切に配線層１２へのダメージが軽減される。

なお、ここまでの説明では端子面１３に対して突起状電極３２Ａをキャピラリツール２によって形成する際に、配線層１２に与えるダメージを低減することについて説明したが、このように突起状電極３２Ａが形成された半導体チップを、突起状電極３２Ａを回路基板に押し付けて電気接続するように実装する際にも、上記のように端子面１３に凸部１３１が設けられている場合には、従来のようにフラットな端子面に設けられた突起状電極を回路基板に押し付けて電気接続する場合に比べて、配線層１２に与えるダメージを大幅に低減できる。つまり、半導体チップの端子面に凸部１３１を設け、この凸部１３１に突起状電極を設けた構成は、突起状電極の形成時に大きな圧力が作用しない印刷方法やメッキ方法によって半導体チップの端子面に突起状電極を形成する場合にも有効であることが分かる。これは他の実施の形態においても同様である。

（実施の形態２）
図３は本発明の（実施の形態２）を示す。
（実施の形態１）の凸部１３１は、直径部分にエッジ１４をもつ形状にしたが、図３に示すように、なめらかな曲線形状で形成することによって、配線層１２へのダメージをより緩和することが可能である。具体的には、前記エッジ１４の部分に形成した曲率をＲ２とした場合、凸部１３１の高さＨ２に対して
Ｒ２＝Ｈ２／２
となるよう凸部１３１を形成する。好ましくは、Ｒ２はＨ２の３割から７割の範囲にあればよい。

（実施の形態３）
図４は本発明の（実施の形態３）を示す。
（実施の形態１）の凸部１３１は、直径部分にエッジ１４をもつ形状にしたが、図４に示すように、テーパ加工の傾斜面１６としても同様の効果を期待できる。図４では前記エッジ１４の部分にテーパ角度を４５度として凸部１３１を形成している。

（実施の形態４）
図５は本発明の（実施の形態４）を示す。
（実施の形態１）では図１（ａ）では端子面１３に凸部１３１を形成したが、この実施の形態では図５（ａ）（ｂ）に示すように端子面１３に凹部１３２を形成した点が異なっている。キャピラリツール２を下降させて金属ボール３１を端子面１３に押し付けた状態で任意の高さＨ１になるまで超音波振動を与える工程は、金属ボール３１を凹部１３２に押し付けた状態で超音波振動を与えることによって、金属ボール３１を変形させながら端子面１３と結合させる。その他は（実施の形態１）と同じである。ここでは凹部１３２は直径部分にエッジ１５をもつ形状にした。

具体的には、凹部１３２の高さをＨ３、直径をＤ３とすると、この凹部１３２をもつ端子面１３に対して突起状電極３２を形成した場合、（実施の形態１）の図１（ｃ）の段階で最終的に金属ボール３１の外周部分に相当する位置に存在する端子面１３は従来と比較してＨ３だけ厚くなり、キャピラリツール２の平坦部分２１から与えられる荷重に対して、配線層１２に伝えるダメージを従来に比べて軽減できる。

さらに詳しくは、形成される突起状電極の台座部分の内径をＤ１とした場合、半導体チップ１の端子面１３に設けた凹部１３２の直径Ｄ３を、
Ｄ３ ≦ Ｄ１
となるように決めることで、キャピラリツールの平坦部分２１によって押し付けられる金属ボール３１全領域において端子面の厚みがＨ３だけ厚くなり、より適切に配線層１２へのダメージが軽減される。

なお、ここまでの説明では端子面１３に対して突起状電極３２Ａをキャピラリツール２によって形成する際に、配線層１２に与えるダメージを低減することについて説明したが、このように突起状電極３２Ａが形成された半導体チップを、突起状電極３２Ａを回路基板に押し付けて電気接続するように実装する際にも、上記のように端子面１３に凹部１３２が設けられている場合には、従来のようにフラットな端子面に設けられた突起状電極を回路基板に押し付けて電気接続する場合に比べて、配線層１２に与えるダメージを大幅に低減できる。つまり、半導体チップの端子面に凹部１３２を設け、この凹部１３２に突起状電極を設けた構成は、突起状電極の形成時に大きな圧力が作用しない印刷方法やメッキ方法によって半導体チップの端子面に突起状電極を形成する場合にも有効であることが分かる。これは他の実施の形態においても同様である。

（実施の形態５）
図６は本発明の（実施の形態５）を示す。
（実施の形態４）の凹部１３２は、直径部分にエッジ１５をもつ形状にしたが、図６に示すように、なめらかな曲線形状で形成することによって、配線層１２へのダメージをより緩和することが可能である。具体的には、前記エッジ１５の部分に形成した曲率をＲ３とした場合、凹部１３２の高さＨ３に対して
Ｒ３＝Ｈ３／２
凹部１３１を形成している。好ましくは、Ｒ３はＨ３の３割から７割の範囲にあればよい。

（実施の形態６）
図７は本発明の（実施の形態６）を示す。
（実施の形態４）の凹部１３２は、直径部分にエッジ１５をもつ形状にしたが、図８に示すように、テーパ加工の傾斜面１６としても同様の効果を期待できる。図７では前記エッジ１５の部分にテーパ角度を４５度として凹部１３２を形成している。好ましい範囲は、３０度から５０度である。その他は（実施の形態５）と同じである。

（実施の形態７）
図８は本発明の（実施の形態７）を示す。
図８（ａ）は（実施の形態１）の端子面１３に形成されていた凸部１３１の上および周囲に凸部１３１よりも微細な凹凸パターン１３３を形成し、凸部１３１に金属ボール３１を押し付けてボンディングして突起状電極を形成する。

図８（ｂ）は（実施の形態１）の端子面１３に形成されていた凸部１３１の上に凸部１３１よりも微細な凹凸パターン１３３を形成し、凸部１３１に金属ボール３１を押し付けてボンディングして突起状電極を形成する。

図８（ｃ）は（実施の形態１）の端子面１３に形成されていた凸部１３１の周囲に凸部１３１よりも微細な凹凸パターン１３３を形成し、凸部１３１に金属ボール３１を押し付けてボンディングして突起状電極を形成する。

この図８（ａ）（ｂ）（ｃ）の場合の凸部１３１の直径が３０〜７０μｍであるのに対して、凹凸パターン１３３は、表面粗さ２〜５μｍ程度の微細な凹凸である。
なお、（実施の形態７）は図３に示した（実施の形態２）または図４に示した（実施の形態３）においても同様に実施できる。

（実施の形態８）
図９は本発明の（実施の形態８）を示す。
図９（ａ）は（実施の形態４）の端子面１３に形成されていた凹部１３２の上および周囲に凹部１３１よりも微細な凹凸パターン１３３を形成し、凹部１３２に金属ボール３１を押し付けてボンディングして突起状電極を形成する。

図９（ｂ）は（実施の形態４）の端子面１３に形成されていた凹部１３２の上に凹部１３２よりも微細な凹凸パターン１３３を形成し、凹部１３１に金属ボール３１を押し付けてボンディングして突起状電極を形成する。

図９（ｃ）は（実施の形態４）の端子面１３に形成されていた凹部１３２の周囲に凹部１３２よりも微細な凹凸パターン１３３を形成し、凹部１３２に金属ボール３１を押し付けてボンディングして突起状電極を形成する。

この図９（ａ）（ｂ）（ｃ）の場合の凹部１３２の直径が３０〜７０μｍであるのに対して、凹凸パターン１３３は、表面粗さ２〜５μｍ程度の微細な凹凸である。
なお、（実施の形態８）は図６に示した（実施の形態５）または図７に示した（実施の形態６）においても同様に実施できる。

このように上記の各実施の形態で回路形成面の端子面１３に形成された凸部または凹部に設けた突起状電極を介して、半導体チップ１の内部回路とこの半導体チップ１が搭載される基板の外部回路とを接続して半導体装置を構成することによって、半導体装置の信頼性を従来に比べて飛躍的に向上させることができる。

また、突起状電極が形成された半導体チップを、突起状電極を回路基板に押し付けて電気接続するように実装する際にも、半導体チップの端子面に凸部または凸部が設けられている場合には、従来のようにフラットな端子面に設けられた突起状電極を回路基板に押し付けて電気接続する場合に比べて、配線層１２に与えるダメージを大幅に低減でき、信頼性の向上に有効である。

また、上記の各実施の形態では半導体チップの端子面に突起状電極を形成する場合、ならびに突起状電極を形成した半導体チップを基板に押し当てて実装した半導体パッケージの場合を具体例として説明したが、半導体チップの端子面と基板とをワイヤーボンディングする半導体パッケージにおいても本発明は効果的であり、特許請求の突起状電極には、ワイヤーボンディング線の一端を半導体チップの端子面に押し付けて形成される接続点も含まれている。

本発明によると、半導体チップの回路形成面にキャピラリによって金属ボールを押し付けて突起状電極を形成する際の半導体チップの内部配線層へのダメージを軽減することができ、高品質な半導体パッケージの実現に寄与できる。また、突起状電極の形成方法にかかわらず、突起状電極が形成された半導体チップを基板に押し付けて実装する場合のダメージも大幅に低減できる。

本発明の半導体実装方法の（実施の形態１）の工程図同実施の形態の要部の寸法図本発明の半導体実装方法の（実施の形態２）の要部の断面図本発明の半導体実装方法の（実施の形態３）の要部の断面図本発明の半導体実装方法の（実施の形態４）の要部の工程図本発明の半導体実装方法の（実施の形態５）の要部の断面図本発明の半導体実装方法の（実施の形態６）の要部の断面図本発明の半導体実装方法の（実施の形態７）の要部の工程図本発明の半導体実装方法の（実施の形態８）の要部の工程図突起状電極を形成する従来の工程図

符号の説明

１半導体チップ
２キャピラリツール
３金属細線
１１シリコン
１２配線層
１３端子面
２１キャピラリツールの平坦部分
３１金属ボール
３２Ａ突起状電極
Ｈ１金属ボールの押し付け高さ
Ｄ１キャピラリツール平坦部分の内径
１３１端子面１３に設けられた凸部
Ｈ２凸部の高さ
Ｄ２凸部の直径
Ｒ２凸部のエッジ部分１４に設けた曲面形状の曲率
１３２端子面１３に設けられた凹部
Ｈ３凹部の高さ
Ｄ３凹部の直径
Ｒ３凹部のエッジ部分１５に設けた曲面形状の曲率

Claims

半導体チップの回路形成面に電極材料（３１）をキャピラリツール（２）の平坦部分（２１）によって押し付けてボンディングして突起状電極（３２Ａ）を形成するに際し、
半導体チップの回路形成面の端子面（１３）に、上面の直径（Ｄ２）が前記突起状電極（３２Ａ）の台座部分の内径（Ｄ１）以上で高さがＨ２の凸部（１３１）を形成し、
前記キャピラリツール（２）の下降に伴って前記電極材料（３１）を前記凸部（１３１）に押し付けて、前記電極材料（３１）を前記凸部（１３１）に沿った形で変形させながら前記キャピラリツール（２）の平坦部分（２１）から端子面１３までの距離がＨ１となる最終の押込み高さにまで前記キャピラリツール（２）を移動させて、前記平坦部分（２１）によって押し付けられた前記電極材料（３１）の全領域においての高さが“Ｈ１＋Ｈ２”になるようボンディングする
半導体実装方法。
前記凸部（１３１）の上には、前記凸部よりも微細な凹凸パターン（１３３）が形成されている
請求項１記載の半導体実装方法。
上面の直径（Ｄ２）が３０〜７０μｍの凸部（１３１）の上にのみに表面粗さが２〜５μｍの凹凸パターン（１３３）を形成し、この凸部（１３１）に電極材料（３１）をキャピラリツール（２）の平坦部分（２１）によって押し付けてボンディングして突起状電極（３２Ａ）を形成する
請求項１記載の半導体実装方法。