JP2008108849A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008108849A
JP2008108849A JP2006289149A JP2006289149A JP2008108849A JP 2008108849 A JP2008108849 A JP 2008108849A JP 2006289149 A JP2006289149 A JP 2006289149A JP 2006289149 A JP2006289149 A JP 2006289149A JP 2008108849 A JP2008108849 A JP 2008108849A
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
bump
conductive pattern
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006289149A
Other languages
English (en)
Other versions
JP2008108849A5 (ja
Inventor
Kiyohiro Machida
洋弘 町田
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006289149A priority Critical patent/JP2008108849A/ja
Priority to US11/870,743 priority patent/US7786580B2/en
Priority to TW096138960A priority patent/TW200820358A/zh
Priority to KR1020070105325A priority patent/KR20080036925A/ko
Priority to DE602007014000T priority patent/DE602007014000D1/de
Priority to CN2007101514892A priority patent/CN101170072B/zh
Priority to EP07020813A priority patent/EP1933377B1/en
Publication of JP2008108849A publication Critical patent/JP2008108849A/ja
Publication of JP2008108849A5 publication Critical patent/JP2008108849A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Abstract

【課題】低コストで製造可能な信頼性の高い半導体装置と、当該半導体装置の製造方法を提供する。
【解決手段】電極パッドが形成された半導体チップと、前記電極パッド上に形成された、突起部を有するバンプと、前記半導体チップ上に形成された絶縁層と、前記バンプに接続される導電パターンと、を有する半導体装置であって、前記突起部の先端が前記導電パターンに挿入されているとともに、挿入された前記先端が扁平した構造となっていることを特徴とする半導体装置。
【選択図】図１

Description

本発明は、バンプを用いたチップサイズパッケージングを適用した半導体装置と、当該半導体装置の製造方法に関する。
半導体チップのパッケージング構造は様々なタイプのものが提案されているが、例えばパッケージングの小型化に伴い、半導体チップのデバイス形成面のパッシベーション層（保護層）上に再配線（パッケージングのための配線）を形成する、いわゆるチップサイズパッケージングと呼ばれる構造が提案されていた。
上記のチップサイズパッケージングでは、例えば半導体チップの電極パッド上にボンディングワイヤよってバンプを形成し、当該バンプに接続される再配線を形成してパッケージング（半導体装置）を形成する方法が提案されていた。（例えば特許文献１参照）。
特開平９−６４０４９号公報
しかし、上記の特許文献１（特開平９−６４０４９号公報）にかかる方法では、ボンディングによって形成されたバンプに接続される再配線を形成する場合に、当該バンプの高さ調整（レベリング）を行う必要が生じてしまう問題があった。
例えば、上記のボンディングワイヤによって形成されるバンプは、例えばボンディング装置を用いて形成され、ボンディングワイヤの電極パッドへの接合と、当該接合後のボンディングワイヤの切断を連続的に行うことにより形成される。
このため、上記のボンディングワイヤにより形成されるバンプは、形成される面（電極パッド）からの高さにばらつきが生じてしまい、そのままではバンプに接続される再配線を形成することが困難となってしまう。このため、バンプに所定の加重を加えてバンプを平坦化する工程が必要となる。
このようなバンプの平坦化は、通常はウェハレベルで（ダイシングによるチップの個片化前に）行われる。しかし、例えば近年主流となってきている直径が３００ｍｍのウェハでは、ウェハ面内に多数形成される上記のバンプの平坦化を行った場合に、平坦化後の高さのばらつきが大きくなってしまう問題が発生してしまう。
例えば、バンプの高さのばらつきが大きくなると、バンプに接続される再配線とバンプとの接続状態にばらつきが生じ、半導体装置（パッケージング）の信頼性が低下してしまう問題が生じてしまう。
また、上記の特許文献１（特開平９−６４０４９号公報）にかかる方法では、バンプを覆うように絶縁層を形成しているため、バンプを露出するために絶縁層を研磨する研磨工程が必要となってしまう。また、当該研磨工程の後に再配線を形成するためには、例えば無電解メッキ法を用いる場合には絶縁層の表面を荒らす処理（いわゆるデスミア処理）が必要になり、メッキ層を形成するための処理が複雑になってしまう。このため、半導体装置（パッケージ）製造のコストアップの原因となってしまう。
また、スパッタリング法やＣＶＤ法などにより導電層を形成することも可能であるが、これらの方法は真空処理容器を有する高価な成膜装置が必要となるため、製造コストのアップにつながり、現実的ではない。
そこで、本発明では、上記の問題を解決した新規で有用な半導体装置と、当該半導体装置の製造方法を提供することを統括的課題としている。
本発明の具体的な課題は、低コストで製造可能な信頼性の高い半導体装置と、当該半導体装置の製造方法を提供することである。
本発明の第１の観点では、上記の課題を、基板の半導体チップに相当する領域に形成された電極パッド上に、突起部を有するバンプを形成する第１の工程と、前記基板上に絶縁層と導電層を形成する第２の工程と、前記導電層を押圧し、該導電層から露出した前記突起部の先端を圧延する第３の工程と、前記導電層を給電層とした電解メッキにより、前記バンプに接続される導電パターンを形成する第４の工程と、前記基板を個片化する第５の工程と、を有することを特徴とする半導体装置の製造方法により、解決する。
また、本発明の第２の観点では、上記の課題を、電極パッドが形成された半導体チップと、前記電極パッド上に形成された、突起部を有するバンプと、前記半導体チップ上に形成された絶縁層と、前記バンプに接続される導電パターンと、を有する半導体装置であって、前記突起部の先端が前記導電パターンに挿入されているとともに、挿入された前記先端が扁平した構造となっていることを特徴とする半導体装置により、解決する。
本発明によれば、低コストで製造可能な信頼性の高い半導体装置と、当該半導体装置の製造方法を提供することが可能となる。
本発明による半導体装置の製造方法は、基板の半導体チップに相当する領域に形成された電極パッド上に、突起部を有するバンプを形成する第１の工程と、前記基板上に絶縁層と導電層を形成する第２の工程と、前記導電層を押圧し、該導電層から露出した前記突起部の先端を圧延する第３の工程と、前記導電層を給電層とした電解メッキにより、前記バンプに接続される導電パターンを形成する第４の工程と、前記基板を個片化する第５の工程と、を有することを特徴としている。
上記の半導体装置の製造方法では、前記導電層を押圧し、該導電層から露出した該バンプの先端を圧延しているため、該先端は前記導電層上で圧延され、前記バンプと該導電層の接触面積が増大するとともに前記バンプと該誘電層の接続の信頼性が確保される。
また、上記の方法によれば、前記突起部の先端を前記導電層上で圧延しているため、前記バンプと前記導電層の電気的な接続の信頼性が、前記バンプ（前記突起部）の高さのばらつきの影響を受けにくくなる。このため、例えばボンディング（ボンディングワイヤ）を用いて形成される、比較的高さのばらつきの大きいバンプを用いて、容易な方法で接続の信頼性が良好な再配線を形成することが可能となる。また、上記の方法では、前記絶縁層から前記バンプの突起部を露出させるための研削工程が不要となっている。
また、上記の第４の工程においては、上記の導電層を給電層とすることで、該導電層上に電解メッキによって導電パターンを形成することが容易となっていることも特徴である。例えば、電解メッキ法では、メッキする表面に給電を行うための給電層（シード層）が必要となるが、このような給電層を形成する方法としては、例えば従来は無電解メッキ法や、スパッタリング法などが用いられてきた。
しかし、無電解メッキにあたっては、絶縁層の表面を荒らす処理（いわゆるデスミア処理）が必要になり、メッキ層を形成するための処理が複雑になってしまう。また、スパッタリング法では真空処理容器を有する高価な成膜装置が必要となるため、製造コストのアップにつながってしまう。
一方、本発明による製造方法では、デスミア処理や真空室でのスパッタリング処理が不要となり、単純な方法で容易にシード層を形成することが可能となっていることが特徴である。このため、上記の方法によれば半導体装置を製造する方法が単純となり、製造コストが抑制される。
例えば、上記の製造方法により形成される半導体装置においては、前記突起部の先端が前記導電パターンに挿入されているとともに、挿入された前記先端が圧延されて扁平した構造となり、前記バンプと前記導電パターンの接続の信頼性が良好となる。
次に、上記の半導体装置の構造と、その製造方法の一例について、図面に基づき以下に説明する。
図１は、本発明の実施例１による半導体装置を模式的に示した断面図である。図１を参照するに、本実施例による半導体装置１００の概略は、電極パッド１０３が形成された半導体チップ１０１の保護層（パッシベーション層）１０２上に、絶縁層１０５と導電パターン１０６が積層されて形成された構造となっている。この場合、上記の導電パターン１０６はいわゆる再配線と呼ばれる場合があり、半導体チップ１０１のパッケージングに用いられるものである。絶縁層１０５は、例えばエポキシ系の樹脂より構成される。導電パターン１０６は、例えば、ともにＣｕよりなる第１の導電パターン１０７と第２の導電パターン１０８が積層されて構成されている。
絶縁層１０５上に形成された導電パターン１０６は、電極パッド１０３上に形成された、例えばＡｕよりなるバンプ１０４の突起部（後述）に接続されている。すなわち、導電パターン１０６は、バンプ１０４を介して半導体チップ１０１のデバイスに接続される。バンプ１０４は、例えばワイヤボンディング装置を用いて、ボンディングワイヤにより形成される。
また、導電パターン１０６上には、はんだバンプ１１０が形成されている。また、はんだバンプ１１０の周囲には、絶縁層１０５と導電パターン１０６の一部を覆うようにソルダーレジスト層（絶縁層）１０９が形成されている。
図２は、上記の半導体装置１００のＡ部（バンプ１０４付近）を拡大して示した模式断面図である。ただし、先に説明した部分には同一の符号を付している。図２を参照するに、バンプ１０４は、電極パッド１０３と接続（接合）される、略円板状のバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂとより構成されている。
例えば、上記のバンプ１０４は、ワイヤボンディング装置を用いて、Ａｕよりなるボンディングワイヤにより形成される。前記ワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、バンプ１０３に接合されるバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂを形成する。
本実施例による半導体装置１００においては、上記の突起部１０４Ｂは、突起部１０４Ｂの先端に形成される扁平した先端部１０４Ｄと、先端部１０４Ｄとバンプ本体１０４Ａとの間の接続部１０４Ｃよりなるように形成されている。本実施例による半導体装置１００では、上記の突起部１０４Ｂが導電パターン１０６に挿入されているとともに、挿入された先端部１０４Ｄが圧延されて扁平した構造となっていることが特徴である。
例えば、上記の先端部１０４Ｄは、導電パターン１０６を構成する、積層された第１の導電パターン１０７と第２の導電パターン１０８の間で、圧延されて扁平された形状となっている。このためにバンプ１０４と導電パターン１０６の接触面積が増大するとともに、バンプ１０４と導電パターン１０６の電気的な接続性が良好となり、半導体装置１００の信頼性が良好となっている。また、上記のバンプ１０４と導電層１０６の接続構造は、従来のろう付けなどによる接続方法に比べて容易に形成され、かつ、接続の信頼性が高い特徴を有している。
上記の第１の導電パターン１０７と第２の導電パターン１０８は、例えばともにＣｕよりなるが、Ｃｕ以外の材料により構成してもよい。また、第１の導電パターン１０７と第２の導電パターン１０８とを異なる金属材料（合金材料）よりなるようにし、導電パターン１０６を異なる材料の積層構造としてもよい。
例えば、上記の導電パターン１０６を形成する場合には、第１の導電パターン１０７と第２の導電パターン１０８のうち、まず、薄いＣｕ箔を絶縁層１０５に貼り付けることで第１の導電パターン１０７に相当する薄い導電層を形成する。その後、上記の薄いＣｕ箔を押圧し、該Ｃｕ箔から露出した突起部１０４の先端を圧延する。ここで、扁平された先端部１０４Ｄが形成され、先端部１０４Ｄと該Ｃｕ箔との電気的な接続性が良好となるようにされる。次に、当該Ｃｕ箔を給電層とした電解メッキにより、第２の導電パターン１０８に相当する導電層を形成すればよい。
次に、上記の半導体装置の製造方法について、図３Ａ〜図３Ｍ、および図４Ａ〜図４Ｄに基づき、説明する。ただし、以下の図中では先に説明した部分には同一の符号を付し、説明を省略する場合がある。
まず、図３Ａに示す工程において、公知の方法により、デバイスが形成された領域１０１ａを複数（例えば格子状に）有する基板１０１Ａを製造する。上記の領域１０１ａは、半導体チップ１０１に相当する領域である。領域１０１ａ上には、以下に説明する工程において再配線（導電パターン）が形成された後、基板１０１Ａがダイシングによって切断されて半導体装置（半導体チップ１０１）が個片化される。
上記の領域１０１ａの、デバイスが形成されたデバイス形成面１０１ｂには電極パッド１０３が形成されている。また、デバイス形成面１０１Ａの、電極パッド１０３以外の部分は、例えばＳｉＮ（Ｓｉ３Ｎ４）よりなる保護層（パッシベーション層）１０２により保護されている。
図３Ｂは、図３Ａに示す基板１０１Ａの１つの領域１０１ａを拡大して示した図である。図４Ｂ以下の図については領域１０１ａが複数形成された基板１０１のうち、１つの領域１０１ａを例にとって、半導体装置の製造方法について説明する。
次に、図３Ｃに示す工程において、電極パッド１０３上に、例えばワイヤボンディング装置を用いて、Ａｕよりなるボンディングワイヤにより形成されるバンプ１０４を形成する。また、図４Ａには、図３ＣのＣ部（バンプ１０４）を拡大して示した模式図を示す。上記のワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、電極パッド１０３に接合されるバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂを形成する。
次に、図３Ｄに示す工程において、基板１０１Ａ上（保護層１０２上）に、例えばエポキシ系の樹脂材料よりなる絶縁層１０５を形成する。絶縁層１０５は、例えばラミネート（貼り付け）により、または、塗布により形成される。また、絶縁層１０２からは、バンプ１０４の突起部１０４Ｂが露出するようにされることが好ましい。このため、上記の絶縁層１０５は、例えばＮＣＦと呼ばれる、フィラーなどの硬度調整材料が殆ど添加されていない柔らかい樹脂材料が用いられることが好ましい。上記の柔らかい樹脂材料を用いることで、絶縁層１０５から突起部１０４Ｂを露出させることが容易となる。
また、絶縁層１０５は上記の材料に限定されず、様々な絶縁材料（樹脂材料）を用いて形成することが可能である。例えば、絶縁層１０５として、いわゆる通常用いられるビルドアップ樹脂（フィラー入りのエポキシ樹脂）や、ＡＣＦと呼ばれる樹脂材料を用いてもよい。
次に、図３Ｅに示す工程において、絶縁層１０５上に、例えば薄い銅箔よりなる導電層１０７Ａを貼り付ける。例えば、導電層１０７Ａは、Ｃｕよりなる支持層１１１と積層された状態で（導電層１０７Ａが支持層１１１で支持された状態で）絶縁層１０５に貼り付けられる。
図４Ｂには、図３ＥのＥ部（バンプ１０４付近）を拡大して示した模式図を示す。本工程において、導電層１０７Ａはバンプ１０４によって押しのけられるように支持層１１１側に盛り上がっている。
次に、図３Ｆに示す工程において、導電層１０７Ａを支持していた支持層１１１を除去する。図４Ｃには、図３ＦのＦ部（バンプ１０４付近）を拡大して示した模式図を示す。
次に、図３Ｇに示す工程において、積層された導電層１０７Ａと絶縁層１０５を押圧（プレス）し、加熱する。図４Ｄには、図３ＧのＧ部（バンプ１０４付近）を拡大して示した模式図を示す。本工程において、まず導電層１０７Ａが押圧されることで、導電層１０７Ａをバンプ１０４の突起部１０４Ｂが貫通し、突起部１０４Ｂの先端が露出される。さらに、露出した突起部１０４Ｂの先端は、押圧（プレス）されることで圧延され、扁平した状態となる。このため、上記の突起部１０４Ｂは、突起部１０４Ｂの先端に形成される扁平した先端部１０４Ｄと、先端部１０４Ｄとバンプ本体１０４Ａとの間の接続部１０４Ｃよりなるように形成される。
本工程においては、バンプ１０４と導電層１０７Ａの接触面積が大きくされるとともに、バンプ１０４と導電層１０７Ａの電気的な接続の信頼性が担保される。また、本工程では、突起部１０４Ｂの先端を導電層１０７Ａ上で圧延しているため、バンプ１０４と導電層１０７Ａの電気的な接続の信頼性が、バンプ１０４（突起部１０４Ｂ）の高さのばらつきの影響を受けにくくなる。
このため、例えばボンディング（ボンディングワイヤ）を用いて形成される、比較的高さのばらつきの大きいバンプ１０４を用いて、容易な方法で接続の信頼性が良好な再配線を形成することが可能となる。また、上記の方法では、絶縁層１０５からバンプ１０４の突起部１０４Ｂを露出させるための研削工程が不要となっている。
また、上記のバンプ１０４と導電層１０６の接続方法は、従来のろう付けなどによる接続方法に比べて容易であり、かつ、接続の信頼性が高い特徴を有している。また、導電層１０６は、後述する電解メッキの工程において、給電層（シード層）として用いられる。
また、本工程においては、絶縁層１０５が導電層１０７Ａとともに押圧されて加熱されることで硬化（熱硬化）される。このため、絶縁層１０５と導電層１０７Ａの密着性が良好となる。
次に、図３Ｈ〜図３Ｊに示す工程において、導電層１０７Ａを給電層（シード層）とした電解メッキにより、バンプ１０４に接続される導電パターン１０６を形成する。また、導電パターン１０６を形成する方法としては、例えば、いわゆるサブトラ法と、セミアディティブ法とがあるが、本実施例ではサブトラ法について説明する。なお、サブトラ法とは、メッキで形成した導電層をパターンエッチングして導電パターンを形成する方法であり、セミアディティブ法とは、マスクパターンを用いたパターンメッキによって導電パターンを形成する方法である。
まず、図３Ｈに示す工程において、導電層１０７Ａを給電層とした電解メッキにより、導電層１０７Ａ上に、例えばＣｕよりなる導電層１０８Ａを積層する。図４Ｅには、図３ＨのＨ部（バンプ１０４付近）を拡大して示した模式図を示す。
本工程において、導電層１０７Ａと、導電層１０７Ａから露出した扁平状の先端部１０４Ｄは、電解メッキにより形成される導電層１０８Ａに覆われる。すなわち、先端部１０４Ｄは、導電層１０７Ａと導電層１０８Ａの間に挟まれる構造となる。
次に、図３Ｉに示す工程において、導電層１０８Ａ上に開口部Ｒａを有するマスクパターンＲ１を形成する。マスパターンＲ１は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより、形成することができる。
次に、図３Ｊに示す工程において、マスクパターンＲ１をマスクにした、導電層１０７Ａ，１０８Ａのパターンエッチングを行うことにより、第１の導電層１０７と第２の導電層１０８が積層されてなる、バンプ１０４に接続された導電パターン１０６が形成される。
例えば、上記の第１の導電パターン１０７は厚さが２〜３μｍ、第２の導電パターン１０８は厚さが３０〜４０μｍ程度に形成されるが、上記の数値は一例であり、本発明はこれらの数値に限定されるものではない。
上記の導電パターン１０６を形成するにあたっては、上記の導電層１０７Ａを給電層とすることで、電解メッキを用いることが容易となっている。
例えば、給電層（シード層）を無電解メッキにより形成する場合には、絶縁層の表面を荒らす処理（いわゆるデスミア処理）が必要になり、メッキ層を形成するための処理が複雑になってしまう。また、スパッタリング法で給電層を形成する場合には、真空処理容器を有する高価な成膜装置が必要となるため、製造コストのアップにつながってしまう。
一方、本実施例による方法では、デスミア処理や真空室でのスパッタリング処理が不要となり、単純な方法で容易に給電層（導電層１０７Ａ）を形成することが可能となっていることが特徴である。このため、上記の方法によれば半導体装置を製造する方法が単純となり、製造コストが抑制される。
次に、図３Ｋに示す工程において、必要に応じて、導電パターン１０６（Ｃｕ）の表面の粗化処理を施した後、絶縁層１０５上に、開口部１０９Ａを有するソルダーレジスト層（絶縁層）１０９を形成する。開口部１０９Ａからは、導電パターン１０６の一部が露出するようにする。
次に、図３Ｌに示す工程において、必要に応じて基板１０１Ａの裏面研削を行い、基板１０１Ａを所定の厚さとする。
次に、図３Ｍに示す工程において、必要に応じて開口部１０９Ａから露出する導電パターン１０６上にはんだバンプ１１０を形成する。さらに、基板１０１Ａのダイシングを行って半導体チップを個片化し、図１、図２で先に説明した半導体装置１００を形成することができる。
また、上記の製造方法では、導電パターン１０６をサブトラ法により形成しているが、導電パターン１０６をセミアディティブ法を用いて形成してもよい。この場合、例えば、上記の製造方法において図３Ａ〜図３Ｇに示した工程を実施した後、図３Ｈ〜図３Ｊの工程に換えて、以下に説明する工程を実施すればよい。例えば、図５に示すように、導電層１０７Ａ上に、開口部Ｒｂを有するマスクパターンＲ２を形成する。マスパターンＲ２は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより、形成することができる。
次に、開口部Ｒｂから露出する導電層１０７Ａ上に、導電層１０７Ａを給電層（シード層）とする電解メッキにより、第２の導電パターンを形成する。上記のパターンメッキ後、マスクパターンＲ２を剥離し、さらにマスクパターンＲ２を剥離することで露出する余剰な給電層１０７Ａをエッチングにより除去することで、図３Ｊに示す導電パターン１０６を形成することができる。
また、上記の製造方法では、図３Ｄ〜図３Ｅの工程において、基板１０１Ａ上に絶縁層１０５を形成した後、絶縁層１０５上に導電層１０７Ａを貼り付けているが、予め絶縁層１０５と導電層１０７Ａを積層したものを基板１０１Ａに貼り付けてもよい。
この場合、例えば、上記の製造方法において図３Ａ〜図３Ｃに示した工程を実施した後、図３Ｄ〜図３Ｅの工程に換えて、以下に説明する工程を実施すればよい。例えば、図６に示すように、支持層１１１に積層された絶縁層１０５と導電層１０７Ａを基板１０１Ａに貼り付けてもよい。この後、先に説明した図３Ｆ以下の工程を実施することで、半導体装置１００を形成することができる。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、低コストで製造可能な信頼性の高い半導体装置と、当該半導体装置の製造方法を提供することが可能となる。
実施例１による半導体装置を示す図である。 図１の一部拡大図である。 実施例１による半導体装置の製造方法を示す図（その１）である。 実施例１による半導体装置の製造方法を示す図（その２）である。 実施例１による半導体装置の製造方法を示す図（その３）である。 実施例１による半導体装置の製造方法を示す図（その４）である。 実施例１による半導体装置の製造方法を示す図（その５）である。 実施例１による半導体装置の製造方法を示す図（その６）である。 実施例１による半導体装置の製造方法を示す図（その７）である。 実施例１による半導体装置の製造方法を示す図（その８）である。 実施例１による半導体装置の製造方法を示す図（その９）である。 実施例１による半導体装置の製造方法を示す図（その１０）である。 実施例１による半導体装置の製造方法を示す図（その１１）である。 実施例１による半導体装置の製造方法を示す図（その１２）である。 実施例１による半導体装置の製造方法を示す図（その１３）である。 実施例１による半導体装置の製造方法を示す図（その１４）である。 実施例１による半導体装置の製造方法を示す図（その１５）である。 実施例１による半導体装置の製造方法を示す図（その１６）である。 実施例１による半導体装置の製造方法を示す図（その１７）である。 実施例１による半導体装置の製造方法を示す図（その１８）である。 実施例１による半導体装置の製造方法の変形例を示す図（その１）である。 実施例１による半導体装置の製造方法の変形例を示す図（その２）である。
符号の説明
１００ 半導体装置
１０１ 半導体チップ
１０１Ａ 基板
１０１ａ 領域
１０１ｂ デバイス面
１０２ 保護層
１０３ 電極パッド
１０４ バンプ
１０４Ａ バンプ本体
１０４Ｂ 突起部
１０４Ｃ 接続部
１０４Ｄ 先端部
１０５ 絶縁層
１０６ 導電パターン
１０７ 第１の導電パターン
１０７Ａ 導電層
１０８ 第２の導電パターン
１０８Ａ 導電層
１０９ ソルダーレジスト層
１１０ はんだバンプ

Claims (7)

  1. 基板の半導体チップに相当する領域に形成された電極パッド上に、突起部を有するバンプを形成する第１の工程と、
    前記基板上に絶縁層と導電層を形成する第２の工程と、
    前記導電層を押圧し、該導電層から露出した前記突起部の先端を圧延する第３の工程と、
    前記導電層を給電層とした電解メッキにより、前記バンプに接続される導電パターンを形成する第４の工程と、
    前記基板を個片化する第５の工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記第２の工程は、
    前記基板上に前記絶縁層を形成する工程と、
    前記絶縁層上に、支持層と積層された前記導電層を貼り付ける工程と、
    前記支持層を除去する工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２の工程は、支持層上に積層された前記絶縁層と前記導電層を前記基板に貼り付ける工程と、
    前記支持層を除去する工程と、を有することを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記第３の工程では、前記導電層とともに前記絶縁層が押圧されて加熱されることで当該絶縁層が硬化されることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置の製造方法。
  5. 前記第１の工程では、ボンディングワイヤによって前記バンプが形成されることを特徴とする請求項１乃至４のいずれか１項記載の半導体装置の製造方法。
  6. 電極パッドが形成された半導体チップと、
    前記電極パッド上に形成された、突起部を有するバンプと、
    前記半導体チップ上に形成された絶縁層と、
    前記バンプに接続される導電パターンと、を有する半導体装置であって、
    前記突起部の先端が前記導電パターンに挿入されているとともに、挿入された前記先端が扁平した構造となっていることを特徴とする半導体装置。
  7. 前記先端は、前記導電パターンを構成する、積層された第１の導電パターンと第２の導電パターンの間で扁平した構造であることを特徴とする請求項６記載の半導体装置。
JP2006289149A 2006-10-24 2006-10-24 半導体装置および半導体装置の製造方法 Pending JP2008108849A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006289149A JP2008108849A (ja) 2006-10-24 2006-10-24 半導体装置および半導体装置の製造方法
US11/870,743 US7786580B2 (en) 2006-10-24 2007-10-11 Semiconductor device and method for manufacturing the same
TW096138960A TW200820358A (en) 2006-10-24 2007-10-18 Semiconductor device and method for manufacturing the same
KR1020070105325A KR20080036925A (ko) 2006-10-24 2007-10-19 반도체 장치 및 그 제조 방법
DE602007014000T DE602007014000D1 (de) 2006-10-24 2007-10-24 Halbleiterbauelement und Herstellungsverfahren dafür
CN2007101514892A CN101170072B (zh) 2006-10-24 2007-10-24 半导体器件及其制造方法
EP07020813A EP1933377B1 (en) 2006-10-24 2007-10-24 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289149A JP2008108849A (ja) 2006-10-24 2006-10-24 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008108849A true JP2008108849A (ja) 2008-05-08
JP2008108849A5 JP2008108849A5 (ja) 2009-10-22

Family

ID=39085281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289149A Pending JP2008108849A (ja) 2006-10-24 2006-10-24 半導体装置および半導体装置の製造方法

Country Status (7)

Country Link
US (1) US7786580B2 (ja)
EP (1) EP1933377B1 (ja)
JP (1) JP2008108849A (ja)
KR (1) KR20080036925A (ja)
CN (1) CN101170072B (ja)
DE (1) DE602007014000D1 (ja)
TW (1) TW200820358A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074461A (ja) * 2010-09-28 2012-04-12 Teramikros Inc 半導体装置およびその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5048420B2 (ja) 2007-08-17 2012-10-17 新光電気工業株式会社 半導体装置及びその製造方法
JP5064158B2 (ja) 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置とその製造方法
CN104599987A (zh) * 2014-12-19 2015-05-06 南通富士通微电子股份有限公司 半导体圆片级封装工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267359A (ja) * 2000-03-14 2001-09-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2004047725A (ja) * 2002-07-11 2004-02-12 Sumitomo Bakelite Co Ltd 半導体装置及び製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313547B2 (ja) 1995-08-30 2002-08-12 沖電気工業株式会社 チップサイズパッケージの製造方法
JP3801300B2 (ja) * 1997-03-21 2006-07-26 セイコーエプソン株式会社 半導体装置の製造方法
JP3252745B2 (ja) * 1997-03-31 2002-02-04 関西日本電気株式会社 半導体装置およびその製造方法
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
KR100378285B1 (en) * 2001-06-15 2003-03-29 Dongbu Electronics Co Ltd Semiconductor package and fabricating method thereof
WO2003067656A1 (fr) * 2002-02-06 2003-08-14 Ibiden Co., Ltd. Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267359A (ja) * 2000-03-14 2001-09-28 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2004047725A (ja) * 2002-07-11 2004-02-12 Sumitomo Bakelite Co Ltd 半導体装置及び製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012074461A (ja) * 2010-09-28 2012-04-12 Teramikros Inc 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE602007014000D1 (de) 2011-06-01
CN101170072A (zh) 2008-04-30
EP1933377A3 (en) 2009-10-21
EP1933377A2 (en) 2008-06-18
CN101170072B (zh) 2011-02-16
KR20080036925A (ko) 2008-04-29
TW200820358A (en) 2008-05-01
US20090001569A1 (en) 2009-01-01
US7786580B2 (en) 2010-08-31
EP1933377B1 (en) 2011-04-20

Similar Documents

Publication Publication Date Title
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
JP4758869B2 (ja) 半導体装置の製造方法
JP4121542B1 (ja) 電子装置の製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2007311385A (ja) 半導体装置の製造方法および半導体装置
JP2011181822A (ja) 半導体装置の製造方法
JP2007305955A (ja) 半導体装置及びその製造方法
JP2004119726A (ja) 回路装置の製造方法
JP5003023B2 (ja) 基板処理方法及び半導体装置の製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
JP2004119727A (ja) 回路装置の製造方法
JP2008108849A (ja) 半導体装置および半導体装置の製造方法
JP4121543B1 (ja) 電子装置
JP4334397B2 (ja) 半導体装置及びその製造方法
JP2010109181A (ja) 半導体装置内蔵基板の製造方法
TWI420610B (zh) 半導體裝置及其製造方法
JP2011114304A (ja) 半導体装置内蔵基板及びその製造方法
JP5264640B2 (ja) 積層型半導体装置及びその製造方法
JP4286264B2 (ja) 半導体装置及びその製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
JP2010272732A (ja) 半導体装置の製造方法
JP2005243990A (ja) 配線基板の製造方法
JP2005026636A (ja) 半導体装置及びその製造方法
JP2014146741A (ja) 半導体装置の製造方法及び導電性構造体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110531