JP2010272732A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】本発明は、絶縁樹脂層の配線パターン形成面に配線パターンを精度良く形成することのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】半硬化状態とされた絶縁樹脂層１４をドライエッチングすることにより、内部接続端子１２の先端部を露出する平坦な面とされた配線パターン形成面１４Ａを形成し、次いで、配線パターン形成面１４Ａ及び内部接続端子１２の先端部に付着した不純物及びシリカのフィラー３５を洗浄により除去し、次いで、プレス加工により、配線パターン形成面１４Ａから露出された部分の内部接続端子１２の先端部を押し潰して、配線パターン形成面１４Ａに対して略面一となる接続面１２Ａを形成し、次いで、半硬化状態とされた絶縁樹脂層１４を完全に硬化させ、その後、配線パターン形成面１４Ａ及び内部接続端子１２の接続面１２Ａに配線パターン１５を形成する。
【選択図】図１７

Description

本発明は、半導体装置の製造方法に係り、特に、電極パッドを有する半導体チップと、電極パッドに設けられ、接続面を有した内部接続端子と、内部接続端子の接続面と接続された配線パターンと、を備えた半導体装置の製造方法に関する。

従来の半導体装置には、平面視した状態で半導体チップと略同じ大きさとされたチップサイズパッケージと呼ばれる半導体装置（例えば、図１参照）がある。

図１は、従来の半導体装置の断面図である。

図１を参照するに、従来の半導体装置２００は、半導体チップ２０１と、内部接続端子２０２と、絶縁樹脂層２０３と、配線パターン２０５と、ソルダーレジスト層２０６と、外部接続端子２０７とを有する。

半導体チップ２０１は、薄板化された半導体基板２１１と、半導体集積回路２１２と、複数の電極パッド２１３と、保護膜２１５とを有する。半導体集積回路２１２は、半導体基板２１１の表面２１１Ａ側に設けられている。半導体集積回路２１２は、図示していない拡散層、絶縁層、ビア、及び配線等から構成されている。複数の電極パッド２１３は、半導体集積回路２１２上に設けられている。複数の電極パッド２１３は、半導体集積回路２１２に設けられたビア及び配線（図示せず）と電気的に接続されている。保護膜２１５は、半導体集積回路２１２の面２１２Ａを覆うように設けられている。保護膜２１５は、半導体集積回路２１２を保護するための膜である。

内部接続端子２０２は、電極パッド２１３上に設けられている。内部接続端子２０２は、その上端部に接続面２０２Ａを有する。内部接続端子２０２の接続面２０２Ａは、絶縁樹脂層２０３から露出されている。内部接続端子２０２の接続面２０２Ａは、配線パターン２０５と接続されている。

絶縁樹脂層２０３は、内部接続端子２０２の側面を覆うように、内部接続端子２０２から露出された部分の電極パッド２１３の面、及び保護膜２１５の面２１５Ａに設けられている。絶縁樹脂層２０３は、内部接続端子２０２の接続面２０２Ａを露出すると共に、内部接続端子２０２の接続面２０２Ａに対して略面一とされた配線パターン形成面２０３Ａを有する。

配線パターン２０５は、内部接続端子２０２の接続面２０２Ａ及び配線パターン形成面２０３Ａに設けられている。これにより、配線パターン２０５は、内部接続端子２０２の接続面２０２Ａと接続されている。配線パターン２０５は、内部接続端子２０２を介して、電極パッド２１３と電気的に接続されている。配線パターン２０５は、外部接続端子２０７が接続される端子接続面２０５Ａを有する。

ソルダーレジスト層２０６は、端子接続面２０５Ａを除いた部分の配線パターン２０５を覆うように、配線パターン形成面２０３Ａに設けられている。ソルダーレジスト層２０６は、端子接続面２０５Ａを露出する開口部２０６Ａを有する。

図２〜図１０は、従来の半導体装置の製造工程を示す図である。図２〜図１０において、Ｊは半導体装置形成領域（以下、「半導体装置形成領域Ｊ」という）、Ｋはスクライブ領域（以下、「スクライブ領域Ｋ」という）、Ｌは切断位置（以下、「切断位置Ｌ」という）をそれぞれ示している。また、図２〜図１０において、図１に示す従来の半導体装置２００と同一構成部分には同一符号を付す。

図２〜図１０を参照して、従来の半導体装置２００の製造方法について説明する。

始めに、図２に示す工程では、複数の半導体装置形成領域Ｊ及びスクライブ領域Ｋを備えた半導体基板２２１（半導体基板２１１の母材）を準備し、その後、半導体装置形成領域Ｊに対応する部分の半導体基板２２１の表面２２１Ａ側に、半導体集積回路２１２、複数の電極パッド２１３、及び保護膜２１５を有した半導体チップ２０１を形成する。

次いで、図３に示す工程では、複数の電極パッド２１３上にそれぞれ１つの内部接続端子２０２を形成する。この段階では、複数の内部接続端子２０２には、高さのばらつきがある。

次いで、図４に示す工程では、複数の内部接続端子２０２を覆うように、保護膜２１５の面２１５Ａに絶縁樹脂層２０３を形成する。この段階での絶縁樹脂層２０３は、図１に示す絶縁樹脂層２０３の厚さよりも厚い。

次いで、図５に示す工程では、図４に示す構造体の上面側から平坦な板２３１の平面２３１Ａを押し当てることにより、複数の内部接続端子２０２の先端部に平坦な接続面２０２Ａを形成する。これにより、複数の内部接続端子２０２の高さを揃えることができる。このとき、内部接続端子２０２の接続面２０２Ａには、薄い厚さとされた絶縁樹脂層２０３が残る。

次いで、図６に示す工程では、サンドブラスト法（細かい砂を加工対象物に吹き付けることで加工対象物の研磨を行う方法）により、図５に示す絶縁樹脂層２０３の上面側全体を研磨することで、絶縁樹脂層２０３から内部接続端子２０２の接続面２０２Ａを露出させると共に、絶縁樹脂層２０３に配線パターン形成面２０３Ａを形成する。

次いで、図７に示す工程では、内部接続端子２０２の接続面２０２Ａ及び配線パターン形成面２０３Ａに、端子接続面２０５Ａを有した配線パターン２０５を形成する。次いで、図８に示す工程では、配線パターン形成面２０３Ａに、端子接続面２０５Ａ以外の部分の配線パターン２０５を覆うソルダーレジスト層２０６を形成する。

次いで、図９に示す工程では、半導体基板２２１の裏面側から半導体基板２２１を研磨して、半導体基板２２１を薄板化する。次いで、端子接続面２０５Ａに外部接続端子２０７を形成する。これにより、複数の半導体装置形成領域Ｊに半導体装置２００に相当する構造体が形成される。

次いで、図１０に示す工程では、ダイサーにより、切断位置Ｌに沿って、図９に示す構造体を切断することで、個片化された複数の半導体装置２００が製造される（例えば、特許文献１参照。）。

特開平９−６４０４９号公報

しかしながら、従来の半導体装置２００の製造方法では、サンドブラスト法を用いて絶縁樹脂層２０３から内部接続端子２０２の接続面２０２Ａを露出させていたため、内部接続端子２０２の先端部も研磨され、研磨された内部接続端子２０２の研磨屑が絶縁樹脂層２０３にめり込むため、配線パターン１５が形成される配線パターン形成面２０３Ａが損傷してしまう。

このように、配線パターン形成面２０３Ａが損傷した場合、配線パターン形成面２０３Ａに配線パターン２０５を精度良く形成することができない（言い換えれば、配線パターン２０５の信頼性が低下してしまう）という問題があった。

そこで本発明は、上述した問題点に鑑みなされたものであり、絶縁樹脂層の配線パターン形成面に配線パターンを精度良く形成することのできる半導体装置の製造方法を提供することを目的とする。

本発明の一観点によれば、電極パッドを有する半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、前記電極パッド上に、前記内部接続端子を形成する内部接続端子形成工程と、前記電極パッドが形成された側の前記半導体チップの面及び前記内部接続端子を覆う半硬化状態とされた絶縁樹脂層を形成する絶縁樹脂層形成工程と、前記半硬化状態とされた絶縁樹脂層をドライエッチングすることにより、前記内部接続端子の先端部を露出させると共に、前記半硬化状態とされた絶縁樹脂層に平坦な面とされた配線パターン形成面を形成するドライエッチング工程と、前記配線パターン形成面、及び該配線パターン形成面から露出された前記内部接続端子の先端部に付着した不純物を洗浄する洗浄工程と、前記洗浄工程後に、板体の平坦な面を前記配線パターン形成面から露出された部分の前記内部接続端子の先端部に押し付けるプレス加工により、前記内部接続端子の先端部を押し潰すことで、前記内部接続端子に、前記配線パターン形成面に対して略面一となる接続面を形成するプレス工程と、前記プレス工程後に、前記半硬化状態とされた絶縁樹脂層を完全に硬化させる絶縁樹脂層硬化工程と、前記絶縁樹脂層硬化工程後に、前記配線パターン形成面及び前記内部接続端子の接続面に、前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。

本発明によれば、電極パッド上に内部接続端子を形成し、次いで、電極パッドが形成された側の半導体チップの面及び内部接続端子を覆う半硬化状態とされた絶縁樹脂層を形成し、次いで、半硬化状態とされた絶縁樹脂層をドライエッチングすることにより、内部接続端子の先端部を露出させると共に、半硬化状態とされた絶縁樹脂層に平坦な面とされた配線パターン形成面を形成し、次いで、配線パターン形成面、及び配線パターン形成面から露出された内部接続端子の先端部に付着した不純物を洗浄し、次いで、板体の平坦な面を配線パターン形成面から露出された部分の内部接続端子の先端部に押し付けるプレス加工により、内部接続端子の先端部を押し潰すことで、内部接続端子に、配線パターン形成面に対して略面一となる接続面を形成し、次いで、半硬化状態とされた絶縁樹脂層を完全に硬化させ、その後、配線パターン形成面及び内部接続端子の接続面に、配線パターンを形成することにより、配線パターン形成面が損傷することがなくなるため、配線パターン形成面に配線パターンを精度良く形成することができる（信頼性の高い配線パターンを形成することができる）。

また、前記半硬化状態とされた絶縁樹脂層がシリコンのフィラーを含む場合、前記洗浄工程では、前記シリコンのフィラーを除去してもよい。

このように、半硬化状態とされた絶縁樹脂層がシリコンのフィラーを含む場合、洗浄工程において、シリコンのフィラーを除去することにより、別途シリコンのフィラーを除去する工程を設けることなく、ドライエッチング時に付着した不純物と共にシリコンのフィラーを除去することができる。

また、前記内部接続端子形成工程では、めっき法或いはボンディング法により、前記内部接続端子となるバンプを形成してもよい。

さらに、前記バンプとしては、Ａｕバンプを用いてもよい。

本発明によれば、絶縁樹脂層の配線パターン形成面に配線パターンを精度良く形成することができる。

従来の半導体装置の断面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 従来の半導体装置の製造工程を示す図（その６）である。 従来の半導体装置の製造工程を示す図（その７）である。 従来の半導体装置の製造工程を示す図（その８）である。 従来の半導体装置の製造工程を示す図（その９）である。 本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。

以下、図面に基づいて本発明の実施の形態について説明する。

（実施の形態）
図１１は、本発明の実施の形態に係る半導体装置の断面図である。

図１１を参照するに、本実施の形態の半導体装置１０は、半導体チップ１１と、内部接続端子１２と、完全に硬化した絶縁樹脂層１４と、複数の配線パターン１５と、ソルダーレジスト層１７と、外部接続端子１９とを有する。

半導体チップ１１は、半導体基板２３と、半導体集積回路２４と、電極パッド２５と、保護膜２６とを有する。半導体基板２３は、半導体集積回路２４を形成するための基板である。半導体基板２３の厚さは、例えば、１００μｍ〜３００μｍとすることができる。半導体基板２３としては、例えば、Ｓｉウエハを個片化したものを用いることができる。

半導体集積回路２４は、半導体基板２３の表面２３Ａ側に設けられている。半導体集積回路２４は、半導体基板２３に形成された拡散層（図示せず）、半導体基板２３上に積層された複数の絶縁層（図示せず）、及び複数の絶縁層に設けられたビア（図示せず）及び配線等（図示せず）から構成されている。

電極パッド２５は、半導体集積回路２４の面２４Ａに複数設けられている。電極パッド２５は、接続面２５Ａを有する。電極パッド２５は、半導体集積回路２４に設けられたビア及び配線（図示せず）と電気的に接続されている。電極パッド２５の材料としては、例えば、Ａｌを用いることができる。

保護膜２６は、半導体集積回路２４の面２４Ａに設けられている。保護膜２６は、半導体集積回路２４を保護するための膜である。保護膜２６としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。

内部接続端子１２は、電極パッド２５の接続面２５Ａに設けられている。内部接続端子１２は、平坦な接続面１２Ａを有する。内部接続端子１２の接続面１２Ａは、絶縁樹脂層１４から露出されている。内部接続端子１２の接続面１２Ａは、配線パターン１５と接続されている。内部接続端子１２は、半導体集積回路２４と配線パターン１５とを電気的に接続するための端子である。内部接続端子１２の高さは、例えば、１０μｍ〜６０μｍとすることができる。内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。また、Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。

絶縁樹脂層１４は、内部接続端子１２の側面を覆うように、保護膜２６の面２６Ａ及び内部接続端子１２から露出された部分の接続面２５Ａに設けられている。絶縁樹脂層１４は、配線パターン１５が形成される配線パターン形成面１４Ａを有する。配線パターン形成面１４Ａは、平坦な面とされている。配線パターン形成面１４Ａは、内部接続端子１２の接続面１２Ａを露出すると共に、内部接続端子１２の接続面１２Ａに対して略面一とされている。

絶縁樹脂層１４の材料としては、例えば、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。ＮＣＦ及びＮＣＰの材料としては、シリカのフィラーを含んだ樹脂（例えば、エポキシ樹脂）や、シリカを含んでいない樹脂（例えば、エポキシ樹脂）等を用いることができる。絶縁樹脂層１４の厚さは、例えば、１０μｍ〜６０μｍとすることができる。

配線パターン１５は、配線パターン形成面１４Ａ及び内部接続端子１２の接続面１２Ａに設けられている。配線パターン１５は、内部接続端子１２の接続面１２Ａと接続されている。配線パターン１５は、内部接続端子１２を介して、半導体チップ１１と電気的に接続されている。配線パターン１５は、パッド部３１を有する。パッド部３１は、外部接続端子１９が接続される端子接続面３１Ａを有する。複数のパッド部３１は、額縁状に配置されている。配線パターン１５の材料としては、例えば、Ｔｉ、Ｃｕ等を用いることができる。配線パターン１５の厚さは、例えば、３２μｍとすることができる。

ソルダーレジスト層１７は、端子接続面３１Ａを除いた部分の配線パターン１５を覆うように、配線パターン形成面１４Ａに設けられている。ソルダーレジスト層１７は、端子接続面３１Ａを露出する開口部３３を有する。

外部接続端子１９は、パッド部３１の接続面３１Ａに設けられている。外部接続端子１９は、マザーボード等の実装基板（図示せず）に設けられたパッド（図示せず）と電気的に接続される端子である。外部接続端子１９としては、例えば、はんだバンプを用いることができる。

図１２〜図２２は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図１２〜図２２において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１２〜図２２において、Ｃはダイサーが半導体基板４１を切断する位置（以下、「切断位置Ｃ」という）を示している。

図１２〜図２２を参照して、本実施の形態の半導体装置１０の製造方法について説明する。なお、本実施の形態の半導体装置１０の製造方法では、絶縁樹脂層１４としてシリカのフィラー３５を含んだ樹脂層を用いた場合を例に挙げて説明する。

始めに、図１２に示す工程では、複数の半導体装置形成領域Ａと、複数の半導体装置形成領域Ａを分離するスクライブ領域Ｂとを有した半導体基板４１を準備する。半導体装置形成領域Ａは、半導体装置１０が形成される領域である。半導体基板４１は、薄板化され、かつ切断位置Ｃにおいて切断されることにより、複数の半導体基板２３（図１１参照）となるものである。半導体基板４１としては、例えば、Ｓｉウエハを用いることができる。半導体基板４１の厚さは、例えば、５００〜７７５μｍとすることができる。

次いで、半導体装置形成領域Ａに対応する半導体基板４１の表面４１Ａ側に、周知の手法により、半導体集積回路２４、電極パッド２５、及び保護膜２６を有した半導体チップ１１を形成する。これにより、半導体基板４１に、複数の半導体チップ１１が形成される。電極パッド２５の材料としては、例えば、Ａｌを用いることができる。また、保護膜２６としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。

次いで、図１３に示す工程では、複数の半導体装置形成領域Ａに設けられた複数の電極パッド２５の接続面２５Ａにそれぞれ１つの内部接続端子１２を形成する（内部接続端子形成工程）。

内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。Ａｕバンプは、例えば、ボンディング法やめっき法により形成することができる。なお、上記内部接続端子形成工程で形成された複数の内部接続端子１２には、高さばらつきが存在する。内部接続端子１２の高さは、例えば、３０μｍとすることができる。

次いで、図１４に示す工程では、内部接続端子１２が形成されていない部分の電極パッド２５の接続面２５Ａ及び保護膜２６の面２６Ａに、複数の内部接続端子１２を覆う半硬化状態とされた絶縁樹脂層１４を形成する（絶縁樹脂層形成工程）。

このとき、半硬化状態とされた絶縁樹脂層１４は、複数の半導体装置形成領域Ａに設けられた内部接続端子１２を覆うように形成する。

具体的には、例えば、半硬化状態とされた絶縁樹脂層１４の上面が内部接続端子１２の先端部の位置よりも５〜６μｍ程度上方に配置されるように、半硬化状態とされた絶縁樹脂層１４を形成する。内部接続端子１２の高さが３０μｍの場合、半硬化状態とされた絶縁樹脂層１４の厚さは、例えば、３５μｍとすることができる。

絶縁樹脂層１４の材料としては、例えば、粘着性を有したシート状の絶縁樹脂（例えば、ＮＣＦ（Non Conductive Film））や、ペースト状の絶縁樹脂（例えば、ＮＣＰ（Non Conductive Paste））等を用いることができる。ＮＣＦ及びＮＣＰの材料としては、シリカのフィラーを含んだ樹脂（例えば、エポキシ樹脂）や、シリカを含んでいない樹脂（例えば、エポキシ樹脂）等を用いることができる。

粘着性を有したシート状の絶縁樹脂（半硬化状態とされた樹脂）を用いる場合、図１３に示す構造体の上面側にシート状の絶縁樹脂を貼り付けることで絶縁樹脂層１４を形成する。

また、ペースト状の絶縁樹脂を用いる場合、図１３に示す構造体の上面側にペースト状の絶縁樹脂を形成し、その後、プリベークして絶縁樹脂を半硬化させることで、絶縁樹脂層１４を形成する。

次いで、図１５に示す工程では、図１４に示す構造体の上面側から、半硬化状態とされた絶縁樹脂層１４をドライエッチングすることにより、内部接続端子１２の先端部を露出させると共に、半硬化状態とされた絶縁樹脂層１４に平坦な面とされた配線パターン形成面１４Ａを形成する（ドライエッチング工程）。

このとき、絶縁樹脂層１４を構成する樹脂（例えば、エポキシ樹脂）は、エッチングにより除去されるが、絶縁樹脂層１４に含まれるシリカのフィラー３５は、エッチングされないため、配線パターン形成面１４Ａ及び内部接続端子１２の先端部にシリカのフィラー３５が残留する。

このように、配線パターン形成面１４Ａ及び内部接続端子１２の先端部にシリカのフィラー３５が残留した状態で配線パターン１５を形成した場合、シリカのフィラー３５により配線パターン１５の形成領域に対応する部分に凹凸が形成されるため、配線パターン１５を精度良く形成することはできない。また、配線パターン１５と内部接続端子１２との間を電気的に接続することができない。よって、配線パターン形成面１４Ａ上に残留したシリカのフィラー３５は、配線パターン１５を形成する前に除去する必要がある。

絶縁樹脂層１４の配線パターン形成面１４Ａから内部接続端子１２の先端部を５μｍ露出させる場合、ドライエッチング工程における絶縁樹脂層１４のエッチング量は、例えば、１０μｍとすることができる。

上記ドライエッチングに使用するエッチングガスとしては、例えば、酸素ガス単体又は酸素ガスに少量のＣＦ_４ガスを添加したガスを用いることができる。また、ドライエッチング時のＲＦ出力としては、例えば、１０００Ｗを用いることができる。ＲＦ出力が１０００Ｗの場合、チャンバーの内圧は、例えば、２０Ｐａを用いることができる。ＲＦ出力が１０００Ｗ、チャンバーの内圧が２０Ｐａ、絶縁樹脂層１４のエッチング量が１０μｍの場合のエッチング時間は、例えば、５分とすることができる。

次いで、図１６に示す工程では、ドライエッチングを行うことにより配線パターン形成面１４Ａ及び内部接続端子１２の先端部に付着した不純物及びシリカのフィラー３５を洗浄により同時に除去する（洗浄工程）。

具体的には、配線パターン形成面１４Ａ及び内部接続端子１２の先端部に水を噴射することで、配線パターン形成面１４Ａ及び内部接続端子１２の先端部に付着した不純物及びシリカのフィラー３５を除去する。なお、水を噴射すると共に、配線パターン形成面１４Ａ及び内部接続端子１２の先端部をスポンジやブラシ等で擦ってもよい。

次いで、図１７に示す工程では、プレス機３６に設けられた板体３７の平坦な面３７Ａを配線パターン形成面１４Ａから露出された部分の内部接続端子１２の先端部に押し付けるプレス加工により、内部接続端子１２の先端部を押し潰すことで、内部接続端子１２に、配線パターン形成面１４Ａに対して略面一となる接続面１２Ａを形成する（プレス工程）。

このように、プレス機３６に設けられた板体３７の平坦な面３７Ａにより、配線パターン形成面１４Ａから露出された部分の内部接続端子１２の先端部のみを押し潰して、内部接続端子１２に接続面１２Ａを形成することにより、配線パターン１５が形成される配線パターン形成面１４Ａが損傷することを防止できる。

これにより、配線パターン形成面１４Ａに、配線パターン１５を精度良く形成することができる（信頼性の高い配線パターン１５を形成することができる）。

また、プレス機３６に設けられた板体３７の平坦な面３７Ａにより、配線パターン形成面１４Ａから露出された部分の内部接続端子１２の先端部のみを押し潰して、内部接続端子１２の先端部に接続面１２Ａを形成することにより、絶縁樹脂層１４及び内部接続端子１２の先端部をプレス加工して配線パターン形成面１４Ａ及び接続面１２Ａを形成する場合（この場合の圧力は、例えば、６０〜１４０ｋＮ）と比較して、板体３７に印加する圧力を小さく（例えば、１０〜２０ｋＮ）することができる。

さらに、絶縁樹脂層１４及び内部接続端子１２の先端部をプレス加工した場合、押圧された絶縁樹脂層１４により、内部接続端子１２の接続面１２Ａが形成された先端部が引っ張られて、内部接続端子１２の接続面１２Ａの位置が変位してしまうという問題がある。しかし、上記プレス工程のように、配線パターン形成面１４Ａから露出された部分の内部接続端子１２の先端部のみを押し潰して、内部接続端子１２の先端部に接続面１２Ａを形成することで、絶縁樹脂層１４の影響により内部接続端子１２の接続面１２Ａの位置が変位することがない。これにより、配線パターン１５の所定の位置において、配線パターン１５と内部接続端子１２の接続面１２Ａとを確実に接続することが可能となるので、内部接続端子１２と配線パターン１５との間の電気的接続信頼性を向上させることができる。

次いで、図１８に示す工程では、図１７に示すプレス機３６から、複数の半導体チップ１１、接続面１２Ａを有した内部接続端子１２、及び半硬化状態とされた絶縁樹脂層１４を備えた構造体を取り出し、その後、該構造体を加熱（例えば、１７０〜１９０度）することで、半硬化状態とされた絶縁樹脂層１４を完全に硬化させる（絶縁樹脂層硬化工程）。これにより、図１１に示す完全に硬化した絶縁樹脂層１４が形成される。

次いで、図１９に示す工程では、絶縁樹脂層１４の配線パターン形成面１４Ａ、及び内部接続端子１２の接続面１２Ａに、端子接続面３１Ａを有するパッド部３１を備えた配線パターン１５を形成する（配線パターン形成工程）。

具体的には、例えば、スパッタ法により、図１８に示す接続面１２Ａ及び配線パターン形成面１４Ａを覆うように、図示していないＴｉ膜（厚さは、例えば、０．１μｍ）と、Ｃｕ膜（厚さは、例えば、１μｍ）とを順次形成し、次いで、Ｃｕ膜上に配線パターン１５の形成領域に対応する部分のＣｕ膜を露出する開口部（図示せず）を有しためっき用レジスト膜（図示せず）を形成する。

次いで、Ｃｕ膜を給電層とする電解めっき法により、開口部に露出された部分のＣｕ膜上にＣｕめっき膜（厚さは、例えば、３０μｍ）を析出成長させ、その後、めっき用レジスト膜を除去し、次いで、めっき用レジスト膜に覆われた部分のＣｕ膜をエッチングにより除去することにより、Ｃｕ膜及びＣｕめっき膜よりなる配線パターン１５を形成する。

次いで、図２０に示す工程では、配線パターン形成面１４Ａに、接続面３１Ａを除いた部分の配線パターン１５を覆うと共に、接続面３１Ａを露出する開口部３３を有したソルダーレジスト層１７を形成する。

次いで、図２１に示す工程では、半導体基板４１の裏面４１Ｂ側から半導体基板４１を薄板化する。薄板化された半導体基板４１の厚さは、例えば、１００μｍ〜３００μｍとすることができる。その後、開口部３３から露出された端子接続面３１Ａに、外部接続端子１９を形成する。これにより、複数の半導体装置形成領域Ａに半導体装置１０（図１１参照）に相当する構造体が形成される。外部接続端子１９としては、例えば、はんだバンプを用いることができる。

次いで、図２２に示す工程では、ダイサーにより、図２１に示す構造体を切断位置Ｃに沿って切断することで、複数の半導体装置１０を個片化する。これにより、複数の半導体装置１０が製造される。

本実施の形態の半導体装置の製造方法によれば、半導体チップ１１の電極パッド２５上に内部接続端子１２を形成し、次いで、内部接続端子１２が形成されていない部分の電極パッド２５の接続面２５Ａ及び保護膜２６の面２６Ａに、複数の内部接続端子１２を覆う半硬化状態とされた絶縁樹脂層１４を形成し、次いで、半硬化状態とされた絶縁樹脂層１４をドライエッチングすることにより、内部接続端子１２の先端部を露出する平坦な面とされた配線パターン形成面１４Ａを形成し、次いで、配線パターン形成面１４Ａ及び内部接続端子１２の先端部に付着した不純物及びシリカのフィラー３５を洗浄により除去し、次いで、板体３７の平坦な面３７Ａを押し付けるプレス加工により、配線パターン形成面１４Ａから露出された部分の内部接続端子１２の先端部を押し潰すことで、内部接続端子１２に配線パターン形成面１４Ａに対して略面一とされた接続面１２Ａを形成し、次いで、半硬化状態とされた絶縁樹脂層１４を完全に硬化させ、その後、絶縁樹脂層１４の配線パターン形成面１４Ａ及び内部接続端子１２の接続面１２Ａに、パッド部３１を備えた配線パターン１５を形成することにより、配線パターン形成面１４Ａが損傷することがなくなるため、配線パターン形成面１４Ａに配線パターン１５を精度良く形成することができる（信頼性の高い配線パターン１５を形成することができる）。

なお、本実施の形態では、シリカのフィラー３５を含む絶縁樹脂により構成された絶縁樹脂層１４を用いた場合を例に挙げて説明したが、絶縁樹脂層１４をシリカのフィラー３５を含んでいない絶縁樹脂により構成してもよい。このような構成とされた半導体装置の製造方法は、本実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

例えば、本実施の形態では、絶縁樹脂層１４を１種類の絶縁樹脂層により構成した場合を例に挙げて説明したが、絶縁樹脂層１４を２つの積層された絶縁樹脂層により構成してもよい。具体的には、例えば、低弾性絶縁樹脂層（弾性率が２０ＭＰａ以上１０００ＭＰａ未満）と、高弾性絶縁樹脂層（弾性率が１０００ＭＰａ以上）とを順次積層させた積層体を絶縁樹脂層１４として用いてもよい。

１０ 半導体装置
１１ 半導体チップ
１２ 内部接続端子
１２Ａ 接続面
１４ 絶縁樹脂層
１５ 配線パターン
１７ ソルダーレジスト層
１９ 外部接続端子
２３，４１ 半導体基板
２３Ａ，４１Ａ 表面
２４ 半導体集積回路
２４Ａ，２６Ａ 面
２５ 電極パッド
２５Ａ 接続面
２６ 保護膜
３１ パッド部
３１Ａ 端子接続面
３３ 開口部
３５ シリカのフィラー
３６ プレス機
３７ 板体
３７Ａ 平坦な面
４１Ｂ 裏面
Ａ 半導体装置形成領域
Ｂ スクライブ領域
Ｃ 切断位置

Claims (4)

1. 電極パッドを有する半導体チップと、前記電極パッドに設けられた内部接続端子と、前記内部接続端子と接続された配線パターンと、を備えた半導体装置の製造方法であって、
   前記電極パッド上に、前記内部接続端子を形成する内部接続端子形成工程と、
   前記電極パッドが形成された側の前記半導体チップの面及び前記内部接続端子を覆う半硬化状態とされた絶縁樹脂層を形成する絶縁樹脂層形成工程と、
   前記半硬化状態とされた絶縁樹脂層をドライエッチングすることにより、前記内部接続端子の先端部を露出させると共に、前記半硬化状態とされた絶縁樹脂層に平坦な面とされた配線パターン形成面を形成するドライエッチング工程と、
   前記配線パターン形成面、及び該配線パターン形成面から露出された前記内部接続端子の先端部に付着した不純物を洗浄する洗浄工程と、
   前記洗浄工程後に、板体の平坦な面を前記配線パターン形成面から露出された部分の前記内部接続端子の先端部に押し付けるプレス加工により、前記内部接続端子の先端部を押し潰すことで、前記内部接続端子に、前記配線パターン形成面に対して略面一となる接続面を形成するプレス工程と、
   前記プレス工程後に、前記半硬化状態とされた絶縁樹脂層を完全に硬化させる絶縁樹脂層硬化工程と、
   前記絶縁樹脂層硬化工程後に、前記配線パターン形成面及び前記内部接続端子の接続面に、前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
2. 前記半硬化状態とされた絶縁樹脂層がシリコンのフィラーを含む場合、前記洗浄工程では、前記シリコンのフィラーを除去することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記内部接続端子形成工程では、めっき法或いはボンディング法により、前記内部接続端子となるバンプを形成することを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 前記バンプは、Ａｕバンプであることを特徴とする請求項１ないし３のうち、いずれか１項記載の半導体装置の製造方法。

Images