JP2008311593A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2008311593A
JP2008311593A JP2007160614A JP2007160614A JP2008311593A JP 2008311593 A JP2008311593 A JP 2008311593A JP 2007160614 A JP2007160614 A JP 2007160614A JP 2007160614 A JP2007160614 A JP 2007160614A JP 2008311593 A JP2008311593 A JP 2008311593A
Authority
JP
Japan
Prior art keywords
insulating layer
bump
manufacturing
layer
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007160614A
Other languages
English (en)
Other versions
JP4121543B1 (ja
Inventor
Koji Yamano
孝治 山野
Sunao Arai
直 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007160614A priority Critical patent/JP4121543B1/ja
Priority to KR1020080050000A priority patent/KR20080111391A/ko
Priority to TW097121651A priority patent/TW200908178A/zh
Priority to CNA2008101266168A priority patent/CN101330027A/zh
Priority to US12/140,651 priority patent/US8102048B2/en
Priority to EP08158511A priority patent/EP2017883A3/en
Application granted granted Critical
Publication of JP4121543B1 publication Critical patent/JP4121543B1/ja
Publication of JP2008311593A publication Critical patent/JP2008311593A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本発明は導電パターンとバンプとを接続する構造を有する電子装置の製造方法及び電子装置に関し、反りの発生を抑制すると共に電気的接続の信頼性の向上を図ることを課題とする。
【解決手段】半導体チップ１０１に形成された電極パッド１０３上にバンプ１０４を形成する工程と、半導体チップ１０１上に低弾性絶縁層１２０を形成すると共にこれより高い弾性率を有する高弾性絶縁層１２１を低弾性絶縁層１２０上に積層し積層絶縁層１０５を形成する工程と、バンプ１０４の一部を積層絶縁層１０５の上面に露出させる工程と、このバンプ１０４に接続した導電パターン１０６を形成する工程とを有する。
【選択図】図３Ｅ

Description

本発明は電子装置の製造方法及び電子装置に係り、特に基板本体と、その上部に絶縁層を介して形成される導電パターンとをバンプを用いて接続する構造を有する電子装置の製造方法及び電子装置に関する。
例えば、半導体基板或いはガラス基板等の基板上に電極及び導電パターン等を形成した電子機器が種々提供されている。その一種として、チップサイズパッケージと呼ばれる半導体装置が提供されている（例えば、特許文献１参照）。
このチップサイズパッケージは、半導体基板であるウエハーをダイシングした半導体チップのデバイス形成面上に、絶縁層（保護層）を介して再配線を形成した構造を有している。
また、特許文献１に開示されたチップサイズパッケージを製造するには、先ず半導体ウエハーの半導体チップ領域上に複数の電極を形成し、この各電極にバンプを形成する。ここで、バンプはボンディング装置を用いてボンディングワイヤにより形成される。
続いて、バンプが形成された半導体ウエハーを絶縁層となる樹脂によって覆うと共に、この絶縁層からバンプの上面を露出させる。そして、この絶縁層の上部に露出した各バンプと電気的に接続するよう導電パターン（再配線ともいう）を形成し、更にその上部にソルダーレジストを形成する。
次に、ソルダーレジストに形成された開口を解して導電パターンに半田ボールを形成する。上記の工程が終了すると、半導体ウエハーを半導体チップ領域ごとに個々分割処理（ダイシング処理）し、これによりチップサイズパッケージを製造していた。
特開２００２−３１３９８５号公報
上記したチップサイズパッケージは、バンプと導電パターンとの接合位置の周囲は絶縁層により覆われた状態となっている。また、従来ではこの絶縁層は単一材料からなる単層構造とされていた。
この絶縁層の材質としては、一般にバンプと導電パターンとの電気的接合性を高めることができる高弾性樹脂材が選定される。絶縁層を高弾性樹脂材とした場合、バンプと導電パターンとの間を硬い樹脂で覆い固めて保護しているため、電気的接続の信頼性を高めることができる。
しかしながら、一般に高弾性樹脂材は形成時の熱硬化後の収縮が大きく、これに起因してウエハー或いは分割後のチップサイズパッケージに反りが発生してしまうという問題点があった。
一方、この反りの問題を解決する方法として、絶縁層として低弾性樹脂を用いることが考えられる。一般に低弾性樹脂は、高弾性樹脂材に比べて熱硬化後の収縮が小さいため、ウエハー或いは分割後のチップサイズパッケージに反りが発生することを抑制できる。
しかしながら、絶縁層として低弾性樹脂を用いると、バンプと導電パターンとの間に応力が発生してしまい、最悪の場合にはバンプと導電パターンが剥離してしまい、電気的接続の信頼性が大きく低下してしまうという問題点がある。
本発明は上記の点に鑑みてなされたものであり、反りの発生を抑制すると共に電気的接続の信頼性の向上をも図りうる電子装置の製造方法及び電子装置を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、
基板本体に形成された電極パッド上にバンプを形成する第１の工程と、
前記基板本体上に第１の絶縁層を形成すると共に、該第１の絶縁層の弾性率よりも高い弾性率を有する第２の絶縁層を該第１の絶縁層上に積層形成する第２の工程と、
前記バンプの一部を前記絶縁層の上面に露出させる第３の工程と、
前記バンプに接続した導電パターンを形成する第４の工程とを有することを特徴とする電子装置の製造方法により解決することができる。
また、上記発明において、前記第１の絶縁層の弾性率を20MPa以上1000MPa未満とし、前記第２の絶縁層の弾性率を1000MPa以上とすることが望ましい。
また、上記発明において、前記第１及び第２の絶縁層として非導電樹脂を用いることができる。
また、上記発明において、前記第４の工程は、前記絶縁層の上面及び前記バンプの露出した部分に導電層を形成する工程と、前記導電層を給電層とした電解メッキにより配線層を形成する工程と、該配線層をパターニングして前記バンプに接続した導電パターンを形成する工程とを有することとしてもよい。
また、上記発明において、前記基板本体として半導体基板を用いてもよい。
また、上記発明において、前記第１の工程では、前記バンプをボンディングワイヤにより形成してもよい。
また、上記の課題は、本発明の他の観点からは、
電極パッドが形成された基板本体と、
前記電極パッド上に形成されたバンプと、
前記基板本体上に形成された第１の絶縁層と、該第１の絶縁層の弾性率よりも高い弾性率を有すると共に該第１の絶縁層上に積層形成された第２の絶縁層とよりなる積層絶縁層と、
該積層絶縁層上に形成されると共に前記バンプに接続された導電パターンとを有してなることを特徴とする電子装置により解決することができる。
また、上記発明において、前記第１の絶縁層の弾性率を20MPa以上1000MPa未満とし、前記第２の絶縁層の弾性率を1000MPa以上とすることが望ましい。
更に、上記発明において、前記基板本体が半導体チップである構成としてもよい。
本発明によれば、バンプと導電パターンとの接続位置の周囲には第１の絶縁層の弾性率よりも高い弾性率を有する第２の絶縁層が存在するため、バンプと導電パターンとの接続位置に応力が作用したとしても、この応力は高弾性率を有する第２の絶縁層により吸収及び固定保護される。よって、バンプと導電パターンとの電気的な接続信頼性を高めることができる。
また、積層絶縁層が基板本体と接続する位置には、第２の絶縁層の弾性率よりも低い弾性率を有する第１の絶縁層が存在する。このため、積層絶縁層全体の硬化収縮率は、その全体を高い弾性率を有する単層の絶縁層とした場合に比べて低くすることができ、よって電子装置に発生する反りを低減することができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１Ａは、本発明の第１実施例である電子装置を示している。本実施例では、電子装置としてチップサイズとされた半導体装置１００Ａ（ＣＳＰ）を例に挙げて説明するものとする。
本実施例による半導体装置１００Ａは、電極パッド１０３が形成された半導体チップ１０１の保護層（パッシベーション層）１０２上に、積層絶縁層１０５（これについては後述する）と導電パターン１０６が積層されて形成された構造となっている。また、電極パッド１０３上には、例えばＡｕよりなるバンプ１０４が形成されている。このバンプ１０４は、例えばワイヤボンディング装置を用いて、ボンディングワイヤにより形成される。
導電パターン１０６は再配線と呼ばれる場合があり、半導体チップ１０１の電極パッド１０３の位置と、外部接続端子となるはんだバンプ１１０との位置を異ならせるため（ファンイン及び任意の位置への端子配置をするため）に設けられる。また、積層絶縁層１０５は例えばエポキシ系の樹脂より構成され、半導体チップ１０１の回路形成面（主面）を保護すると共に、導電パターン１０６を形成する際のベース材となるものである。
導電パターン１０６は第１の導電パターン１０７と第２の導電パターン１０８が積層された構成とされており、また第１の導電パターン１０７は、図１Ｂに拡大して示すように、チタン膜１１４と銅膜１１５とが積層された構成とされている。この第１の導電パターン１０７（チタン膜１１４，銅膜１１５）は、スパッタリング法（ＰＶＤ法）により形成されている。尚、図１Ｂは、上記の半導体装置１００Ａの図１に符号Ａで示す破線で囲った領域（バンプ１０４付近）を拡大して示す図である。
上記のように、第１の導電パターン１０７がバンプ１０４に接続されることにより、導電パターン１０６はバンプ１０４を介して半導体チップ１０１の電子回路に接続される。尚、はんだバンプ１１０の周囲には、積層絶縁層１０５と導電パターン１０６の一部を覆うようにソルダーレジスト層（絶縁層）１０９が形成されている。
一方、バンプ１０４は、図１Ｂに示されるように、電極パッド１０３と接合されるバンプ本体１０４Ａと、このバンプ本体１０４Ａから突出する突起部１０４Ｂとより構成されている。この上記のバンプ１０４は、ワイヤボンディング装置を用いて、例えばＡｕよりなるボンディングワイヤにより形成される。
このワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、バンプ１０３に接合されるバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂを形成する。
ここで、積層絶縁層１０５に注目する。本実施例では、積層絶縁層１０５は低弾性絶縁層１２０（第１の絶縁層）と高弾性絶縁層１２１（第２の絶縁層）とを積層した構造とされている。半導体チップ１０１側に低弾性絶縁層１２０が形成され、導電パターン１０６側に高弾性絶縁層１２１が形成されている。
この低弾性絶縁層１２０及び高弾性絶縁層１２１は、何れもＮＣＦと呼ばれるフィラーなどの硬度調整材料が殆ど添加されていない樹脂材料（非導電フィルム）により構成されている。しかしながら、低弾性絶縁層１２０の弾性率は20MPa以上1000MPa未満のものが選定されており、かつ、高弾性絶縁層１２１の弾性率は1000MPa以上のものが選定されている。
また、低弾性絶縁層１２０及び高弾性絶縁層１２１の材質もＮＣＦに限定されるものではなく、上記の特性を実現できるものであれば、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）や、ＡＣＦと呼ばれる樹脂材料を用いることも可能である。
上記の構成とされた半導体装置１００Ａによれば、バンプ１０４（突起部１０４Ｂ）と導電パターン１０６（第１の導電パターン１０７）との接続位置の周囲には低弾性絶縁層１２０よりも高い弾性率を有する高弾性絶縁層１２１が存在した構成となる。
このため、バンプ１０４と導電パターン１０６との接続位置に応力が作用したとしても、この応力は高弾性率を有する高弾性絶縁層１２１により覆われることで強固に固定される。よって、バンプ１０４と導電パターン１０６が剥離するようなことはなく、バンプ１０４と導電パターン１０６との電気的な接続信頼性を高めることができる。
一方、積層絶縁層１０５が半導体チップ１０１（保護層１０２を含む）と接続する位置には、高弾性絶縁層１２１よりも低い弾性率を有する低弾性絶縁層１２０が存在する構成となっており、よって保護層１０２との界面剥離が防止されている。このため、積層絶縁層１０５の全体としての硬化収縮率は、従来のように絶縁層を全て高弾性材料で形成した場合に比べ、低くすることができる。よって、絶縁層を全て高弾性材料で形成した場合に比べ、半導体装置１００Ａに発生する反りを低減することができる。
このように、本実施例に係る半導体装置１００Ａによれば、バンプ１０４と導電パターン１０６との電気的な接続信頼性を高めつつ、かつ、半導体装置１００Ａに反りが発生することを抑制することができる。
図２は、本発明の第２実施例である半導体装置１００Ｂを示している。尚、図２において、図１に示した構成と対応する構成については同一符号を付してその説明を省略する。
前記した第１実施例に係る半導体装置１００Ａは、積層絶縁層１０５を低弾性絶縁層１２０と高弾性絶縁層１２１を積層した構成とした。これに対して本実施例に係る半導体装置１００Ｂは、積層絶縁層１０５に代えて分割絶縁層１３０を設けたことを特徴とするものである。
この分割絶縁層１３０は、バンプ１０４の近傍位置のみに高弾性絶縁層１２１を形成し、他の部分に低弾性絶縁層１２０を形成した構成とされている。高弾性絶縁層１２１は、バンプ１０４を囲繞するよう円筒状に形成されている。また、低弾性絶縁層１２０及び高弾性絶縁層１２１は、第１実施例のように積層されるのではなく、半導体チップ１０１から導電パターン１０６に至る厚さ方向の全体にわたり形成された構成とされている。尚、低弾性絶縁層１２０及び高弾性絶縁層１２１の各弾性率は、第１実施例のものと等しく設定されている。
本実施例の構成によっても、高弾性絶縁層１２１がバンプ１０４と導電パターン１０６との接合位置の周囲に存在した構成となり、かつ、半導体チップ１０１と分割絶縁層１３０との接合は、その大部分が低弾性絶縁層１２０による接合となる。このため、バンプ１０４と導電パターン１０６との接続位置に応力が作用したとしても、この応力は高弾性率を有する高弾性絶縁層１２１により覆われることで強固に固定され、また、低弾性絶縁層１２０により半導体装置１００Ａに発生する反りを低減することができる。従って、半導体装置１００Ｂによっても、バンプ１０４と導電パターン１０６との電気的な接続信頼性を高めつつ、かつ、半導体装置１００Ｂに反りが発生することを抑制することができる。
続いて、図３Ａ〜図３Ｍを用い、上記した第１実施例に係る半導体装置１００Ａの製造方法について説明する。尚、図３Ａ〜図３Ｍにおいて、図１及び図２に示した構成と対応する構成については、同一符号を付してその説明を省略する。
半導体装置１００Ａを製造するには、先ず図３Ａに示す工程において、公知の方法を用いて、電子回路が形成された領域１０１ａを複数（例えば格子状に）有する半導体基板１０１Ａ（ウエハー等。以下、単に基板１０１Ａという）を製造する。
上記の領域１０１ａは、１個の半導体チップ１０１に相当する領域である。この領域１０１ａの電子回路が形成されたデバイス形成面１０１ｂには、電極パッド１０３が形成されている。また、デバイス形成面１０１ｂの電極パッド１０３以外の部分には、例えばＳｉＮ（Ｓｉ３Ｎ４）よりなる保護層（パッシベーション層）１０２が形成され、これによりデバイス形成面１０１ｂの保護が図られている。
図３Ｂは、図３Ａに示す基板１０１Ａの１つの領域１０１ａを拡大して示している。尚、図３Ｂ以下の図については、図示及び説明の便宜上、この１つの領域１０１ａを拡大して示すものとする。
図３Ｃに示す工程では、電極パッド１０３上に、例えばワイヤボンディング装置を用いてバンプ１０４を形成する。このバンプ１０４は、Ａｕよりなるボンディングワイヤにより形成される。このワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、電極パッド１０３に接合されるバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂを形成する。
次に、図３Ｄに示す工程において、積層絶縁層１０５が形成される。前記のように、積層絶縁層１０５は低弾性絶縁層１２０と高弾性絶縁層１２１を積層した構造を有している。この積層絶縁層１０５を製造する方法としては、低弾性絶縁層１２０となる低弾性ＮＣＦと、高弾性絶縁層１２１となる高弾性ＮＣＦとを別個に用意し、先ず低弾性ＮＣＦを基板１０１Ａ（保護層１０２）上に配設し、その上部に高弾性ＮＣＦを配設することにより、低弾性絶縁層１２０と高弾性絶縁層１２１とが積層された積層絶縁層１０５を形成する方法が考えられる。
また、予め低弾性ＮＣＦと高弾性ＮＣＦとが積層されている積層ＮＣＦを用意し、これを基板１０１Ａ（保護層１０２）上に配設することにより、一括的に積層絶縁層１０５を形成する方法を用いることも可能である。
このときに使用される低弾性絶縁層１２０及び高弾性絶縁層１２１の材質は、前記したように、低弾性絶縁層１２０としては弾性率が20MPa以上1000MPa未満のものを選定し、かつ、高弾性絶縁層１２１としては弾性率が1000MPa以上のものを選定している。
更に、低弾性絶縁層１２０及び高弾性絶縁層１２１の材質もＮＣＦに限定されるものではなく、上記の特性を実現できるものであれば、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）や、ＡＣＦと呼ばれる樹脂材料を用いることも可能である。
次に、積層絶縁層１０５の上部には、図３Ｅに示すように、銅箔１１２が配設されると共に圧着処理が行われる。これにより積層絶縁層１０５も押圧され、バンプ１０４の突起部１０４Ｂの一部は積層絶縁層１０５の上面（高弾性絶縁層１２１の上面）から露出した状態となる。
この際、積層絶縁層１０５であるＮＣＦ等は比較的柔らかい樹脂材料であるため、積層絶縁層１０５から突起部１０４Ｂを確実に露出させることができる。また、積層絶縁層１０５の厚さも、この圧着処理時に突起部１０４Ｂが確実に積層絶縁層１０５の上面から突出する厚さに選定されている。更に、この圧着処理により、各バンプ１０４の突起部１０４Ｂは銅箔１１２により押圧され、その先端部の高さが均一化（レベリング）される。
尚、本実施例では採用していないが、低弾性絶縁層１２０と高弾性絶縁層１２１が積層された構成の樹脂フィルムの片面にＣｕ箔が設けられた片面銅箔付き樹脂フィルムを作成しておき、図３Ｄの工程においてこの片面銅箔付き樹脂フィルムを半導体チップ１０１上に配設する方法とすることも可能である。
上記の圧着処理が終了すると、例えばエッチング法を用いて銅箔１１２の除去が行われる。図３Ｆは、銅箔１１２が除去された状態を示している。前記したように、圧着処理時において突起部１０４Ｂは積層絶縁層１０５から露出される共にレベリングされている。このため、銅箔１１２が除去された状態において、突起部１０４Ｂは積層絶縁層１０５から露出した状態となっている。
次に、図３Ｇに示す工程において、積層絶縁層１０５及びバンプ本体１０４Ａの上面に第１の導電層１０７Ａを形成する。この第１の導電層１０７Ａは、例えば蒸着法の一種であるスパッタ法を用いて形成される。
第１の導電層１０７Ａは、チタン膜１１４と銅膜１１５を積層した構成とされている。このため、積層絶縁層１０５上に第１の導電層１０７Ａを形成するのに、先ずＴｉをターゲットとしてスパッタリングを行いチタン膜１１４を形成し、続いてＣｕをターゲットとしてスパッタリングを行い銅膜１１５を形成する。このチタン膜１１４及び銅膜１１５の形成処理は、同一のスパッタ装置を用いて連続的に形成することが可能である。
尚、チタン膜１１４の厚さは例えば0.1μｍであり、また銅膜１１５の厚さは1.0μｍとしている（図３Ｇ及び図３Ｈでは図示の便宜上、チタン膜１１４及び銅膜１１５を他の層の厚さよりも誇張して厚く描いている）。また、本実施例では第１の導電層１０７Ａをチタン膜１１４と銅膜１１５とが積層した構成としているが、チタン膜１１４に代えてクロム膜（厚さ：例えば0.035μｍ）を用いることも可能である。更に、チタン膜１１４及びクロム膜を配設することなく、第１の導電層１０７Ａを銅膜１１５のみから構成することも可能である。
次に、図３Ｈ〜図３Ｊに示す工程において、導電層１０７Ａを給電層（シード層）とした電解メッキにより、バンプ１０４に接続される導電パターン１０６を形成する。この導電パターン１０６を形成する方法としては、いわゆるサブトラクティブ法と、セミアディティブ法とがあるが、本実施例ではサブトラクティブ法を用いた例について説明する。
先ず、図３Ｈに示す工程において、導電層１０７Ａ（チタン膜１１４，銅膜１１５）を給電層とした電解メッキにより、導電層１０７Ａ上に、例えばＣｕよりなる導電層１０８Ａを積層する。次に、図３Ｉに示す工程において、導電層１０８Ａ上に開口部Ｒａを有するマスクパターンＲ１を形成する。マスパターンＲ１は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより、形成することができる。
次に、図３Ｊに示す工程において、マスクパターンＲ１をマスクにした、導電層１０７Ａ，１０８Ａのパターンエッチングを行うことにより、第１の導電層１０７と第２の導電層１０８が積層され、かつバンプ１０４に接続された導電パターン１０６が形成される。
例えば、上記の第１の導電パターン１０７は厚さが１〜２μｍ、第２の導電パターン１０８は厚さが１０〜３０μｍ程度に形成されるが、上記の数値は一例であり、本発明はこれらの数値に限定されるものではない。
上記の導電パターン１０６を形成するにあたっては、導電層１０７Ａを給電層とすることで電解メッキ法を用いることが容易となっている。例えば、給電層（シード層）を無電解メッキ法により形成する場合には、絶縁層の表面を荒らす処理（いわゆるデスミア処理）が必要になり、メッキ層を形成するための処理が複雑になってしまう。
これに対して本実施例による方法では、デスミア処理が不要となり、単純な方法で容易に給電層（導電層１０７Ａ）を形成することが可能となる。このため、上記の方法によれば半導体装置を製造する方法が単純となり製造コストが抑制される。
次に、図３Ｋに示す工程において、必要に応じて、導電パターン１０６（Ｃｕ）の表面の粗化処理を施した後、積層絶縁層１０５上に、開口部１０９Ａを有するソルダーレジスト層（絶縁層）１０９を形成する。開口部１０９Ａからは、導電パターン１０６の一部が露出するようにする。
次に、図３Ｌに示す工程において、基板１０１Ａの裏面研削を行い、基板１０１Ａを所定の厚さとする。この際、本実施例においては、積層絶縁層１０５の基板１０１Ａに近い位置に低弾性率を有した低弾性絶縁層１２０が配設されている。よって、基板１０１Ａが薄くなり機械的強度が低下しても、低弾性絶縁層１２０により基板１０１Ａに反りが発生することを抑制することができる。従って、半導体装置１００Ａを薄型化しても、反りの発生が有効に防止される。
次に、図３Ｍに示す工程において、必要に応じて開口部１０９Ａから露出する導電パターン１０６上にはんだバンプ１１０を形成する。さらに、基板１０１Ａのダイシングを行って半導体チップを個片化し、これにより図１Ａに示した半導体装置１００Ａを製造することができる。
ところで、上記の製造方法では、導電パターン１０６をサブトラクティブ法により形成しているが、導電パターン１０６をセミアディティブ法を用いて形成してもよい。この場合、例えば、上記の製造方法において図３Ａ〜図３Ｇに示した工程を実施した後、図３Ｈ〜図３Ｊの工程に換えて、以下に説明する工程を実施すればよい。
即ち、図４に示すように、導電層１０７Ａ上に開口部Ｒｂを有するマスクパターンＲ２を形成する。このマスパターンＲ２は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより形成することができる。
次に、導電層１０７Ａを給電層（シード層）とする電解メッキを実施し、開口部Ｒｂから露出する導電層１０７Ａ上に第２の導電パターンを形成する。その後、マスクパターンＲ２を剥離し、更にマスクパターンＲ２を剥離することで露出する余剰な給電層１０７Ａをエッチングにより除去し、これにより図３Ｊに示す導電パターン１０６を形成することができる。
次に、第２実施例である半導体装置の製造方法について説明する。図５Ａ〜図５Ｆは、第２実施例である半導体装置の製造方法を示している。尚、図５Ａ〜図５Ｆにおいて、図３Ａ〜図３Ｍに示したものと対応する構成については同一符号を付してその説明を省略する。図５Ａは、先に説明した図３Ｃと等価の状態であり、基板１０１Ａに設けられた電極パッド１０３にバンプ１０４が形成された状態を示している。
次に、図５Ｂに示す工程において、積層絶縁層１０５が形成される。本実施例においても、積層絶縁層１０５は低弾性絶縁層１２０と高弾性絶縁層１２１を積層した構造を有している。
また、この積層絶縁層１０５を製造する方法も第１実施例にかかる製造方法と同様に、先ず低弾性ＮＣＦを基板１０１Ａ上に配設し、その上部に高弾性ＮＣＦを配設しても、また予め低弾性ＮＣＦと高弾性ＮＣＦとが積層されている積層ＮＣＦを用意し、これを基板１０１Ａ上に配設することにより一括的に積層絶縁層１０５を形成してもよい。尚、このときに使用される低弾性絶縁層１２０及び高弾性絶縁層１２１の材質は、第１実施例と同様であるため、その説明は省略する。
次に、積層絶縁層１０５の上部には、図５Ｃに示すように、銅箔１１２が配設されると共に圧着処理が行われる。この際、本実施例では銅箔１１２の厚さを、導電パターン１０６として使用する銅膜の厚さと等しいか、それよりも若干厚い寸法に設定している。
この図５Ｃに示す圧着処理により、積層絶縁層１０５は押圧され、バンプ１０４の突起部１０４Ｂの一部は積層絶縁層１０５の上面（高弾性絶縁層１２１の上面）から露出する。また、積層絶縁層１０５の上部には銅箔１１２が存在するため、バンプ１０４の突起部１０４Ｂは銅箔１１２に圧着されて電気的に接続された状態となる。更に、銅箔１１２は樹脂である高弾性絶縁層１２１の上面に圧着されるため、高弾性絶縁層１２１の有する接着力により高弾性絶縁層１２１は積層絶縁層１０５（高弾性絶縁層１２１）の上面に接合された状態となる。
上記のように銅箔１１２とバンプ１０４が電気的に接続され、かつ銅箔１１２が積層絶縁層１０５と接合（接着）されると、銅箔１１２の表面に対して洗浄処理が行われる。この洗浄処理は、例えばアルカリ洗浄と酸洗浄を用いて行われる。
この洗浄処理が終了すると、銅箔１１２をサブトラクティブ法を用いて加工し、導電パターン１０６を形成する。導電パターン１０６を形成するには、先ず銅箔１１２の上部には、図５Ｅに示すように、開口部Ｒａを有するマスクパターンＲ１を形成する。マスパターンＲ１は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより、形成することができる。
次に、図５Ｆに示す工程において、マスクパターンＲ１をマスクにした、銅箔１１２のパターンエッチングを行うことにより、バンプ１０４に接続された導電パターン１０６が形成される。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
具体的には、基板１０１Ａとして半導体基板に代えてガラス基板や多層配線基板を用いることも可能であり、よってこれらの基板を用いる各種電子装置への定期用が可能となる。
図１Ａは、本発明の第１実施例である半導体装置を示す断面図である。 図１Ｂは、図１Ａにおけるバンプ近傍を拡大して示す断面図である。 図２は、本発明の第１実施例である半導体装置を示す断面図である。 図３Ａは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１）である。 図３Ｂは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その２）である。 図３Ｃは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その３）である。 図３Ｄは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その４）である。 図３Ｅは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その５）である。 図３Ｆは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その６）である。 図３Ｇは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その７）である。 図３Ｈは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その８）である。 図３Ｉは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その９）である。 図３Ｊは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１０）である。 図３Ｋは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１１）である。 図３Ｌは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１２）である。 図３Ｍは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１３）である。 図４は、本発明の第１実施例である半導体装置の製造方法の変形例を説明するための断面図である。 図５Ａは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その１）である。 図５Ｂは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その２）である。 図５Ｃは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その３）である。 図５Ｄは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その４）である。 図５Ｅは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その５）である。 図５Ｆは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その６）である。
符号の説明
１００ 半導体装置
１０１ 半導体チップ
１０１Ａ 基板
１０２ 保護層
１０３ 電極パッド
１０４ バンプ
１０４Ａ バンプ本体
１０４Ｂ 突起部
１０５ 積層絶縁層
１０６ 導電パターン
１０７ 第１の導電パターン
１０７Ａ 導電層
１０８ 第２の導電パターン
１０８Ａ 導電層
１０９ ソルダーレジスト層
１１０ はんだバンプ
１１２ 銅箔
１２０ 低弾性絶縁層
１２１ 高弾性絶縁層
１３０ 分割絶縁層
本発明は電子装置に係り、特に基板本体と、その上部に絶縁層を介して形成される導電パターンとをバンプを用いて接続する構造を有する電子装置に関する。
本発明は上記の点に鑑みてなされたものであり、反りの発生を抑制すると共に電気的接続の信頼性の向上をも図りうる電子装置を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、
電極パッドが形成された基板本体と、
前記電極パッド上に形成されたバンプと、
前記基板本体上に形成されており、第１の絶縁層と、該第１の絶縁層の弾性率よりも高い弾性率を有する第２の絶縁層とを有する積層絶縁層と、
該積層絶縁層上に形成されると共に前記バンプに接続された導電パターンとを有する電子装置であって、
前記積層絶縁層は、前記第２の絶縁層を前記バンプを囲繞するよう形成し、前記第１の絶縁層を前記第２の絶縁層の形成位置を除く他の部分に形成した構成であることを特徴とする電子装置により解決することができる。
また、上記発明において、前記第１の絶縁層の弾性率を20MPa以上1000MPa未満とし、前記第２の絶縁層の弾性率を1000MPa以上とすることが望ましい。
また、上記発明において、前記基板本体が半導体チップであることが望ましい。
また、第２の絶縁層の形成位置を除く他の部分には、第２の絶縁層の弾性率よりも低い弾性率を有する第１の絶縁層が存在する。このため、積層絶縁層全体の硬化収縮率は、その全体を高い弾性率を有する単層の絶縁層とした場合に比べて低くすることができ、よって電子装置に発生する反りを低減することができる。
図１Ａは、本発明の第１実施例である半導体装置を示す断面図である。 図１Ｂは、図１Ａにおけるバンプ近傍を拡大して示す断面図である。 図２は、本発明の第２実施例である半導体装置を示す断面図である。 図３Ａは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１）である。 図３Ｂは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その２）である。 図３Ｃは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その３）である。 図３Ｄは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その４）である。 図３Ｅは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その５）である。 図３Ｆは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その６）である。 図３Ｇは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その７）である。 図３Ｈは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その８）である。 図３Ｉは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その９）である。 図３Ｊは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１０）である。 図３Ｋは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１１）である。 図３Ｌは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１２）である。 図３Ｍは、本発明の第１実施例である半導体装置の製造方法を説明する断面図（その１３）である。 図４は、本発明の第１実施例である半導体装置の製造方法の変形例を説明するための断面図である。 図５Ａは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その１）である。 図５Ｂは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その２）である。 図５Ｃは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その３）である。 図５Ｄは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その４）である。 図５Ｅは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その５）である。 図５Ｆは、本発明の第２実施例である半導体装置の製造方法を説明する断面図（その６）である。
上記の課題は、本発明の第１の観点からは、
電極パッドが形成された基板本体と、
前記電極パッド上に形成されたバンプと、
前記基板本体上に形成されており、第１の絶縁層と、該第１の絶縁層の弾性率よりも高い弾性率を有する第２の絶縁層とを有する分割絶縁層と、
該分割絶縁層上に形成されると共に前記バンプに接続された導電パターンとを有する電子装置であって、
前記分割絶縁層は、前記第２の絶縁層を前記バンプを囲繞する円筒形状に形成し、前記第１の絶縁層を前記第２の絶縁層を除く他の部分に形成した構成であることを特徴とする電子装置により解決することができる。
また、上記発明において、前記第１の絶縁層の弾性率を20MPa以上1000MPa未満とし、前記第２の絶縁層の弾性率を1000MPa以上とすることが望ましい。
また、上記発明において、前記基板本体が半導体チップであることが望ましい。
また、第２の絶縁層の形成位置を除く他の部分には、第２の絶縁層の弾性率よりも低い弾性率を有する第１の絶縁層が存在する。このため、分割絶縁層全体の硬化収縮率は、その全体を高い弾性率を有する単層の絶縁層とした場合に比べて低くすることができ、よって電子装置に発生する反りを低減することができる。

Claims (9)

  1. 基板本体に形成された電極パッド上にバンプを形成する第１の工程と、
    前記基板本体上に第１の絶縁層を形成すると共に、該第１の絶縁層の弾性率よりも高い弾性率を有する第２の絶縁層を該第１の絶縁層上に積層形成する第２の工程と、
    前記バンプの一部を前記絶縁層の上面に露出させる第３の工程と、
    前記バンプに接続した導電パターンを形成する第４の工程と、
    を有することを特徴とする電子装置の製造方法。
  2. 前記第１の絶縁層は弾性率が20MPa以上1000MPa未満であり、
    前記第２の絶縁層は弾性率が1000MPa以上であることを特徴とする請求項１記載の電子装置の製造方法。
  3. 前記第１及び第２の絶縁層は、非導電樹脂よりなることを特徴とする請求項１又は２記載の電子装置の製造方法。
  4. 前記第４の工程は、
    前記絶縁層の上面及び前記バンプの露出した部分に導電層を形成する工程と、
    前記導電層を給電層とした電解メッキにより配線層を形成する工程と、
    該配線層をパターニングして前記バンプに接続した導電パターンを形成する工程とを有することを特徴とする請求項１乃至３のいずれか一項に記載の電子装置の製造方法。
  5. 前記基板本体は、半導体基板であることを特徴とする請求項１乃至３のいずれか一項に記載の電子装置の製造方法。
  6. 前記第１の工程では、前記バンプがボンディングワイヤにより形成されることを特徴とする請求項１乃至５のいずれか一項に記載の電子装置の製造方法。
  7. 電極パッドが形成された基板本体と、
    前記電極パッド上に形成されたバンプと、
    前記基板本体上に形成された第１の絶縁層と、該第１の絶縁層の弾性率よりも高い弾性率を有すると共に該第１の絶縁層上に積層形成された第２の絶縁層とよりなる積層絶縁層と、
    該積層絶縁層上に形成されると共に前記バンプに接続された導電パターンと、
    を有してなることを特徴とする電子装置。
  8. 前記第１の絶縁層は弾性率が20MPa以上1000MPa未満であり、
    前記第２の絶縁層は弾性率が1000MPa以上であることを特徴とする請求項７記載の電子装置。
  9. 前記基板本体が半導体チップであることを特徴とする請求項７又は８記載の電子装置。
JP2007160614A 2007-06-18 2007-06-18 電子装置 Active JP4121543B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007160614A JP4121543B1 (ja) 2007-06-18 2007-06-18 電子装置
KR1020080050000A KR20080111391A (ko) 2007-06-18 2008-05-29 전자 장치의 제조 방법 및 전자 장치
TW097121651A TW200908178A (en) 2007-06-18 2008-06-11 Electronic device manufacturing method and electronic device
CNA2008101266168A CN101330027A (zh) 2007-06-18 2008-06-17 电子器件的制造方法以及电子器件
US12/140,651 US8102048B2 (en) 2007-06-18 2008-06-17 Electronic device manufacturing method and electronic device
EP08158511A EP2017883A3 (en) 2007-06-18 2008-06-18 Electronic device manufacturing method and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160614A JP4121543B1 (ja) 2007-06-18 2007-06-18 電子装置

Publications (2)

Publication Number Publication Date
JP4121543B1 JP4121543B1 (ja) 2008-07-23
JP2008311593A true JP2008311593A (ja) 2008-12-25

Family

ID=39704899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160614A Active JP4121543B1 (ja) 2007-06-18 2007-06-18 電子装置

Country Status (6)

Country Link
US (1) US8102048B2 (ja)
EP (1) EP2017883A3 (ja)
JP (1) JP4121543B1 (ja)
KR (1) KR20080111391A (ja)
CN (1) CN101330027A (ja)
TW (1) TW200908178A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091267A (ja) * 2009-10-23 2011-05-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4121542B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置の製造方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8650512B1 (en) 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964049A (ja) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004363250A (ja) * 2003-06-03 2004-12-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005158929A (ja) * 2003-11-25 2005-06-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999023696A1 (fr) 1997-10-30 1999-05-14 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
KR100266698B1 (ko) * 1998-06-12 2000-09-15 김영환 반도체 칩 패키지 및 그 제조방법
JP3477375B2 (ja) 1998-08-05 2003-12-10 松下電器産業株式会社 半導体装置及びその製造方法
AU5109900A (en) 1999-06-15 2001-01-02 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
US6605525B2 (en) * 2001-05-01 2003-08-12 Industrial Technologies Research Institute Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US6953709B2 (en) * 2001-07-31 2005-10-11 Renesas Technology Corp. Semiconductor device and its manufacturing method
JP3614828B2 (ja) 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
DE10345395B4 (de) * 2003-09-30 2006-09-14 Infineon Technologies Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964049A (ja) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004363250A (ja) * 2003-06-03 2004-12-24 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2005158929A (ja) * 2003-11-25 2005-06-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091267A (ja) * 2009-10-23 2011-05-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP2017883A3 (en) 2009-07-22
CN101330027A (zh) 2008-12-24
TW200908178A (en) 2009-02-16
JP4121543B1 (ja) 2008-07-23
EP2017883A2 (en) 2009-01-21
US8102048B2 (en) 2012-01-24
KR20080111391A (ko) 2008-12-23
US20080315413A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
JP4121542B1 (ja) 電子装置の製造方法
JP2001144204A (ja) 半導体装置及びその製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
US20060273451A1 (en) Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
JP2019075578A (ja) 半導体パッケージ及びその製造方法
JPWO2009088000A1 (ja) 配線基板、半導体装置及びそれらの製造方法
JP6341714B2 (ja) 配線基板及びその製造方法
JP6136152B2 (ja) モジュール部品の製造方法
JP4121543B1 (ja) 電子装置
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
JP5877673B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5139039B2 (ja) 半導体装置及びその製造方法
JP2010109181A (ja) 半導体装置内蔵基板の製造方法
KR20080036925A (ko) 반도체 장치 및 그 제조 방법
US7763977B2 (en) Semiconductor device and manufacturing method therefor
JP2016066649A (ja) 電子装置及び電子装置の製造方法
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
WO2018220868A1 (ja) 半導体装置および半導体装置の製造方法
JP6515243B2 (ja) 半導体装置の製造方法
JP2006191152A (ja) 半導体装置及びその製造方法
JP2011040471A (ja) 半導体装置及び電子装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4121543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6