JP2004006486A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004006486A
JP2004006486A JP2002159341A JP2002159341A JP2004006486A JP 2004006486 A JP2004006486 A JP 2004006486A JP 2002159341 A JP2002159341 A JP 2002159341A JP 2002159341 A JP2002159341 A JP 2002159341A JP 2004006486 A JP2004006486 A JP 2004006486A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
external connection
insulating
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002159341A
Other languages
English (en)
Other versions
JP3542350B2 (ja
Inventor
Shigeru Yamada
山田　茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002159341A priority Critical patent/JP3542350B2/ja
Priority to US10/364,373 priority patent/US6841853B2/en
Publication of JP2004006486A publication Critical patent/JP2004006486A/ja
Application granted granted Critical
Publication of JP3542350B2 publication Critical patent/JP3542350B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【目的】ウエハレベルＣＳＰ構造を有する半導体装置において、外部接続端子および外部接続端子と配線との界面に生じる応力を十分に緩和し、応力による信頼性の低下を防ぐ半導体装置およびその半導体装置の製造方法を提供する。
【構成】半導体装置は、表面に電気回路が形成された半導体チップと、表面上に形成され、電気回路と電気的に接続される電極パッドと、電極パッドと電気的に接続される配線と、表面上に形成され、電気回路と配線とを被覆するとともに、配線の一部を露出させる絶縁性封止体と、配線と電気的に接続される外部接続端子と、配線の一部に設けられ、半導体チップが熱応力により伸縮する方向と略同一の方向に離間して配置される複数の凹部とから構成される。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、ウエハ状態で半導体チップのパッケージ化を実現する、ウエハレベルＣＳＰタイプの半導体装置およびその製造方法に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年の電子機器の軽薄短小化、高性能化に伴い、これらの電子機器に使用される電子部品は、小型化、高機能化のものが要求されている。
【０００３】
これらの流れに呼応して、半導体装置の形状をＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）のチップ形状に極力近づけることにより小型化を図った、いわゆるＣＳＰ（ＣｈｉｐＳｉｚｅＰａｃｋａｇｅ）構造の半導体装置が提案されている。
【０００４】
このうち、製造コストの低減および生産性の向上という観点より、ウエハ状態のまま半導体チップをパッケージ化する技術を用いたＣＳＰ（以下、ウエハレベルＣＳＰという）にいついては、現在、実用化に向けての開発が進められている。
【０００５】
このウエハレベルＣＳＰとは、半導体ウエハに形成された複数の半導体チップを個々の半導体チップとしてウエハから切り出す前段階、つまりウエハ状態において、個々の半導体チップの配線形成工程や外部接続端子の形成工程、および絶縁性樹脂を用いた半導体チップの封止工程等のパッケージ化を施す半導体技術である。
【０００６】
従来のウエハレベルＣＳＰ構造の半導体装置では、ＬＳＩチップの電極配置において、再配線工程によるエリアアレイ型電極配置が採用され、これにより多ピン化に有利な半導体装置が実現されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来のウエハレベルＣＳＰ構造の半導体装置の場合、半導体装置が実装される実装基板と半導体装置を構成する、例えばシリコンよりなる半導体ウエハとの熱膨張係数に大きな差があり、実装基板への半導体装置の実装工程や、実装後の使用環境下等において、実装基板と半導体チップとの間に大きな応力（熱ストレス）が生じるといった課題が生じていた。
【０００８】
図５（ａ）、（ｂ）は、従来のエリア型電極配置が採用されたＣＳＰ構造の半導体装置において、半導体装置が実装基板に実装された場合における、温度下降時の応力分布を説明する図であり、実際に行ったシミュレーション結果を模式的に示したものである。具体的なシミュレーション条件は、１２５℃から−４０℃へ温度を変化させた場合のシミュレーション結果である。
【０００９】
ここで、図５（ａ）は半導体装置を外部接続端子が接続された側から見た上面図、図５（ｂ）は図５（ａ）の線分Ｘ−Ｘ’から見た断面図のうち、１箇所を拡大して示した断面図である。図５（ｂ）の拡大図においては、左側が半導体装置５００の中心部５０８方向、右側が半導体装置５００の外周部５０９方向である。
【００１０】
温度下降時、図５（ａ）、（ｂ）に示されるように、実装基板であるマザー基板５０１と、半導体ウエハ５０２、半導体ウエハ５０２上に形成された半導体素子と電気的に接続された配線５０３、半導体ウエハ５０２および配線５０３を封止する封止体５０４、およびマザー基板５０１と接続された外部接続端子５０５とから構成される半導体装置５００とには、それぞれ温度降下に伴う収縮により、半導体装置５００の外周部５０９から中心部５０８へ、つまり図５（ｂ）において右側から左側へと向かう応力５０６が発生する。
【００１１】
このとき、実装基板に実装された半導体装置では、実装基板の熱膨張係数と半導体装置の熱膨張係数との間に大きな差（半導体装置（ウエハ）の熱膨張係数＜実装基板の熱膨張係数）が存在するため、実装基板５０１には、半導体装置（半導体ウエハ）に発生する応力５０６ａと比較して、大きな応力５０６ｂが発生する。つまり、実装された半導体装置内に大きな応力差が生じる。
【００１２】
その結果、これらの応力５０６の差により、実装基板への半導体装置の実装工程や、実装後の使用環境下等において、マザー基板５０１と半導体装置５００とを互いに接続する外部接続端子５０５、例えば半田ボール電極には多大なストレスが加わるといった問題が生じていた。特に、図５（ｂ）に示すように、外部接続端子５０５のうち、熱膨張係数の小さい半導体装置５００に接続された側の、応力５０６が向かう中心部５０８方向から離れた個所５０７に最も応力が集中し、外部接続端子５０５が損傷してしまうという課題があった。
【００１３】
つまり、従来の半導体装置では、これらの異なる応力が、半導体装置の外部接続端子や、外部接続端子が接続された配線に加わることで、結果として、外部接続端子の破損や配線の断線といった半導体装置の信頼性を低下させる重大な課題を引き起こしていた。
【００１４】
そこで本発明は、ウエハレベルＣＳＰ構造を有する半導体装置において、外部接続端子および外部接続端子と配線との界面に加わる応力を十分に緩和し、外部接続端子の破損や配線の断線といった、半導体装置の信頼性を低下させる重大な課題を回避する半導体装置およびその半導体装置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る半導体装置の代表的なものによれば、表面に電気回路が形成された半導体チップと、表面上に形成され、電気回路と電気的に接続される電極パッドと、電極パッドと電気的に接続される配線と、表面上に形成され、電気回路と配線とを被覆するとともに、配線の一部を露出させる絶縁性封止体と、配線と電気的に接続される外部接続端子と、配線の一部に設けられ、半導体チップが熱応力により伸縮する方向と略同一の方向に離間して配置される複数の凹部とから構成されるものである。
【００１６】
また、本発明に係る半導体装置の製造方法の代表的なものによれば、表面に電気回路が形成された半導体チップと、表面上に形成され、電気回路と電気的に接続される電極パッドと、電極パッドと電気的に接続される配線と、表面上に形成され、電気回路と配線とを被覆するとともに、配線の一部を露出させる絶縁性封止体と、配線と電気的に接続される外部接続端子とを有する半導体装置の製造方法において、配線に接続される外部接続端子を形成する工程の前に、配線の一部の表面上に、半導体チップが熱応力により伸縮する方向と略同一の方向に離間して配置される複数の凹部を形成する工程とから構成されるものである。
【００１７】
これらの構成により本発明によれば、外部接続端子および外部接続端子と配線との界面に加わる応力を十分に緩和できる半導体装置およびその製造方法が提供される。
【００１８】
【発明の実施の形態】
以下、本発明の第１の実施形態について、図１〜図４の図面を参照して説明する。
【００１９】
図１（ａ）〜（ｆ）は、本発明の第１の実施形態における半導体装置１００の製造方法を示す工程断面図である。
【００２０】
図１（ａ）に示した工程に先立ち、半導体ウエハ１０１には公知のウエハプロセスが実施され、半導体ウエハ１０１の表面上にはマトリクス状に配列された半導体素子が形成されている。ここで言う半導体素子とは、１つの半導体装置に対応して形成されるウエハ上の電気回路のことである。
【００２１】
図１（ａ）に示すように、半導体素子が形成されたウエハ１０１の表面上に半導体素子と電気的に接続された電極パッド１０２が形成される。電極パッド１０２を形成した後、例えばポリイミド等の樹脂材料がスピンコートにてウエハ１０１表面上に塗布される。塗布されたポリイミドのうち、不要な個所のポリイミドは公知のフォトリソグラフィ技術等によりエッチング除去される。これらの工程により、電極パッド１０２に対応する領域および半導体素子の境界線に沿う領域を除くウエハ１０１の表面上に絶縁層であるポリイミド層１０３が形成される。
【００２２】
次に、図１（ｂ）に示すように、電極パッド１０２に近接するポリイミド層１０３上、外部接続端子１０９を形成すべき位置に絶縁性応力緩和層（絶縁性支柱）としての絶縁性バンプ１０４が形成される。
【００２３】
この絶縁性バンプ１０４は、例えば、以下のような方法により形成される。
【００２４】
まず、感光性を有するポリイミド樹脂がウエハ１０１上に滴下され、スピンコーターによってウエハ１０１全域にポリイミド樹脂が塗布される。その後のキュアリングによって、塗布されたポリイミド樹脂が硬化され、ウエハ１０１上に所定の厚さを有するポリイミド層が形成される。ポリイミド層を形成した後、絶縁性バンプ１０４が形成される領域のポリイミド層上にフォトマスクが形成される。次いで、フォトマスクから露出した感光性のポリイミド樹脂が感光され、フォトマスクによりマスクされた領域以外のポリイミド層がエッチング除去される。これらの工程により、電極パッド１０２に近接するポリイミド層１０３上に円柱状の耐熱性絶縁樹脂、例えばポリイミド樹脂の応力緩和層（絶縁性支柱）が形成される。耐熱性絶縁樹脂としては、ポリイミド樹脂の他、ポリベンゾオキサゾール等が含まれる。
【００２５】
本実施形態の製造方法においては、ウエハ１０１上に形成された円柱状のポリイミド樹脂の応力緩和層（絶縁性支柱）に対して、更に、キュアリングを行っている。その結果、円柱状のポリイミド樹脂の応力緩和層（絶縁性支柱）上部が収縮され、上部から底部へと広がるメサ型の絶縁性バンプ１０４が形成される。これにより、後に形成される絶縁性バンプ１０４上の導体、つまり配線１０６との接触面積が向上し、さらに物理的なアンカー効果による密着性の向上を図ることができる。
【００２６】
このような形成方法により、０．０３ｍｍの高さのメサ型バンプ１０４を形成する場合、メサ型バンプ１０４を形成するキュアリング工程における縮み量を考慮し、ウエハ１０１上に形成されるポリイミド層の膜厚は約０．０６ｍｍ程度であることが望ましい。
【００２７】
電極パッド１０２に近接するポリイミド層１０３上に絶縁性バンプ１０４を形成した後、図１（ｃ）に示すように、絶縁性バンプ１０４の上面に半導体装置１００が熱応力により伸縮する方向、すなわち半導体装置１００の中心部２０１から半導体装置１００の外周部２０２へと延在する方向と略同一の方向に離間して配置される複数の凹部１０５を形成する。凹部１０５は、フォトリソグラフィを用いたエッチング除去等、公知の技術によって絶縁性バンプ１０４上面に形成される。
【００２８】
次に、図１（ｄ）に示すように、例えば、イオンスパッタ法により、上面に複数の凹部１０５を有する絶縁性バンプ１０４を含むウエハ１０１表面上にチタンタングステン（ＴｉＷ）等からなるバリアメタルが形成される。その後、バリアメタル上に銅（Ｃｕ）のめっきが施され、電極パッド１０２から絶縁性バンプ１０４の頂部に至る配線１０６が形成される。
【００２９】
このとき、各配線１０６の一端はウエハ１０１上の電極パッド１０２と電気的に接続され、他端は絶縁性バンプ１０４の表面を覆う円形状の領域に至るまで延在している。また、絶縁性バンプ１０４上面の配線１０６は、バンプ上面に形成された複数の凹部１０５に対応して凹凸形状を有した配線となっている。
【００３０】
ウエハ１０１表面上の所定の位置に配線１０６が形成された後、パッケージ用の封止樹脂がウエハ１０１上に供給され、ウエハ１０１表面に形成された半導体素子と配線１０６とが封止樹脂により覆われる。その後、図１（ｅ）に示すように、絶縁性バンプ１０４上の封止樹脂が除去され、バンプ上の凹凸形状を有した配線１０６の上面を露出する開口部１０８が形成された封止体１０７がウエハ１０１上に設けられる。
【００３１】
パッケージ用樹脂の供給方法としては、スピンコート法やスクリーン印刷法等、その他の公知の樹脂供給方法を採用することができる。
【００３２】
また、絶縁性バンプ１０４上の封止樹脂の除去においても、フォトマスクを用いたエッチング除去の他、封止樹脂の表面全域をグラインダその他の研削装置を用いた研削除去を用いても良い。
【００３３】
ここで、図２および図３により、本実施形態において配線１０６と外部接続端子１０９との界面に形成される凹部１０５について説明を行う。
【００３４】
図２（ａ）、（ｂ）は、図１（ｅ）に図示した工程での半導体装置の１つを上面および断面から示した図である。
【００３５】
図２（ａ）は図１（ｅ）における本実施形態の半導体装置を上面から見た上面図であり、図２（ｂ）は、図２（ａ）の線分Ｘ−Ｘ’から見た断面図のうち、一つの絶縁性バンプを拡大して示した断面図である。また、図３は、半導体装置において、１つの開口部１０８より露出された配線１０６の上面を示す拡大図であり、本実施形態の半導体装置に適用される凹部１０５のその他の形状を示すものである。
【００３６】
図２（ａ）に示すように、本実施形態における半導体装置の上面には、半導体装置１００の中心部２０１を中心にマトリクス状に配置された複数の開口部１０８が設けられる。各開口部１０８より露出された配線１０６には、熱応力により伸縮する方向、つまり半導体装置１００の中心部２０１から半導体装置１００の外周部２０２へと延在する方向２０３に互いに離間して配置された複数の凹部１０５が形成されている。
【００３７】
絶縁性バンプ１０４上面に形成された凹部１０５には、図２（ａ）に示すような伸縮方向に互いに離間し、かつ、垂直方向に延在する直線形状をした複数の溝（スリット）の他、図３（ａ）、（ｂ）に示すような１つの中心３０１を共有する同心円の環状形状の溝（スリット）を採用することも可能である。
【００３８】
また、図２（ｂ）に示すように、例えば、図１（ｄ）における配線１０６を形成する銅薄膜の膜厚Ｔが約２０μｍ程度である場合、絶縁性バンプ１０４の上面に形成される配線１０６の凹凸の深さＤ１は、金属薄膜の断線や加工のし易さを考慮すると、配線１０６を形成する金属薄膜の膜厚Ｔの約１／２、つまり約１０μｍ程度であることが望ましい。そのため、図１（ｃ）において形成される絶縁性バンプ１０４上面の凹部１０５の深さＤ２は、配線１０６を形成する金属薄膜の膜厚Ｔおよび配線１０６の凹凸の深さＤ１を考慮した上で適宜決定されることが好ましい。
【００３９】
この後、図１（ｆ）に示すように、開口部１０８上、つまり開口部１０８より露出された絶縁性バンプ１０４の上面の配線１０６上に別の工程で形成された外部接続端子１０９が搭載される。この後、外部接続端子１０９が搭載されたウエハ１０１に対してリフローが行われ、外部接続端子１０９は配線１０６と接続される。
【００４０】
最後に、図１（ｆ）に示すように、ダイシングソー１１０を用いて、複数の半導体装置が形成されたウエハ１０１をダイシングし、個々にパッケージ化された半導体装置１１２を得る。
【００４１】
以上の工程により得られた本実施形態の半導体装置によれば、外部接続端子１０９と配線１０６との界面において、熱応力により伸縮する方向２０５と略同一の方向に離間して複数の凹部１０５が配置されることで、最も応力が集中する伸縮方向の応力が分散され、外部接続端子１０９に加わる応力を緩和することができる。
【００４２】
その結果、実装工程や実装後の使用環境下で発生する熱による応力によって引き起こされていた、外部接続端子の破損といった接続信頼性を低下させる課題を生じにくくすることができる。すなわち、半導体装置自体の信頼性をも向上させることが可能となる。
【００４３】
特に、最も応力の影響を受ける外部接続端子１０９が、膜厚の薄い金属薄膜から構成される配線１０６に直接接続される本実施形態の半導体装置の場合、配線１０６と外部接続端子１０９との界面に複数の凹部１０５を設け、加わる応力を緩和させることのできる本発明によれば、最も応力の集中する外部接続端子１０９の破損を防止するだけでなく、外部接続端子１０９に接続された膜厚の薄い配線１０６の断線をも防止することが可能となる。
【００４４】
本実施形態では、外部接続端子１０９として、Ｓｎ−Ｐｂはんだを主材料とするボール電極（半田ボール）が使用されている。しかしながら、本発明における外部接続端子１０９においては、Ｓｎ−Ｐｂはんだを主材料とするボール電極に限られるものではなく、鉛（Ｐｂ）を含まないはんだ（Ｐｂフリーはんだ）、例えばＳｎ−Ａｇ−Ｂｉ系はんだを主材料とするボール電極にも適用することが可能である。
【００４５】
特に、Ｐｂを含まないはんだを主材料とするボール電極においては、Ｐｂを含むはんだを主材料とするボール電極に比べて、ボール電極自体が硬くてもろい性質を有している。そのため、外部接続端子１０９と配線１０６との界面に応力を緩和させる複数の凹部１０５を設ける本発明によれば、外部接続端子１０９に加わる応力を界面に集中させることができる。更に、外部接続端子１０９と配線１０６との界面に凹凸を形成することで強度を確保することができるようになるので、実装基板と半導体装置との間に生じる応力によって引き起こされる外部接続端子１０９の破損を十分に防ぐことが可能となる。
【００４６】
また、本実施形態のように、ポリイミド樹脂等の吸湿性の高い材料にて形成された絶縁性バンプ１０４を有するＣＳＰ構造の半導体装置の場合、半導体装置を実装基板へ搭載するまでの保管時に、空気中よりポリイミド樹脂で形成された絶縁性バンプ１０４へ水分が浸入する恐れがある。水分が浸入した半導体装置に対して、実装時のリフロー等の熱処理工程が施されると、浸入した水分が熱処理によって気化し、その結果、配線の断線や絶縁性バンプ１０４の脱離といった問題が生じてしまう。
【００４７】
そこで、吸湿性の高い材料にて形成された絶縁性バンプ１０４を有するＣＳＰ構造の半導体装置の場合、本実施形態における製造方法における絶縁性バンプ１０４の形成工程の前に、スパッタ法等により絶縁性バンプ１０４が形成される半導体ウエハ１０１上の領域に予めチタン（Ｔｉ）、パラジウム（Ｐｄ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）等の単層あるいは複合層にて形成される金属バリア膜を形成し、その後、上述した工程にて、ポリイミド樹脂等よりなる絶縁性バンプ１０４を形成してもよい。
【００４８】
このような構成とすることにより、吸湿性の高い材料にて形成された絶縁性バンプ１０４は、全面が吸湿性の高い金属膜により覆われることとなり、保管時における空気中からの水分の浸入を防ぐことが可能となる。その結果、実装時の熱処理に伴う配線の断線や絶縁性バンプ１０４の脱離といった問題が回避され、安定した基板接合を実現することが可能となる。
【００４９】
次に、本発明の第２の実施形態における半導体装置について説明する。図４（ａ）〜（ｆ）は、本発明の第２の実施形態における半導体装置の製造方法を示す工程断面図である。なお、先述の第１の実施形態と同様の構成物には同一符号を付しその詳細な説明は省略する。
【００５０】
先述した第１の実施形態の半導体装置では、電極パッド１０２から絶縁性バンプ１０４の頂部に延在する金属薄膜により配線１０６を構成していたが、本第２の実施形態における半導体装置では、図４（ｆ）に示されるように、一端が電極パッド１０２に接続され、電極パッド１０２から延在する金属薄膜よりなる再配線４０１と、一端が再配線４０１のもう一つの端部に接続され、他端が外部接続端子１０９と接続される、例えば銅（Ｃｕ）等よりなる導電性バンプ４０２とにより配線１０６を構成している点で異なっている。
【００５１】
本第２の実施形態の半導体装置においても、外部接続端子１０９と配線１０６の界面、つまり導電性バンプ４０２の上面には、熱応力により伸縮する方向と略同一の方向に離間して配置された複数の凹部４０４が形成されている。
【００５２】
以下、図４（ａ）〜（ｆ）を参照して、本実施形態における半導体装置の製造方法を説明する。
【００５３】
第２の実施形態の半導体装置においても、図４（ａ）に示した工程に先立ち、半導体ウエハ１０１に公知のウエハプロセスが実施され、半導体ウエハ１０１表面上に複数の半導体素子が形成されている。
【００５４】
まず、図４（ａ）に示すように、第１の実施形態の場合と同様に、半導体素子が形成されたウエハ１０１表面上に各半導体素子と電気的に接続される電極パッド１０２を形成する。
【００５５】
その後、例えばポリイミド等の樹脂材料をスピンコート等によりウエハ１０１表面上に塗布する。そして、電極パッド１０２および半導体素子の境界線に沿う領域のポリイミド樹脂を除去し、ウエハ１０１表面上に絶縁層であるポリイミド層１０３を形成する。
【００５６】
次に、半導体ウエハ１０１の全面に再配線層の下地金属薄膜層として、例えばチタン（Ｔｉ）系合金またはクロム（Ｃｒ）等の金属材料からなるパッド電極接着メタル層をスパッタリング法等により形成する。このとき、パッド電極接着メタル層には、電極パッド１０２材料との密着性が良好で、金属相互拡散が少なく、かつ、ウエハ１０１表面上に形成された絶縁層１０３との密着性が良好な材料を使用することが望ましい。
【００５７】
この後、パッド電極接着メタル層の上に、例えばスパッタリング法等により、再配線層のめっき給電層の機能を果たす、電気抵抗が低いめっき給電層メタル膜を形成する。めっき給電層メタル膜は、例えばＣｕ等の金属材料により構成される。そして、このめっき給電層メタル膜上に、例えば電解めっき処理を用いて、Ｃｕめっき層を形成する。
【００５８】
以上の工程により、図４（ｂ）に示すようなパッド電極接着メタル層、めっき給電層メタル膜およびＣｕめっき層からなる再配線４０１が形成される。
【００５９】
次に、図４（ｃ）に示すように、一端が電極パッド１０２に接続された再配線４０１上に、電気めっき等により、高さ約７０μｍの導電性バンプであるＣｕポスト４０２を形成する。このＣｕポスト４０２は、後工程で半導体ウエハ１０１上に形成される外部接続端子１０９の半田ボール電極と電気的に接続される。
【００６０】
次いで、図４（ｄ）に示すように、電気回路およびＣｕポスト４０２の全面が覆われるよう、半導体ウエハ１０１の半導体素子が形成された主面に対してパッケージ用の封止樹脂が供給される。封止樹脂の供給については、トランスファーモールド法、ポッティング法、印刷法等により行われる。
【００６１】
そして、ウエハ１０１表面上に封止樹脂が供給された後、封止樹脂に覆われたＣｕポスト４０２の上面が露出するまで、封止樹脂の表面が研磨剤により研削される。これにより、Ｃｕポスト４０２の上面を露出させる開口部１０８を有した封止体１０７が形成される。
【００６２】
以上の工程により、再配線層４０１とＣｕポスト４０２とから構成され、封止体１０７の開口部１０８から、その一部が露出された配線４０３が形成される。
【００６３】
このような工程の後、図４（ｅ）に示すように、露出されたＣｕポスト４０２の上面に、半導体装置が熱応力により伸縮する方向、すなわち半導体装置の中心部から半導体装置の外周部へと延在する方向と略同一の方向に離間して配置される複数の凹部４０４が形成される。
【００６４】
これら、Ｃｕポスト４０２の上面に形成された凹部４０４は、先述した第１の実施形態の場合と同様、フォトリソグラフィを用いるエッチング除去やその他の公知技術により、Ｃｕポスト４０２の上面に形成される。また、凹部４０３の形状については、先の第１の実施形態と同様な形状をとることができる。
【００６５】
この後、図４（ｆ）に示すように、開口部１０８上、つまり開口部１０８より露出された配線４０３の一部であるＣｕポスト４０２の上面に、別の工程で形成された外部接続端子１０９が搭載される。そして、外部接続端子１０９が搭載されたウエハ１０１に対してリフローが行われ、外部接続端子１０９はＣｕポスト４０２の上面に固定され、配線４０３に接続される。
【００６６】
最後に、ダイシングソー１１０を用いて、複数の半導体装置が形成されたウエハ１０１をダイシングし、個々にパッケージ化された半導体装置４００を得る。
【００６７】
以上の工程により得られた本実施形態の半導体装置によれば、外部接続端子１０９と配線４０３との界面において、熱応力により伸縮する方向と略同一の方向に離間して複数の凹部１０５が配置されることで、最も応力が集中する伸縮方向の応力が分散され、外部接続端子１０９に加わる応力を緩和することができる。
【００６８】
その結果、実装工程や実装後の使用環境下で発生する熱による応力によって引き起こされていた、外部接続端子の破損といった接続信頼性を低下させる課題を生じにくくすることができる。すなわち、半導体装置自体の信頼性を向上させることが可能となる。
【００６９】
【発明の効果】
以上に説明した通り、本発明によれば、外部接続端子と配線との界面において、熱応力により伸縮する方向と略同一の方向に離間して複数の凹部が配置されることで、最も応力が集中する伸縮方向の応力が分散され、外部接続端子に加わる応力を緩和することができる。
【００７０】
その結果、実装工程や実装後の使用環境下で発生する熱による応力によって引き起こされていた、外部接続端子の破損といった接続信頼性を低下させる課題を生じにくくすることができる。すなわち、半導体装置自体の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】第１の実施形態における半導体装置の製造方法を示す工程断面図である。
【図２】第１の実施形態における半導体装置を示す図である。
【図３】第１の実施形態における半導体装置に形成されるその他の凹部形状を示す図である。
【図４】第２の実施形態における半導体装置の製造方法を示す工程断面図である。
【図５】従来の半導体装置での温度降下時における応力分布を示す図である。
【符号の説明】
１００　　　半導体装置
１０１　　　半導体ウエハ
１０２　　　電極パッド
１０３　　　絶縁層
１０４　　　絶縁性バンプ
１０５　　　凹部
１０６　　　配線
１０７　　　封止体
１０８　　　開口部
１０９　　　外部接続端子
１１０　　　ダイシングソー

Claims (26)

  1. 表面に電気回路が形成された半導体チップと、
    前記表面上に形成され、前記電気回路と電気的に接続される電極パッドと、
    前記電極パッドと電気的に接続される配線と、
    前記表面上に形成され、前記電気回路と前記配線とを被覆するとともに、前記配線の一部を露出させる絶縁性封止体と、
    前記配線と電気的に接続される外部接続端子と、
    前記配線の一部に設けられ、前記半導体チップが熱応力により伸縮する方向と略同一の方向に離間して配置される複数の凹部とを有することを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記複数の凹部は、前記熱応力により伸縮する方向と略垂直方向に延在するスリットであることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、
    前記複数の凹部は環状形状のスリットであることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記複数の凹部は、中心を共有する同心円であることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、
    前記外部接続端子は半田ボールであることを特徴とする半導体装置。
  6. 請求項５記載の半導体装置において、
    前記外部接続端子を構成する材料に鉛が含まれていないことを特徴とする半導体装置。
  7. 表面に電気回路が形成された半導体チップと、
    前記半導体チップの表面上に形成され、前記電気回路と電気的に接続される電極パッドと、
    前記半導体チップの表面上に設けられ、前記電極パッドに近接する位置に配置される絶縁性応力緩和層と、
    前記電極パッドに電気的に接続されるとともに、前記電極パッドから前記絶縁性応力緩和層の頂部にかけて形成される配線と、
    前記半導体チップの表面上に形成され、前記電気回路および前記電極パッドを封止するとともに、前記絶縁性応力緩和層の頂部に形成された前記配線の一部を露出させる絶縁性封止体と、
    前記配線と電気的に接続される外部接続端子と、
    前記配線の一部に設けられ、前記半導体チップが熱応力により伸縮する方向と略同一の方向に離間して配置される複数の凹部とを有することを特徴とする半導体装置。
  8. 請求項７記載の半導体装置において、
    前記複数の凹部は、前記熱応力により伸縮する方向と略垂直方向に延在するスリットであることを特徴とする半導体装置。
  9. 請求項７記載の半導体装置において、
    前記凹部は環状形状のスリットであることを特徴とする半導体装置。
  10. 請求項９記載の半導体装置において、
    前記複数の凹部は中心を共有する同心円であることを特徴とする半導体装置。
  11. 請求項７記載の半導体装置において、
    前記外部接続端子は半田ボールであることを特徴とする半導体装置。
  12. 請求項１１記載の半導体装置において、
    前記外部接続端子を構成する材料に鉛が含まれていないことを特徴とする半導体装置。
  13. 請求項７記載の半導体装置において、
    前記凹部の深さは、前記配線の膜厚の略１／２であることを特徴とする半導体装置。
  14. 請求項７記載の半導体装置において、
    前記絶縁性応力緩和層は、耐熱性絶縁樹脂により形成されていることを特徴とする半導体装置。
  15. 請求項１４記載の半導体装置は、更に、
    前記半導体チップの表面上で、かつ、前記絶縁性応力緩和層の底部に設けられる水分バリア膜を有することを特徴とする半導体装置。
  16. 請求項７記載の半導体装置において、
    前記絶縁性応力緩和層は、メサ型の形状を有していることを特徴とする半導体装置。
  17. 請求項７記載の半導体装置は、さらに、
    前記絶縁性応力緩和層の上面に設けられた複数の凹部を有することを特徴とする半導体装置。
  18. 表面に電気回路が形成された半導体チップと、
    前記半導体チップの表面上に形成され、前記電気回路と電気的に接続される電極パッドと、
    前記電極パッドを露出させるとともに、前記電気回路を被覆する絶縁層と、
    前記絶縁層上に形成され、前記電極パッドと電気的に接続される導電性薄膜と、
    前記導電性薄膜上に形成される導電性ポストと、
    前記半導体チップの表面上に形成されるとともに、前記導電性ポストの頂部を露出させる絶縁性封止体と、
    前記導電性ポストの頂部に形成される外部接続端子と、
    前記導電性ポストの頂部に設けられ、前記半導体チップが熱応力により伸縮する方向と略同一の方向に離間して配置される複数の凹部とを有することを特徴とする半導体装置。
  19. 請求項１８記載の半導体装置において、
    前記複数の凹部は、前記熱応力により伸縮する方向と略垂直方向に延在するスリットであることを特徴とする半導体装置。
  20. 請求項１８記載の半導体装置において、
    前記凹部は環状形状のスリットであることを特徴とする半導体装置。
  21. 請求項２０記載の半導体装置において、
    前記複数の凹部は中心を共有する同心円であることを特徴とする半導体装置。
  22. 請求項１８記載の半導体装置において、
    前記外部接続端子は半田ボールであることを特徴とする半導体装置。
  23. 請求項２２記載の半導体装置において、
    前記外部接続端子を構成する材料に鉛が含まれていないことを特徴とする半導体装置。
  24. 請求項１８記載の半導体装置において、
    前記導電性薄膜および前記導電性ポストは、銅を含む材料により構成されていることを特徴とする半導体装置。
  25. 表面に電気回路が形成された半導体チップと、前記表面上に形成され、前記電気回路と電気的に接続される電極パッドと、前記電極パッドと電気的に接続される配線と、前記表面上に形成され、前記電気回路と前記配線とを被覆するとともに、前記配線の一部を露出させる絶縁性封止体と、前記配線と電気的に接続される外部接続端子とを有する半導体装置の製造方法において、
    前記配線に接続される前記外部接続端子を形成する工程の前に、前記配線の一部の表面上に、前記半導体チップが熱応力により伸縮する方向と略同一の方向に離間して配置される複数の凹部を形成する工程を有することを特徴とする半導体装置の製造方法。
  26. 表面に電気回路が形成された半導体チップと、前記半導体チップの表面上に形成され、前記電気回路と電気的に接続される電極パッドと、前記半導体チップの表面上に設けられ、前記電極パッドに近接する位置に配置される絶縁性応力緩和層と、前記電極パッドに電気的に接続されるとともに、前記電極パッドから前記絶縁性応力緩和層の頂部にかけて形成される配線と、前記半導体チップの表面上に形成され、前記電気回路および前記電極パッドを封止するとともに、前記絶縁性応力緩和層の頂部に形成された前記配線の一部を露出させる絶縁性封止体と、前記配線と電気的に接続される外部接続端子とを有する半導体装置の製造方法において、
    前記配線を形成する工程の前に、前記半導体チップの表面上の前記電極パッドに近接する位置に絶縁性応力緩和層を配置する工程と、
    前記絶縁性応力緩和層の頂部に前記半導体チップが熱応力により伸縮する方向と略同一の方向に離間して配置される前記複数の凹部を設ける工程と、
    前記複数の凹部を設ける工程の後、前記配線を形成する工程と、
    前記配線に接続される前記外部接続端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
JP2002159341A 2002-05-31 2002-05-31 半導体装置及びその製造方法 Expired - Fee Related JP3542350B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002159341A JP3542350B2 (ja) 2002-05-31 2002-05-31 半導体装置及びその製造方法
US10/364,373 US6841853B2 (en) 2002-05-31 2003-02-12 Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002159341A JP3542350B2 (ja) 2002-05-31 2002-05-31 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003401350A Division JP4096872B2 (ja) 2003-12-01 2003-12-01 半導体装置及び半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JP2004006486A true JP2004006486A (ja) 2004-01-08
JP3542350B2 JP3542350B2 (ja) 2004-07-14

Family

ID=29561574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002159341A Expired - Fee Related JP3542350B2 (ja) 2002-05-31 2002-05-31 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US6841853B2 (ja)
JP (1) JP3542350B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165393A (ja) * 2004-12-09 2006-06-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2008311592A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置の製造方法
JP2008311593A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置
US7626271B2 (en) 2006-07-14 2009-12-01 Oki Semiconductor Co., Ltd. Semiconductor device and method of producing the same
US8309864B2 (en) 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
JP2013062324A (ja) * 2011-09-12 2013-04-04 Rohm Co Ltd 半導体装置およびその設計方法、電子機器

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1525630A2 (de) * 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
US6864578B2 (en) * 2003-04-03 2005-03-08 International Business Machines Corporation Internally reinforced bond pads
JP2006134912A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
US20070232015A1 (en) * 2006-04-04 2007-10-04 Jun Liu Contact for memory cell
CN100392808C (zh) * 2006-06-23 2008-06-04 河北工业大学 利用电化学作用去除集成电路晶片表面污染物的方法
US7893533B2 (en) * 2006-10-25 2011-02-22 Epson Imaging Devices Corporation Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
KR100817079B1 (ko) * 2006-12-05 2008-03-26 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그 제조 방법, 및 웨이퍼레벨 칩 스케일 패키지를 포함하는 반도체 칩 모듈
US8809182B2 (en) 2008-05-01 2014-08-19 International Business Machines Corporation Pad cushion structure and method of fabrication for Pb-free C4 integrated circuit chip joining
US8901736B2 (en) 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8987898B2 (en) * 2011-06-06 2015-03-24 International Rectifier Corporation Semiconductor wafer with reduced thickness variation and method for fabricating same
US9548281B2 (en) * 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN112909153B (zh) * 2019-12-03 2022-12-16 深圳市聚飞光电股份有限公司 倒装led芯片、线路板以及电子设备
US11476211B2 (en) * 2019-12-19 2022-10-18 Nepes Co., Ltd. Semiconductor package and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032170A1 (fr) * 1997-01-17 1998-07-23 Seiko Epson Corporation Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
JP2000280487A (ja) * 1999-04-02 2000-10-10 Oki Data Corp インクタンク装置及びインク残量検出方法
JP2000349190A (ja) * 1999-06-04 2000-12-15 Victor Co Of Japan Ltd 半導体装置の製造方法
WO2000077843A1 (en) * 1999-06-11 2000-12-21 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001144217A (ja) * 1999-11-17 2001-05-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002093948A (ja) * 2000-07-13 2002-03-29 Oki Electric Ind Co Ltd ウェハー及びウェハーの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2825085B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置の実装構造、実装用基板および実装状態の検査方法
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP2000340696A (ja) 1999-05-31 2000-12-08 Matsushita Electric Works Ltd 半導体パッケージの製造方法
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
JP4127943B2 (ja) 2000-01-06 2008-07-30 日本テキサス・インスツルメンツ株式会社 半導体装置およびその製造方法
JP3830125B2 (ja) * 2000-03-14 2006-10-04 株式会社東芝 半導体装置の製造方法及び半導体装置
JP3596864B2 (ja) 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
JP4313520B2 (ja) 2001-03-19 2009-08-12 株式会社フジクラ 半導体パッケージ
JP4361222B2 (ja) 2001-03-19 2009-11-11 株式会社フジクラ 半導体パッケージおよび半導体パッケージの製造方法
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998032170A1 (fr) * 1997-01-17 1998-07-23 Seiko Epson Corporation Composant electronique, dispositif a semiconducteur, procede de fabrication, carte imprimee et equipement electronique
JP2000280487A (ja) * 1999-04-02 2000-10-10 Oki Data Corp インクタンク装置及びインク残量検出方法
JP2000349190A (ja) * 1999-06-04 2000-12-15 Victor Co Of Japan Ltd 半導体装置の製造方法
WO2000077843A1 (en) * 1999-06-11 2000-12-21 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
JP2001118876A (ja) * 1999-08-12 2001-04-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2001085560A (ja) * 1999-09-13 2001-03-30 Sharp Corp 半導体装置およびその製造方法
JP2001144217A (ja) * 1999-11-17 2001-05-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002093948A (ja) * 2000-07-13 2002-03-29 Oki Electric Ind Co Ltd ウェハー及びウェハーの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165393A (ja) * 2004-12-09 2006-06-22 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US7626271B2 (en) 2006-07-14 2009-12-01 Oki Semiconductor Co., Ltd. Semiconductor device and method of producing the same
US8212362B2 (en) 2006-07-14 2012-07-03 Oki Semiconductor Co., Ltd. Semiconductor device
JP2008311592A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置の製造方法
JP2008311593A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置
US7795127B2 (en) 2007-06-18 2010-09-14 Shinko Electric Industries Co., Ltd. Electronic device manufacturing method and electronic device
US8102048B2 (en) 2007-06-18 2012-01-24 Shinko Electric Industries Co., Ltd. Electronic device manufacturing method and electronic device
US8309864B2 (en) 2008-01-31 2012-11-13 Sanyo Electric Co., Ltd. Device mounting board and manufacturing method therefor, and semiconductor module
JP2013062324A (ja) * 2011-09-12 2013-04-04 Rohm Co Ltd 半導体装置およびその設計方法、電子機器

Also Published As

Publication number Publication date
US20030222353A1 (en) 2003-12-04
US6841853B2 (en) 2005-01-11
JP3542350B2 (ja) 2004-07-14

Similar Documents

Publication Publication Date Title
JP3542350B2 (ja) 半導体装置及びその製造方法
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
JP2006060219A (ja) 半導体素子の電極構造及びその製造方法
US11810849B2 (en) Connection structure and method of forming the same
TWI820351B (zh) 半導體封裝及其製造方法
JP2004214543A (ja) 半導体装置及びその製造方法
KR100555237B1 (ko) 포스트를 구비한 집적 수동 구성요소 및 패키지
US7704792B2 (en) Semiconductor device and method of manufacturing the same
JPH11150090A (ja) 半導体装置の製造方法
US6525424B2 (en) Semiconductor device and its manufacturing method
JP4127943B2 (ja) 半導体装置およびその製造方法
JP2016136613A (ja) 半導体装置の製造方法および半導体装置
US6929971B2 (en) Semiconductor device and its manufacturing method
JP4096872B2 (ja) 半導体装置及び半導体装置の実装方法
JP4078760B2 (ja) チップ型電子部品の製造方法
JP4626008B2 (ja) 半導体装置
JP4131256B2 (ja) 半導体装置及びその製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
JP3618331B2 (ja) 半導体装置及びその製造方法
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
JP2010183122A (ja) 半導体装置及びその製造方法
JP4946693B2 (ja) 半導体装置
JP6722371B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees