JP2008311592A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2008311592A
JP2008311592A JP2007160613A JP2007160613A JP2008311592A JP 2008311592 A JP2008311592 A JP 2008311592A JP 2007160613 A JP2007160613 A JP 2007160613A JP 2007160613 A JP2007160613 A JP 2007160613A JP 2008311592 A JP2008311592 A JP 2008311592A
Authority
JP
Japan
Prior art keywords
insulating layer
bump
layer
film
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007160613A
Other languages
English (en)
Other versions
JP4121542B1 (ja
Inventor
Koji Yamano
孝治 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007160613A priority Critical patent/JP4121542B1/ja
Priority to TW097120902A priority patent/TW200901347A/zh
Priority to KR1020080056099A priority patent/KR20080111397A/ko
Priority to US12/140,706 priority patent/US7795127B2/en
Priority to CNA2008101266191A priority patent/CN101330028A/zh
Priority to EP08158510A priority patent/EP2048712A3/en
Application granted granted Critical
Publication of JP4121542B1 publication Critical patent/JP4121542B1/ja
Publication of JP2008311592A publication Critical patent/JP2008311592A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

【課題】本発明は導電パターンとバンプとを接続する構造を有する電子装置の製造方法及び電子装置に関し、電気的及び機械的信頼性の向上を図ることを課題とする。
【解決手段】基板１０１Ａに形成された電極パッド１０３上に突起部１０４Ｂを有したバンプ１０４を形成する工程と、基板１０１Ａ上に絶縁層１０５を形成すると共に突起部１０４Ｂの一部を該絶縁層１０５の上面に露出させる工程と、絶縁層１０５の上面及び突起部１０４Ｂの露出した部分に蒸着法を用いて第１の導電パターン１０７を形成する工程と、第１の導電パターン１０７を給電層として電解メッキを行うことにより第２の導電パターン１０８を形成する工程と、第２の導電パターン１０８をパターニングしてバンプ１０４に接続した導電パターン１０６を形成する工程とを有する。
【選択図】図３Ｇ

Description

本発明は電子装置の製造方法及び電子装置に係り、特に基板本体と、その上部に絶縁層を介して形成される導電パターンとをバンプを用いて接続する構造を有する電子装置の製造方法及び電子装置に関する。
例えば、半導体基板等の基板本体上に電極及び導電パターン等を形成した電子機器が種々提供されている。その一種として、チップサイズパッケージと呼ばれる半導体装置がある。
このチップサイズパッケージは、半導体基板であるウエハーをダイシングした半導体チップのデバイス形成面上に、絶縁層（保護層）を介して再配線（導電層）を形成した構造を有している。
このチップサイズパッケージを製造するには、先ず半導体ウエハーの半導体チップ領域上に複数の電極を形成し、この各電極にバンプを形成する。このバンプはボンディング装置を用いてボンディングワイヤにより形成される。
また、このバンプが形成された半導体ウエハー上には、ウエハーに形成された回路面を保護するために絶縁層が形成される。この際、バンプの先端部は絶縁層から露出するよう形成される。
続いて、この絶縁層の上部には、例えばめっき法、印刷法等を用いて再配線が形成される。この再配線とバンプとの電気的な接合方法としては、バンプを再配線に圧接することにより接続する方法や、或いは特許文献１に開示されているように、導電性ペーストを用いて接続する方法等が採用されていた。
その後、ウエハーはダイシングにより個片化され、チップサイズパッケージが形成される。
特開２００５−３５３９１３号公報
しかしながら、バンプと再配線を圧接或いは導電性ペーストにより接合する方法では、バンプと再配線の電気的な接続が十分でなく接続抵抗が高くなってしまう。よって、半導体チップが高速なものであった場合、接続インピーダンスが高いことに起因して、電気特性が劣化してしまうおそれがある。また、バンプと再配線を圧接或いは導電性ペーストにより接合する方法では、バンプと再配線との機械的な接続性も十分でなく、よって十分な信頼性が得られないおそれがあるという問題点がある。
本発明は上記の点に鑑みてなされたものであり、電気的及び機械的信頼性の向上を図りうる電子装置の製造方法及び電子装置を提供することを目的とする。
上記の課題は、本発明の第１の観点からは、
基板本体に形成された電極パッド上に、突起部を有するバンプを形成する第１の工程と、
前記基板本体上に絶縁層を形成すると共に、前記突起部の一部を前記絶縁層の上面に露出させる第２の工程と、
前記絶縁層の上面及び前記突起部の露出した部分に蒸着法を用いて導電層を形成する第３の工程と、
前記導電層を給電層とした電解メッキにより配線層を形成する第４の工程と、
該配線層をパターニングして前記バンプに接続した導電パターンを形成する第５の工程とを有することを特徴とする電子装置の製造方法により解決することができる。
また、上記発明において、前記基板本体として半導体基板を用いることができる。
また、上記発明において、前記第３の工程で実施される蒸着法は物理蒸着法であることが望ましい。
また、上記発明において、前記第３の工程では、前記導電層として先ずチタン等の密着金属膜を形成し、その後に該密着金属膜の上部に銅膜を形成することが望ましい。
また、上記発明において、前記第３の工程では、前記導電層として銅膜を形成することとしてもよい。
また、上記発明において、前記第１の工程では、前記バンプがボンディングワイヤにより形成されることが望ましい。
また、上記の課題は、本発明の他の観点からは、
電極パッドが形成された基板本体と、
前記電極パッド上に形成されたバンプと、
前記基板本体上に形成された絶縁層と、
該絶縁層上に形成されると共に前記バンプに接続された導電パターンとを有し、
前記バンプと前記導電パターンが金属接合してなることを特徴とする電子装置により解決することができる。
また、上記発明において、前記基板本体として半導体チップを用いることができる。
本発明によれば、蒸着法を用いて導電層を形成するため、バンプ（突起部）と導電層とを金属接合することができる。このため、バンプと導電層との電気的及び機械的接続を良好な状態とすることができ、バンプと導電層との接合位置における電気的及び機械的な信頼性を高めることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図１は、本発明の一実施例である電子装置を示している。本実施例では、電子装置としてチップサイズとされた半導体装置１００（ＣＳＰ）を例に挙げて説明するものとする。
本実施例による半導体装置１００は、電極パッド１０３が形成された半導体チップ１０１の保護層（パッシベーション層）１０２上に、絶縁層１０５と導電パターン１０６が積層されて形成された構造となっている。また、電極パッド１０３上には、例えばＡｕよりなるバンプ１０４が形成されている。このバンプ１０４は、例えばワイヤボンディング装置を用いて、ボンディングワイヤにより形成される。
導電パターン１０６はいわゆる再配線と呼ばれる場合があり、半導体チップ１０１の電極パッド１０３の位置と、外部接続端子となるはんだバンプ１１０との位置を異ならせるため（ファンイン及び任意の位置への端子配置をするため）に設けられる。また、絶縁層１０５は例えばエポキシ系の樹脂より構成され、半導体チップ１０１の回路形成面（主面）を保護すると共に、導電パターン１０６を形成する際のベース材となるものである。
導電パターン１０６は第１の導電パターン１０７と第２の導電パターン１０８が積層された構成とされており、また第１の導電パターン１０７は、図２に拡大して示すように、Ｔｉ膜１１４とＣｕ膜１１５とが積層された構成とされている。
本実施例では、この第１の導電パターン１０７（Ｔｉ膜１１４，Ｃｕ膜１１５）を蒸着法の一種であるスパッタリング法（ＰＶＤ法）により形成したことを特徴としている。これにより、第１の導電パターン１０７（Ｔｉ膜１１４）はバンプ１０４（突起部１０４Ｂ）と金属結合し、よって第１の導電パターン１０７とバンプ１０４との電気的及び機械的な接続性を向上させることができる。尚、図２は、上記の半導体装置１００の図１に符号Ａで示す破線で囲った領域（バンプ１０４付近）を拡大して示す図である。
上記のように、第１の導電パターン１０７がバンプ１０４に接続されることにより、導電パターン１０６はバンプ１０４を介して半導体チップ１０１の電子回路に接続される。尚、はんだバンプ１１０の周囲には、絶縁層１０５と導電パターン１０６の一部を覆うようにソルダーレジスト層（絶縁層）１０９が形成されている。
一方、バンプ１０４は、図２に示されるように、電極パッド１０３と接合されるバンプ本体１０４Ａと、このバンプ本体１０４Ａから突出する突起部１０４Ｂとより構成されている。この上記のバンプ１０４は、ワイヤボンディング装置を用いて、例えばＡｕよりなるボンディングワイヤにより形成される。
このワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、バンプ１０３に接合されるバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂを形成する。
本実施例による半導体装置１００では、上記のようにバンプ１０４（具体的には突起部１０４Ｂの上面）と導電パターン１０６（具体的にはＴｉ膜１１４）が金属結合により接合された構成とされている。この金属結合を実現するため、本実施例ではＴｉ膜１１４と突起部１０４Ｂとをスパッタリング法を用いて接合している。
本実施例のように、バンプ１０４と導電パターン１０６とを金属結合することにより、バンプ１０４と導電パターン１０６の電気的接合性及び機械的接合性を共に向上させることができ、よって半導体装置１００の信頼性を高めることができる。
続いて、図３Ａ〜図３Ｍを用い、上記した半導体装置１００の製造方法について説明する。尚、図３Ａ〜図３Ｍにおいて、図１及び図２に示した構成と対応する構成については、同一符号を付してその説明を省略する。
半導体装置１００を製造するには、先ず図３Ａに示す工程において、公知の方法を用いて、電子回路が形成された領域１０１ａを複数（例えば格子状に）有する半導体基板１０１Ａ（ウエハー等。以下、単に基板１０１Ａという）を製造する。
上記の領域１０１ａは、１個の半導体チップ１０１に相当する領域である。この領域１０１ａの電子回路が形成されたデバイス形成面１０１ｂには、電極パッド１０３が形成されている。また、デバイス形成面１０１ｂの電極パッド１０３以外の部分には、例えばＳｉＮ（Ｓｉ３Ｎ４）よりなる保護層（パッシベーション層）１０２が形成され、これによりデバイス形成面１０１ｂの保護が図られている。
図３Ｂは、図３Ａに示す基板１０１Ａの１つの領域１０１ａを拡大して示している。尚、図３Ｂ以下の図については、図示及び説明の便宜上、この１つの領域１０１ａを拡大して示すものとする。
図３Ｃに示す工程では、電極パッド１０３上に、例えばワイヤボンディング装置を用いてバンプ１０４を形成する。このバンプ１０４は、Ａｕよりなるボンディングワイヤにより形成される。このワイヤボンディング装置は、ボンディングワイヤの電極パッド１０３への接合と、当該接合後のボンディングワイヤの切断を連続的に行うことで、電極パッド１０３に接合されるバンプ本体１０４Ａと、バンプ本体１０４Ａから突出する突起部１０４Ｂを形成する。
次に、図３Ｄに示す工程において、基板１０１Ａ上（保護層１０２上）に、例えばエポキシ系の樹脂材料よりなる絶縁層１０５がラミネート（貼り付け）される。この絶縁層１０５は、例えばＮＣＦと呼ばれるフィラーなどの硬度調整材料が殆ど添加されていない柔らかい樹脂材料を用いることが好ましい。この絶縁層１０５が配設された状態場で、バンプ１０４は絶縁層１０５内に位置している。しかしながら、その突起部１０４Ｂの先端は、必ずしも絶縁層１０５の上面から露出している必要はない。
次に、絶縁層１０５の上部には、図３Ｅに示すように、銅箔１１２が配設されると共に圧着処理が行われる。これにより絶縁層１０５も押圧され、バンプ１０４の突起部１０４Ｂの一部は絶縁層１０５の上面から露出した状態となる。
この際、絶縁層１０５であるＮＣＦ等は柔らかい樹脂材料であるため、絶縁層１０５から突起部１０４Ｂを確実に露出させることができる。また、絶縁層１０５の厚さも、この圧着処理時に突起部１０４Ｂが確実に絶縁層１０５の上面から突出する厚さに選定されている。更に、この圧着処理により、各バンプ１０４の突起部１０４Ｂは銅箔１１２により押圧され、その先端部の高さが均一化（レベリング）される。
この際に用いられる銅箔１１２は、その絶縁層１０５と対向する側の面が粗面とされている。このため、絶縁層１０５の銅箔１１２が圧接された面には、銅箔１１２の粗面が転写された状態となる（これについては後述する）。
尚、絶縁層１０５の材質は上記したＮＣＦに限定されるものではなく、様々な絶縁材料（樹脂材料）を用いることが可能である。例えば、絶縁層１０５として、ビルドアップ樹脂（フィラー入りのエポキシ樹脂）や、ＡＣＦと呼ばれる樹脂材料を用いることも可能である。また、絶縁層１０５の上部に形成される層は、必ずしも銅箔１１２である必要はなく、ＰＥＴ等よりなるテンポラリーフィルムを用いることも可能である。更に、予め樹脂フィルムの片面にＣｕ箔が設けられた、片面銅箔付き樹脂フィルムを用いることも可能である。
上記の圧着処理が終了すると、例えばエッチング法を用いて銅箔１１２の除去が行われる。図３Ｆは、銅箔１１２が除去された状態を示している。前記したように、圧着処理時において突起部１０４Ｂは絶縁層１０５から露出される共にレベリングされている。このため、銅箔１１２が除去された状態において、突起部１０４Ｂは絶縁層１０５から露出した状態となっている。
次に、図３Ｇに示す工程において、絶縁層１０５及びバンプ本体１０４Ａの上面に第１の導電層１０７Ａを形成する。本実施例では、この第１の導電層１０７Ａ（第１の導電パターン１０７）を蒸着法の一種であるスパッタ法を用いて形成することを特徴としている。
第１の導電層１０７Ａは、Ｔｉ膜１１４とＣｕ膜１１５を積層した構成とされている。このため、絶縁層１０５上に第１の導電層１０７Ａを形成するのに、先ずＴｉをターゲットとしてスパッタリングを行いＴｉ膜１１４を形成し、続いてＣｕをターゲットとしてスパッタリングを行いＣｕ膜１１５を形成する。このＴｉ膜１１４及びＣｕ膜１１５の形成処理は、同一のスパッタ装置を用いて連続的に形成することが可能である。
また、本実施例ではＴｉ膜１１４の厚さを0.1μｍとし、Ｃｕ膜１１５の厚さを1.0μｍとしている（図３Ｇ及び図３Ｈでは図示の便宜上、Ｔｉ膜１１４及びＣｕ膜１１５を他の層の厚さよりも誇張して厚く描いている）。しかしながら、Ｔｉ膜１１４に関しては、その厚さ及び材質はこれに限定されるものではない。例えば、Ｔｉ膜１１４に代えて、厚さを0.035μｍとしたＣｒ膜を用いてもよい。更には、第１の導電パターン１０７をＴｉ膜１１４とＣｕ膜１１５の積層構造とすることなく、Ｃｕをターゲットとしてスパッタリングして、第１の導電パターン１０７をＣｕ膜の単層構造とすることも可能である。
本実施例では、上記のように導電層１０７Ａ（Ｔｉ膜１１４，Ｃｕ膜１１５）をスパッタ法を用いて形成している。このため、絶縁層１０５から露出した突起部１０４ＢとＴｉ膜１１４は金属結合する（導電層１０７ＡをＣｕ膜の単層構造とした場合には突起部１０４ＢとＣｕ膜とが金属結合する）。また、Ｔｉ膜１１４の上部に形成されるＣｕ膜１１５もスパッタ法を用いて形成されるため、Ｔｉ膜１１４とＣｕ膜１１５の接合も金属結合となる。
よって、従来のような圧接や導電性ペーストを用いた接合方法に比べ、バンプ１０４と導電層１０７Ａとを強固に接合することができ、両者間の機械的及び電気的な接続性を高めることができる。
ところで、本実施例の場合には樹脂である絶縁層１０５の上面に導電層１０７Ａ（Ｔｉ膜１１４）をスパッタリングするため、絶縁層１０５と第１の導電パターン１０７との接合性が懸念される。しかしながら本実施例では、上記のように片面が粗面化された銅箔１１２を用いることにより、銅箔１１２が除去された状態（図３Ｆ参照）で絶縁層１０５の表面は銅箔１１２の粗面が転写された状態となっている。即ち、銅箔１１２が除去された状態で絶縁層１０５の表面には、図４に拡大して示すように、粗面１０５Ａが形成されている。
従って、粗面１０５Ａが形成された絶縁層１０５上にＴｉ膜１１４がスパッタ法により形成されることにより、Ｔｉ膜１１４は粗面１０５Ａの凹凸に食い込んだ状態となり、絶縁層１０５とＴｉ膜１１４との間にはいわゆるアンカー効果が発生する。これにより、絶縁層１０５が樹脂であっても、この絶縁層１０５上にＴｉ膜１１４を確実に形成することができる。よって、Ｔｉ膜１１４の絶縁層１０５からの剥離を防止することができ、半導体装置１００の信頼性を高めることができる。
また、図４に示されるように、絶縁層１０５の粗面１０５Ａは、その上部に形成されるＴｉ膜１１４の表面１１４Ａにも履歴され、その表面１１４Ａも粗面となる。このため、その上部に形成されるＣｕ膜１１５との間にもアンカー効果が生じ、Ｔｉ膜１１４とＣｕ膜１１５の接合性を高めることができる。尚、図４は、図３Ｇに符合Ｂで示す破線の領域を拡大して示す図である。
次に、図３Ｈ〜図３Ｊに示す工程において、導電層１０７Ａを給電層（シード層）とした電解メッキにより、バンプ１０４に接続される導電パターン１０６を形成する。この導電パターン１０６を形成する方法としては、例えば、いわゆるサブトラクティブ法と、セミアディティブ法とがあるが、本実施例ではサブトラクティブ法を用いた例について説明する。
先ず、図３Ｈに示す工程において、導電層１０７Ａ（Ｔｉ膜１１４，Ｃｕ膜１１５）を給電層とした電解メッキにより、導電層１０７Ａ上に、例えばＣｕよりなる導電層１０８Ａを積層する。次に、図３Ｉに示す工程において、導電層１０８Ａ上に開口部Ｒａを有するマスクパターンＲ１を形成する。マスパターンＲ１は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより、形成することができる。
次に、図３Ｊに示す工程において、マスクパターンＲ１をマスクにした、導電層１０７Ａ，１０８Ａのパターンエッチングを行うことにより、第１の導電層１０７と第２の導電層１０８が積層され、かつバンプ１０４に接続された導電パターン１０６が形成される。
例えば、上記の第１の導電パターン１０７は厚さが１〜２μｍ、第２の導電パターン１０８は厚さが１０〜３０μｍ程度に形成されるが、上記の数値は一例であり、本発明はこれらの数値に限定されるものではない。
上記の導電パターン１０６を形成するにあたっては、導電層１０７Ａを給電層とすることで電解メッキ法を用いることが容易となっている。例えば、給電層（シード層）を無電解メッキ法により形成する場合には、絶縁層の表面を荒らす処理（いわゆるデスミア処理）が必要になり、メッキ層を形成するための処理が複雑になってしまう。
これに対して本実施例による方法では、デスミア処理が不要となり、単純な方法で容易に給電層（導電層１０７Ａ）を形成することが可能となる。このため、上記の方法によれば半導体装置を製造する方法が単純となり製造コストが抑制される。
次に、図３Ｋに示す工程において、必要に応じて、導電パターン１０６（Ｃｕ）の表面の粗化処理を施した後、絶縁層１０５上に、開口部１０９Ａを有するソルダーレジスト層（絶縁層）１０９を形成する。開口部１０９Ａからは、導電パターン１０６の一部が露出するようにする。
次に、図３Ｌに示す工程において、必要に応じて基板１０１Ａの裏面研削を行い、基板１０１Ａを所定の厚さとする。
次に、図３Ｍに示す工程において、必要に応じて開口部１０９Ａから露出する導電パターン１０６上にはんだバンプ１１０を形成する。さらに、基板１０１Ａのダイシングを行って半導体チップを個片化し、これにより図１に示した半導体装置１００を製造することができる。
ところで、上記の製造方法では、導電パターン１０６をサブトラクティブ法により形成しているが、導電パターン１０６をセミアディティブ法を用いて形成してもよい。この場合、例えば、上記の製造方法において図３Ａ〜図３Ｇに示した工程を実施した後、図３Ｈ〜図３Ｊの工程に換えて、以下に説明する工程を実施すればよい。
即ち、図５に示すように、導電層１０７Ａ上に開口部Ｒｂを有するマスクパターンＲ２を形成する。このマスパターンＲ２は、塗布またはフィルムの貼り付けによるレジスト層の形成と、該レジスト層のフォトリソグラフィ法を用いたパターニングにより形成することができる。
次に、導電層１０７Ａを給電層（シード層）とする電解メッキを実施し、開口部Ｒｂから露出する導電層１０７Ａ上に第２の導電パターンを形成する。その後、マスクパターンＲ２を剥離し、更にマスクパターンＲ２を剥離することで露出する余剰な給電層１０７Ａをエッチングにより除去し、これにより図３Ｊに示す導電パターン１０６を形成することができる。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
具体的には、基板１０１Ａとして半導体基板に代えてガラス基板や多層配線基板を用いることも可能であり、よってこれらの基板を用いる各種電子装置への定期用が可能となる。
また、蒸着法はスパッタリング法に限定されるものではなく、真空蒸着法やイオンプレーティング等の物理的蒸着法を用いることも可能であり、またＣＶＤ法等の化学蒸着法を用いることが可能である。
図１は、本発明の一実施例である半導体装置を示す断面図である。 図２は、図１におけるバンプ近傍を拡大して示す断面図である。 図３Ａは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１）である。 図３Ｂは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その２）である。 図３Ｃは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その３）である。 図３Ｄは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その４）である。 図３Ｅは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その５）である。 図３Ｆは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その６）である。 図３Ｇは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その７）である。 図３Ｈは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その８）である。 図３Ｉは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その９）である。 図３Ｊは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１０）である。 図３Ｋは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１１）である。 図３Ｌは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１２）である。 図３Ｍは、本発明の一実施例である半導体装置の製造方法を説明する断面図（その１３）である。 図４は、図３ＧにおけるＴｉ膜及びＣｕ膜近傍を拡大して示す断面図である。 図５は、本発明の一実施例である半導体装置の製造方法の変形例を説明するための断面図である。
符号の説明
１００ 半導体装置
１０１ 半導体チップ
１０１Ａ 基板
１０２ 保護層
１０３ 電極パッド
１０４ バンプ
１０４Ａ バンプ本体
１０４Ｂ 突起部
１０５ 絶縁層
１０６ 導電パターン
１０７ 第１の導電パターン
１０７Ａ 導電層
１０８ 第２の導電パターン
１０８Ａ 導電層
１０９ ソルダーレジスト層
１１０ はんだバンプ
１１２ 銅箔
１１４ Ｔｉ膜
１１５ Ｃｕ膜
上記の課題は、本発明の第１の観点からは、
基板本体に形成された電極パッド上に、突起部を有するバンプを形成する第１の工程と、
前記基板本体上に絶縁層を形成し、該絶縁層上に該絶縁層と対向する側の面が粗面とされた銅箔を配設し、該銅箔を前記絶縁層に圧着することにより前記突起部の一部を前記絶縁層の上面に露出させると共に前記粗面を前記絶縁層及び前記突起部の前記絶縁層から露出した一部に転写し、その後、前記銅箔を除去する第２の工程と、
前記粗面が転写された前記絶縁層の上面及び前記突起部の露出した部分に、先ず蒸着法を用いてチタン膜を形成し、次に該チタン膜の上部に蒸着法を用いて銅膜を形成することにより導電層を形成する第３の工程と、
前記導電層を給電層とした電解メッキにより配線層を形成する第４の工程と、
該配線層をパターニングして前記バンプに接続した導電パターンを形成する第５の工程とを有することを特徴とする電子装置の製造方法により解決することができる。
また、上記の課題は、本発明の他の観点からは、
電極パッドが形成された基板本体と、
前記電極パッド上に形成されたバンプと、
前記基板本体上に形成された絶縁層と、
該絶縁層上に形成されると共に前記バンプに接続された導電パターンとを有した電子装置であって、
前記導電パターンは、チタン膜と銅膜とが積層された構成を有し、
前記バンプと前記チタン膜とが金属接合すると共に、該チタン膜と前記銅膜とが金属接合し、
かつ、前記絶縁層、前記チタン膜、及び前記銅膜の表面に粗面が形成されてなることを特徴とする電子装置により解決することができる。
本発明は上記の点に鑑みてなされたものであり、電気的及び機械的信頼性の向上を図りうる電子装置の製造方法を提供することを目的とする。

Claims (8)

  1. 基板本体に形成された電極パッド上に、突起部を有するバンプを形成する第１の工程と、
    前記基板本体上に絶縁層を形成すると共に、前記突起部の一部を前記絶縁層の上面に露出させる第２の工程と、
    前記絶縁層の上面及び前記突起部の露出した部分に蒸着法を用いて導電層を形成する第３の工程と、
    前記導電層を給電層とした電解メッキにより配線層を形成する第４の工程と、
    該配線層をパターニングして前記バンプに接続した導電パターンを形成する第５の工程と、
    を有することを特徴とする電子装置の製造方法。
  2. 前記基板本体は、半導体基板であることを特徴とする請求項１記載の電子装置の製造方法。
  3. 前記第３の工程で実施される蒸着法は物理蒸着法であることを特徴とする請求項１又は２記載の電子装置の製造方法。
  4. 前記第３の工程では、前記導電層として先ず密着金属膜を形成し、その後に該密着金属膜の上部に銅膜を形成することを特徴とする請求項１乃至３のいずれか一項に記載の電子装置の製造方法。
  5. 前記第３の工程では、前記導電層として銅膜を形成することを特徴とする請求項１乃至３のいずれか一項に記載の電子装置の製造方法。
  6. 前記第１の工程では、前記バンプがボンディングワイヤにより形成されることを特徴とする請求項１乃至５のいずれか１項記載の電子装置の製造方法。
  7. 電極パッドが形成された基板本体と、
    前記電極パッド上に形成されたバンプと、
    前記基板本体上に形成された絶縁層と、
    該絶縁層上に形成されると共に前記バンプに接続された導電パターンとを有し、
    前記バンプと前記導電パターンが金属接合してなることを特徴とする電子装置。
  8. 前記基板本体が半導体チップであることを特徴とする請求項７記載の電子装置。
JP2007160613A 2007-06-18 2007-06-18 電子装置の製造方法 Expired - Fee Related JP4121542B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007160613A JP4121542B1 (ja) 2007-06-18 2007-06-18 電子装置の製造方法
TW097120902A TW200901347A (en) 2007-06-18 2008-06-05 Electronic device manufacturing method and electronic device
KR1020080056099A KR20080111397A (ko) 2007-06-18 2008-06-16 전자 장치의 제조 방법 및 전자 장치
US12/140,706 US7795127B2 (en) 2007-06-18 2008-06-17 Electronic device manufacturing method and electronic device
CNA2008101266191A CN101330028A (zh) 2007-06-18 2008-06-17 电子器件的制造方法以及电子器件
EP08158510A EP2048712A3 (en) 2007-06-18 2008-06-18 Electronic device manufacturing method and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160613A JP4121542B1 (ja) 2007-06-18 2007-06-18 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP4121542B1 JP4121542B1 (ja) 2008-07-23
JP2008311592A true JP2008311592A (ja) 2008-12-25

Family

ID=39704898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160613A Expired - Fee Related JP4121542B1 (ja) 2007-06-18 2007-06-18 電子装置の製造方法

Country Status (6)

Country Link
US (1) US7795127B2 (ja)
EP (1) EP2048712A3 (ja)
JP (1) JP4121542B1 (ja)
KR (1) KR20080111397A (ja)
CN (1) CN101330028A (ja)
TW (1) TW200901347A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004504A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
JP2012004506A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012004505A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012044180A (ja) * 2010-08-18 2012-03-01 Samsung Electro-Mechanics Co Ltd 微細ピッチバンプを備えた基板及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436837B2 (ja) * 2008-10-30 2014-03-05 新光電気工業株式会社 半導体装置内蔵基板の製造方法
JP5436836B2 (ja) * 2008-10-30 2014-03-05 新光電気工業株式会社 半導体装置内蔵基板の製造方法
JP5406572B2 (ja) * 2009-03-19 2014-02-05 新光電気工業株式会社 電子部品内蔵配線基板及びその製造方法
JP2012134270A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US9041215B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Single mask package apparatus and method
CN113517198A (zh) * 2020-04-10 2021-10-19 长鑫存储技术有限公司 半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964049A (ja) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2002313930A (ja) * 2001-04-11 2002-10-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005158929A (ja) * 2003-11-25 2005-06-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
EP1155846B1 (de) 2000-05-17 2008-11-19 Eastman Kodak Company Verfahren zur Einstellung des Registers bei einer Mehrfarbendruckmaschine
JP2002050716A (ja) * 2000-08-02 2002-02-15 Dainippon Printing Co Ltd 半導体装置及びその作製方法
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
JP2004047725A (ja) 2002-07-11 2004-02-12 Sumitomo Bakelite Co Ltd 半導体装置及び製造方法
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
JP2004193297A (ja) 2002-12-11 2004-07-08 Dainippon Printing Co Ltd ウェハレベルパッケージおよびその製造方法
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP4379216B2 (ja) 2004-06-11 2009-12-09 株式会社デンソー 半導体装置及びその製造方法
JP4105202B2 (ja) * 2006-09-26 2008-06-25 新光電気工業株式会社 半導体装置の製造方法
JP4121543B1 (ja) * 2007-06-18 2008-07-23 新光電気工業株式会社 電子装置
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
JP5139039B2 (ja) * 2007-11-20 2013-02-06 新光電気工業株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964049A (ja) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd チップサイズパッケージ及びその製造方法
JP2002313930A (ja) * 2001-04-11 2002-10-25 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004006486A (ja) * 2002-05-31 2004-01-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005158929A (ja) * 2003-11-25 2005-06-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004504A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
JP2012004506A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012004505A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012044180A (ja) * 2010-08-18 2012-03-01 Samsung Electro-Mechanics Co Ltd 微細ピッチバンプを備えた基板及びその製造方法

Also Published As

Publication number Publication date
US20080315414A1 (en) 2008-12-25
KR20080111397A (ko) 2008-12-23
US7795127B2 (en) 2010-09-14
TW200901347A (en) 2009-01-01
EP2048712A2 (en) 2009-04-15
CN101330028A (zh) 2008-12-24
JP4121542B1 (ja) 2008-07-23
EP2048712A3 (en) 2009-11-04

Similar Documents

Publication Publication Date Title
JP4121542B1 (ja) 電子装置の製造方法
JP4708399B2 (ja) 電子装置の製造方法及び電子装置
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
JP2001127095A (ja) 半導体装置及びその製造方法
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
JP4121543B1 (ja) 電子装置
JP2006019591A (ja) 配線基板の製造方法および配線基板
KR20200035197A (ko) 반도체 장치 및 그 제조 방법
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
JP2009129982A (ja) 半導体装置及びその製造方法
JP2008108849A (ja) 半導体装置および半導体装置の製造方法
JP2016066649A (ja) 電子装置及び電子装置の製造方法
JP7382170B2 (ja) 半導体装置
EP1341232A2 (en) Semiconductor device and method for fabricating the same
JP2007095894A (ja) 半導体装置及びその製造方法
WO2018220868A1 (ja) 半導体装置および半導体装置の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP6515243B2 (ja) 半導体装置の製造方法
US7985619B2 (en) Manufacturing method for semiconductor device embedded substrate
JP2006191152A (ja) 半導体装置及びその製造方法
JP2004063808A (ja) 半導体装置のパッケージ構造とその製造方法
JP2011040471A (ja) 半導体装置及び電子装置
TW201001571A (en) Semiconductor with top-side wrap-around flange contact
JP2009200132A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees