JP2012044180A - 微細ピッチバンプを備えた基板及びその製造方法 - Google Patents

微細ピッチバンプを備えた基板及びその製造方法 Download PDF

Info

Publication number
JP2012044180A
JP2012044180A JP2011178356A JP2011178356A JP2012044180A JP 2012044180 A JP2012044180 A JP 2012044180A JP 2011178356 A JP2011178356 A JP 2011178356A JP 2011178356 A JP2011178356 A JP 2011178356A JP 2012044180 A JP2012044180 A JP 2012044180A
Authority
JP
Japan
Prior art keywords
layer
solder resist
dry film
fine pitch
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011178356A
Other languages
English (en)
Other versions
JP5558432B2 (ja
Inventor
Jin-Hong Kim
キム・ジン・ホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012044180A publication Critical patent/JP2012044180A/ja
Application granted granted Critical
Publication of JP5558432B2 publication Critical patent/JP5558432B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】本発明は、微細ピッチバンプを備えた基板及びその製造方法に関する。
【解決手段】本発明の実施形態による微細ピッチバンプを備えた基板製造方法は、回路パターンが形成されたコア層にソルダーレジストを積層してソルダーレジスト層を形成する段階と、ソルダーレジスト層の上面にシード層（Ｓｅｅｄ Ｌａｙｅｒ）を形成する段階と、シード層の上面にドライフィルムを積層してドライフィルム層を形成する段階と、ソルダーレジスト層、シード層及びドライフィルム層を同時に加工してホールを形成する段階と、前記ホールに銅充填メッキを行い、シード層及びドライフィルム層を除去して銅ポストバンプを形成する段階と、を含み、ソルダーレジスト層とドライフィルム層に同一のサイズのホールを同時に加工するため、銅ポストバンプの整合度を向上させることができ、これにより、バンプの微細ピッチの形成を実現できるという効果を期待することができる。
【選択図】図５

Description

本発明は、微細ピッチバンプを備えた基板及びその製造方法に関し、より詳細には、基板の製造時、積層されたソルダーレジスト（ＳＲ）層とドライフィルム（ＤＦ）層に同一のサイズのホールを同時に加工して銅ポストバンプの整合度を向上させ、これにより、バンプの微細ピッチを形成できるようにするための微細ピッチバンプを備えた基板及びその製造方法に関する。
電子機器の高性能化及び小型化の傾向により、半導体チップの端子数は著しく増加しており、これにより、信号伝達速度を向上させるために、パッケージ（Ｐａｃｋａｇｅ）基板が薄型化されている。
これにより、基板とチップとを連結するバンプピッチ（Ｂｕｍｐ Ｐｉｔｃｈ）も微細化されており、これに応える技術として、銅ポストバンピング（Ｃｕ Ｐｏｓｔ Ｂｕｍｐｉｎｇ）の技術開発が行われている。
特開平７−１０６３３３号公報
従って、本発明は上述の問題点を解決するために導き出されたものであり、基板の製造時、ソルダーレジスト層とドライフィルム層に同時にホールを加工し、バンプのピッチを微細化できる技術である銅ポストバンピング（Ｃｕ Ｐｏｓｔ Ｂｕｍｐｉｎｇ）技術を利用して微細ピッチバンプを形成するようにした、微細ピッチバンプを備えた基板及びその製造方法を提供することをその目的とする。
前記目的を果たすための本発明の実施形態による微細ピッチバンプを備えた基板製造方法は、回路パターンが形成されたコア層にソルダーレジストを積層してソルダーレジスト層を形成する段階と、ソルダーレジスト層の上面にシード層（Ｓｅｅｄ Ｌａｙｅｒ）を形成する段階と、シード層の上面にドライフィルムを積層してドライフィルム層を形成する段階と、ソルダーレジスト層、シード層及びドライフィルム層を同時に加工してホールを形成する段階と、前記ホールに銅充填メッキを行い、シード層及びドライフィルム層を除去して銅ポストバンプを形成する段階と、を含むことができる。
ここで、前記ソルダーレジスト層、シード層及びドライフィルム層に形成されたホールの幅が互いに同一であるようにホールを形成することが好ましい。
また、前記回路パターンは、コア層の上面または下面に形成されることが好ましい。
さらに、前記ソルダーレジストは、コア層の上面または下面に積層されることが好ましい。
本発明の実施形態による微細ピッチバンプを備えた基板は、回路パターンが形成されたコア層と、コア層の上面または下面に積層されたソルダーレジスト層と、前記ソルダーレジスト層の上面に形成されたシード層と、前記シード層の上面に形成されたドライフィルム層と、前記ソルダーレジスト層、シード層及びドライフィルム層を貫通するホールと、前記ホールに銅充填メッキによって形成される銅ポストバンプと、を含むことができる。
ここで、前記ソルダーレジスト層、シード層及びドライフィルム層に形成されたホールの幅が互いに同一であるようにホールを形成することが好ましい。
また、前記回路パターンは、コア層の上面または下面に形成されることが好ましい。
さらに、前記ソルダーレジスト層は、コア層の上面または下面に積層されることが好ましい。
本発明の微細ピッチバンプを備えた基板及びその製造方法は、ソルダーレジスト層とドライフィルム層に同一のサイズのホールを同時に加工するため、銅ポストバンプの整合度を向上させることができ、これにより、バンプの微細ピッチの形成を実現できるという効果を期待することができる。
また、本発明は、バンプダイのサイズが従来より小さくなるため、微細ピッチバンプを形成することができる。
本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。 本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。 本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。 本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。 本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す断面図である。
以下、本発明の実施形態を微細ピッチバンプを備えた基板の図面を参照して詳細に説明する。以下で紹介される実施形態は、当業者に本発明の思想を十分に伝達するための例として提供するものである。従って、本発明は以下で説明される実施形態に限定されず、他の形態に具体化されることもできる。そして、図面において、装置の大きさ及び厚さなどは便宜のために誇張されて表現されることもできる。明細書の全体における同一の参照番号は同一の構成要素を示す。
図１から図５は本発明による微細ピッチバンプを備えた基板の製造工程を順次に示す図面である。
図示したように、微細ピッチバンプを備えた基板１００は、コア層１１０と、ソルダーレジスト層１５０と、シード層１７０と、ドライフィルム（Ｄｒｙ Ｆｉｌｍ：ＤＦ）層１９０と、ホール２１０と、銅ポストバンプ２３０と、を含む。
より詳細に説明すると、コア層１１０の上面には回路パターン１３０が形成されることができる。
ここで、回路パターン１３０はコア層１１０の上面または下面に形成されることができる。
ソルダーレジスト層１５０は、コア層１１０の上面または下面に積層されることができる。
シード層１７０はソルダーレジスト層１５０の上面に形成されることができる。
ドライフィルム層１９０は、シード層１７０の上面に形成されることができる。
ホール２１０は、ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０を貫通するように形成されることができる。
ここで、ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０に形成されたホールの幅は、互いに同一であるように形成されることができる。ソルダーレジスト層とドライフィルム層に形成されたホールのサイズが同一であるため、後で一体形態のポストバンプを形成することができる。
銅ポストバンプ２３０は、ホール２１０に銅充填メッキを行うことにより形成されることができる。
ここで、銅ポストバンプ２３０は、ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０に同一の幅を有するように形成された貫通ホールに銅充填メッキを行うことにより形成されるため、一体形態に形成されることができ、これにより、バンプダイのサイズが従来より小さくなるという効果を期待することができる。また、バンプダイのサイズが縮小されることにより、微細ピッチバンプが形成されることができる。
以下、図示していないが、微細ピッチバンプを備えた基板の製造方法を説明する。
微細ピッチバンプを備えた基板１００の製造方法は、まず、回路パターン１３０が形成されたコア層１１０にソルダーレジストを積層して、ソルダーレジスト層１５０を形成することができる。
ここで、回路パターン１３０はコア層１１０の上面または下面に形成されることができる。
次に、ソルダーレジスト層１５０の上面にシード層（Ｓｅｅｄ Ｌａｙｅｒ）１７０を形成することができる。
その後、シード層１７０の上面にドライフィルムを積層して、ドライフィルム層１９０を形成することができる。
ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０を同時に加工して、ホール２１０を形成することができる。
ここで、ソルダーレジスト層１５０は、コア層１１０の上面または下面に積層されることができる。
次に、ホール２１０に銅充填メッキを行い、シード層１７０及びドライフィルム層１９０を除去して、銅ポストバンプ２３０を形成することができる。
ここで、ソルダーレジスト層１５０、シード層１７０及びドライフィルム層１９０に形成されたホール２１０の幅は、互いに同一であるように形成されることができる。
また、ホール２１０の両側面に形成されたシード層１７０とドライフィルム層１９０とを、一般的に公知された技術によって除去することができる。
上述した本発明の技術によると、バンプダイのサイズが従来より小さくなることにより、微細ピッチバンプを形成することができるという効果を期待することができる。
また、本発明は、ソルダーレジスト層とドライフィルム層に形成されたホールのサイズが同一であるため、一体形態のポストバンプを形成することができる。
以上で説明した本発明の好ましい実施形態は例示の目的のために開示されたものであり、本発明が属する技術分野において通常の知識を有するものにおいて、本発明の技術的思想を外れない範囲内で様々な置換、変形及び変更が可能であり、このような置換、変形及び変更などは添付の特許請求範囲に属するとするべきであろう。
１００ 基板
１１０ コア層
１３０ 回路パターン
１５０ ソルダーレジスト層
１７０ シード層
１９０ ドライフィルム層
２１０ ホール

Claims (8)

  1. 回路パターンが形成されたコア層にソルダーレジストを積層してソルダーレジスト層を形成する段階と、
    ソルダーレジスト層の上面にシード層を形成する段階と、
    シード層の上面にドライフィルムを積層してドライフィルム層を形成する段階と、
    ソルダーレジスト層、シード層及びドライフィルム層を同時に加工してホールを形成する段階と、
    前記ホールに銅充填メッキを行い、シード層及びドライフィルム層を除去して銅ポストバンプを形成する段階と、
    を含む微細ピッチバンプを備えた基板製造方法。
  2. 前記ソルダーレジスト層、シード層及びドライフィルム層に形成されたホールの幅が互いに同一であるようにホールを形成することを特徴とする請求項１に記載の微細ピッチバンプを備えた基板製造方法。
  3. 前記回路パターンは、コア層の上面または下面に形成されることを特徴とする請求項２に記載の微細ピッチバンプを備えた基板製造方法。
  4. 前記ソルダーレジストは、コア層の上面または下面に積層されることを特徴とする請求項３に記載の微細ピッチバンプを備えた基板製造方法。
  5. 回路パターンが形成されたコア層と、
    コア層の上面または下面に積層されたソルダーレジスト層と、
    前記ソルダーレジスト層の上面に形成されたシード層と、
    前記シード層の上面に形成されたドライフィルム層と、
    前記ソルダーレジスト層、シード層及びドライフィルム層を貫通するホールと、
    前記ホールに銅充填メッキによって形成される銅ポストバンプと、
    を含む微細ピッチバンプを備えた基板。
  6. 前記ソルダーレジスト層、シード層及びドライフィルム層に形成されたホールの幅が互いに同一であるようにホールを形成することを特徴とする請求項５に記載の微細ピッチバンプを備えた基板。
  7. 前記回路パターンは、コア層の上面または下面に形成されることを特徴とする請求項６に記載の微細ピッチバンプを備えた基板。
  8. 前記ソルダーレジスト層は、コア層の上面または下面に積層されることを特徴とする請求項７に記載の微細ピッチバンプを備えた基板。
JP2011178356A 2010-08-18 2011-08-17 微細ピッチバンプを備えた基板製造方法 Expired - Fee Related JP5558432B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0079832 2010-08-18
KR1020100079832A KR101138592B1 (ko) 2010-08-18 2010-08-18 미세 피치 범프를 구비한 기판과 이의 제조 방법

Publications (2)

Publication Number Publication Date
JP2012044180A true JP2012044180A (ja) 2012-03-01
JP5558432B2 JP5558432B2 (ja) 2014-07-23

Family

ID=45593175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011178356A Expired - Fee Related JP5558432B2 (ja) 2010-08-18 2011-08-17 微細ピッチバンプを備えた基板製造方法

Country Status (3)

Country Link
US (1) US20120043122A1 (ja)
JP (1) JP5558432B2 (ja)
KR (1) KR101138592B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422524B1 (ko) * 2012-12-24 2014-07-24 주식회사 심텍 미세 피치의 접속부를 구비하는 인쇄회로기판 및 이의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016096A (ja) * 2000-06-27 2002-01-18 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2003124246A (ja) * 2001-10-12 2003-04-25 Sharp Corp 半導体装置及びその製造方法
JP2004028185A (ja) * 2002-06-25 2004-01-29 Yazaki Corp トランスミッション
JP2004281835A (ja) * 2003-03-18 2004-10-07 Sumitomo Bakelite Co Ltd プリント配線板及びその製造方法
JP2008218540A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 配線基板の製造方法
JP2008311592A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4259774B2 (ja) 2001-07-16 2009-04-30 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR20100060968A (ko) * 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016096A (ja) * 2000-06-27 2002-01-18 Citizen Watch Co Ltd 半導体装置とその製造方法
JP2003124246A (ja) * 2001-10-12 2003-04-25 Sharp Corp 半導体装置及びその製造方法
JP2004028185A (ja) * 2002-06-25 2004-01-29 Yazaki Corp トランスミッション
JP2004281835A (ja) * 2003-03-18 2004-10-07 Sumitomo Bakelite Co Ltd プリント配線板及びその製造方法
JP2008218540A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 配線基板の製造方法
JP2008311592A (ja) * 2007-06-18 2008-12-25 Shinko Electric Ind Co Ltd 電子装置の製造方法

Also Published As

Publication number Publication date
KR101138592B1 (ko) 2012-05-10
JP5558432B2 (ja) 2014-07-23
US20120043122A1 (en) 2012-02-23
KR20120017246A (ko) 2012-02-28

Similar Documents

Publication Publication Date Title
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
US20140239490A1 (en) Packaging substrate and fabrication method thereof
US20090308647A1 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
US9502336B2 (en) Coreless substrate with passive device pads
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US9159693B2 (en) Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same
US8847369B2 (en) Packaging structures and methods for semiconductor devices
TWI384925B (zh) 內埋式線路基板之結構及其製造方法
JP2008258646A (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
KR100797682B1 (ko) 인쇄회로기판의 제조방법
US20160133551A1 (en) Package structure and fabrication method thereof
JP5989329B2 (ja) プリント回路基板の製造方法
US20160020191A1 (en) Functional Spacer for SIP and Methods for Forming the Same
US20110083892A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP5558432B2 (ja) 微細ピッチバンプを備えた基板製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2017538280A (ja) 制約されたはんだ相互接続パッドを備える回路基板
US20090288861A1 (en) Circuit board with buried conductive trace formed thereon and method for manufacturing the same
KR20140047877A (ko) 인쇄회로기판 및 그 제조방법
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130123

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130128

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140604

R150 Certificate of patent or registration of utility model

Ref document number: 5558432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees