JP2003124246A

JP2003124246A - 半導体装置及びその製造方法

Info

Publication number: JP2003124246A
Application number: JP2001315710A
Authority: JP
Inventors: Yoshihide Suzuki; 芳英鈴木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-10-12
Filing date: 2001-10-12
Publication date: 2003-04-25
Anticipated expiration: 2021-10-12
Also published as: JP4179769B2

Abstract

(57)【要約】【課題】入出力用の電極パッドの表面に形成された自然
酸化膜を除去する必要がなく、又、カレントフィルムを
除去するための特段の工程を必要とせず、電極パッドと
バリアメタルとの接触面積が大で、安定してバンプ電極
を形成することができる半導体装置を提供する。【解決手段】半導体基板１上に絶縁膜２を介して電極パ
ッド３が形成され、電極パッド３上の表面保護膜５が電
極パッド３の周辺部を覆うように開口され、電極パッド
３の上方に、バリアメタル４を介して金バンプ電極９が
形成されてなる半導体装置において、バリアメタル４が
電極パッド３の全表面に被着形成され、バリアメタル４
を、電極パッド３と、表面保護膜５との間に介在させて
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、詳しくは、半導体基板上にバンプ電
極を有する半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】近時は、電子機器の軽量コンパクト化に
伴い、これらの機器に組込まれる半導体集積回路等(以
下、半導体装置と称する)自体にも軽量コンパクト化が
求められるようになったが、その実装形態として、ＴＡ
Ｂ(ＴａｐｅＡｕｔｏｍａｔｅｄＢｏｎｄｉｎｇ）
方式やフリップチップ（ＦｌｉｐＣｈｉｐ）方式が広
く用いられている。

【０００３】これらの方式は、半導体装置の表面に形成
された入出力用の電極パッド上に金（Ａｕ）などにより
所謂バンプ電極を形成し、このバンプ電極を介してイン
ナーリード（ＩｎｎｅｒＬｅａｄ）や、実装基板上の
プリント配線と接続を行うものである。特に、近年、携
帯電子機器の発展に伴い、高密度化、多入出力化への要
求が大きくなり、ＴＡＢ方式やフリップチップ方式によ
る実装方式がますます脚光を浴びつつある。

【０００４】バンプ電極を形成する方法としては、めっ
きによる方法や、導電性樹脂の塗布による方法、物理的
蒸着による方法など種々の方法があるが、その中でも生
産性や再現性が良いという点から、現在は「めっき」に
よる方法、特に「電解めっき」による方法が主流となっ
ている。

【０００５】また、バンプ電極を形成する材料として
は、インナーリードやプリント配線の金属への圧接性や
溶接性を考慮して、金（Ａｕ）、銀（Ａｇ）、銅（Ｃ
ｕ）等の貴金属やそれらの合金、はんだ等が用いられて
いる。

【０００６】しかし、これらバンプ電極を形成する材料
と半導体装置の入出力パッドを形成する材料であるＡｌ
系金属は、反応性が高く容易に金属間化合物を形成する
ため、出入力パッドとバンプ電極の密着性不良を起こし
やすい。

【０００７】そこで、このような反応を防ぐために、バ
ンプ電極材料と入出力パッド材料との間に、所謂バリア
層(バリアメタル)を設けるのが一般的である。そのバリ
アメタルとしては、チタン(Ｔｉ）、タングステン
（Ｗ）、白金（Ｐｔ）、ニッケル（Ｎｉ）等の高融点金
属や、Ｔｉ−Ｗ、Ｔｉ−Ｎなどの高融点金属の合金や窒
化物等の薄膜が用いられる。

【０００８】半導体基板表面の所定の位置に、電解めっ
き法によってバンプを形成する場合、形成されたバンプ
の高さなどの均一性を確保するためには、電解めっきを
行っている工程中はバンプが形成される半導体基板の表
面を同電位に保つ必要があり、半導体基板の全表面にわ
たって導電層を形成する。これをカレントフィルムと称
している。

【０００９】図２は、半導体装置の製作工程の説明図で
あり、以下に、同図に基づいて、カレントフィルムを用
いたバンプ電極形成法の工程について順を追って説明す
る。なお、同図において、１１は半導体基板、１２は半
導体基板表面に形成された絶縁膜、１３は入出力用の電
極パッド、１４は表面保護膜、１５はバリアメタル、１
６はカレントフィルム、１７は非導電性フォトレジス
ト、１８はバンプ電極を示す。

【００１０】（１）トランジスタ等の素子(図示せず)か
ら成る半導体装置が組込まれた半導体基板１の表面に形
成された絶縁膜１２の上方に、ＡｌまたはＡｌ系金属膜
を堆積させ、電極パッド１３を形成する。次いで、表面
保護膜１４として、例えばＳｉ₃ Ｎ₄ 膜(シリコン窒化
膜)を全表面に堆積させ、電極パッド１３の周辺部を覆
うように、表面保護膜１４の所定の位置を開口する。

【００１１】（２）電極パッド１３の表面に空気中で形
成された自然酸化膜を、真空中で、例えばＡｒイオンに
よるスパッタリングにより除去し、続いてバリアメタル
１５として例えばＴｉ−Ｗ層、カレントフィルム１６と
して例えばＡｕ層を、真空中で連続して堆積させる。

【００１２】（３）非導電性フォトレジスト１７を塗布
して所定の位置（バンプ電極１８を形成する位置）を開
口し、この非導電性フォトレジスト１７をマスクとし
て、カレントフィルム１６をカソード電極とし、電解め
っき法で金バンプ電極１８を形成する（図２（ａ）参
照）。

【００１３】（４）金バンプ電極１８の形成後、非導電
性フォトレジスト１７を除去し、金バンプ電極１８を犠
牲マスクとして、ヨウ素ヨウ化カリウム溶液でＡｕ層
（カレントフィルム）１６をエッチングし、過酸化水素
水でＴｉ−Ｗ層１５をエッチングして、金バンプ電極１
８の形成を完了する（図２（ｂ）参照）。

【００１４】この従来法では、半導体基板１の全表面に
厚手のカレントフィルム１６を堆積し、金バンプ電極１
８を形成した後には、このカレントフィルム１６を除去
する必要がある。電解めっきの処理中に半導体基板表面
の電位を同電位にするためには、カレントフィルム１６
として、導電性の高い金属、例えば金などを用いる必要
があり、均一性の高い金バンプ電極形成のためには不可
欠であり、工程が複雑となり、且つ金など高価な材料を
用いるためコストアップは避けられなかった。

【００１５】このような従来技術における難点の解消を
図ることを目的とした技術が、特開平４−１７４５２２
号公報に開示されている。図３は、バンプ電極を形成す
る工程の説明図であり、以下に、同図に基づいて、その
工程について順を追って説明する。なお、図３におい
て、２１は半導体基板、２２は半導体基板の表面に形成
された絶縁膜、２３は入出力用の電極パッド、２４は表
面保護膜、２５は第１のバリアメタル、２６はポジ型フ
ォトレジスト、２７は導電性フォトレジスト、２８は非
導電性フォトレジスト、２９は第２のバリアメタル、３
０はバンプ電極を示す。

【００１６】（１）トランジスタ等の素子(図示せず)か
ら成る半導体装置が組込まれた半導体基板１の表面に形
成された絶縁膜２、例えばＳｉＯ₂ 膜の上面に、電極パ
ッド２３を形成するための金属薄膜、例えばＡｌを堆積
し、電極パッド２３を形成する。

【００１７】（２）全表面に表面保護膜２４として絶縁
膜を堆積し、電極パッド２３の周辺部を覆うように、表
面保護膜４の所定の位置を開口する。

【００１８】（３）全表面に（ポジ型）フォトレジスト
２６を塗布し、所定の位置即ち電極パッド２３の上方を
開口する。

【００１９】（４）全表面にバリアメタル２５として、
例えばＴｉ膜を堆積し、更にその上に第２のバリアメ
タル２９としてＰｔ膜を堆積させる。この場合、バリア
メタル２５の堆積方法及び堆積条件により、フォトレジ
スト２６の開口部の側壁には堆積されない様にすること
は可能であり、バリアメタル２５の堆積後、フォトレジ
スト２６を除去する際に、フォトレジスト２６の上に堆
積したバリアメタル２５，２９を所謂リフトオフ法によ
り除去する（以上、図３（ａ）参照）。

【００２０】（５）リフトオフ法によりフォトレジスト
２６の上方のバリアメタル２５，２９を除去した後、導
電性フォトレジスト２７と非導電性フォトレジスト２８
とを塗布し、所定の位置を開口した後、電極パッド２３
の上方に残ったバリアメタル２５，２９と導電性フォト
レジスト２７をカレントフィルムにして、電解めっき法
により金バンプ電極３０を形成する（図３（ｂ）参
照）。

【００２１】次いで、導電性フォトレジスト２７及び非
導電性フォトレジスト２８を除去すれば、金バンプ電極
３０を有する半導体装置が完成する(図３（ｃ）参
照）。

【００２２】

【発明が解決しようとする課題】従来のバンプ電極を有
する半導体装置の製造工程では、電極パッドとなる導電
層を真空中で堆積し、真空中から取出した後に所定の形
状に加工する。次いで、表面保護膜となる絶縁膜を堆積
し、電極パッドの上方を開口した後に、真空中でバリア
メタルの堆積を行う。

【００２３】従って、図２（ｂ)の円（Ａ）内に示す部
分、及び、図３（ｃ)の円（Ｂ）内に示す部分では、電
極パッド１３と表面保護膜１４の間、及び、電極パッド
２３と表面保護膜２４との間にはバリアメタル１５、及
び、２５は存在しない。従って、電極パッドとバリアメ
タルとの接触面積が少なくなり、その接続強度等に問題
が生じる。

【００２４】また、真空中で電極パッド１３，２３を堆
積した後、バリアメタル１５，２５を堆積するまでの間
は、電極パッド１３，２３の表面は空気中に曝されかつ
加工のための薬液にも浸漬されるので、その表面には自
然酸化膜が形成される。この自然酸化膜が存在すると、
電極パッド１３，２３とバリアメタル１５，２５とのオ
ーミックな接続が阻害されるばかりでなく、密着性にも
問題が生じる可能性がある。

【００２５】従来の工程においては、真空中でバリアメ
タルを堆積させる際に、この自然酸化膜を、例えばＡｒ
イオンのスパッタリングにより除去した後に、バリアメ
タルを堆積させている。しかし、Ａｒイオンによりスパ
ッタリングを行うと、その電気的、機械的ダメージによ
って、半導体基板、例えばシリコン基板の表面に組込ま
れているトランジスタの特性、例えば閾値電圧（Ｖｔ
ｈ）を変動させてしまう虞があり、そのダメージを最小
にするようにスパッタリングの条件等を制御する必要が
ある。

【００２６】特開平４−１７４５２２号公報に開示され
た技術においても、バリアメタルを堆積させる直前に、
入出力用の電極パッドの表面に形成された自然酸化膜
を、例えばＡｒイオンのスパッタリングにより除去する
必要があることは自明である。

【００２７】また、表面保護膜としては、通常はＳｉＯ
₂ 等の酸化膜などが用いられるが、半導体装置によって
は、表面保護膜としてポリイミド膜が用いられている場
合もある。その場合は、電極パッドの表面に形成された
自然酸化膜を除去するために、例えばＡｒイオンのスパ
ッタリングを行うと、ポリイミド膜の表面がアモルファ
スカーボンとなって導電性を有し、入出力パッド間を短
絡してしまう問題が生じ、スパッタリングの条件等をよ
り精密に制御しなければならなくなる。

【００２８】又、従来のめっき法によるバンプ電極の形
成工程が終了した後には、バンプ電極を犠牲マスクとし
て、不要な部分のカレントフィルム及びバリアメタルを
除去する工程が必要とされ工程が煩雑であった。

【００２９】特開平４−１７４５２２号公報に開示され
た技術では、不要な部分のバリアメタルの除去はリフト
オフ法により行っている。バンプ電極を犠牲マスクとし
た除去工程に比べると、工程の煩雑さは緩和されるが、
リフトオフ法を行うためだけのフォトリソグラフ工程を
必要とし、工程の本質的な削減にはならなかった。本発
明は、このような実情に鑑みてなされ、入出力用の電極
パッドの表面に形成された自然酸化膜を除去する必要が
なく、又、カレントフィルムを除去するための特段の工
程を必要とせず、電極パッドとバリアメタルとの接触面
積が大で、安定してバンプ電極を形成することができる
半導体装置とその製造方法を提供することを目的とす
る。

【００３０】

【課題を解決するための手段】本発明は、上述の課題を
解決するための手段を以下のように構成している。

【００３１】（１）半導体集積回路が組込まれた半導体
基板上に、絶縁膜を介して、入出力用の電極パッドが形
成され、前記電極パッド上の表面保護膜が前記電極パッ
ドの周辺部を覆うように開口され、前記電極パッドの上
方に、バリアメタルを介して金バンプ電極が形成されて
なる半導体装置において、前記電極パッドの全表面に前
記バリアメタルを被着形成し、前記バリアメタルを、前
記電極パッドと表面保護膜との間に介在させたことを特
徴とする。

【００３２】この構成においては、電極パッドと表面保
護膜との間にもバリアメタルが介在しているので、その
接触面積が増大する。その結果、十分な接続強度を確保
することができ、品質及び信頼性の高い半導体装置を提
供することが可能となる。又、カレントフィルムの形
成、及び電解めっき後のカレントフィルムの除去に関す
る工程が非常に簡略化され、半導体装置の製造コストを
大幅に低減することができる。

【００３３】（２）前記電極パッドはＡｌもしくはＡｌ
合金であり、前記バリアメタルは高融点金属もしくは高
融点金属の窒化物であることを特徴とする。

【００３４】この構成においては、電極パッドとなるＡ
ｌ又はＡｌ系金属層の上層に、真空中で連続してバリア
メタルとなる高融点金属層又は高融点金属の窒化物層を
堆積させるため、電極パッドの表面には自然酸化膜は形
成されない。

【００３５】従って、Ａｒイオンのスパッタリングによ
る自然酸化膜の除去は必要がなくなり、ＬＳＩ内部のト
ランジスタ特性の変動や、表面保護膜の変質によるパッ
ド間の短絡を防止することが出来る。このため製造ばら
つきが抑えられ半導体装置の収率向上が期待出来る。

【００３６】（３）半導体集積回路が組み込まれた半導
体基板上に、絶縁膜を介して、第１の導電層と第２の導
電層を真空中で連続して堆積する工程と、前記第１の導
電層と第２の導電層をパターニングして電極パッドを形
成する工程と、全表面に保護膜を堆積した後、前記電極
パッドの上方に第１の開口を形成する工程と、全表面に
導電性フォトレジストと非導電性フォトレジストを堆積
して、前記第１の開口より内側に開口する第２の開口を
有する導電性フォトレジストと非導電性フォトレジスト
を積層形成する工程と、前記導電性フォトレジストに電
圧を印加し、前記非導電性フォトレジストをマスクとし
て金バンプ電極を形成する工程と、を含むことを特徴と
する。

【００３７】この方法においては、バリアメタルの加工
は、入出力電極パッドの加工と同じに行うため、特段の
工程の増加はない。特開平４−１７４５２２号公報に開
示されている、リフトオフのためのフォトリソグラフ工
程を必要としない。

【００３８】また、導電性フォトレジストと、入出力電
極パッド及びその上に形成されたバリアメタルを、電解
めっき法に必要なカレントフィルムとして用いており、
特段の工程の増加はなく、安価な半導体装置を提供する
ことが可能となる。

【００３９】（４）前記第１の導電層は、Ａｌもしくは
Ａｌ合金であり、前記第２の導電層は、高融点金属もし
くは高融点金属金属の窒化物で形成されていることを特
徴とする。

【００４０】この方法においては、電極パッドとなるＡ
ｌ又はＡｌ系金属層の上層に、真空中で連続してバリア
メタルとなる高融点金属層又は高融点金属の窒化物層を
堆積させるため、電極パッドの表面には自然酸化膜は形
成されない。

【００４１】従って、Ａｒイオンのスパッタリングによ
る自然酸化膜の除去は必要がなくなり、ＬＳＩ内部のト
ランジスタ特性の変動や、表面保護膜の変質によるパッ
ド間の短絡を防止することが出来る。このため製造ばら
つきが抑えられ半導体装置の収率向上が期待出来る。

【００４２】（５）前記導電性フォトレジストの膜厚
は、前記金バンプ電極の膜厚より薄く形成されているこ
とを特徴とする。

【００４３】導電性フォトレジスト膜厚がめっきの厚さ
より厚いと、中央部が凹状になったバンプ電極が形成さ
れるような不具合が発生するが、本方法では、導電性フ
ォトレジストの膜厚は、前記金バンプ電極の膜厚より薄
く形成しているので、このような不具合の発生を防止す
ることができる。

【００４４】

【発明の実施の形態】以下に、本発明の実施形態に係る
半導体装置及びその製造方法について図面を参照しつつ
説明する。

【００４５】図１は、半導体装置の製造工程を説明する
ための断面図で、同図において、符号１は半導体基板、
２は絶縁膜、３は第１の導電層（電極パッド）、４は第
２の導電層（バリアメタル）、５は表面保護膜、６は表
面保護膜５の開口（第１の開口）、６ａは第２の開口、
７は第１のフォトレジスト、８は第２のフオトレジス
ト、９はバンプ電極を示す。尚、本実施形態におけるバ
ンプ電極９の形成工程や条件等は、通常の半導体集積回
路の製造工程にて用いられているものと基本的には同じ
であり、特段の場合を除いてその詳細な説明は省略す
る。

【００４６】以下に、半導体装置の製造工程について順
を追って説明する。（１）トランジスタなどの素子を組み入れた半導体基板
１の表面に、例えば、ＳｉＯ₂等の絶縁膜２を所定の厚
さに堆積させる。なお、トランジスタなどの素子の製作
工程については、通常、半導体集積回路の製造工程で用
いられているものであり、その詳細な説明は省略する。
又、これらトランジスタなどの形状等の図示は省略す
る。

【００４７】（２）絶縁膜２の全表面に入出力用の電極
パッド３となる第１の導電層として、例えば膜厚１μｍ
のＡｌ系金属層と、バリアメタル４となる第２の導電層
として、例えば膜厚０．２μｍのＴｉ薄膜とを、真空中
で連続して例えば物理的蒸着によって形成する。バリア
メタル４としては、高融点金属薄膜もしくは高融点金属
の窒化物薄膜が用いられる。高融点金属としては、Ｔｉ
の他に、Ｔａ、Ｃｒ、Ｎｉ、高融点金属の窒化物として
はＴｉＮ、ＴａＮなどがある。

【００４８】（３）公知のフォトリソグラフ技術及び金
属薄膜のエッチング技術によって、第１の導電層３とし
ての例えばＡｌ系金属層と、第２の導電層４としての例
えば、Ｔｉ層の加工を行い、入出力用の電極パッド３を
形成する。その電極パッド３の大きさは、１００μｍ×
１００μｍとした。

【００４９】（４）電極パッド３を形成した半導体基板
１の全表面に、表面保護膜５として、例えばシリコン窒
化膜（Ｓｉ₃ Ｎ₄ 膜）を化学的気相成長法によって形成
する。表面保護膜５は、シリコン窒化膜以外に、ポリイ
ミド膜や、ＳｉＯ₂ 膜、これらの積層膜等が用いられ
る。その膜厚は、保護膜の耐久性の要求に応じ１μｍ〜
５μｍ程度形成するが、本実施形態では、シリコン窒化
膜を約１．５μｍ厚に形成した。

【００５０】（５）公知のフォトリソグラフ技術及び表
面保護膜５のエッチング技術によって、表面保護膜５の
所定の位置、即ち電極パッド３の上方に開口（第１の開
口）６を形成する（以上、図１（ａ）参照）。

【００５１】（６）表面保護膜５の所定の位置を開口し
た半導体基板１の全表面に、第１のフォトレジスト７と
して導電性フォトレジストを塗布し、続いて第２のフォ
トレジスト８として非導電性フォトレジストを塗布す
る。

【００５２】フォトレジスト中に、導電性高分子物質や
導電性物質の微粒子粉末を混入することで、フォトレジ
ストが導電性を具備するようになることが知られてお
り、その抵抗率は１Ω・ｃｍ以下である。本実施形態で
は、抵抗率が約０．８Ω・ｃｍの導電性フォトレジスト
を用いた。

【００５３】第１のフォトレジスト７として用いる導電
性フォトレジスト膜は、バンプ電極９のめっき膜厚さよ
り薄く塗布する。メッキの初期の段階では、メッキ金属
は電極パッド３の上方のみならず、導電性フォトレジス
ト７の側壁にも析出するので、この導電性フォトレジス
ト膜厚がめっきの厚さより厚いと、中央部が凹になった
バンプ電極９が形成される。バンプ電極９のめっき膜厚
が１５〜２０μｍ程度なので、導電性フォトレジスト膜
厚を通常５〜１０μｍとする。

【００５４】（７）第１のフォトレジスト７（導電性フ
ォトレジスト）の上層に、第２のフォトレジスト８とし
ての非導電性フォトレジスト膜を通常５〜１０μｍ塗布
し、これらフォトレジスト７，８の所定の位置に第２の
開口６ａを形成する。第２の開口６ａの大きさは８０μ
ｍ×８０μｍとした。

【００５５】入出力用パッド部も、電解めっき法でのカ
レントフィルムの一部として用いる必要があるため、フ
ォトレジスト７，８の第２の開口６ａは、表面保護膜５
の開口部６の内側に形成する。これにより、導電性フォ
トレジスト７と電極パッド３とが電気的に接続され、半
導体基板１の表面にカレントフィルムが隙間無く形成さ
れることになる。

【００５６】（８）第１のフォトレジスト７、つまり導
電性フォトレジストに電圧を印加することにより、第２
のフォトレジスト８、つまり非導電性フォトレジストを
マスクとして、例えばＡｕを電解めっき法によりめっき
して、入出力用の電極パッド３の上方にバンプ電極９を
形成する。バンプ電極９の高さ（Ａｕめっきの厚さ）は
１５〜２０μｍとした（以上、図１（ｂ）参照）。

【００５７】（９）第１のフォトレジスト７と第２のフ
ォトレジスト８を、公知の技術で剥離して、バンプ電極
９の形成を完了する（図１（ｃ）参照）。

【００５８】以下、図示は省略するが、半導体基板１を
所定の大きさ(チップ）に細分し、所定の筐体に実装す
れば半導体集積回路が完成する。又チップを直接実装基
板の所定の位置に組込む方法もある。

【００５９】以上詳細に説明したとおり、本実施形態で
は、入出力用の電極パッド３を形成する第１の導電層た
とえばＡｌ又はＡｌ系金属層と、バリアメタル４となる
第２の導電層たとえば高融点金属層又は高融点金属の窒
化物層を、真空中で連続して堆積させ、フォトリソグラ
フィー及びエッチング技術によりパターニングを行うよ
うにしている。従って、第１の導電層３の表面には自然
酸化膜は成長せず、従来技術において必要であった例え
ばＡｒイオンを用いたスパッタリングによる自然酸化膜
の除去作業は不要となる。

【００６０】又、上記工程（３）において、電極パッド
３の全表面にバリアメタル４を被着形成し、その構成が
最終工程（９）まで残るため、その電極パッド３（の周
縁部）と表面保護膜５との間にバリアメタル５が介在す
る。従って、電極パッド３と表面保護膜５との接触面積
が増加し、これにより、十分な接続強度を確保すること
ができる。

【００６１】図４に、本発明によるバンプ電極形成方法
でのＭＯＳトランジスタの閾値電圧（Ｖｔｈ）の変動
を、従来のバンプ電極形成方法による場合と比較して示
す。同図より、本発明の方法によれば、閾値電圧の変動
は約０．０５Ｖと非常に少なく、実用上は変動はないと
いえる。これに対して、従来の方法では、バンプ電極を
形成すると、閾値電圧は、バンプ電極形成前の値に比べ
て、約０．６Ｖ増大し、閾値電圧の許容範囲（例えば、
０．５〜０．９Ｖ）を逸脱してしまう。これは、例えば
Ａｒイオンのスパッタリングによる電気的、機械的ダメ
ージの有無の違いによるものと考えられる。

【００６２】図５は、本発明のバンプ形成方法による入
出力パッド間のリーク電流を、表面保護膜にポリイミド
を用いた従来のバンプ形成方法による場合と比較して示
す。本発明の方法では、リーク電流は非常に少なくｌｎ
Ａ以下であり、実用上ほとんど問題のないレベルであ
る。

【００６３】これに対して、従来の方法では、リーク電
流は５μＡに達する。これは、従来の方法では、表面保
護膜であるポリイミド膜の一部がアモルファスカーボン
となって導電層を呈するようになったためと考えられ
る。

【００６４】したがって、本発明のバンプ電極の形成方
法によれば、半導体装置に組込まれたトランジスタ特性
の変動が抑えられ、又表面保護膜の変質によるパッド間
の短絡を防止することが出来等により、高い信頼性を確
保することができる。

【００６５】図６には、本発明に係るバンプ電極形成工
程の主要な工程のステップ例を、特開平４−１７４５２
２号公報に開示されている工程と比較して示す。本発明
では、表面保護膜の所定の位置を開口した後、直ちに導
電性フォトレジスト塗布の工程に進むが、従来の方法で
は、表面保護膜の開口後に「フォトレジストの塗布、パ
ッド上方の開口」、「電極パッド表面の自然酸化膜除
去、バリアメタル薄膜堆積」及び「フォトレジスト除
去」の工程を経て、導電性フォトレジスト塗布の工程に
至る。以上から、本発明においては、バンプ電極形成に
かかる工程の簡略化が達成されていることが判る。

【００６６】また、本発明にかかるバンプ電極の形成法
においては、従来の方法に見られるようなカレントフィ
ルムの除去のための工程を必要とせず、又、カレントフ
ィルムの除去法としてリフトオフ法を採用した特開平４
−１７４５２２号公報に記載のようなフォトリソグラフ
工程も必要としない。従って、工程の煩雑さが解消さ
れ、半導体装置の製造コストを大幅に低減することがで
きる。

【００６７】以上、本発明の実施形態では、半導体基板
１の表面に形成する配線としては、１層配線技術を例に
説明を行ったが、２層配線以上の多層配線技術に対して
も適用可能なことは言うまでも無い。即ち、入出力用の
電極パッド３を形成する電極材料を堆積する際に、連続
してバリアメタル４となる導電層を堆積すれば良く、入
出力用の電極パッド３を形成する電極が、所謂１層目の
配線か、２層目の配線かの区別は必要無いことは自明で
ある。

【００６８】

【発明の効果】以上説明したように、本発明によれば、
以下の効果を奏する。

【００６９】（１）電極パッドの全表面に前記バリアメ
タルを被着形成し、前記電極パッドと、前記表面保護膜
との間に、前記バリアメタルを介在させたので、電極パ
ッドと表面保護膜の接触面積が増大し、十分な接続強度
を確保することができ、品質及び信頼性の高い半導体装
置を提供することが可能となる。又、カレントフィルム
の形成、及び電解めっき後のカレントフィルムの除去に
関する工程が非常に簡略化され、半導体装置の製造コス
トを大幅に低減することができる。

【００７０】（２）電極パッドとなるＡｌ又はＡｌ系金
属層の上層に、真空中で連続してバリアメタルとなる高
融点金属層又は高融点金属の窒化物層を堆積させるの
で、電極パッドの表面には自然酸化膜は形成されない。
従って、Ａｒイオンのスパッタリングによる自然酸化膜
の除去は必要がなくなり、ＬＳＩ内部のトランジスタ特
性の変動や、表面保護膜の変質によるパッド間の短絡を
防止することが出来、製造ばらつきが抑えられ、半導体
装置の収率向上を図ることができる。

【００７１】（３）バリアメタルの加工は、入出力用の
電極パッドの加工と同じに行うため、特段の工程の増加
はなく、従来のようなリフトオフのためのフォトリソグ
ラフ工程を必要とせず、また、導電性フォトレジスト
と、入出力用の電極パッド及びその上に形成されたバリ
アメタルを、電解めっき法に必要なカレントフィルムと
して用いており、特段の工程の増加はなく、工程の簡素
化が達成され、安価な半導体装置を提供することができ
る。

【００７２】（４）電極パッドとなるＡｌ又はＡｌ系金
属層の上層に、真空中で連続してバリアメタルとなる高
融点金属層又は高融点金属の窒化物層を堆積させるの
で、電極パッドの表面には自然酸化膜は形成されない。
従って、Ａｒイオンのスパッタリングによる自然酸化膜
の除去は必要がなくなり、ＬＳＩ内部のトランジスタ特
性の変動や、表面保護膜の変質によるパッド間の短絡を
防止することが出来、製造ばらつきが抑えられ、半導体
装置の収率向上を図ることができる。

【００７３】（５）導電性フォトレジストの膜厚を、前
記金バンプ電極の膜厚より薄く形成しているので、金バ
ンプ電極の中央部が凹状となるような不具合の発生を防
止することができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体装置の製造工程
の説明図である。

【図２】従来の半導体装置の製造工程の一例を示す説明
図である。

【図３】従来の半導体装置の製造工程の他の例を示す説
明図である。

【図４】本発明の実施形態に係る半導体装置の素子特性
の一例を従来の半導体装置と比較して示す図である。

【図５】同素子特性の他の例を従来の半導体装置と比較
して示す図である。

【図６】同製造工程を従来の製造工程と比較して示す図
である。

【符号の説明】

１−半導体基板２−絶縁膜３−電極パッド（第１の導電層）４−バリアメタル（第２の導電層）５−表面保護膜６−第１の開口６ａ−第２の開口７−導電性フォトレジスト８−非導電性フォトレジスト９−金バンプ電極

Claims

【特許請求の範囲】

【請求項１】半導体集積回路が組込まれた半導体基板
上に、絶縁膜を介して、入出力用の電極パッドが形成さ
れ、前記電極パッド上の表面保護膜が前記電極パッドの
周辺部を覆うように開口され、前記電極パッドの上方
に、バリアメタルを介して、金バンプ電極が形成されて
なる半導体装置において、前記電極パッドの全表面に前記バリアメタルを被着形成
し、前記バリアメタルを、前記電極パッドと表面保護膜
との間に介在させたことを特徴とする半導体装置。
【請求項２】前記電極パッドはＡｌもしくはＡｌ合金
であり、前記バリアメタルは高融点金属もしくは高融点
金属の窒化物であることを特徴とする請求項１に記載の
半導体装置。
【請求項３】半導体集積回路が組み込まれた半導体基
板上に、絶縁膜を介して、第１の導電層と第２の導電層
を真空中で連続して堆積する工程と、前記第１の導電層と第２の導電層をパターニングして電
極パッドを形成する工程と、全表面に保護膜を堆積した後、前記電極パッドの上方に
第１の開口を形成する工程と、前記第１の開口より内側に開口する第２の開口を有する
導電性フォトレジストと非導電性フォトレジストを積層
形成する工程と、前記導電性フォトレジストに電圧を印加し、前記非導電
性フォトレジストをマスクとして金バンプ電極を形成す
る工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項４】前記第１の導電層は、ＡｌもしくはＡｌ
合金であり、前記第２の導電層は、高融点金属もしくは
高融点金属金属の窒化物で形成されていることを特徴と
する請求項３に記載の半導体装置の製造方法。
【請求項５】前記導電性フォトレジストの膜厚は、前
記金バンプ電極の膜厚より薄く形成されていることを特
徴とする請求項３に記載の半導体装置の製造方法。