JP2003124246A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003124246A JP2003124246A JP2001315710A JP2001315710A JP2003124246A JP 2003124246 A JP2003124246 A JP 2003124246A JP 2001315710 A JP2001315710 A JP 2001315710A JP 2001315710 A JP2001315710 A JP 2001315710A JP 2003124246 A JP2003124246 A JP 2003124246A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- film
- semiconductor device
- barrier metal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
酸化膜を除去する必要がなく、又、カレントフィルムを
除去するための特段の工程を必要とせず、電極パッドと
バリアメタルとの接触面積が大で、安定してバンプ電極
を形成することができる半導体装置を提供する。 【解決手段】半導体基板1上に絶縁膜2を介して電極パ
ッド3が形成され、電極パッド3上の表面保護膜5が電
極パッド3の周辺部を覆うように開口され、電極パッド
3の上方に、バリアメタル4を介して金バンプ電極9が
形成されてなる半導体装置において、バリアメタル4が
電極パッド3の全表面に被着形成され、バリアメタル4
を、電極パッド3と、表面保護膜5との間に介在させて
いる。
Description
の製造方法に係り、詳しくは、半導体基板上にバンプ電
極を有する半導体装置及びその製造方法に関する。
伴い、これらの機器に組込まれる半導体集積回路等(以
下、半導体装置と称する)自体にも軽量コンパクト化が
求められるようになったが、その実装形態として、TA
B(Tape Automated Bonding)
方式やフリップチップ(Flip Chip)方式が広
く用いられている。
された入出力用の電極パッド上に金(Au)などにより
所謂バンプ電極を形成し、このバンプ電極を介してイン
ナーリード(Inner Lead)や、実装基板上の
プリント配線と接続を行うものである。特に、近年、携
帯電子機器の発展に伴い、高密度化、多入出力化への要
求が大きくなり、TAB方式やフリップチップ方式によ
る実装方式がますます脚光を浴びつつある。
きによる方法や、導電性樹脂の塗布による方法、物理的
蒸着による方法など種々の方法があるが、その中でも生
産性や再現性が良いという点から、現在は「めっき」に
よる方法、特に「電解めっき」による方法が主流となっ
ている。
は、インナーリードやプリント配線の金属への圧接性や
溶接性を考慮して、金(Au)、銀(Ag)、銅(C
u)等の貴金属やそれらの合金、はんだ等が用いられて
いる。
と半導体装置の入出力パッドを形成する材料であるAl
系金属は、反応性が高く容易に金属間化合物を形成する
ため、出入力パッドとバンプ電極の密着性不良を起こし
やすい。
ンプ電極材料と入出力パッド材料との間に、所謂バリア
層(バリアメタル)を設けるのが一般的である。そのバリ
アメタルとしては、チタン(Ti)、タングステン
(W)、白金(Pt)、ニッケル(Ni)等の高融点金
属や、Ti−W、Ti−Nなどの高融点金属の合金や窒
化物等の薄膜が用いられる。
き法によってバンプを形成する場合、形成されたバンプ
の高さなどの均一性を確保するためには、電解めっきを
行っている工程中はバンプが形成される半導体基板の表
面を同電位に保つ必要があり、半導体基板の全表面にわ
たって導電層を形成する。これをカレントフィルムと称
している。
あり、以下に、同図に基づいて、カレントフィルムを用
いたバンプ電極形成法の工程について順を追って説明す
る。なお、同図において、11は半導体基板、12は半
導体基板表面に形成された絶縁膜、13は入出力用の電
極パッド、14は表面保護膜、15はバリアメタル、1
6はカレントフィルム、17は非導電性フォトレジス
ト、18はバンプ電極を示す。
ら成る半導体装置が組込まれた半導体基板1の表面に形
成された絶縁膜12の上方に、AlまたはAl系金属膜
を堆積させ、電極パッド13を形成する。次いで、表面
保護膜14として、例えばSi3 N4 膜(シリコン窒化
膜)を全表面に堆積させ、電極パッド13の周辺部を覆
うように、表面保護膜14の所定の位置を開口する。
成された自然酸化膜を、真空中で、例えばArイオンに
よるスパッタリングにより除去し、続いてバリアメタル
15として例えばTi−W層、カレントフィルム16と
して例えばAu層を、真空中で連続して堆積させる。
して所定の位置(バンプ電極18を形成する位置)を開
口し、この非導電性フォトレジスト17をマスクとし
て、カレントフィルム16をカソード電極とし、電解め
っき法で金バンプ電極18を形成する(図2(a)参
照)。
性フォトレジスト17を除去し、金バンプ電極18を犠
牲マスクとして、ヨウ素ヨウ化カリウム溶液でAu層
(カレントフィルム)16をエッチングし、過酸化水素
水でTi−W層15をエッチングして、金バンプ電極1
8の形成を完了する(図2(b)参照)。
厚手のカレントフィルム16を堆積し、金バンプ電極1
8を形成した後には、このカレントフィルム16を除去
する必要がある。電解めっきの処理中に半導体基板表面
の電位を同電位にするためには、カレントフィルム16
として、導電性の高い金属、例えば金などを用いる必要
があり、均一性の高い金バンプ電極形成のためには不可
欠であり、工程が複雑となり、且つ金など高価な材料を
用いるためコストアップは避けられなかった。
図ることを目的とした技術が、特開平4−174522
号公報に開示されている。図3は、バンプ電極を形成す
る工程の説明図であり、以下に、同図に基づいて、その
工程について順を追って説明する。なお、図3におい
て、21は半導体基板、22は半導体基板の表面に形成
された絶縁膜、23は入出力用の電極パッド、24は表
面保護膜、25は第1のバリアメタル、26はポジ型フ
ォトレジスト、27は導電性フォトレジスト、28は非
導電性フォトレジスト、29は第2のバリアメタル、3
0はバンプ電極を示す。
ら成る半導体装置が組込まれた半導体基板1の表面に形
成された絶縁膜2、例えばSiO2 膜の上面に、電極パ
ッド23を形成するための金属薄膜、例えばAlを堆積
し、電極パッド23を形成する。
膜を堆積し、電極パッド23の周辺部を覆うように、表
面保護膜4の所定の位置を開口する。
26を塗布し、所定の位置即ち電極パッド23の上方を
開口する。
例えばTi 膜を堆積し、更にその上に第2のバリアメ
タル29としてPt膜を堆積させる。この場合、バリア
メタル25の堆積方法及び堆積条件により、フォトレジ
スト26の開口部の側壁には堆積されない様にすること
は可能であり、バリアメタル25の堆積後、フォトレジ
スト26を除去する際に、フォトレジスト26の上に堆
積したバリアメタル25,29を所謂リフトオフ法によ
り除去する(以上、図3(a)参照)。
26の上方のバリアメタル25,29を除去した後、導
電性フォトレジスト27と非導電性フォトレジスト28
とを塗布し、所定の位置を開口した後、電極パッド23
の上方に残ったバリアメタル25,29と導電性フォト
レジスト27をカレントフィルムにして、電解めっき法
により金バンプ電極30を形成する(図3(b)参
照)。
導電性フォトレジスト28を除去すれば、金バンプ電極
30を有する半導体装置が完成する(図3(c)参
照)。
する半導体装置の製造工程では、電極パッドとなる導電
層を真空中で堆積し、真空中から取出した後に所定の形
状に加工する。次いで、表面保護膜となる絶縁膜を堆積
し、電極パッドの上方を開口した後に、真空中でバリア
メタルの堆積を行う。
分、及び、図3(c)の円(B)内に示す部分では、電
極パッド13と表面保護膜14の間、及び、電極パッド
23と表面保護膜24との間にはバリアメタル15、及
び、25は存在しない。従って、電極パッドとバリアメ
タルとの接触面積が少なくなり、その接続強度等に問題
が生じる。
積した後、バリアメタル15,25を堆積するまでの間
は、電極パッド13,23の表面は空気中に曝されかつ
加工のための薬液にも浸漬されるので、その表面には自
然酸化膜が形成される。この自然酸化膜が存在すると、
電極パッド13,23とバリアメタル15,25とのオ
ーミックな接続が阻害されるばかりでなく、密着性にも
問題が生じる可能性がある。
タルを堆積させる際に、この自然酸化膜を、例えばAr
イオンのスパッタリングにより除去した後に、バリアメ
タルを堆積させている。しかし、Arイオンによりスパ
ッタリングを行うと、その電気的、機械的ダメージによ
って、半導体基板、例えばシリコン基板の表面に組込ま
れているトランジスタの特性、例えば閾値電圧(Vt
h)を変動させてしまう虞があり、そのダメージを最小
にするようにスパッタリングの条件等を制御する必要が
ある。
た技術においても、バリアメタルを堆積させる直前に、
入出力用の電極パッドの表面に形成された自然酸化膜
を、例えばArイオンのスパッタリングにより除去する
必要があることは自明である。
2 等の酸化膜などが用いられるが、半導体装置によって
は、表面保護膜としてポリイミド膜が用いられている場
合もある。その場合は、電極パッドの表面に形成された
自然酸化膜を除去するために、例えばArイオンのスパ
ッタリングを行うと、ポリイミド膜の表面がアモルファ
スカーボンとなって導電性を有し、入出力パッド間を短
絡してしまう問題が生じ、スパッタリングの条件等をよ
り精密に制御しなければならなくなる。
成工程が終了した後には、バンプ電極を犠牲マスクとし
て、不要な部分のカレントフィルム及びバリアメタルを
除去する工程が必要とされ工程が煩雑であった。
た技術では、不要な部分のバリアメタルの除去はリフト
オフ法により行っている。バンプ電極を犠牲マスクとし
た除去工程に比べると、工程の煩雑さは緩和されるが、
リフトオフ法を行うためだけのフォトリソグラフ工程を
必要とし、工程の本質的な削減にはならなかった。本発
明は、このような実情に鑑みてなされ、入出力用の電極
パッドの表面に形成された自然酸化膜を除去する必要が
なく、又、カレントフィルムを除去するための特段の工
程を必要とせず、電極パッドとバリアメタルとの接触面
積が大で、安定してバンプ電極を形成することができる
半導体装置とその製造方法を提供することを目的とす
る。
解決するための手段を以下のように構成している。
基板上に、絶縁膜を介して、入出力用の電極パッドが形
成され、前記電極パッド上の表面保護膜が前記電極パッ
ドの周辺部を覆うように開口され、前記電極パッドの上
方に、バリアメタルを介して金バンプ電極が形成されて
なる半導体装置において、前記電極パッドの全表面に前
記バリアメタルを被着形成し、前記バリアメタルを、前
記電極パッドと表面保護膜との間に介在させたことを特
徴とする。
護膜との間にもバリアメタルが介在しているので、その
接触面積が増大する。その結果、十分な接続強度を確保
することができ、品質及び信頼性の高い半導体装置を提
供することが可能となる。又、カレントフィルムの形
成、及び電解めっき後のカレントフィルムの除去に関す
る工程が非常に簡略化され、半導体装置の製造コストを
大幅に低減することができる。
合金であり、前記バリアメタルは高融点金属もしくは高
融点金属の窒化物であることを特徴とする。
l又はAl系金属層の上層に、真空中で連続してバリア
メタルとなる高融点金属層又は高融点金属の窒化物層を
堆積させるため、電極パッドの表面には自然酸化膜は形
成されない。
る自然酸化膜の除去は必要がなくなり、LSI内部のト
ランジスタ特性の変動や、表面保護膜の変質によるパッ
ド間の短絡を防止することが出来る。このため製造ばら
つきが抑えられ半導体装置の収率向上が期待出来る。
体基板上に、絶縁膜を介して、第1の導電層と第2の導
電層を真空中で連続して堆積する工程と、前記第1の導
電層と第2の導電層をパターニングして電極パッドを形
成する工程と、全表面に保護膜を堆積した後、前記電極
パッドの上方に第1の開口を形成する工程と、全表面に
導電性フォトレジストと非導電性フォトレジストを堆積
して、前記第1の開口より内側に開口する第2の開口を
有する導電性フォトレジストと非導電性フォトレジスト
を積層形成する工程と、前記導電性フォトレジストに電
圧を印加し、前記非導電性フォトレジストをマスクとし
て金バンプ電極を形成する工程と、を含むことを特徴と
する。
は、入出力電極パッドの加工と同じに行うため、特段の
工程の増加はない。特開平4−174522号公報に開
示されている、リフトオフのためのフォトリソグラフ工
程を必要としない。
極パッド及びその上に形成されたバリアメタルを、電解
めっき法に必要なカレントフィルムとして用いており、
特段の工程の増加はなく、安価な半導体装置を提供する
ことが可能となる。
Al合金であり、前記第2の導電層は、高融点金属もし
くは高融点金属金属の窒化物で形成されていることを特
徴とする。
l又はAl系金属層の上層に、真空中で連続してバリア
メタルとなる高融点金属層又は高融点金属の窒化物層を
堆積させるため、電極パッドの表面には自然酸化膜は形
成されない。
る自然酸化膜の除去は必要がなくなり、LSI内部のト
ランジスタ特性の変動や、表面保護膜の変質によるパッ
ド間の短絡を防止することが出来る。このため製造ばら
つきが抑えられ半導体装置の収率向上が期待出来る。
は、前記金バンプ電極の膜厚より薄く形成されているこ
とを特徴とする。
より厚いと、中央部が凹状になったバンプ電極が形成さ
れるような不具合が発生するが、本方法では、導電性フ
ォトレジストの膜厚は、前記金バンプ電極の膜厚より薄
く形成しているので、このような不具合の発生を防止す
ることができる。
半導体装置及びその製造方法について図面を参照しつつ
説明する。
ための断面図で、同図において、符号1は半導体基板、
2は絶縁膜、3は第1の導電層(電極パッド)、4は第
2の導電層(バリアメタル)、5は表面保護膜、6は表
面保護膜5の開口(第1の開口)、6aは第2の開口、
7は第1のフォトレジスト、8は第2のフオトレジス
ト、9はバンプ電極を示す。尚、本実施形態におけるバ
ンプ電極9の形成工程や条件等は、通常の半導体集積回
路の製造工程にて用いられているものと基本的には同じ
であり、特段の場合を除いてその詳細な説明は省略す
る。
を追って説明する。 (1)トランジスタなどの素子を組み入れた半導体基板
1の表面に、例えば、SiO2等の絶縁膜2を所定の厚
さに堆積させる。なお、トランジスタなどの素子の製作
工程については、通常、半導体集積回路の製造工程で用
いられているものであり、その詳細な説明は省略する。
又、これらトランジスタなどの形状等の図示は省略す
る。
パッド3となる第1の導電層として、例えば膜厚1μm
のAl系金属層と、バリアメタル4となる第2の導電層
として、例えば膜厚0.2μmのTi薄膜とを、真空中
で連続して例えば物理的蒸着によって形成する。バリア
メタル4としては、高融点金属薄膜もしくは高融点金属
の窒化物薄膜が用いられる。高融点金属としては、Ti
の他に、Ta、Cr、Ni、高融点金属の窒化物として
はTiN、TaNなどがある。
属薄膜のエッチング技術によって、第1の導電層3とし
ての例えばAl系金属層と、第2の導電層4としての例
えば、Ti層の加工を行い、入出力用の電極パッド3を
形成する。その電極パッド3の大きさは、100μm×
100μmとした。
1の全表面に、表面保護膜5として、例えばシリコン窒
化膜(Si3 N4 膜)を化学的気相成長法によって形成
する。表面保護膜5は、シリコン窒化膜以外に、ポリイ
ミド膜や、SiO2 膜、これらの積層膜等が用いられ
る。その膜厚は、保護膜の耐久性の要求に応じ1μm〜
5μm程度形成するが、本実施形態では、シリコン窒化
膜を約1.5μm厚に形成した。
面保護膜5のエッチング技術によって、表面保護膜5の
所定の位置、即ち電極パッド3の上方に開口(第1の開
口)6を形成する(以上、図1(a)参照)。
た半導体基板1の全表面に、第1のフォトレジスト7と
して導電性フォトレジストを塗布し、続いて第2のフォ
トレジスト8として非導電性フォトレジストを塗布す
る。
導電性物質の微粒子粉末を混入することで、フォトレジ
ストが導電性を具備するようになることが知られてお
り、その抵抗率は1Ω・cm以下である。本実施形態で
は、抵抗率が約0.8Ω・cmの導電性フォトレジスト
を用いた。
性フォトレジスト膜は、バンプ電極9のめっき膜厚さよ
り薄く塗布する。メッキの初期の段階では、メッキ金属
は電極パッド3の上方のみならず、導電性フォトレジス
ト7の側壁にも析出するので、この導電性フォトレジス
ト膜厚がめっきの厚さより厚いと、中央部が凹になった
バンプ電極9が形成される。バンプ電極9のめっき膜厚
が15〜20μm程度なので、導電性フォトレジスト膜
厚を通常5〜10μmとする。
ォトレジスト)の上層に、第2のフォトレジスト8とし
ての非導電性フォトレジスト膜を通常5〜10μm塗布
し、これらフォトレジスト7,8の所定の位置に第2の
開口6aを形成する。第2の開口6aの大きさは80μ
m×80μmとした。
レントフィルムの一部として用いる必要があるため、フ
ォトレジスト7,8の第2の開口6aは、表面保護膜5
の開口部6の内側に形成する。これにより、導電性フォ
トレジスト7と電極パッド3とが電気的に接続され、半
導体基板1の表面にカレントフィルムが隙間無く形成さ
れることになる。
電性フォトレジストに電圧を印加することにより、第2
のフォトレジスト8、つまり非導電性フォトレジストを
マスクとして、例えばAuを電解めっき法によりめっき
して、入出力用の電極パッド3の上方にバンプ電極9を
形成する。バンプ電極9の高さ(Auめっきの厚さ)は
15〜20μmとした(以上、図1(b)参照)。
ォトレジスト8を、公知の技術で剥離して、バンプ電極
9の形成を完了する(図1(c)参照)。
所定の大きさ(チップ)に細分し、所定の筐体に実装す
れば半導体集積回路が完成する。又チップを直接実装基
板の所定の位置に組込む方法もある。
は、入出力用の電極パッド3を形成する第1の導電層た
とえばAl又はAl系金属層と、バリアメタル4となる
第2の導電層たとえば高融点金属層又は高融点金属の窒
化物層を、真空中で連続して堆積させ、フォトリソグラ
フィー及びエッチング技術によりパターニングを行うよ
うにしている。従って、第1の導電層3の表面には自然
酸化膜は成長せず、従来技術において必要であった例え
ばArイオンを用いたスパッタリングによる自然酸化膜
の除去作業は不要となる。
3の全表面にバリアメタル4を被着形成し、その構成が
最終工程(9)まで残るため、その電極パッド3(の周
縁部)と表面保護膜5との間にバリアメタル5が介在す
る。従って、電極パッド3と表面保護膜5との接触面積
が増加し、これにより、十分な接続強度を確保すること
ができる。
でのMOSトランジスタの閾値電圧(Vth)の変動
を、従来のバンプ電極形成方法による場合と比較して示
す。同図より、本発明の方法によれば、閾値電圧の変動
は約0.05Vと非常に少なく、実用上は変動はないと
いえる。これに対して、従来の方法では、バンプ電極を
形成すると、閾値電圧は、バンプ電極形成前の値に比べ
て、約0.6V増大し、閾値電圧の許容範囲(例えば、
0.5〜0.9V)を逸脱してしまう。これは、例えば
Arイオンのスパッタリングによる電気的、機械的ダメ
ージの有無の違いによるものと考えられる。
出力パッド間のリーク電流を、表面保護膜にポリイミド
を用いた従来のバンプ形成方法による場合と比較して示
す。本発明の方法では、リーク電流は非常に少なくln
A以下であり、実用上ほとんど問題のないレベルであ
る。
流は5μAに達する。これは、従来の方法では、表面保
護膜であるポリイミド膜の一部がアモルファスカーボン
となって導電層を呈するようになったためと考えられ
る。
法によれば、半導体装置に組込まれたトランジスタ特性
の変動が抑えられ、又表面保護膜の変質によるパッド間
の短絡を防止することが出来等により、高い信頼性を確
保することができる。
程の主要な工程のステップ例を、特開平4−17452
2号公報に開示されている工程と比較して示す。本発明
では、表面保護膜の所定の位置を開口した後、直ちに導
電性フォトレジスト塗布の工程に進むが、従来の方法で
は、表面保護膜の開口後に「フォトレジストの塗布、パ
ッド上方の開口」、「電極パッド表面の自然酸化膜除
去、バリアメタル薄膜堆積」 及び「フォトレジスト除
去」の工程を経て、導電性フォトレジスト塗布の工程に
至る。以上から、本発明においては、バンプ電極形成に
かかる工程の簡略化が達成されていることが判る。
においては、従来の方法に見られるようなカレントフィ
ルムの除去のための工程を必要とせず、又、カレントフ
ィルムの除去法としてリフトオフ法を採用した特開平4
−174522号公報に記載のようなフォトリソグラフ
工程も必要としない。従って、工程の煩雑さが解消さ
れ、半導体装置の製造コストを大幅に低減することがで
きる。
1の表面に形成する配線としては、1層配線技術を例に
説明を行ったが、2層配線以上の多層配線技術に対して
も適用可能なことは言うまでも無い。即ち、入出力用の
電極パッド3を形成する電極材料を堆積する際に、連続
してバリアメタル4となる導電層を堆積すれば良く、入
出力用の電極パッド3を形成する電極が、所謂1層目の
配線か、2層目の配線かの区別は必要無いことは自明で
ある。
以下の効果を奏する。
タルを被着形成し、前記電極パッドと、前記表面保護膜
との間に、前記バリアメタルを介在させたので、電極パ
ッドと表面保護膜の接触面積が増大し、十分な接続強度
を確保することができ、品質及び信頼性の高い半導体装
置を提供することが可能となる。又、カレントフィルム
の形成、及び電解めっき後のカレントフィルムの除去に
関する工程が非常に簡略化され、半導体装置の製造コス
トを大幅に低減することができる。
属層の上層に、真空中で連続してバリアメタルとなる高
融点金属層又は高融点金属の窒化物層を堆積させるの
で、電極パッドの表面には自然酸化膜は形成されない。
従って、Arイオンのスパッタリングによる自然酸化膜
の除去は必要がなくなり、LSI内部のトランジスタ特
性の変動や、表面保護膜の変質によるパッド間の短絡を
防止することが出来、製造ばらつきが抑えられ、半導体
装置の収率向上を図ることができる。
電極パッドの加工と同じに行うため、特段の工程の増加
はなく、従来のようなリフトオフのためのフォトリソグ
ラフ工程を必要とせず、また、導電性フォトレジスト
と、入出力用の電極パッド及びその上に形成されたバリ
アメタルを、電解めっき法に必要なカレントフィルムと
して用いており、特段の工程の増加はなく、工程の簡素
化が達成され、安価な半導体装置を提供することができ
る。
属層の上層に、真空中で連続してバリアメタルとなる高
融点金属層又は高融点金属の窒化物層を堆積させるの
で、電極パッドの表面には自然酸化膜は形成されない。
従って、Arイオンのスパッタリングによる自然酸化膜
の除去は必要がなくなり、LSI内部のトランジスタ特
性の変動や、表面保護膜の変質によるパッド間の短絡を
防止することが出来、製造ばらつきが抑えられ、半導体
装置の収率向上を図ることができる。
記金バンプ電極の膜厚より薄く形成しているので、金バ
ンプ電極の中央部が凹状となるような不具合の発生を防
止することができる。
の説明図である。
図である。
明図である。
の一例を従来の半導体装置と比較して示す図である。
して示す図である。
である。
Claims (5)
- 【請求項1】 半導体集積回路が組込まれた半導体基板
上に、絶縁膜を介して、入出力用の電極パッドが形成さ
れ、前記電極パッド上の表面保護膜が前記電極パッドの
周辺部を覆うように開口され、前記電極パッドの上方
に、バリアメタルを介して、金バンプ電極が形成されて
なる半導体装置において、 前記電極パッドの全表面に前記バリアメタルを被着形成
し、前記バリアメタルを、前記電極パッドと表面保護膜
との間に介在させたことを特徴とする半導体装置。 - 【請求項2】 前記電極パッドはAlもしくはAl合金
であり、前記バリアメタルは高融点金属もしくは高融点
金属の窒化物であることを特徴とする請求項1に記載の
半導体装置。 - 【請求項3】 半導体集積回路が組み込まれた半導体基
板上に、絶縁膜を介して、第1の導電層と第2の導電層
を真空中で連続して堆積する工程と、 前記第1の導電層と第2の導電層をパターニングして電
極パッドを形成する工程と、 全表面に保護膜を堆積した後、前記電極パッドの上方に
第1の開口を形成する工程と、 前記第1の開口より内側に開口する第2の開口を有する
導電性フォトレジストと非導電性フォトレジストを積層
形成する工程と、 前記導電性フォトレジストに電圧を印加し、前記非導電
性フォトレジストをマスクとして金バンプ電極を形成す
る工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項4】 前記第1の導電層は、AlもしくはAl
合金であり、前記第2の導電層は、高融点金属もしくは
高融点金属金属の窒化物で形成されていることを特徴と
する請求項3に記載の半導体装置の製造方法。 - 【請求項5】 前記導電性フォトレジストの膜厚は、前
記金バンプ電極の膜厚より薄く形成されていることを特
徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001315710A JP4179769B2 (ja) | 2001-10-12 | 2001-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001315710A JP4179769B2 (ja) | 2001-10-12 | 2001-10-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003124246A true JP2003124246A (ja) | 2003-04-25 |
JP4179769B2 JP4179769B2 (ja) | 2008-11-12 |
Family
ID=19133833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001315710A Expired - Fee Related JP4179769B2 (ja) | 2001-10-12 | 2001-10-12 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4179769B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363555A (ja) * | 2003-06-02 | 2004-12-24 | Samsung Electronics Co Ltd | フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法 |
JP2005353891A (ja) * | 2004-06-11 | 2005-12-22 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
WO2007028136A2 (en) | 2005-09-02 | 2007-03-08 | International Rectifier Corporation | Protective barrier layer for semiconductor device electrodes |
KR101010658B1 (ko) | 2007-10-03 | 2011-01-24 | 하이맥스 테크놀로지스 리미티드 | 반도체 소자 및 범프 형성방법 |
JP2012044180A (ja) * | 2010-08-18 | 2012-03-01 | Samsung Electro-Mechanics Co Ltd | 微細ピッチバンプを備えた基板及びその製造方法 |
KR101227790B1 (ko) | 2011-09-06 | 2013-01-29 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
JP2017130527A (ja) * | 2016-01-19 | 2017-07-27 | 力祥半導體股▲フン▼有限公司UBIQ Semiconductor Corp. | 半導体装置 |
CN114728523A (zh) * | 2019-11-26 | 2022-07-08 | 罗姆股份有限公司 | 热敏打印头及其制造方法 |
-
2001
- 2001-10-12 JP JP2001315710A patent/JP4179769B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363555A (ja) * | 2003-06-02 | 2004-12-24 | Samsung Electronics Co Ltd | フォトレジスト除去液及びこれを利用した半導体素子のバンプ形成方法 |
JP2005353891A (ja) * | 2004-06-11 | 2005-12-22 | Renesas Technology Corp | 半導体装置の製造方法及び半導体装置 |
WO2007028136A2 (en) | 2005-09-02 | 2007-03-08 | International Rectifier Corporation | Protective barrier layer for semiconductor device electrodes |
JP2009508326A (ja) * | 2005-09-02 | 2009-02-26 | インターナショナル レクティファイアー コーポレイション | 半導体デバイスの電極のための保護バリア層 |
EP1925028A4 (en) * | 2005-09-02 | 2018-01-10 | International Rectifier Corporation | Protective barrier layer for semiconductor device electrodes |
KR101010658B1 (ko) | 2007-10-03 | 2011-01-24 | 하이맥스 테크놀로지스 리미티드 | 반도체 소자 및 범프 형성방법 |
JP2012044180A (ja) * | 2010-08-18 | 2012-03-01 | Samsung Electro-Mechanics Co Ltd | 微細ピッチバンプを備えた基板及びその製造方法 |
KR101227790B1 (ko) | 2011-09-06 | 2013-01-29 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
JP2017130527A (ja) * | 2016-01-19 | 2017-07-27 | 力祥半導體股▲フン▼有限公司UBIQ Semiconductor Corp. | 半導体装置 |
CN114728523A (zh) * | 2019-11-26 | 2022-07-08 | 罗姆股份有限公司 | 热敏打印头及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4179769B2 (ja) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
JP4566325B2 (ja) | 半導体装置を製造する方法 | |
US7847407B2 (en) | Semiconductor device with interface peeling preventing rewiring layer | |
US8723322B2 (en) | Method of metal sputtering for integrated circuit metal routing | |
US7682960B2 (en) | Method of fabricating a wafer structure having a pad and a first protection layer and a second protection layer | |
US20050073048A1 (en) | Sealing and protecting integrated circuit bonding pads | |
US20050242446A1 (en) | Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor | |
JP2000299337A (ja) | 半導体装置及びその製造方法 | |
EP3358616B1 (en) | Bond pad protection for harsh media applications | |
US9627335B2 (en) | Method for processing a semiconductor workpiece and semiconductor workpiece | |
US7217656B2 (en) | Structure and method for bond pads of copper-metallized integrated circuits | |
US20060017171A1 (en) | Formation method and structure of conductive bumps | |
JP4179769B2 (ja) | 半導体装置の製造方法 | |
US20040222520A1 (en) | Integrated circuit package with flat metal bump and manufacturing method therefor | |
US20090168380A1 (en) | Package substrate embedded with semiconductor component | |
JP2000150518A (ja) | 半導体装置の製造方法 | |
US6548386B1 (en) | Method for forming and patterning film | |
CN103367243B (zh) | 通过氧化形成浅通孔 | |
JPH02253628A (ja) | 半導体装置の製造方法 | |
US6995082B2 (en) | Bonding pad of a semiconductor device and formation method thereof | |
JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
JP2725611B2 (ja) | 半導体装置 | |
JPS63224241A (ja) | 半導体装置の製造方法 | |
JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
JPH02277242A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060509 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080826 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |