JP2016066649A - 電子装置及び電子装置の製造方法 - Google Patents

電子装置及び電子装置の製造方法 Download PDF

Info

Publication number
JP2016066649A
JP2016066649A JP2014193238A JP2014193238A JP2016066649A JP 2016066649 A JP2016066649 A JP 2016066649A JP 2014193238 A JP2014193238 A JP 2014193238A JP 2014193238 A JP2014193238 A JP 2014193238A JP 2016066649 A JP2016066649 A JP 2016066649A
Authority
JP
Japan
Prior art keywords
layer
electronic component
conductor
resin layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014193238A
Other languages
English (en)
Other versions
JP6319013B2 (ja
Inventor
飯島　真也
Shinya Iijima
真也 飯島
石月　義克
Yoshikatsu Ishizuki
義克 石月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014193238A priority Critical patent/JP6319013B2/ja
Priority to US14/806,895 priority patent/US10057995B2/en
Publication of JP2016066649A publication Critical patent/JP2016066649A/ja
Application granted granted Critical
Publication of JP6319013B2 publication Critical patent/JP6319013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】小型化、高密度実装化が可能な電子装置を実現する。【解決手段】電子部品パッケージ２０は、樹脂層２１と、樹脂層２１内に埋設された導体層２４及び電子部品２２と、樹脂層２１上に配設された配線層２３とを含む。配線層２３は、導体層２４及び電子部品２２に電気的に接続された配線２３ｂと、導体層２４に通じる開口部２３ｃとを有する。突起状端子１２を設けた回路基板１０の、その突起状端子１２が、電子部品パッケージ２０の開口部２３ｃに挿入されて導体層２４に接合される。小型化、高密度実装化が可能な電子部品パッケージ２０、パッケージモジュール１が得られる。【選択図】図９

Description

本発明は、電子装置及び電子装置の製造方法に関する。
半導体素子等の電子部品を含む電子部品パッケージ（電子装置）の１つとして、ＷＬＰ（Wafer Level Package）（ＷＬ−ＣＳＰ（Wafer Level-Chip Size Package）、Ｗ−ＣＳＰ（Wafer-Chip Size Package）とも称される）が知られている。ＷＬＰは、電子部品の端子をその部品エリア内に再配置（ファンイン（Fan-in））することを可能にする。また、電子部品の多端子化に伴い、その部品エリアだけでは端子の再配置が困難になることに鑑み、部品エリア外に端子を再配置（ファンアウト（Fan-out））するＷＬＰも開発されている。
このような電子部品パッケージの製造に関し、支持体上に電子部品を配置し、その電子部品を樹脂層で封止して擬似ウェハとし、その擬似ウェハを支持体から剥離する方法を用いる技術が知られている。その擬似ウェハの、支持体から剥離した面上に配線層が設けられた後、個々の電子部品パッケージに個片化される。
電子部品パッケージは、例えば、その配線層の上にバンプを設け、そのバンプを用いてマザーボード等の基板上に実装される。
特開２０１１−２５８８４７号公報
電子部品パッケージがその半田バンプを用いて基板上に実装されるパッケージモジュール（電子装置）では、バンプのサイズや、隣接バンプ間の短絡抑制のために要するピッチに応じて、基板上の電子部品パッケージの実装高さ、実装面積が大きくなる。そのため、パッケージモジュールの小型化、実装密度の向上を図ることが難しい場合がある。
本発明の一観点によれば、樹脂層と、前記樹脂層内に埋設された導体層と、前記樹脂層内に埋設された電子部品と、前記樹脂層上に配設され、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層とを含む電子装置が提供される。
また、本発明の一観点によれば、支持体上に導体層を形成する工程と、前記支持体上に電子部品を配設する工程と、前記支持体上の前記導体層及び前記電子部品を樹脂層で封止する工程と、前記支持体を、前記樹脂層、前記導体層及び前記電子部品から分離する工程と、前記樹脂層上に、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層を形成する工程とを含む電子装置の製造方法が提供される。
また、本発明の一観点によれば、樹脂層と、前記樹脂層内に埋設された導体層と、前記樹脂層内に埋設された電子部品と、前記樹脂層上に配設され、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層とを含む電子部品パッケージを準備する工程と、突起状端子を有する基板を準備する工程と、前記突起状端子を前記開口部に挿入して前記導体層に電気的に接続する工程とを含む電子装置の製造方法が提供される。
開示の技術によれば、小型化、高密度実装化が可能な電子装置を実現することが可能になる。
パッケージモジュールの一例を示す図である。 第１の実施の形態に係る電子部品パッケージの一例を示す図（その１）である。 第１の実施の形態に係る電子部品パッケージの一例を示す図（その２）である。 第１の実施の形態に係る電子部品パッケージの一例を示す図（その３）である。 第１の実施の形態に係る回路基板の一例を示す図（その１）である。 第１の実施の形態に係る回路基板の一例を示す図（その２）である。 第１の実施の形態に係る回路基板の一例を示す図（その３）である。 第１の実施の形態に係る実装工程の一例を示す図（その１）である。 第１の実施の形態に係る実装工程の一例を示す図（その２）である。 第１の実施の形態に係る電子部品パッケージの形成方法の一例を示す図（その１）である。 第１の実施の形態に係る電子部品パッケージの形成方法の一例を示す図（その２）である。 第１の実施の形態に係る電子部品パッケージの形成方法の一例を示す図（その３）である。 第１の実施の形態に係る電子部品パッケージの形成方法の一例を示す図（その４）である。 第１の実施の形態に係る電子部品パッケージの形成方法の一例を示す図（その５）である。 第１の実施の形態に係る電子部品パッケージの形成方法の一例を示す図（その６）である。 第１の実施の形態に係る電子部品パッケージの形成方法の一例を示す図（その７）である。 第２の実施の形態に係るパッケージモジュールの一例を示す図である。 第３の実施の形態に係るパッケージモジュールの一例を示す図である。 第４の実施の形態に係るパッケージモジュールの第１の例を示す図である。 第４の実施の形態に係るパッケージモジュールの第２の例を示す図である。 第５の実施の形態に係るパッケージモジュールの一例を示す図である。
まず、基板上に電子部品パッケージが実装されたパッケージモジュールの一形態について述べる。
図１はパッケージモジュールの一例を示す図である。図１には、パッケージモジュールの一例の要部断面を模式的に図示している。
図１に示すパッケージモジュール１Ａ（電子装置）は、マザーボード等の回路基板１００、及び、回路基板１００上に実装されたバンプ２４０を用いて実装された電子部品パッケージ２００（電子装置）を有している。
回路基板１００は、内部に配線やビア等（図示せず）が設けられた基板１１０、及び、基板１１０上に設けられた端子１２０を有している。基板１１０上には、端子１２０の少なくとも一部が露出するように、保護膜１３０が設けられている。
電子部品パッケージ２００は、樹脂層２１０、樹脂層２１０に埋め込まれた半導体素子等の電子部品２２０、並びに、樹脂層２１０及び電子部品２２０の上に設けられた配線層２３０を有している。
電子部品パッケージ２００は、例えば、次のようにして形成される。
まず、支持体上に電子部品２２０を、その端子２２１の配設面（表面）を支持体側に向けて配置する。次いで、支持体上に配置した電子部品２２０を、その端子２２１の配設面と反対側の面（裏面）と側面が埋まるように樹脂層２１０で封止し、ウェハ状態に再構築する。ここでは、このようにしてウェハ状態に再構築したものを擬似ウェハと言う。擬似ウェハの樹脂層２１０の厚さＴ０は、例えば４００μｍ程度である。
擬似ウェハの形成後、支持体を剥離し、擬似ウェハの、支持体から剥離した面上に、絶縁部２３１と配線２３２（再配線）を含む配線層２３０（再配線層）を形成する。配線層２３０の厚さｔ０は、例えば、２０μｍ程度である。配線層２３０の最表層の配線２３２が、電子部品パッケージ２００の端子２３２ａとして用いられる。配線層２３０は、例えば、電子部品２２０の端子２２１が、電子部品２２０の配置エリアの外側に再配置（Fan-out）されるように、配線２３２（端子２３２ａ）が形成される。
配線層２３０の形成後、例えば、その端子２３２ａ上に半田等でバンプ２４０を形成する。バンプ２４０を形成した擬似ウェハを、ダイシングにより個片化し、図１に示すような個々の電子部品パッケージ２００を得る。電子部品パッケージ２００は、擬似ＳｏＣ（System On a Chip）等とも称される。
このようにして得られた電子部品パッケージ２００が、バンプ２４０を用いて、回路基板１００上に実装される。例えば、バンプ２４０を、回路基板１００の端子１２０に接触させ、所定温度でリフローを行い、バンプ２４０と端子１２０を接合する。これにより、電子部品パッケージ２００の電子部品２２０と、回路基板１００とが、端子２２１、配線２３２（端子２３２ａ）、バンプ２４０及び端子１２０を通じて、電気的に接続される。
回路基板１００と電子部品パッケージ２００の間の隙間には、それらの接続強度を高めるため、例えば図１に示すように、アンダーフィル樹脂２５０が設けられる。
図１に示すようなパッケージモジュール１Ａでは、用いるバンプ２４０の径Ｈ０と、バンプ２４０を用いた時の、隣接バンプ２４０間の短絡抑制に要するピッチＰ０に応じ、電子部品パッケージ２００の実装高さ、実装面積が一定以上の大きさになる。例えば、バンプ２４０の径は２００μｍ以上、ピッチＰ０は４００μｍ以上になる。パッケージモジュール１Ａでは、用いるバンプ２４０の径Ｈ０に応じて、回路基板１００上の電子部品パッケージ２００の実装高さが大きくなる。また、バンプ２４０のピッチＰ０に応じて、電子部品パッケージ２００の端子２３２ａ（及び回路基板１００の端子１２０）のピッチ、電子部品パッケージ２００の平面サイズが大きくなり、回路基板１００上における電子部品パッケージ２００の実装面積が大きくなる。
上記のようにバンプ２４０を用いて電子部品パッケージ２００と回路基板１００を接合する形態のパッケージモジュール１Ａでは、端子２３２ａ及び端子１２０の狭ピッチ化、回路基板１００上における電子部品パッケージ２００の実装面積の縮小化に限界がある。そのため、パッケージモジュール１Ａの薄型（低背）化、及び、平面サイズの小型化或いは高密度実装化を図ることが難しい場合がある。
以上のような点に鑑み、ここでは電子部品パッケージ及びパッケージモジュールに、以下に実施の形態として例示するような構成を採用する。
まず、第１の実施の形態について説明する。
図２〜図４は第１の実施の形態に係る電子部品パッケージの一例を示す図である。図２は第１の実施の形態に係る電子部品パッケージの一例の要部断面模式図、図３は第１の実施の形態に係る電子部品パッケージの一例の要部平面模式図、図４は第１の実施の形態に係る電子部品パッケージの一例の部分拡大図である。尚、図２は図３のＬ１−Ｌ１線に沿った断面の模式図であり、図４は図２のＸ１部の拡大図である。
電子部品パッケージ２０は、樹脂層２１、樹脂層２１内に埋め込まれた電子部品２２及び導体層２４、並びに、樹脂層２１上に設けられた配線層２３を有している。
樹脂層２１には、半導体素子の封止に用いられる、各種非導電性樹脂材料を用いることができる。樹脂層２１には、例えば、エポキシ樹脂が用いられる。樹脂層２１には、非導電性のフィラー、例えば、アルミナ、シリカ、水酸化アルミニウム、若しくは窒化アルミニウム、又はこれらのうちの少なくとも１種を含むフィラーが含有されてもよい。
樹脂層２１の厚さは、後述のように埋設される電子部品２２等のサイズにもよるが、例えば、４００μｍ〜６００μｍ程度とされる。
電子部品２２には、各種電子部品を用いることができる。電子部品２２には、例えば、半導体素子（半導体チップ）が用いられる。半導体素子には、例えば、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）等の半導体（化合物半導体）材料を用いたＬＳＩ（Large Scale Integration）等のベアチップを用いることができる。尚、ここでは一例として、樹脂層２１内に埋め込まれた１つの電子部品２２を図示している。
導体層２４は、第１導体部２４ａ、及び、第１導体部２４ａ上に設けられた第２導体部２４ｂを有している。
第１導体部２４ａには、第２導体部２４ｂよりも低融点の金属材料が用いられる。第１導体部２４ａには、例えば、スズ（Ｓｎ）、Ｓｎと銀（Ａｇ）を含むＳｎＡｇ系化合物、Ｓｎとビスマス（Ｂｉ）を含むＳｎＢｉ系化合物、Ｓｎと鉛（Ｐｂ）を含むＳｎＰｂ系化合物、インジウム（Ｉｎ）、Ｉｎを含むＩｎ化合物を用いることができる。
第２導体部２４ｂには、第１導体部２４ａが溶融時に濡れる金属材料が用いられる。第２導体部２４ｂには、例えば、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）とＡｕを積層したＮｉ／Ａｕ積層体（Ａｕが第１導体部２４ａ側）、ＣｕとＮｉとＡｕを積層したＣｕ／Ｎｉ／Ａｕ積層体（Ａｕが第１導体部２４ａ側）を用いることができる。
導体層２４の径Ｄ１（図４）は、例えば、１００μｍとされる。導体層２４の第１導体部２４ａの厚さＴ１（図４）は、例えば、５０μｍとされ、第２導体部２４ｂの厚さＴ２（図４）は、例えば、３０μｍとされる。
尚、ここでは一例として、樹脂層２１内に埋め込まれた複数の導体層２４を図示している。複数の導体層２４は、例えば、図３に示すように、平面視で縦横に並ぶように、樹脂層２１内にマトリクス状に配置される。隣接する導体層２４のピッチは、後述する回路基板１０の突起状端子１２のピッチＰ１と同等の値、例えば、１００μｍとされる。
上記のような電子部品２２及び導体層２４が、図２に示すように、電子部品２２の端子２２ａ及び導体層２４の第１導体部２４ａが露出するように、樹脂層２１内に埋め込まれている。そして、樹脂層２１、並びに、樹脂層２１から露出する電子部品２２及び導体層２４の上に、配線層２３（再配線層）が設けられている。
配線層２３は、図２に示すように、絶縁部２３ａ、及び、絶縁部２３ａ内に設けられた配線２３ｂ（再配線）を有している。絶縁部２３ａには、各種絶縁材料を用いることができ、例えば、エポキシ、ポリベンゾオキサゾール、ポリイミド等の樹脂材料を用いることができる。配線２３ｂには、各種導体材料を用いることができ、例えば、Ｃｕ等の金属材料を用いることができる。配線２３ｂは、樹脂層２１内の導体層２４の第１導体部２４ａ、及び、電子部品２２の端子２２ａに電気的に接続されている。配線層２３は更に、図２及び図３に示すように、樹脂層２１内に埋め込まれた導体層２４の第１導体部２４ａに通じる開口部２３ｃを有している。
配線層２３の厚さＴ３（図４）は、例えば、２０μｍとされる。配線層２３の開口部２３ｃの径Ｄ２（図４）は、例えば、７０μｍとされる。
電子部品パッケージ２０の形成方法については後述する。
上記のような構成を有する電子部品パッケージ２０が、マザーボード等の回路基板上に実装される。
図５〜図７は第１の実施の形態に係る回路基板の一例を示す図である。図５は第１の実施の形態に係る回路基板の一例の要部断面模式図、図６は第１の実施の形態に係る回路基板の一例の要部平面模式図、図７は第１の実施の形態に係る回路基板の一例の部分拡大図である。尚、図５は図６のＬ２−Ｌ２線に沿った断面の模式図であり、図７は図５のＸ２部の拡大図である。
回路基板１０は、内部に配線やビア等（図示せず）が設けられた基板１１、及び、基板１１上に設けられた突起状端子１２を有している。
突起状端子１２は、電子部品パッケージ２０の導体層２４に対応する位置に、設けられる。尚、ここでは一例として、複数の突起状端子１２を図示している。複数の突起状端子１２は、例えば、図６に示すように、平面視で縦横に並ぶように、マトリクス状に配置される。隣接する突起状端子１２のピッチＰ１（図７）は、例えば、１００μｍとされる。
突起状端子１２には、導体層２４の第１導体部２４ａよりも高融点の金属材料が用いられる。突起状端子１２には、例えば、Ｃｕ、Ａｕを用いることができる。突起状端子１２として、ピラー電極、スタッドバンプ等を基板１１上に設けることができる。ピラー電極は、例えば、フォトリソグラフィ技術及びめっき技術を用い、基板１１の所定領域（電極）上にＣｕやＡｕを堆積することで、形成することができる。スタッドバンプは、ＣｕやＡｕのワイヤの先端部をボール状にし、それを基板１１の所定領域（電極）上にボンディングし、ワイヤを引きちぎることで、形成することができる。
突起状端子１２は、後述のように、回路基板１０上に電子部品パッケージ２０が実装される際、その導体層２４の第１導体部２４ａと接合される。その際、突起状端子１２は、電子部品パッケージ２０の配線層２３の開口部２３ｃに挿入され、導体層２４の第１導体部２４ａと接合される。そのため、突起状端子１２の径は、電子部品パッケージ２０の開口部２３ｃの径Ｄ２から開口部２３ｃ内に形成される配線２３ｂの厚みを差し引いた値よりも小さな値とされる。突起状端子１２の高さは、電子部品パッケージ２０が回路基板１０上に実装された時に、突起状端子１２が第１導体部２４ａに達する高さ、即ち、配線層２３の厚さＴ３と第１導体部２４ａの厚さＴ１を合わせた値よりも小さな値とされる。
突起状端子１２の径Ｄ３（図７）は、例えば、５０μｍとされ、高さＴ４（図７）は、例えば、５０μｍとされる。
電子部品パッケージ２０の回路基板１０上への実装方法について、図８及び図９を参照して説明する。
図８及び図９は第１の実施の形態に係る実装工程の一例を示す図である。図８は実装前の状態の一例を示す要部断面模式図、図９は実装後の状態の一例を示す要部断面模式図である。
実装の際は、まず、上記のような電子部品パッケージ２０及び回路基板１０が準備される。
準備された電子部品パッケージ２０と回路基板１０を、図８に示すように、互いの導体層２４と突起状端子１２の位置合わせを行って、対向させて配置する。そして、例えば、電子部品パッケージ２０を、回路基板１０側に接近させ、回路基板１０の所定高さの突起状端子１２を、図９に示すように、電子部品パッケージ２０の開口部２３ｃに挿入し、開口部２３ｃ内の第１導体部２４ａに接触させる。この接触前から、或いは接触後に、突起状端子１２及び第２導体部２４ｂよりも低融点の第１導体部２４ａが溶融する温度でリフローを行うことで、第１導体部２４ａと突起状端子１２とが接合される。リフローにより溶融した第１導体部２４ａは、その後、冷却により凝固される。
このようにして、回路基板１０上に電子部品パッケージ２０が実装されたパッケージモジュール１が得られる。
ここで、上記接合時のリフローの際、溶融した第１導体部２４ａは、その上部にそれが濡れる材料で形成された第２導体部２４ｂが設けられていることで、第２導体部２４ｂ側に保持され、突起状端子１２を伝って回路基板１０側に移動することが抑制される。そのため、電子部品パッケージ２０（配線層２３）と回路基板１０の界面に導体材料が回り込むのを抑制し、異なる端子間の短絡を抑制することができる。
このような接合時の、第１導体部２４ａの突起状端子１２を伝う回路基板１０側への移動を効果的に抑制するためには、第２導体部２４ｂの体積が、突起状端子１２の第１導体部２４ａと接触する部位の体積よりも大きいことが望ましい。電子部品パッケージ２０を準備する際には、回路基板１０との接合時に第１導体部２４ａの回路基板１０側への移動を効果的に抑制できる形状となるように、第２導体部２４ｂを形成しておくことが望ましい。
以上のように、電子部品パッケージ２０では、端子となる導体層２４を樹脂層２１内に埋設し、その導体層２４に達する開口部２３ｃを配線層２３に設ける。接合相手となる回路基板１０には、電子部品パッケージ２０の導体層２４に対応して突起状端子１２を設ける。接合時には、突起状端子１２を開口部２３ｃに挿入し、導体層２４の第１導体部２４ａと突起状端子１２を接合する。
端子となる導体層２４を樹脂層２１内に埋設することで、上記図１のようなボール状のバンプ２４０を用いる場合に比べて、端子のピッチを小さく抑えることが可能になる。例えば、端子のピッチを、４００μｍ（Ｐ０）から１００μｍ（Ｐ１）といったように、１／４又はそれ以下にまで狭ピッチ化することが可能になる。端子を狭ピッチ化することで、電子部品パッケージ２０の平面サイズの小型化、回路基板１０上の実装面積の縮小化が図られる。このような小型化、縮小化の効果は、電子部品パッケージ２０の端子数が多くなるほど、大きくなる。端子数にもよるが、例えば、電子部品パッケージ２０の実装面積を、上記図１のようなボール状のバンプ２４０を用いる場合に比べ、１／１０以下にすることもできる。
また、電子部品パッケージ２０の回路基板１０上の実装高さは、上記図１のようなボール状のバンプ２４０を用いる場合に比べて、小さく抑えることが可能になる。例えば、電子部品パッケージ２０の実装高さを、６００μｍ以上（樹脂層２１０の厚さＴ０、配線層２３０の厚さｔ０、バンプ２４０の高さＨ０）から４００μｍ程度（樹脂層２１の厚さ、配線層２３の厚さＴｗ）といったように、２／３程度又はそれ以下にまで低背化することができる。
第１の実施の形態によれば、実装面積（平面サイズ）が小さく、上記バンプ２４０のような突出した端子を有しない低背の電子部品パッケージ２０を実現することができる。更に、このような電子部品パッケージ２０を用いることにより、平面サイズが小さい或いは実装密度の高い、低背のパッケージモジュール１を実現することができる。
続いて、電子部品パッケージ２０の形成方法について説明する。
図１０〜図１６は第１の実施の形態に係る電子部品パッケージの形成方法の一例を示す図である。図１０〜図１６には、上記のような電子部品パッケージ２０の各形成工程の要部断面を模式的に図示している。以下、図１０〜図１６を参照して、電子部品パッケージ２０の形成方法の一例について説明する。尚、ここでは、１個の電子部品パッケージ２０に着目し、その形成方法の一例を説明する。
図１０は第１導体部の形成工程の一例を示す図である。
まず、図１０に示すような、支持基板３１上に粘着層３２が設けられた支持体３０を準備する。支持基板３１には、ステンレス等の金属基板、Ｓｉ等の半導体基板、ガラス基板、セラミック基板等を用いることができる。粘着層３２には、粘着性を示す各種材料を用いることができる。例えば、粘着させた物体から剥離することが可能なシート状のもの（粘着シート、微粘着シート）のほか、紫外線照射、薬液処理、加熱処理等によって粘着力を低下させることが可能な層状のもの等を用いることができる。一例として、８インチ角のステンレス製の支持基板３１上に、粘着層３２として微粘着シートを貼り付けた支持体３０を準備する。
準備した支持体３０の粘着層３２上に、図１０に示すように、シード層４０を形成する。シード層４０として、例えば、スパッタ法を用い、チタン（Ｔｉ）層とＣｕ層の積層体を形成する。例えば、厚さ０．１μｍのＴｉ層を形成し、その上に、厚さ０．３μｍのＣｕ層を形成する。
シード層４０の形成後、図１０に示すように、その上にレジスト５０を形成し、電子部品２２を配置する領域外の、導体層２４を形成する領域に、所定のピッチで、マトリクス状に開口部５０ａを形成する。例えば、シード層４０上にレジスト５０として、厚さ１００μｍのドライフィルムレジストを設け、開口径１００μｍ、開口ピッチ１００μｍで、マトリクス状に開口部５０ａを形成する。
このようにしてレジスト５０への開口部５０ａの形成まで行った後、シード層４０を給電層に用いた電解めっき法により、図１０に示すように、レジスト５０の開口部５０ａのシード層４０上に、第１導体部２４ａを形成する。例えば、開口部５０ａのシード層４０上に、第１導体部２４ａとして、低融点金属であるＳｎＡｇ半田を、厚さ５０μｍで形成する。
図１１は第２導体部の形成工程の一例を示す図である。
レジスト５０の開口部５０ａのシード層４０上に第１導体部２４ａを形成した後、続けて電解めっき法により、図１１に示すように、その開口部５０ａの第１導体部２４ａ上に、第２導体部２４ｂを形成する。例えば、第１導体部２４ａとしてＳｎＡｇ半田を形成した場合には、溶融したＳｎＡｇ半田が濡れる金属であるＣｕ層を、厚さ３０μｍで、第１導体部２４ａ上に形成する。
これにより、シード層４０上に、第１導体部２４ａと第２導体部２４ｂを有する導体層２４が形成される。
図１２はレジスト及びシード層の除去工程の一例を示す図である。
第２導体部２４ｂの形成後は、図１２に示すように、レジスト５０を除去し、レジスト５０の除去後に露出するシード層４０を除去する。レジスト５０の除去は、薬液による溶解除去や、剥離により、行うことができる。シード層４０の除去は、例えばシード層４０をＴｉ層とＣｕ層の積層体としている場合には、まず上層のＣｕ層をウェットエッチングで除去し、次いで、下層のＴｉ層をドライエッチングで除去することで、行うことができる。
図１３は電子部品の配置工程の一例を示す図である。
レジスト５０及びシード層４０の除去後は、それによって露出した支持体３０の粘着層３２の所定領域上に、図１２に示すように、半導体素子等の電子部品２２を、その端子２２ａを粘着層３２側にして、配置（貼付）する。例えば、粘着層３２上に、５ｍｍ角で厚さ０．４ｍｍのＳｉベアチップを、チップマウンターにより、その端子２２ａを粘着層３２側にして、フェイスダウンで配置する。
図１４は樹脂層の形成工程の一例を示す図である。
粘着層３２上に電子部品２２を配置した後、図１４に示すように、その粘着層３２上の導体層２４及び電子部品２２を、樹脂層２１で封止する。例えば、樹脂層２１となる樹脂、或いはフィラーを含有する樹脂（樹脂組成物）を、導体層２４及び電子部品２２が配置された粘着層３２上に流し込み、樹脂を加熱や紫外線照射等の手法を用いて硬化させることで、樹脂層２１を形成する。例えば、樹脂層２１の厚さが４００μｍ〜６００μｍの、６インチサイズのウェハ状の基板を形成する。
これにより、樹脂層２１内に電子部品２２及び導体層２４が埋設された擬似ウェハ６０が形成される。
尚、樹脂層２１の形成後、その樹脂層２１を、支持体３０と反対の側から研磨し、擬似ウェハ６０を薄型化してもよい。樹脂層２１の研磨は、電子部品２２の上面（裏面）が露出しないように行ったり、電子部品２２の上面が露出するまで行ったりすることができる。或いはまた、樹脂層２１のほか、電子部品２２の上面側の一部も研磨されるように、樹脂層２１を研磨することもできる。
図１５は支持体及びシード層の除去工程の一例を示す図である。
擬似ウェハ６０の形成後は、図１５に示すように、擬似ウェハ６０と、支持体３０（支持基板３１及び粘着層３２）とを分離し、支持体３０の分離後に露出する、導体層２４（第１導体部２４ａ）下のシード層４０を除去する。
これにより、樹脂層２１内に埋設された電子部品２２及び導体層２４の、各々の端子２２ａ及び第１導体部２４ａが、樹脂層２１の第１面２１ａから露出する、擬似ウェハ６０が形成される。
このようにして形成された擬似ウェハ６０の上に、配線層２３を形成することで、上記図２等に示したような電子部品パッケージ２０が得られる。
図１６は配線層の形成工程の一例を示す図である。ここでは、擬似ウェハ６０の一部に着目し、配線層２３の形成方法の一例を説明する。
まず、図１６（Ａ）に示すように、擬似ウェハ６０の、粘着層３２から剥離された面（第１面２１ａ）上に、配線層２３の絶縁部２３ａ（一部）を形成する。この絶縁部２３ａには、電子部品２２の端子２２ａ、及び導体層２４の第１導体部２４ａに対応する領域に、開口部２３ａａを設ける。例えば、擬似ウェハ６０の所定の面上に、例えば、感光性エポキシ、感光性ポリベンゾオキサゾール、感光性ポリイミドのような感光性樹脂を塗布し、その後、露光、現像、キュアを行い、端子２２ａ及び第１導体部２４ａに通じる開口部２３ａａを形成する。キュア後には、プラズマ処理を行ってもよい。
このようにして形成した絶縁部２３ａの上に、図１６（Ｂ）に示すように、導体材料２３ｂｂを形成する。例えば、開口部２３ａａ内を含む絶縁部２３ａ上にシード層２３ｂａを形成し、配線２３ｂを形成する領域に開口部５１ａを有するレジスト５１を形成する。そして、シード層２３ｂａを給電層に用いた電解めっき法により、Ｃｕ等、配線２３ｂとなる導体材料２３ｂｂを形成する。その後、レジスト５１を除去し、レジスト５１の除去後に露出するシード層２３ｂａを除去する。これにより、図１６（Ｃ）に示すような配線２３ｂ（シード層２３ｂａ及び導体材料２３ｂｂ）を形成する。
配線２３ｂの形成後は、図１６（Ｄ）に示すように、配線層２３の絶縁部２３ａ（一部）を、上記同様、例えば感光性樹脂を塗布して形成する。その後、露光、現像、キュアを行い、図１６（Ｅ）に示すように、第１導体部２４ａに通じる開口部２３ａａに連通する開口部２３ａｂを形成し、配線層２３の開口部２３ｃ（開口部２３ａａ及び開口部２３ａｂ）を形成する。
尚、配線層２３内に２層目の配線を形成する場合には、上記図１６（Ｄ）の工程において、１層目の配線２３ｂとの接続領域に開口部を形成し、図１６（Ｂ）〜図１６（Ｅ）の工程の例に従って、配線及び絶縁部、並びに開口部２３ｃを形成する。
例えば、上記のような方法を用いて、導体層２４の第１導体部２４ａに通じる開口部２３ｃを備えた配線層２３を形成することができる。
この図１６のようにして擬似ウェハ６０上に配線層２３を形成した後、ダイシングにより個片化し、個々の電子部品パッケージ２０を得る。
以上の工程により、上記図２に示したような電子部品パッケージ２０が得られる。
得られた電子部品パッケージ２０を、回路基板１０と、上記図８及び図９のようにして接合することで、パッケージモジュール１を得ることができる。
ここで、電子部品パッケージ２０と接合する回路基板１０は、例えば、次のようにして得られる。
まず、内部に配線やビア等の導体部が設けられた基板１１を形成する。そして、その基板１１上の、電子部品パッケージ２０の導体層２４に対応する領域に、内部の導体部に電気的に接続される突起状端子１２を形成する。突起状端子１２は、例えば、Ｃｕを用いて形成することができる。その場合は、例えば、ドライフィルムレジストを用いたフォトリソグラフィ技術により、突起状端子１２を形成する所定領域に開口部を有するレジストを形成した後、めっき技術を用いて、Ｃｕを堆積する。これにより、基板１１の所定領域上に、Ｃｕの突起状端子１２を形成する。例えば、径が５０μｍ、高さが５０μｍの突起状端子１２を、１００μｍのピッチで形成する。
このようにして得られた回路基板１０を、上記の電子部品パッケージ２０と、上記図８及び図９の例に従い、例えば２６０℃でリフローして接合することで、パッケージモジュール１を得る。接合時には、前述のように、電子部品パッケージ２０の導体層２４が、回路基板１０の突起状端子１２と繋がる第１導体部２４ａと、その上の第２導体部２４ｂとを含み、溶融した第１導体部２４ａの突起状端子１２を伝う回路基板１０側への移動が抑制される。これにより、電子部品パッケージ２０と回路基板１０の界面に導体材料が回り込むことによる端子間の短絡が抑制される。上記のようにして得られたパッケージモジュール１について、電気試験を行い、問題なく信号伝達が行われていることを確認した。
上記の電子部品パッケージ２０及び回路基板１０を用いることにより、平面サイズが小さい或いは実装密度の高い、低背のパッケージモジュール１が実現される。
次に、第２の実施の形態について説明する。
図１７は第２の実施の形態に係るパッケージモジュールの一例を示す図である。図１７は第２の実施の形態に係るパッケージモジュールの一例の要部断面模式図である。
図１７に示すパッケージモジュール１ａは、電子部品パッケージ２０と回路基板１０とが接着材７０を介して接合されている。回路基板１０の突起状端子１２は、接合の際、回路基板１０上に接着材７０を介して配置される電子部品パッケージ２０の第１導体部２４ａと接続されるような高さＴ４（図７）とされる。第２の実施の形態に係るパッケージモジュール１は、このような構成を有している点で、上記第１の実施の形態に係るパッケージモジュール１と相違する。
図１７に示すようなパッケージモジュール１ａは、例えば、次のようにして形成することができる。
まず、第１の実施の形態で述べた上記図１０〜図１６のような工程で得た、上記図２の電子部品パッケージ２０の、配線層２３の表面に、接着材７０として、感光性エポキシ等のドライフィルムレジストをラミネートする。そして、その接着材７０であるドライフィルムレジストに、フォトリソグラフィ技術を用いて、導体層２４（第１導体部２４ａ）に通じる開口部７０ａを形成する。その後、そのドライフィルムレジスト、即ち接着材７０を、１２０℃でプリベーク（半硬化）する。
開口部７０ａを有する接着材７０を設けた電子部品パッケージ２０と、突起状端子１２を設けた回路基板１０とを、上記図８及び図９の例に従い、リフローして接合する。その際は、回路基板１０の突起状端子１２が、接着材７０の開口部７０ａ及び配線層２３の開口部２３ｃに挿入されて導体層２４の第１導体部２４ａに接続される。それと共に、電子部品パッケージ２０の配線層２３上に設けた半硬化状態の接着材７０が、回路基板１０に接触する。接着材７０は、リフローの際に硬化し、これにより、電子部品パッケージ２０（配線層２３）と回路基板１０とが、接着材７０で接着される。
このように、電子部品パッケージ２０と回路基板１０とを接着材７０で接着することで、耐衝撃性、耐久性が高く、信頼性の高いパッケージモジュール１ａを実現することができる。
尚、ここでは接着材７０として感光性のドライフィルムレジストを用いる方法を例示した。このほか、上記図２の電子部品パッケージ２０を、所定高さの突起状端子１２を設けた回路基板１０と、上記図８及び図９の例に従い、互いの間に隙間を空けて接合し、接合後、その隙間に接着材７０となる樹脂（アンダーフィル樹脂等）を充填する方法を用いてもよい。このような方法を用いても同様に、耐久性、信頼性の高いパッケージモジュール１ａを得ることができる。
次に、第３の実施の形態について説明する。
図１８は第３の実施の形態に係るパッケージモジュールの一例を示す図である。図１８は第３の実施の形態に係るパッケージモジュールの一例の要部断面模式図である。
図１８に示すパッケージモジュール１ｂは、回路基板１０と接合された電子部品パッケージ２０の外側に、回路基板１０と電子部品パッケージ２０とを接着する接着材７１が設けられている点で、上記第１の実施の形態に係るパッケージモジュール１と相違する。
図１８に示すようなパッケージモジュール１ｂは、電子部品パッケージ２０と回路基板１０とを、上記図８及び図９のように接合した後、電子部品パッケージ２０の周囲に接着材７１となる樹脂（アンダーフィル樹脂等）を塗布し、硬化することで、得ることができる。尚、接着材７１は、必ずしも電子部品パッケージ２０の全周に連続的に設けられていることを要しない。接着材７１は、電子部品パッケージ２０の周囲に間欠的に設けられていてもよい。
このように、電子部品パッケージ２０と回路基板１０とを接着材７１で接着することで、耐衝撃性、耐久性が高く、信頼性の高いパッケージモジュール１ｂを実現することができる。
次に、第４の実施の形態について説明する。
上記第１〜第３の実施の形態では、樹脂層２１内に１つの電子部品２２を埋設する場合を例示したが、樹脂層２１内には、複数の電子部品２２を埋設してもよい。
図１９は第４の実施の形態に係るパッケージモジュールの第１の例を示す図である。図１９は第４の実施の形態に係るパッケージモジュールの第１例の要部断面模式図である。
図１９に示すパッケージモジュール１ｃは、樹脂層２１内に、電子部品２２と電子部品８０が埋め込まれている点で、上記第１の実施の形態に係るパッケージモジュール１と相違する。例えば、電子部品８０には、電子部品２２と同様に、半導体素子等の能動部品を用いることができる。樹脂層２１内には、これらの電子部品２２（端子２２ａ）及び電子部品８０（端子８０ａ）と、配線層２３の配線２３ｂを通じて電気的に接続されるように、導体層２４が埋め込まれる。
これにより、多機能、高性能のパッケージモジュール１ｃを実現することが可能になる。
尚、図１９には断面視で２つの電子部品２２及び電子部品８０を図示したが、樹脂層２１内には、３つ以上の電子部品を埋設することも可能である。
また、樹脂層２１内に複数の電子部品を埋設する構成は、上記第２の実施の形態に係るパッケージモジュール１ａや、上記第３の実施の形態に係るパッケージモジュール１ｂにも、同様に適用可能である。
図２０は第４の実施の形態に係るパッケージモジュールの第２の例を示す図である。図２０は第４の実施の形態に係るパッケージモジュールの第２例の要部断面模式図である。
図２０に示すパッケージモジュール１ｄは、樹脂層２１内に、断面視で、電子部品２２と電子部品８１が埋め込まれている点で、上記第１の実施の形態に係るパッケージモジュール１と相違する。例えば、電子部品２２には半導体素子等の能動部品を用い、電子部品８１にはチップコンデンサ等の受動部品を用いることができる。樹脂層２１内には、これらの電子部品２２（端子２２ａ）及び電子部品８１（端子（電極）８１ａ）と、配線層２３の配線２３ｂを通じて電気的に接続されるように、導体層２４が埋め込まれる。
これにより、多機能、高性能のパッケージモジュール１ｄを実現することが可能になる。
尚、図２０には断面視で電子部品２２及び電子部品８１を１つずつ図示したが、樹脂層２１内には、電子部品２２のような能動部品を複数埋設したり、電子部品８１のような受動部品を複数埋設したりすることが可能である。
また、樹脂層２１内に複数の電子部品を埋設する構成は、上記第２の実施の形態に係るパッケージモジュール１ａや、上記第３の実施の形態に係るパッケージモジュール１ｂにも、同様に適用可能である。
次に、第５の実施の形態について説明する。
図２１は第５の実施の形態に係るパッケージモジュールの一例を示す図である。図２１は第５の実施の形態に係るパッケージモジュールの一例の要部断面模式図である。
図２１に示すパッケージモジュール１ｅは、電子部品２２の、端子２２ａの配設面と反対側の面（裏面）が樹脂層２１から露出し、このような電子部品２２と樹脂層２１の上に、第２の配線層２５（再配線層）が設けられた電子部品パッケージ２０ｅを有している。配線層２５は、絶縁部２５ａ、及び、絶縁部２５ａ内に設けられた配線２５ｂ（再配線）を有している。樹脂層２１を挟んで上下に配置される配線層２３（その配線２３ｂ）と配線層２５（その配線２５ｂ）とは、樹脂層２１を貫通するように設けられた導体部２６を通じて電気的に接続されている。
このような構成を有する電子部品パッケージ２０ｅが、回路基板１０と、互いの導体層２４と突起状端子１２を用いて接合される。電子部品パッケージ２０ｅの上には、図２１に示すように、他の電子装置９０が、半田等のバンプ９１を用いて接合される。電子装置９０として、半導体素子、回路基板上に実装された半導体素子を含む半導体パッケージ、上記のような樹脂層に埋設された電子部品を含む電子部品パッケージ、回路基板等を用いることができる。
尚、バンプ９１を用いて接合される電子部品パッケージ２０ｅと電子装置９０の間の隙間には、それらの接続強度を高めるため、アンダーフィル樹脂等の接着材が充填されてもよい。
図２１に示すような電子部品パッケージ２０ｅは、例えば、次のようにして形成することができる。
まず、第１の実施の形態で述べた上記図１０〜図１３の例に従って、支持体３０の粘着層３２上に導体層２４を形成し、電子部品２２を配置した後、上記図１４の樹脂層２１による封止前に、粘着層３２上に導体部２６を配置する。導体部２６には、例えば、Ｃｕ等の金属を用いたピンを用いることができる。粘着層３２上に導体部２６を配置した後、導体層２４、電子部品２２及び導体部２６を、樹脂層２１で封止する。封止後、その樹脂層２１を、電子部品２２及び導体部２６が露出するように研磨する。その際は、樹脂層２１と共に、電子部品２２の一部、導体部２６の一部が研磨されてもよい。
このような工程の後、上記図１５の例に従って支持体３０を除去し、上記図１６の例に従って配線層２３を形成する。配線層２３を形成する際には、導体層２４のほか、導体部２６に電気的に接続される配線２３ｂを形成する。樹脂層２１の、配線層２３と反対側の面上にも同様にして、導体部２６に電気的に接続される配線２５ｂを含む配線層２５を形成する。
このような方法により、電子部品パッケージ２０ｅを得ることができる。
このようにして得られた電子部品パッケージ２０ｅを、上記図８及び図９の例に従い、回路基板１０と接合する。電子部品パッケージ２０ｅ上には、バンプ９１を用いて電子装置９０を接合する。これにより、図２１に示すようなパッケージモジュール１ｅが得られる。
尚、電子部品パッケージ２０ｅに配線層２５を設けず、樹脂層２１から露出する導体部２６にバンプ９１を用いて電子装置９０を接合することもできる。
また、電子部品パッケージ２０ｅにおいて、電子部品２２の、端子２２ａの配設面と反対側の面は、必ずしも樹脂層２１から露出していることを要しない。
上記のような電子部品パッケージ２０ｅによれば、上記第１の実施の形態に係る電子部品パッケージ２０を用いた場合に得られる効果に加え、電子部品パッケージ２０ｅ上への電子装置９０の３次元積層が可能になる。これにより、回路基板１０上の実装密度の更なる向上を図ることが可能になる。
尚、この第５の実施の形態に係るパッケージモジュール１ｅにおいて、電子部品パッケージ２０ｅと回路基板１０とを、上記第２の実施の形態で述べたような接着材７０、上記第３の実施の形態で述べたような接着材７１を用いて接着することもできる。
また、この第５の実施の形態に係る電子部品パッケージ２０ｅの樹脂層２１内には、電子部品２２のほか、上記第４の実施の形態で述べた電子部品８０や電子部品８１のような他の電子部品が複数埋設されてもよい。
以上の説明では、電子部品パッケージ２０，２０ｅの接合相手基板として回路基板１０を例示した。電子部品パッケージ２０，２０ｅの接合相手基板としては、回路基板のほか、上記のような突起状端子を設けた半導体素子、半導体パッケージ、擬似ＳｏＣ等の各種電子部品（基板）を用いることができる。
以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 樹脂層と、
前記樹脂層内に埋設された導体層と、
前記樹脂層内に埋設された電子部品と、
前記樹脂層上に配設され、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層と
を含むことを特徴とする電子装置。
（付記２） 前記導体層は、
前記開口部から露出する第１導体部と、
前記第１導体部の、前記開口部の側と反対の側に設けられ、前記第１導体部よりも高融点で、前記第１導体部が溶融時に濡れる第２導体部と
を含むことを特徴とする付記１に記載の電子装置。
（付記３） 前記導体層は、前記開口部から露出する半田層を含むことを特徴とする付記１に記載の電子装置。
（付記４） 前記導体層は、前記半田層の、前記開口部の側と反対の側に、前記半田層が溶融時に濡れる金属層を更に含むことを特徴とする付記３に記載の電子装置。
（付記５） 前記配線層に対向して配置され、前記開口部に挿入されて前記導体層に電気的に接続された突起状端子を有する基板を更に含むことを特徴とする付記１乃至４のいずれかに記載の電子装置。
（付記６） 前記配線層と前記基板とが接することを特徴とする付記５に記載の電子装置。
（付記７） 前記配線層と前記基板とを接着する接着材を更に含むことを特徴とする付記５又は６に記載の電子装置。
（付記８） 支持体上に導体層を形成する工程と、
前記支持体上に電子部品を配設する工程と、
前記支持体上の前記導体層及び前記電子部品を樹脂層で封止する工程と、
前記支持体を、前記樹脂層、前記導体層及び前記電子部品から分離する工程と、
前記樹脂層上に、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層を形成する工程と
を含むことを特徴とする電子装置の製造方法。
（付記９） 前記導体層を形成する工程は、
前記支持体上に第１導体部を形成する工程と、
前記第１導体部上に、前記第１導体部よりも高融点で、前記第１導体部が溶融時に濡れる第２導体部を形成する工程と
を含むことを特徴とする付記８に記載の電子装置の製造方法。
（付記１０） 前記導体層を形成する工程は、前記支持体上に半田層を形成する工程を含むことを特徴とする付記８に記載の電子装置の製造方法。
（付記１１） 前記導体層を形成する工程は、前記半田層上に、前記半田層が溶融時に濡れる金属層を形成する工程を更に含むことを特徴とする付記１０に記載の電子装置の製造方法。
（付記１２） 突起状端子を有する基板の、前記突起状端子を前記開口部に挿入して前記導体層に電気的に接続する工程を更に含むことを特徴とする付記８乃至１１のいずれかに記載の電子装置の製造方法。
（付記１３） 前記突起状端子を前記開口部に挿入して前記導体層に電気的に接続する工程は、前記基板と前記配線層とを接触させる工程を含むことを特徴とする付記１２に記載の電子装置の製造方法。
（付記１４） 前記配線層と前記基板とを、接着材を用いて接着する工程を更に含むことを特徴とする付記１２又は１３に記載の電子装置の製造方法。
（付記１５） 樹脂層と、
前記樹脂層内に埋設された導体層と、
前記樹脂層内に埋設された電子部品と、
前記樹脂層上に配設され、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層と
を含む電子部品パッケージを準備する工程と、
突起状端子を有する基板を準備する工程と、
前記突起状端子を前記開口部に挿入して前記導体層に電気的に接続する工程と
を含むことを特徴とする電子装置の製造方法。
１，１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１Ａ パッケージモジュール
１０，１００ 回路基板
１１，１１０ 基板
１２ 突起状端子
２０，２０ｅ，２００ 電子部品パッケージ
２１，２１０ 樹脂層
２１ａ 第１面
２２，８０，８１，２２０ 電子部品
２２ａ，８０ａ，８１ａ，１２０，２２１，２３２ａ 端子
２３，２５，２３０ 配線層
２３ａ，２５ａ，２３１ 絶縁部
２３ａａ，２３ａｂ，２３ｃ，５０ａ，５１ａ，７０ａ 開口部
２３ｂ，２５ｂ，２３２ 配線
２３ｂａ，４０ シード層
２３ｂｂ 導体材料
２４ 導体層
２４ａ 第１導体部
２４ｂ 第２導体部
２６ 導体部
３０ 支持体
３１ 支持基板
３２ 粘着層
５０，５１ レジスト
６０ 擬似ウェハ
７０，７１ 接着材
９０ 電子装置
９１，２４０ バンプ
１３０ 保護膜
２５０ アンダーフィル樹脂

Claims (7)

  1. 樹脂層と、
    前記樹脂層内に埋設された導体層と、
    前記樹脂層内に埋設された電子部品と、
    前記樹脂層上に配設され、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層と
    を含むことを特徴とする電子装置。
  2. 前記導体層は、
    前記開口部から露出する第１導体部と、
    前記第１導体部の、前記開口部の側と反対の側に設けられ、前記第１導体部よりも高融点で、前記第１導体部が溶融時に濡れる第２導体部と
    を含むことを特徴とする請求項１に記載の電子装置。
  3. 前記配線層に対向して配置され、前記開口部に挿入されて前記導体層に電気的に接続された突起状端子を有する基板を更に含むことを特徴とする請求項１又は２に記載の電子装置。
  4. 前記配線層と前記基板とが接することを特徴とする請求項３に記載の電子装置。
  5. 前記配線層と前記基板とを接着する接着材を更に含むことを特徴とする請求項３又は４に記載の電子装置。
  6. 支持体上に導体層を形成する工程と、
    前記支持体上に電子部品を配設する工程と、
    前記支持体上の前記導体層及び前記電子部品を樹脂層で封止する工程と、
    前記支持体を、前記樹脂層、前記導体層及び前記電子部品から分離する工程と、
    前記樹脂層上に、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層を形成する工程と
    を含むことを特徴とする電子装置の製造方法。
  7. 樹脂層と、
    前記樹脂層内に埋設された導体層と、
    前記樹脂層内に埋設された電子部品と、
    前記樹脂層上に配設され、前記導体層及び前記電子部品に電気的に接続された配線と、前記導体層に通じる開口部とを有する配線層と
    を含む電子部品パッケージを準備する工程と、
    突起状端子を有する基板を準備する工程と、
    前記突起状端子を前記開口部に挿入して前記導体層に電気的に接続する工程と
    を含むことを特徴とする電子装置の製造方法。
JP2014193238A 2014-09-24 2014-09-24 電子装置及び電子装置の製造方法 Active JP6319013B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014193238A JP6319013B2 (ja) 2014-09-24 2014-09-24 電子装置及び電子装置の製造方法
US14/806,895 US10057995B2 (en) 2014-09-24 2015-07-23 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014193238A JP6319013B2 (ja) 2014-09-24 2014-09-24 電子装置及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016066649A true JP2016066649A (ja) 2016-04-28
JP6319013B2 JP6319013B2 (ja) 2018-05-09

Family

ID=55527136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014193238A Active JP6319013B2 (ja) 2014-09-24 2014-09-24 電子装置及び電子装置の製造方法

Country Status (2)

Country Link
US (1) US10057995B2 (ja)
JP (1) JP6319013B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180008308A (ko) 2016-07-14 2018-01-24 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660037B1 (en) * 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
CN109156080B (zh) 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法
JP2006049424A (ja) * 2004-08-02 2006-02-16 Shinko Electric Ind Co Ltd 電子部品内蔵基板およびその製造方法
JP2011018672A (ja) * 2009-07-07 2011-01-27 Renesas Electronics Corp 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655447B2 (ja) 1990-10-12 1997-09-17 日本電気株式会社 表面実装用多層プリント配線板及びその製造方法
JP3888943B2 (ja) 2002-04-12 2007-03-07 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP4528062B2 (ja) * 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
EP1962342A4 (en) * 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
TWI423282B (zh) * 2005-12-22 2014-01-11 Ngk Spark Plug Co 電容器與配線板及其製造方法
JP5114130B2 (ja) 2007-08-24 2013-01-09 新光電気工業株式会社 配線基板及びその製造方法、及び半導体装置
JP5581830B2 (ja) 2010-06-11 2014-09-03 富士通株式会社 部品内蔵基板の製造方法及び部品内蔵基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183924A (ja) * 2003-11-27 2005-07-07 Denso Corp 半導体チップ実装用基板、半導体チップの実装構造および半導体チップの実装方法
JP2006049424A (ja) * 2004-08-02 2006-02-16 Shinko Electric Ind Co Ltd 電子部品内蔵基板およびその製造方法
JP2011018672A (ja) * 2009-07-07 2011-01-27 Renesas Electronics Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180008308A (ko) 2016-07-14 2018-01-24 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
US20160088737A1 (en) 2016-03-24
JP6319013B2 (ja) 2018-05-09
US10057995B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
KR102620629B1 (ko) 반도체 장치의 제조 방법
TWI576927B (zh) 半導體裝置及其製造方法
TWI690030B (zh) 半導體封裝及其形成方法
US10276545B1 (en) Semiconductor package and manufacturing method thereof
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
WO2012137714A1 (ja) 半導体装置および半導体装置の製造方法
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
CN108630598A (zh) 具有分层柱的半导体装置及其制造方法
US20210358824A1 (en) Integrated fan-out package, package-on-package structure, and manufacturing method thereof
US20220344300A1 (en) Electronic device and manufacturing method thereof
TW202025419A (zh) 低翹曲扇出型封裝結構
KR101573281B1 (ko) 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법
JP6319013B2 (ja) 電子装置及び電子装置の製造方法
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
JP7382170B2 (ja) 半導体装置
JP5776174B2 (ja) 電子部品内蔵基板の製造方法
WO2018198544A1 (ja) 半導体装置の製造方法および半導体装置
WO2018220868A1 (ja) 半導体装置および半導体装置の製造方法
TWI843675B (zh) 電子封裝件及其電子結構
TWI839093B (zh) 電子結構之製法
JP6515243B2 (ja) 半導体装置の製造方法
JP4597183B2 (ja) 半導体装置の製造方法
CN110707012A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180319

R150 Certificate of patent or registration of utility model

Ref document number: 6319013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150