KR20180008308A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20180008308A
KR20180008308A KR1020170088559A KR20170088559A KR20180008308A KR 20180008308 A KR20180008308 A KR 20180008308A KR 1020170088559 A KR1020170088559 A KR 1020170088559A KR 20170088559 A KR20170088559 A KR 20170088559A KR 20180008308 A KR20180008308 A KR 20180008308A
Authority
KR
South Korea
Prior art keywords
conductor
cured product
resin composition
thermosetting resin
forming
Prior art date
Application number
KR1020170088559A
Other languages
English (en)
Other versions
KR102377281B1 (ko
Inventor
히로키 시노자키
히로나리 모리
마사야 고다
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20180008308A publication Critical patent/KR20180008308A/ko
Application granted granted Critical
Publication of KR102377281B1 publication Critical patent/KR102377281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 장치의 제조 방법은, 기판(10) 위에 기판(10)의 표면으로부터의 높이가 동일한 복수의 도체부(40)를 형성하는 도체부 형성 공정과, 인접하는 도체부(40)의 간극에 열경화성 수지 조성물(50)을 도입하고 도체부(40)의 정부(92)가 노출하도록 열경화성 수지 조성물(50)의 경화물(60)로 도체부(40)를 덮는 피복 공정과, 경화물(60)의 표면을 연마하지 않고 경화물(60) 위에 정부(92)와 전기적으로 접속하는 금속 패턴(160)을 형성하는 다층 배선 공정을 이 순서로 포함한다.

Description

반도체 장치의 제조 방법 {METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
종래의 대표적인 배선 기판의 제조 프로세스에 있어서는, 기판 위에 도체 포스트를 형성한 후, 당해 도체 포스트에서의 상기 기판이 배치되어 있는 측과는 반대측의 면 전체를 덮도록 프리몰드 함으로써 얻어진 수지층의 일부를 연마 제거 하여서 상기 도체 포스트의 표면을 노출시킨 후, 도체 포스트와 전기적으로 접속하도록 배선 패턴을 형성하는 것이 수행되고 있었다 (특허문헌 1 등).
종래의 대표적인 재배선 프로세스에 있어서는, 반도체 칩의 전극 패드 위에 도체 포스트를 형성한 후, 얻어진 구조체의 주위를 봉지재로 몰드 하고, 그 후 도체 포스트의 표면이 노출하도록 봉지재의 일부를 연마 제거하고 나서, 상기 도체 포스트와 전기적으로 접속하도록 재배선층을 형성하는 것이 수행되고 있었다 (특허문헌 2).
국제공개 제2010/116615호 팜플렛 일본 특개 제2016-66649호 공보
특허문헌 1이나 2에 기재되어 있는 종래의 제조 프로세스에 있어서는, 최종적으로 얻어지는 반도체 장치의 전기적 접속성을 확보하기 위해서, 대규모의 장치를 이용하여서, 봉지재에 매설된 도체 포스트의 표면이 노출하도록, 봉지재의 연마 제거 처리를 실시할 필요가 있었다.
그런데, 반도체 장치의 제조 프로세스에 있어서는, 근래에 생산성이라고 하는 관점에서, 종래보다도 높은 기술 수준이 요구되고 있다. 상술한 연마 제거 처리라고 하는 기계적 수법으로 도체 포스트를 노출시키는 경우, 반도체 장치의 생산성이 저하되어 버린다고 하는 문제가 있었다. 이것은, 봉지재의 연마에 높은 정밀도가 요구되기 때문이다.
여기서, 본 발명은 도체 포스트의 노출에 기계적 수법을 이용하지 않음으로써, 반도체 장치의 제조 효율을 향상시키는 것을 전제로, 전기적 접속의 신뢰성이 우수한 반도체 장치의 제조 방법을 제공한다.
본 발명에 의하면, 기판 위에 상기 기판의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 도체부 형성 공정과,
인접하는 상기 도체부의 간극에 열경화성 수지 조성물을 도입하고 상기 도체부의 정부가 노출하도록 상기 열경화성 수지 조성물의 경화물로 덮는 피복 공정과,
상기 경화물의 표면을 연마하지 않고 상기 경화물 위에 상기 정부와 전기적으로 접속하는 금속 패턴을 형성하는 다층 배선 공정을, 이 순서로 포함하는, 반도체 장치의 제조 방법이 제공된다.
본 발명에 의하면, 반도체 칩 위에 복수의 도체부를 형성하고, 지지체로부터 복수의 상기 도체부의 높이가 동일하게 되도록, 상기 반도체 칩 및 상기 도체부를 상기 지지체 위에 배치하는 도체부 형성 공정과,
인접하는 상기 도체부의 사이에 존재하는 간극에 열경화성 수지 조성물을 도입하고 상기 도체부의 정부가 노출하도록 상기 열경화성 수지 조성물의 경화물로 상기 도체부를 덮는 피복 공정과,
상기 경화물의 표면을 연마하지 않고 상기 경화물 위에 상기 정부와 전기적으로 접속하는 금속 패턴을 형성하는 다층 배선 공정을, 이 순서로 포함하고,
상기 피복 공정의 후에, 상기 지지체와 상기 경화물을 분리하는 분리 공정을 추가로 포함하는, 반도체 장치의 제조 방법이 제공된다.
본 발명에 의하면, 기판 위 또는 반도체 칩 위에 상기 기판 또는 상기 반도체 칩의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 공정과,
상기 기판 또는 상기 반도체 칩 위에 있어서, 인접하는 상기 도체부의 사이에 존재하는 간극에 대해서, 유동 상태에 있는 열경화성 수지 조성물을 도입하는 공정과,
상기 열경화성 수지 조성물을 경화시켜 얻어지는 경화물에 의해서, 상기 간극에 면하는 상기 도체부의 표면의 거의 전역이 덮이도록, 유동 상태에 있는 상기 열경화성 수지 조성물을 경화시키는 공정과,
상기 경화시키는 공정의 후에, 상기 경화물의 표면을 연마하지 않고 상기 도체부에 접하는 금속 패턴을 형성하는 공정을,
이 순서로 포함하고,
상기 경화시키는 공정은, 하기 (a) 또는 (b)의 상태에 있는 어느 하나의 구조체를 얻는 공정이며,
상기 구조체가 하기 (a)의 상태에 있는 경우,
상기 금속 패턴을 형성하는 공정에 있어서, 상기 정부와 접하도록 상기 금속 패턴을 형성하고,
상기 구조체가 하기 (b)의 상태에 있는 경우,
상기 금속 패턴을 형성하는 공정의 전에, 연마 이외의 수단으로 상기 스킨층을 제거하여서 상기 정부를 노출시키는 공정을 추가로 포함하고,
상기 금속 패턴을 형성하는 공정에 있어서, 노출된 상기 정부와 접하도록 상기 금속 패턴을 형성하는, 반도체 장치의 제조 방법이 제공된다:
(a) 상기 도체부의 높이 방향에 위치하는 상기 도체부의 정부가 노출한 상태
(b) 상기 도체부의 높이 방향에 위치하는 상기 도체부의 상기 정부 위에 상기 경화물로 이루어지는 스킨층이 부착한 상태.
여기서, 본 발명은 도체 포스트의 노출에 기계적 수법을 이용하지 않음으로써, 반도체 장치의 제조 효율을 향상시키는 것을 전제로, 전기적 접속의 신뢰성이 우수한 반도체 장치의 제조 방법을 제공한다.
상술한 목적, 및 그 외의 목적, 특징 및 이점은, 이하에 설명하는 바람직한 실시형태, 및 여기에 부수하는 이하의 도면에 의해서 추가로 밝혀진다.
도 1은 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
도 2는 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
도 3은 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
도 4는 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
도 5는 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
도 6은 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
도 7은 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
도 8은 참고예와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
이하, 본 발명의 실시형태에 대해서, 도면을 이용하여 설명한다. 또한, 모든 도면에 있어서, 동일한 구성요소에는 동일한 부호를 붙이고, 적절하게 설명을 생략한다.
본 실시형태와 관련되는 반도체 장치의 제조 방법은, 이하의 4개의 공정을 이 순서로 포함하는 것이다.
제1 공정은, 기판 위 또는 반도체 칩 위에, 상기 기판 또는 상기 반도체 칩의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 공정이다.
제2 공정은, 기판 또는 반도체 칩 위에 있어서 인접하는 도체부의 사이에 존재하는 간극에 대해서, 유동 상태에 있는 열경화성 수지 조성물을 도입하는 공정이다.
제3 공정은, 열경화성 수지 조성물을 경화시켜 얻어지는 경화물에 의해서, 상기 간극에 면하는 도체부의 표면의 거의 전역이 덮이도록, 유동 상태에 있는 열경화성 수지 조성물을 경화시키는 공정이다.
제4 공정은, 상기 경화시키는 공정의 후에, 경화물의 표면을 연마하지 않고 도체부에 접하는 금속 패턴을 형성하는 공정이다.
그리고, 본 실시형태와 관련되는 반도체 장치의 제조 방법에 있어서, 상기 제3 공정(경화시키는 공정)은, 하기 (a) 또는 (b)의 상태에 있는 어느 하나의 구조체를 얻는 공정이다. 본 실시형태와 관련되는 반도체 장치의 제조 방법에 있어서, 이러한 구조체가 하기 (a)의 상태에 있는 경우에는, 상기 제4 공정(금속 패턴을 형성하는 공정)에 있어서, 도체부의 정부와 접하도록 금속 패턴을 형성한다. 한편, 이러한 구조체가 하기 (b)의 상태에 있는 경우, 금속 패턴을 형성하는 공정의 전에, 연마 이외의 수단으로 스킨층을 제거하여 정부를 노출시키는 공정을 추가로 포함하고, 상기 제4 공정 (금속 패턴을 형성하는 공정)에 있어서, 도체부의 정부와 접하도록 금속 패턴을 형성한다.
(a) 도체부의 높이 방향에 위치하는 도체부의 정부가 노출한 상태.
(b) 도체부의 높이 방향에 위치하는 도체부의 정부 위에 경화물로 이루어지는 스킨층이 부착한 상태.
이하, 본 실시형태와 관련되는 반도체 장치의 제조 방법 (이하, 본 제조 방법이라고도 나타낸다.)에 대해서, 도면을 참조하여 설명한다.
＜제1 실시형태＞
제1 실시형태와 관련되는 반도체 장치의 제조 방법은, 기판 위에 상기 기판의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 도체부 형성 공정과, 인접하는 상기 도체부의 간극에 열경화성 수지 조성물을 도입하고 상기 도체부의 정부가 노출하도록 상기 열경화성 수지 조성물의 경화물로 상기 도체부를 덮는 피복 공정과, 상기 경화물의 표면을 연마하지 않고 상기 경화물에 상기정부와 전기적으로 접속하는 금속 패턴을 형성하는 다층 배선 공정을, 이 순서로 포함한다.
또, 다층 배선 공정의 후에, 기판을 분리하는 분리 공정을 포함해도 된다.
본 제조 방법은, 기판 위에 당해 기판의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 것이다. 이러한 본 제조 방법에 대해서, 도 1~도 4를 참조하여 설명한다. 또한, 도 1~도 4는 모두 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다.
(도체부 형성 공정)
도체부 형성 공정에서는, 기판(10) 위에 기판(10)의 표면으로부터의 높이가 동일한 복수의 도체부(40)을 형성한다.
우선, 기판(10) 및 도체부(40)에 대해서 설명을 한다.
＜기판(10)＞
우선, 기판(10)을 준비한다. 기판(10)으로서는, 평탄성, 강직성 및 내열성 등의 특성을 가지는 기판이면, 공지의 것을 사용하는 것이 가능하다. 상기 기판(10)으로서는, 구체적으로는 금속판 등을 들 수 있다.
금속판으로서는, 구체적으로는, 구리판, 알루미늄판, 철판, 강철(스틸)판, 니켈판, 구리합금판, 42합금판, 스테인레스판 등을 들 수 있다.
또한, 상기 강철(스틸)판은 SPCC (Steel Plate Cold Commercial) 등의 냉간 압연 강판의 태양이어도 된다.
또한, 이러한 기판(10) 위에는, 상술한 금속판의 소재에 의한 캐리어박이 형성되어 있어도 된다.
기판(10)의 크기는 그 평면 위에 1개만의 반도체 소자를 배치할 수 있는 크기이어도 되고, 그 평면 위에 복수의 반도체 소자를 배치할 수 있는 크기이어도 된다. 기판(10)의 크기로서는, 예컨대 그 평면 위에 복수의 반도체 소자를 배치할 수 있는 크기가 바람직하다. 이로써, 복수의 반도체 장치에 동일한 가공을 할 수 있다. 따라서, 반도체 장치의 생산 효율을 향상할 수 있는 관점에서 유리하다.
또, 기판(10)의 상면시(上面視)에서의 평면 형상은, 예컨대 직사각형 형상이어도 되고, 원형 형상이어도 된다. 기판(10)의 상면시에서의 평면 형상은, 예컨대 생산성의 관점으로부터, 직사각형 형상인 것이 바람직하다. 이로써, 반도체 장치의 제조 공정에서의 기판(10) 취급이 용이하게 되고, 반도체 장치의 생산성을 향상할 수 있다.
또, 기판(10)의 형상은, 예컨대 프레임 형상으로 가공된 매엽(枚葉)이어도 되고, 후프 형상으로 가공된 연속체이어도 된다.
＜도체부(40)＞
기판(10)의 표면에는 복수의 도체부(40)을 형성한다. 이 복수의 도체부는 기판(10)의 표면으로부터의 높이가 동일하다.
도체부(40)은, 제1 도체 패턴(20) 및 제2 도체 패턴(30)에 의해서 구성된다.
제1 도체 패턴(20)은, 예컨대 기판(10) 위에 형성된 전기 회로이다.
또, 제2 도체 패턴(30)은, 예컨대 금속 필러이다. 금속 필러인 제2 도체 패턴(30)에 의해서, 후술하는 다층 배선 공정으로 형성되는 금속 패턴 및 제1 도체 패턴(20)을 전기적으로 접속하고, 다층 배선을 구비하는 반도체 장치를 형성할 수 있다.
제2 도체 패턴은 예컨대, 금속 필러(91) 그 자체이어도 되고, 금속 필러(91) 위에 납땜 범프(90)을 형성해서 이루어지는 것이어도 된다. 후에 설명하는 도 1(b)에 나타내는 제2 도체 패턴(30)은 금속 필러(91) 위에 납땜 범프(90)을 형성해서 이루어지는 것이다. 또, 제2 도체 패턴(30)은 도 4에 나타내는 바와 같은 금속 필러(91) 그 자체이어도 된다.
또, 본 제조 방법에서 형성하는 제2 도체 패턴(30)의 형상은 협(狹)피치화에 대응한 반도체 장치를 실현하는 관점으로부터, 도 1(b) 및 도 4에 나타내는 제2 도체 패턴(30)과 같이 필러 형상, 즉 주체(柱體) 형상인 것이 바람직하다.
또한, 주체 형상으로서는 한정되지 않고, 구체적으로는 각주 형상, 원주 형상 등으로 할 수 있다.
이하에 기판의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 방법에 대하여 설명한다.
우선, 도 1(a)에 나타내는 바와 같이, 기판(10) 위에, 제1 도체 패턴(20)을 복수로 형성한다. 이어서, 도 1(b)에 나타내는 바와 같이, 제1 도체 패턴(20) 위에, 제2 도체 패턴(30)을 형성한다.
제1 도체 패턴(20)과 제2 도체 패턴(30)은, 예컨대 포트리소그래피법에 의하여 형성할 수 있다. 여기서, 제1 도체 패턴 및 제2 도체 패턴의 형상을 조절함으로써, 도체부(40)의 기판(10) 표면으로부터의 높이가 동일하게 되도록 조정한다. 본 제조 방법에 있어서는, 이와 같이 하여서 기판(10) 표면으로부터의 높이가 동일한 복수의 도체부(40)을 형성할 수 있다. 이하, 제1 도체 패턴(20)을 형성하는 경우를 예로 들어서, 포트리소그래피법에 의한 도체부(40)의 구체적인 형성 방법을 설명한다.
＜포트리소그래피법＞
우선, 기판(10) 위에 감광성 수지 조성물로 이루어지는 감광성 수지막을 형성한다.
여기서, 감광성 수지 조성물로서는, 도금 레지스트에 사용되는 공지의 재료를 이용할 수 있다. 이러한 공지의 재료로서는, 포토레지스트, 레지스트 잉크, 드라이 필름 등의 감광성 재료를 들 수 있다. 또한, 감광성 수지 조성물은 네거티브형이어도 포지티브형이어도 된다.
감광성 수지막의 형성 방법으로서는, 구체적으로는 코터나 스피너 등을 이용하여 바니스 상(狀)의 감광성 수지 조성물을 기판(10) 위에 도포하고, 얻어진 도포막을 건조시키는 방법이나, 감광성 수지 조성물로 이루어지는 수지 시트를 열압착 등에 의하여 기판(10) 위에 대해서 라미네이트 하는 방법 등을 들 수 있다.
이어서, 감광성 수지막에 대해서, 소정의 개구 패턴을 가진 개구부를 형성한다. 개구부의 형성 방법으로서는, 노광 현상법이나 레이저 가공법 등을 들 수 있다.
이어서, 형성한 개구부를 금속막으로 매설한다. 매설 방법으로서는, 예컨대 무전해 도금법이나 도금법 등을 들 수 있다. 또, 금속막의 형성 재료로서는 구체적으로는 구리, 구리 합금, 42합금, 니켈, 철, 크롬, 텅스텐, 금, 땜납 등을 들 수 있다. 금속막으로서는, 상기 구체예 중에서, 예컨대 구리를 이용하는 것이 바람직하다.
이어서, 감광성 수지막을 제거한다. 감광성 수지막의 제거 방법으로서는, 박리액을 이용하여 당해 감광성 수지막을 박리하는 방법이나, 앳싱 처리를 수행하고 추가로 하지(下地)에 부착하고 있는 감광성 수지막의 잔사를 박리액에 의하여 제거하는 방법 등을 들 수 있다. 감광성 수지막의 제거 방법으로서는, 반도체 장치의 생산 효율을 향상시키는 관점으로부터, 박리액을 이용하여 감광성 수지막을 박리하는 방법을 채용하는 것이 바람직하다. 또한, 박리액으로서는 구체적으로 알킬벤젠설폰산을 포함하는 유기설폰산계 박리액, 모노에탄올아민 등의 유기 아민을 포함하는 유기 아민계 박리액이나, 물에 대해서 유기 알칼리나 불소계 화합물 등을 혼합한 수계 레지스트 박리액 등을 들 수 있다.
이상에서 설명한 포트리소그래피법에 의해서, 원하는 형상의 금속막을 얻을 수 있다.
본 실시형태에서는, 상술한 포트리소그래피법에 의하여 얻어진 원하는 형상으로 이루어지는 금속막을 제1 도체 패턴(20)이나 제2 도체 패턴(30)으로서 이용할 수 있다. 즉, 제1 도체 패턴(20), 제2 도체 패턴(30)은 각각 예컨대, 포트리소그래피법에 의하여 형성할 수 있다. 포트리소그래피법을 이용함으로써, 복수의 도체부(40)의 높이가 기판의 표면으로부터 동일하게 되도록 도체부(40)을 정밀하게 형성할 수 있다.
또한, 도 1(b)에 나타내는 바와 같이, 금속 필러(91) 위에 납땜 범프(90)을 형성해서 이루어지는 제2 도체 패턴(30)을 얻는 방법으로서는, 포트리소그래피법에 의하여 얻어진 원하는 형상의 금속막, 즉 필러(91)에 대해서 납땜 범프(90)을 공지의 방법으로 형성하는 방법을 들 수 있다.
(피복 공정)
피복 공정에서는, 인접하는 상기 도체부의 간극에 열경화성 수지 조성물을 도입하고, 도체부의 정부가 노출하도록 열경화성 수지 조성물의 경화물로 도체부를 덮는다. 즉, 도체부의 정부가 노출하도록, 도체부의 일부를 피복한다.
또한, 정부(92)가 노출한 상태란, 후술하는 다층 배선 형성 공정에서 금속 패턴(160)을 형성하기 전에, 도체부(40) 및 경화물(60)의 접합 부분에 생긴 단차를 다른 절연부재로 매설하지 않아도 되는 정도로 정부(92)가 노출한 상태를 포함한다.
피복 공정에서는, 우선 도 1(c)에 나타내는 바와 같이, 기판(10) 위에서 인접하는 도체부(40)의 사이에 존재하는 간극에 대해서 유동 상태에 있는 열경화성 수지 조성물(50)을 도입한다.
여기서, 유동 상태에 있는 열경화성 수지 조성물을 도입하는 방법으로서는, 구체적으로 트랜스퍼 성형법, 압축 성형법, 인젝션 성형법, 라미네이션 성형법 등을 들 수 있다.
상기 구체예 중에서, 기판(10) 위에서 인접하는 도체부(40)의 간극 내에 미충전 부분을 남기지 않고 절연 수지층을 형성하는 관점으로부터, 트랜스퍼 성형법, 압축 성형법 또는 라미네이션 성형법이 바람직하다.
트랜스퍼 성형법, 압축 성형법 또는 라미네이션 성형법을 이용하기 위해서, 유동 상태로 하기 전의 열경화성 수지 조성물의 형상은, 예컨대 과립 형상, 분립 형상, 태블릿 형상, 시트 형상인 것이 바람직하다.
열경화성 수지 조성물(50)을 도입할 때의, 기판(10) 및 도체부(40)의 배치에 대하여 설명한다.
기판(10) 및 도체부(40)은 경화물(60)의 표면이 도체부(40)의 정부(92)의 면과 면일(面一)이 되도록 배치되는 것이 바람직하다. 즉, 경화물(60)의 표면이 도체부(40)의 정부(92)의 면과 면일이 되도록 경화물(60)이 형성되는 것이 바람직하다. 이로써, 도체부(40)의 높이 방향에 위치하는 정부(92)가 노출한 상태에 있으면서, 경화물(60)과 도체부(40)과의 접합 부분에 단차를 가지지 않는 구조체를 제작할 수 있다.
또, 열경화성 수지 조성물(50)을 도입할 때, 예컨대 도 1(d)에 나타내는 바와 같이, 도체부(40)의 정부(92)에 대해서 압부하도록 이형 필름(100)을 배치하는 것이 바람직하다. 이로써, 도체부(40)의 정부(92)를 이형 필름(100)에 의해서 보호할 수 있다. 따라서, 열경화성 수지 조성물의 경화물(60)이 도체부(40)의 정부(92) 위에 부착하고, 반도체 장치의 전기적 접속의 신뢰성이 저하하는 것을 억제할 수 있다. 또한, 이형 필름(100)의 상세한 내용에 대하여는 후술한다.
이형 필름(100)을 배치하는 타이밍은 유동 상태에 있는 열경화성 수지 조성물(50)의 도입 전이어도 되고, 유동 상태에 있는 열경화성 수지 조성물(50)의 도입과 동일한 타이밍이어도 되고, 도 1(d)에 나타내는 바와 같이 유동 상태에 있는 열경화성 수지 조성물(50)을 도입한 후, 열경화성 수지 조성물(50)을 경화물(60)으로 하기 전이어도 된다. 즉, 이형 필름(100)을 배치하는 타이밍은, 열경화성 수지 조성물(50)을 경화물(60)으로 하기 전이면 된다.
후술하지만, 이형 필름은, 열경화성 수지 조성물을 경화시켜 경화물(60)으로 한 후에 제거한다.
＜이형 필름(100)＞
이형 필름(100)으로서는 한정되지 않고, 열경화성 수지 조성물의 이형에 이용하는 것을 사용할 수 있다. 이형 필름(100)으로서는, 구체적으로 불소계 이형 필름, 폴리에스테르계 이형 필름 등을 들 수 있다.
유동 상태에 있는 열경화성 수지 조성물을 도입하는 방법이 압축 성형법인 경우, 불소계 이형 필름을 이용하는 것이 바람직하다. 또, 유동 상태에 있는 열경화성 수지 조성물을 도입하는 방법이 라미네이션 성형법인 경우, 폴리에스테르계 이형 필름을 이용하는 것이 바람직하다. 이로써, 열경화성 수지 조성물이 에폭시 수지를 포함하는 경우에, 이형 필름(100)은 열경화성 수지 조성물에 대해서 바람직한 이형성을 발현할 수 있다.
불소계 이형 필름의 시판품으로서는, 구체적으로 아사히글라스 주식회사 제의 아플렉스 (등록상표) 50KN144NT 등을 들 수 있다.
이형 필름(100)에 대해서, 도체부(40)의 정부(92)에 대하여 압부하는 면은 엠보싱 가공이 실시되어 있지 않은, 환언하면, 평활한 것이 바람직하다. 즉, 이형 필름(100)은 엠보싱 가공이 실시되어 있지 않은 면을 가지는, 환언하면 경면(鏡面)을 구비하는 것이 바람직하다. 이로써, 경화물(60)의 표면에 대해서, 매크로한 관점에서 굴곡을 억제하고, 평활하게 할 수 있다. 따라서, 후술하는 다층 배선 공정으로 형성하는 금속 패턴(160)의 회로 날림을 억제하고, 전기적 접속의 신뢰성을 향상할 수 있다. 구체적으로는, 금속 패턴(160)의 회로 선폭/선간격 (L/S)이 12/12㎛ 정도로 미세한 경우에서도 전기적 접속의 신뢰성을 고도로 유지할 수 있다.
이형 필름(100)의 정부(92)에 대해서 압부하는 면의 산술 평균 표면 조도 Ra의 하한치는, 예컨대 0㎛ 이상으로 할 수 있고, 0.01㎛ 이상인 것이 바람직하고, 0.1㎛ 이상인 것이 보다 바람직하고, 0.15㎛ 이상인 것이 더욱 바람직하다. 이로써, 경화물(60)의 표면에 대해서, 마이크로한 관점에서 요철을 형성할 수 있다. 따라서, 후술하는 다층 배선 공정으로 형성하는 금속 패턴(160)과 경화물(60)과의 밀착에 있어서, 앵커 효과가 발현하고, 금속 패턴(160)과 경화물(60)과의 밀착 강도를 향상할 수 있다.
또, 이형 필름(100)의 정부(92)에 대해서 압부하는 면의 산술 평균 표면 조도 Ra의 상한치는, 예컨대 1.5㎛ 이하로 하는 것이 바람직하고, 0.5㎛ 이하인 것이 보다 바람직하고, 0.4㎛ 이하인 것이 더욱 바람직하고, 0.3㎛ 이하인 것이 한층 더 바람직하고, 0.28㎛ 이하인 것이 특히 바람직하다.
또한, 산술 평균 표면 조도 Ra는 예컨대, JIS-B0601-1994에 준거한 방법으로 측정할 수 있다.
인접하는 도체부의 간극에 열경화성 수지 조성물을 도입한 후, 열경화성 수지 조성물(50)을 경화시켜서, 경화물(60)으로 한다. 이 경화물(60)은, 절연 수지층의 역할을 나타낸다.
도 1(e)에 나타내는 바와 같이, 경화물(60)은 예컨대, 도체부(40)의 표면 중에서 정부를 제외한 전면을 덮도록 형성되는 것이 바람직하다. 이로써 도체부(40)이 후술하는 다층 배선 공정에서 형성되는 금속 패턴(160) 이외에 접촉하는 것을 억제할 수 있다. 따라서, 반도체 장치의 절연 신뢰성을 확보할 수 있는 관점에서 바람직하다.
여기서, 열경화성 수지 조성물은 인접하는 도체부의 간극에 도입할 때, B스테이지의 경화 상태이다. 또, 열경화성 수지 조성물(50)을 경화시켜서 경화물(60)으로 했을 때, C스테이지의 경화 상태이다. 즉, 경화물의 경화 상태는 C스테이지의 경화 상태이다.
또한, 열경화성 수지 조성물을 도입하는 조건은 성형법에 따라서 상이하다. 압축 성형법을 이용하는 경우, 성형 온도는 예컨대, 50℃ 이상 200℃ 이하로 하는 것이 바람직하고, 80℃ 이상 180℃ 이하로 하는 것이 보다 바람직하다. 또, 압축 성형법을 이용하는 경우, 성형 시간은 30초간 이상 15분간 이하로 하는 것이 바람직하고, 1분간 이상 10분간 이하로 하는 것이 보다 바람직하다. 또, 압축 성형법을 이용하는 경우, 성형 압력은 0.5 ㎫ 이상 12 ㎫ 이하로 하는 것이 바람직하고, 1 ㎫ 이상 10 ㎫ 이하로 하는 것이 보다 바람직하다.
또, 라미네이션 성형법을 이용하는 경우, 예컨대 2 단계에서 프레스를 실시하고, 1 단계째의 프레스의 조건은 예컨대, 성형 온도 60℃ 이상 130℃ 이하, 성형 시간 30초간 이상 10분간 이하, 성형 압력 0.2 ㎫ 이상 15 ㎫ 이하로 하고, 2 단계째의 프레스의 조건은 성형 온도 80℃ 이상 150℃ 이하에서 성형 시간 30초 이상 10분간 이하, 성형 압력 0.2 ㎫ 이상 15 ㎫ 이하로 할 수 있다.
성형시에서의 성형 온도, 압력, 시간을 상기 범위로 함으로써, 인접하는 도체부(40)의 간극에 열경화성 수지 조성물(50)의 미충전 부분이 발생하는 것을 방지할 수 있다.
또한, 본 실시형태에 있어서, 열경화성 수지 조성물의 B스테이지의 경화 상태(반경화 상태)란, 시차주사 열량(DSC: Differential scanning calorimetry) 측정에 의하여 산출되는 반응율이 0%를 넘고 70% 이하인 것을 의미한다.
또, 본 실시형태에 있어서, 열경화성 수지 조성물의 C스테이지의 경화 상태란, 시차주사 열량 측정에 의하여 산출되는 반응율이 70%를 넘고 100% 이하인 것을 의미한다.
여기서, 반응율을 구하는 방법에 대하여 설명한다. 우선, 도체부(40)의 간극에 도입하기 전의 열경화성 수지 조성물에 대해서, DSC 측정에 의하여 온도 프로파일을 측정한다. 이로써 얻어지는 경화 반응의 온도 프로파일로부터 산출되는, 경화 반응의 발열 피크의 단위 질량 당 환산한 발열량을 A [mJ/mg]로 한다. 이어서, 반응율을 산출하는 열경화성 수지 조성물에 대해서도, 마찬가지로 경화 반응의 발열 피크의 단위 질량 당 환산한 발열량 B [mJ/mg]를 산출한다. 상기 A 및 B를 이용하여서, 이하의 식으로부터 반응율이 구해진다.
(식) (반응율) = B/A × 100 [%]
또, 열경화성 수지 조성물(50)을 경화시켜서 경화물(60)으로 하는 조건은, 예컨대 온도 150℃ 이상 200℃ 이하에서 1시간 이상 6시간 이하 열처리 함으로써 실시할 수 있다.
성형 방법으로서 압축 성형법을 이용하여 경화물(60)으로 이루어지는 절연 수지층을 형성하는 경우, 금형 내를 감압하여 수지 봉지를 실시하는 것이 바람직하고, 진공 하이면 더욱 바람직하다.
경화물(60)의 유리 전이 온도는 예컨대, 100℃ 이상 250℃ 이하인 것이 바람직하고, 130℃ 이상 220℃ 이하인 것이 보다 바람직하다. 경화물(60)의 유리 전이 온도가 상기 수치 범위 내인 경우, 반도체 장치에 휨이 발생하는 것을 억제할 수 있다.
본 실시형태에 있어서, 이형 필름(100)에 의해서 도체부(40)의 정부(92)를 보호하는 경우, 정부(92)에 열경화성 수지 조성물의 경화물(60)이 부착하고, 전기적 접속의 신뢰성이 저하하는 것을 어느 정도까지 억제할 수 있다. 그렇지만, 본 발명자들이 이형 필름(100)을 이용하여서 도체부(40)의 정부(92)를 보호하는 것을 검토한 결과, 이형 필름(100)을 이용하는 것 만으로는 복수의 반도체 장치의 제조를 실시하는 경우에 예컨대, 이형 필름(100)으로 도체부의 사이에 열경화성 수지 조성물이 침입하여 버리는 문제가 있는 것을 알아내었다. 이러한 문제가 있는 경우, 도체부(40)의 정부(92) 위에는 열경화성 수지 조성물의 경화물(60)에 의해서 구성되는 스킨층이 형성된다. 스킨층은 절연성을 갖추고 있고, 정부(92)에 스킨층이 부착한 상태에서는, 반도체 장치의 전기적 접속의 신뢰성의 저하로 연결되어 버린다.
또한, 스킨층이 부착한 상태란, 정부(92)의 표면에 열경화성 수지 조성물의 피막이 형성된 상태를 가리킨다. 또한, 스킨층의 두께는 최대로도 수 ㎛ 오더이다.
또한 도 1-4에는, 스킨층은 도시되어 있지 않다.
종래의 반도체 장치의 제조 방법에서는, 도체부(40)을 매설하도록 경화물(60)을 형성하고, 기계적 연마 또는 화학기계적 연마라고 하는 기계적 수법에 따라 경화물(60)을 연마하고, 도체부(40)을 노출하고 있었다. 본 발명자들이 종래의 기계적 수법에 따라 스킨층을 제거하는 것을 검토한 결과, 수 ㎛ 오더의 스킨층을 제거하려면, 정밀도 및 생산 효율의 관점에서 개선의 여지가 있는 것이 판명되었다. 본 발명자들이 생산성을 저하시키지 않고 스킨층을 제거할 수 있는 방법에 대하여 검토한 결과, 약액 처리 또는 에칭 처리라고 하는 화학적 수법을 실시하는 것이 유효한 것을 찾아냈다. 이로써, 반도체 장치의 생산성을 저하시키지 않고, 스킨층을 제거할 수 있다. 또, 화학적 수법으로 스킨층을 제거하는 경우, 경화물(60)을 크게 깎지 않기 때문에, 도체부(40)의 정부가 노출하도록 열경화성 수지 조성물(50)의 경화물(60)으로 도체부(40)을 피복 할 수 있다.
약액 처리로서는, 구체적으로는 알칼리성 과망간산염 수용액에 의한 세정 등을 들 수 있다. 알칼리성 과망간산염 수용액으로서는, 구체적으로는 과망간산칼륨 수용액, 과망간산나트륨 수용액 등을 들 수 있다.
또, 에칭 처리란 구체적으로는, 에칭액에 의한 세정이다. 에칭액으로서는 구체적으로는, 황산 및 과산화수소를 포함하는 것을 들 수 있다.
본 제조 방법에 있어서, 도 1(f)에 나타내는 구조체가 상술한 정부(92) 위에 경화물(60)으로 이루어지는 스킨층이 부착한 상태, 즉 상술한 (b)의 상태에 있는 경우, 최종적으로 얻어지는 반도체 장치의 전기적 접속의 신뢰성을 확보하기 위해서, 후술하는 금속 패턴을 형성하기 전에, 과망간산칼륨, 과망간산나트륨 등의 알칼리성 과망간산염 수용액 등의 약제나, 황산 및 과산화 수소를 포함한 에칭액 등을 이용하는 연마 이외의 수단으로 당해 스킨층을 제거하여서 정부(92)를 노출시킬 필요가 있다. 환언하면, 도 1(f)에 나타내는 구조체가 상술한 (b)의 상태에 있는 경우, 약액 처리 또는 에칭 처리를 가하여 스킨층을 제거함으로써, 정부(92)를 노출시키는 공정을 포함할 필요가 있다.
열경화성 수지 조성물(50)을 경화시켜서 경화물(60)으로 한 후, 도 1(f)에 나타내는 바와 같이, 경화물(60)의 표면으로부터 이형 필름(100)을 박리 한다.
이 때, 이형 필름(100)은 당해 이형 필름(100)과 경화물(60)과의 사이의 밀착성을 저감시키고 나서 박리하여도 된다.
구체적으로는, 이형 필름(100)으로 경화물(60)과의 접착 부위에 대해서, 예컨대 자외선 조사나 열처리를 실시함으로써, 당해 접착 부위를 형성하고 있는 이형 필름(100)의 이형층을 열화시키는 것으로 밀착성을 저감시키고 나서 박리하여도 된다. 또한, 이형 필름(100)이 충분한 이형성을 구비하는 경우, 자외선 조사 또는 열처리는 실시하지 않아도 된다.
이형 필름(100)을 이용하여서 경화물(60)을 형성함으로써, 경화물(60)의 표면 조도를 제어할 수 있다.
후술하는 다층 배선 공정의 전, 경화물(60)의 정부(92)가 노출하는 면의 산술 평균 표면 조도 Ra의 하한치는 예컨대, 0.02㎛ 이상으로 할 수 있고, 0.05㎛ 이상으로 하여도 된다. 이로써, 경화물(60)의 표면에 대해서, 마이크로한 관점에서 요철을 형성할 수 있다. 따라서, 앵커 효과를 발현하고, 후술하는 다층 배선 공정으로 형성하는 금속 패턴(160)과 경화물(60)과의 밀착 강도를 향상시킬 수 있다.
또, 다층 배선 공정의 전, 경화물(60)의 정부(92)가 노출하는 면의 산술 평균 표면 조도 Ra의 상한치는 예컨대, 0.8㎛ 이하로 하는 것이 바람직하고, 0.6㎛ 이하인 것이 보다 바람직하고, 0.2㎛ 이하인 것이 더욱 바람직하고, 0.15㎛ 이하인 것이 한층 바람직하다.
또한, 경화물(60)의 정부(92)가 존재하는 면의 산술 평균 표면 조도 Ra는 JIS-B0601-1994에 준거한 방법으로 측정할 수 있다.
본 실시형태에서는, 열경화성 수지 조성물을 경화시켜 얻어지는 경화물(60)에 의해서, 인접하는 도체부(40)의 사이에 존재하는 간극 측에 면하는 도체부(40)의 표면의 거의 전역이 덮이도록, 유동 상태에 있는 열경화성 수지 조성물(50)을 경화시킨다. 이로써, 후술하는 다층 배선 공정의 전에, 종래의 반도체 장치의 제조 프로세스에서 채용하고 있었던, 경화물을 기계적 수법에 의해서 연마 처리하는 공정을 거칠 필요가 없어진다. 따라서, 반도체 장치의 생산성을 향상할 수 있다.
그 때문에, 본 제조 방법에서는, 기판(10) 위에서 인접하는 도체부(40)의 사이에 존재하는 간극의 치수와 사용하는 금형이 구비하는 성형 공간의 크기, 즉 용적을 고려하여서 상기 간극에 대해서 도입하는 유동 상태에 있는 열경화성 수지 조성물(50)의 양을 미리 산출하고, 얻어진 산출 결과에 들어맞는 양의 열경화성 수지 조성물(50)을 준비하여 두는 것이 중요하다. 또, 본 제조 방법에 사용하는 금형은 기판(10)의 치수에 맞도록 설계된 성형 공간을 구비하는 것을 사용하는 것이 바람직하다. 이렇게 함으로써, 유동 상태에 있는 열경화성 수지 조성물(50)을 경화시키는 이전 단계에서 이러한 열경화성 수지 조성물(50)이 기판(10)의 도체부(40)가 형성되어 있지 않은 측에 흘러감으로써, 결과적으로, 얻어지는 경화물(60)의 기판(10) 표면으로부터의 높이가 설계치로부터 벗어나는 것을 막을 수 있다.
상술에 있어서는, 도 1(c)~도 1(f)을 참조하여서, 피복 공정에 대해서 설명하였지만, 본 제조 방법은 상술한 예로 한정되는 것은 아니다.
본 제조 방법에서는, 예컨대 성형 공간 내에 이형 필름(100)을 미리 배치한 금형을 이용하는 방법을 채용하여도 된다. 이하에 일례를 설명한다.
우선, 금형의 성형 공간 내에 이형 필름(100)을 배치한다. 이어서, 금형의 내부에 배치되어 있는 이형 필름(100)의 표면 위에, 유동 상태에 있는 소정량의 열경화성 수지 조성물(50)을 도입한다. 이어서, 도 1(b)에 나타내는 구조체가 구비하는 도체부(40)의 정부(92)를 이형 필름(100)의 표면에 대해서 압부하도록 당해 구조체를 금형 내에 배치한다. 이렇게 함으로써, 기판(10) 위에서 인접하는 도체부(40)의 사이에 존재하는 간극에 대해서 유동 상태에 있는 열경화성 수지 조성물(50)을 불균일 없이 도입할 수 있다. 이어서, 유동 상태에 있는 열경화성 수지 조성물(50)을 경화시킨다.
또한, 본 실시형태에서는, 후술하는 다층 배선 공정에 있어서, 경화물(60)과의 밀착성이 우수한 금속 패턴(160)을 형성하는 관점으로부터, 이러한 금속 패턴(160)을 형성하는 공정의 전에, 예컨대 경화물(60)의 표면을 조면화 처리하여도 된다. 여기서, 경화물(60)의 표면을 조면화 처리하는 방법으로서는, 화학적인 방법 또는 물리적인 방법을 들 수 있다. 여기서, 화학적인 방법으로서는, 경화물(60)의 표면에 대해서 약액 처리를 가하는 방법을 들 수 있다. 또, 물리적인 방법으로서는 플라즈마 처리를 들 수 있다. 여기서, 상술한 정부(92) 위에 경화물(60)으로 이루어지는 스킨층이 부착한 상태에 있는 도 1(f)에 나타내는 구조체가 얻어진 경우, 반도체 장치의 제조 효율을 향상시키는 관점으로부터, 스킨층의 제거와, 경화물(60)의 표면에 대해서 실시하는 약액 처리를, 동일한 약제를 이용하여 동시에 실시하여도 된다. 이렇게 함으로써, 동시에 도체부(40)의 정부(92)를 노출시키면서 경화물(60)의 표면 상태를 개질할 수 있다.
본 제조 방법에 있어서, 경화물(60)의 표면에 대해서 실시하는 약액 처리는 특히, 이형제를 포함하는 열경화성 수지 조성물을 이용하여 경화물(60)을 형성하였을 경우에 실시하면, 후술하는 다층 배선 공정에 의하여 얻어지는 금속 패턴(160)의 경화물(60)에 대한 밀착성을 보다 한층 양호한 것으로 할 수 있다. 또, 약액 처리에 사용할 수 있는 약제로서는, 예컨대 과망간산칼륨, 과망간산나트륨 등의 알칼리성 과망간산염 수용액을 들 수 있다. 이로써, 경화물(60)의 표면에 대해서, 마이크로한 관점에서 요철을 형성할 수 있다. 따라서, 앵커 효과를 발현하고, 후술하는 다층 배선 공정으로 형성하는 금속 패턴(160)과 경화물(60)과의 밀착 강도를 향상할 수 있다.
또, 물리적으로 경화물(60)의 표면을 조면화 처리하는 수법으로서는, 경화물(60)의 표면에 대해서 플라즈마 처리를 실시하는 방법을 들 수 있다. 본 제조 방법에서 상술한 플라즈마 처리는, 특히 이형제를 포함하는 열경화성 수지 조성물을 이용하여 경화물(60)을 형성하였을 경우에 실시하면, 후술하는 공정에 의하여 얻어지는 금속 패턴(160)의 경화물(60)에 대한 밀착성을 보다 한층 양호한 것으로 할 수 있다. 이것은, 경화물(60)의 표면에 대해서, 마이크로한 관점에서 요철을 형성할 수 있고, 경화물(60)의 요철에 금속 패턴이 침입하고, 앵커 효과를 발현하기 때문이라고 생각된다. 이러한 플라즈마 처리에는, 예컨대 처리 가스로서 아르곤 가스 등의 불활성 가스, 산화성 가스, 또는 불소계 가스를 이용할 수 있다. 산화성 가스로서는 O2 가스, O3 가스, CO 가스, CO2 가스, NO 가스, NO2 가스 등을 들 수 있다.
(다층 배선 공정)
다층 배선 공정에서는, 경화물(60)의 표면을 연마하지 않고 경화물(60) 위에 상기 정부(92)와 전기적으로 접속하는 금속 패턴(160)을 형성한다. 이로써, 반도체 장치의 생산성이 저하하는 것을 억제하면서, 전기 회로의 배선을 다층화할 수 있다.
또한, 경화물(60)의 표면을 연마한다는 것은 기계적 연마 또는 화학기계적 연마라고 하는 기계적 수법을 의미한다.
도 2(a)~도 2(d)에 나타내는 바와 같이, 경화물(60)의 표면을 연마하지 않고, 기판(10) 위에서의 도체부(40)이 형성되어 있는 측의 면 위에 금속 패턴(160)을 형성한다. 구체적으로, 본 제조 방법에서는 도 2(a)~도 2(d)에 나타내는 수법에 의해서, 노출한 상태에 있는 정부(92)와 금속 패턴(160)을 전기적으로 접속한다.
이하, 상세한 내용에 대하여 설명한다.
다층 배선 공정에서는, 금속 패턴(160)을 경화물(60) 위에 형성하기 전에, 예컨대 도 2(a)에 나타내는 바와 같이, 기판(10) 위에서의 경화물(60)과 도체부(40)이 배치되어 있는 측의 표면, 즉 경화물(60) 위의 금속 패턴(160)을 형성하는 면에 밀착 조제를 도공하고, 밀착 조제로 이루어지는 층(80)을 형성하여도 된다. 이로써, 금속 패턴(160)과 경화물(60)의 밀착성을 추가로 향상시킬 수 있다.
＜밀착 조제＞
밀착 조제로서는 한정되지 않고, 공지의 것을 사용할 수 있다.
밀착 조제로서는, 예컨대 실란커플링제, 트리아졸 화합물을 이용할 수 있다.
실란커플링제로서는, 구체적으로는, 실란커플링제로서는, 예컨대 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필메틸디에톡시실란, 3-글리시독시프로필트리에톡시실란, p-스티릴트리메톡시실란, 3-메타크릴옥시프로필메틸디메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필메틸디에톡시실란, 3-메타크릴옥시프로필트리에톡시실란, 3-아크릴옥시프로필트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필메틸디메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, N-페닐-3-아미노프로필트리메톡시실란, 3-머캅토프로필메틸디메톡시실란, 3-머캅토프로필트리메톡시실란, 비스(트리에톡시프로필) 테트라설피드, 3-이소시아네이트프로필트리에톡시실란 등을 들 수 있다.
트리아졸 화합물로서는, 구체적으로는, 4-아미노-1,2,4-트리아졸, 4H-1,2,4-트리아졸-3-아민, 4-아미노-3,5-디-2-피리딜-4H-1,2,4-트리아졸, 3-(메틸티오)-4H-1,2,4-트리아졸, 4-아미노-3-히드라지노-5-머캅토-1,2,4-트리아졸, 4-메틸-4H-1,2,4-트리아졸-3-티올, 5-머캅토-4H-1,2,4-트리아졸-3-올, 3-아미노-5-메틸-4H-1,2,4-트리아졸, 4-메틸-4H-1,2,4-트리아졸-3-아민, 3,4-디아미노-4H-1,2,4-트리아졸, 3, 5-디아미노-4H-1,2,4-트리아졸, 1,2,4-트리아졸-3,4,5-트리아민, 3-피리딜-4H-1,2,4-트리아졸, 4H-1,2,4-트리아졸-3-카르복사이드 등을 들 수 있다.
밀착 조제의 시판품으로서는, 구체적으로는 Atotech사의 Booster MR등을 이용할 수 있다.
다층 배선 공정에서는, 경화물(60) 위 또는 밀착 조제로 이루어지는 층(80) 위에 금속 패턴(160)을 형성한다. 여기서, 금속 패턴(160)은, 예컨대 전기 회로이다.
우선, 도 2(b)에 나타내는 바와 같이, 밀착 조제로 이루어지는 층(80)에서의 기판(10)이 배치되고 있는 측의 면과는 반대측의 면, 즉 경화물(60)이 존재하는 면과는 반대의 면에 대해서 금속막(150)을 형성한다. 이어서, 도 2(c)에 나타내는 바와 같이, 형성한 금속막(150)을 선택적으로 제거하여서, 금속 패턴(160)을 얻는다. 본 제조 방법에 있어서, 금속 패턴(160)의 형성 방법은, 상술한 제1 도체 패턴(20)과 제2 도체 패턴(30)의 형성 방법과 마찬가지의 방법, 즉 포트리소그래피법을 이용할 수 있다.
금속 패턴을 형성한 후, 예컨대 도 2(d)에 나타내는 바와 같이, 도체부(40)과 금속 패턴(160)의 표면에 도금막(260)을 형성한다. 도금막(260)은 본 실시형태에서의 반도체 장치(300)을 이용한 실장 공정에서 와이어 본딩이나 납땜에 적합한 접속부로 할 수 있다.
도금막(260)은 노출한 도체부(40)와 금속 패턴(160)을 덮도록 형성한다. 도금막(260)의 재료로서는, 예컨대 납땜 도금막이나, 주석 도금막이나, 니켈 도금막 위에 금 도금막을 적층한 2층 구조의 도금막, 추가적으로는 무전해 도금에 의하여 형성한 언더범프메탈(UBM) 막으로 할 수 있다. 또, 도금막(260)의 막 두께는, 예컨대 2㎛ 이상 10㎛ 이하로 할 수 있다.
도금막을 형성하는 도금 처리 방법으로서는, 예컨대 전해 도금법 또는 무전해 도금법을 채용할 수 있다. 무전해 도금법을 이용하는 경우, 다음과 같이 도금막(260)을 형성할 수 있다. 이하에, 니켈과 금의 2층으로 이루어지는 도금막(260)을 형성하는 예에 대하여 설명하지만, 도금 처리 방법은 여기에 한정되지 않는다.
우선, 니켈 도금막을 형성한다. 무전해니켈 도금을 실시하는 경우, 도금액에 도 2(c)에 나타낸 구조체를 침지한다. 이렇게 함으로써, 도체부(40)와 금속 패턴(160)의 표면 위에 도금막(260)을 형성할 수 있다. 도금액은 니켈납, 및 환원제로서 예컨대 차아인산염을 포함한 것을 이용할 수 있다. 이어서, 니켈 도금막 위에 무전해 금도금을 실시한다. 무전해 금도금의 방법은 특히 한정되지 않지만, 예컨대 금 이온과 하지 금속의 이온과의 치환에 의하여 수행하는 치환 금도금으로 수행할 수 있다.
또, 본 제조 방법은 얻어진 도금막(260)의 표면에 대해서 플라즈마 처리를 가하는 공정을 가지고 있어도 된다. 플라즈마 처리에서는, 예컨대 처리 가스로서 아르곤 가스 등의 불활성 가스, 산화성 가스, 또는 불소계 가스를 이용할 수 있다. 산화성 가스로서는 O2 가스, O3 가스, CO 가스, CO2 가스, NO가스, NO2 가스 등을 들 수 있다. 본 제조 방법에서의 플라즈마 처리의 조건은 특히 한정되지 않지만, 앳싱 처리 외에, 불활성 가스 유래의 플라즈마에 접촉시키는 처리이어도 된다.
또, 본 제조 방법과 관련되는 플라즈마 처리는, 처리 대상에 바이어스 전압을 인가하지 않고 실시하는 플라즈마 처리, 또는 비반응성 가스를 이용하여 실시하는 플라즈마 처리인 것이 바람직하다. 또한, 처리 대상에 바이어스 전압을 인가하지 않는 구성이란, 본 실시형태에 있어서, 기판(10) 위의 도체부(40), 금속 패턴(160) 및 도금막(260)의 어느 하나에도 바이어스 전압을 인가하지 않는 구성이다. 또, 플라즈마 처리 중에 기판(10)을 고정하는 플라즈마 처리 장치의 시료대 등에도 바이어스 전압을 인가하지 않는다. 플라즈마 처리 시간은 30초 이상인 것이 바람직하고, 1분 이상인 것이 보다 바람직하다. 한편, 당해 시간은 10분 이하인 것이 바람직하고, 5분 이하인 것이 보다 바람직하다. 플라즈마 처리 시간이, 상기 하한 이상, 상한 이하이면, 반도체 장치(300)의 내구성을 보다 한층 향상시킬 수 있다.
(분리 공정)
분리 공정에서는, 도 3에 나타내는 바와 같이, 기판(10)을 분리하여서 선택적으로 제거함으로써, 본 실시형태와 관련되는 반도체 장치(300)을 얻는다.
또한, 상술한, 기판(10)을 선택적으로 제거한다는 것은 기판(10)의 일부 또는 전부를 제거하는 것을 가리킨다. 기판(10)을 제거하는 방법으로서는, 산성액이나 알칼리성액을 이용하여 화학적으로 에칭하는 방법, 물리적으로 연마하는 방법, 물리적으로 박리하는 방법, 플라즈마 조사법, 레이저어블레이션법 등을 들 수 있다. 그 중에서도, 산성액이나 알칼리성액을 이용하여 화학적으로 에칭하는 방법이 적합하다. 또한, 이 때 사용하는 상기 산성액의 구체예로서는, 혼산(混酸), 염화제2철 수용액 등을 들 수 있다.
이하, 본 제조 방법의 효과에 대하여 설명한다.
본 제조 방법은, 종래의 제조 프로세스와 달리, 도체 포스트의 표면을 노출시키기 위한 연마 제거 처리를 실시하지 않고, 전기적 접속의 신뢰성이 우수한 반도체 장치(300)을 수율 좋게 제작할 수 있다. 그 때문에, 본 제조 방법에 의하면, 적은 제조 공정 수로 원하는 반도체 장치(300)을 제작할 수 있다는 점에서, 종래의 제조 프로세스와 비교해서 제조 효율을 향상시킬 수 있다.
또, 본 제조 방법에 의하면, 도체부(40)의 정부(92)를 간편한 수법으로 노출시킬 수 있기 때문에, 결과적으로, 작업성 등의 관점에 있어서도, 반도체 장치(300)의 제조 효율을 향상시킬 수 있다.
여기서, 본 제조 방법에 의하면, 두께 방향으로 4층 이상의 층이 적층된 다층 구조를 가지는 배선 기판(다층 배선 기판)을 제작하는 것도 가능하다. 이 경우, 도 2(d)에 나타낸 구조체로부터 출발하여 다층 배선 기판을 제조한다. 구체적으로는, 도 2(d)에 나타낸 구조체 위에, 도 1 및 도 2를 참조하여 설명한 방법과 마찬가지의 방법으로, 경화물과 금속 패턴을 제작함으로써, 원하는 다층 배선 기판을 얻을 수 있다.
＜제2 실시형태＞
제2 실시형태와 관련되는 반도체 장치의 제조 방법은, 반도체 칩 위에 복수의 도체부를 형성하고, 지지체로부터 복수의 상기 도체부의 높이가 동일하게 되도록 상기 반도체 칩 및 복수의 상기 도체부를 상기 지지체 위에 배치하는 도체부 형성 공정과, 인접하는 상기 도체부의 사이에 존재하는 간극에 열경화성 수지 조성물을 도입하고 상기 도체부의 정부가 노출하도록 상기 열경화성 수지 조성물의 경화물로 상기 도체부를 덮는 피복 공정과, 상기 경화물의 표면을 연마하지 않고 상기 경화물 위에 상기 정부와 전기적으로 접속하는 금속 패턴을 형성하는 다층 배선 공정을, 이 순서로 포함하고, 상기 피복 공정의 후에, 상기 지지체와 상기 경화물을 분리하는 분리 공정을 추가로 포함하는, 반도체 장치의 제조 방법.
본 제조 방법에 대해서, 도 5~도 7을 참조하여 설명한다. 또한, 도 5~도 7은 모두 본 실시형태와 관련되는 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면이다. 또, 도 5~7을 참조하여 설명하는 제조 방법은, 반도체 칩이 배치되어 있는 영역 외에도 단자를 재배치한 팬아웃형의 반도체 장치를 제작하기 위한 프로세스이지만, 본 제조 방법은 반도체 칩이 배치되어 있는 영역 내에 단자를 재배치한 팬인형의 반도체 장치를 제작하기 위한 프로세스에도 적용할 수 있다.
(도체부 형성 공정)
도체부 형성 공정에서는, 우선, 반도체 칩(400) 위에 복수의 도체부(420)을 형성하고, 이어서 지지체로부터 복수의 상기 도체부의 높이가 동일하게 되도록, 복수의 상기 반도체 칩 및 상기 도체부를 상기 지지체 위에 배치한다.
우선, 반도체 칩(400), 도체부(420)에 대하여 설명한다.
＜반도체 칩(400)＞
반도체 칩(400)으로서는 한정되지 않고, 원하는 반도체 장치에 따라 공지의 반도체 칩을 선택할 수 있다. 여기서, 반도체 칩(400)은 전극 패드(410)을 구비한다. 반도체 칩(400)은 전극 패드(410)을 통해서 도체부(420)과 전기적으로 접속한다.
반도체 칩(400)으로서는, 구체적으로는 집적회로, 대규모 집적회로, 트랜지스터, 사이리스터, 다이오드, 고체 촬상 소자 등을 들 수 있다.
＜도체부(420)＞
도 5(a)에 나타내는 바와 같이, 반도체 칩(400) 위에는, 복수의 도체부(420)을 형성한다. 후술하는 지지체(500)에 반도체 칩(400) 및 도체부(420)을 배치했을 때, 지지체(500)으로부터 복수의 도체부(420)까지의 높이가 동일하게 되도록 복수의 도체부(420)을 형성한다. 이로써, 후술하는 피복 공정에 있어서, 도체부(420)의 정부(421)이 매설되지 않고, 경화물(60)을 기계적 연마, 또는 화학기계적 연마라고 하는 기계적 수법으로 연마함으로써 정부(421)을 노출시킬 필요가 없고, 유리하다.
도체부(420)을 형성하는 방법은 한정되지 않지만, 제1 실시형태에서 설명한 포트리소그래피법을 이용하면, 치수 정밀도 좋게 도체부(420)을 형성할 수 있기 때문에 적합하다.
반도체 칩(400) 위에 도체부(420)을 형성한 후, 반도체 칩(400) 및 도체부(420)을 지지체(500) 위에 배치한다. 이 때, 반도체 칩(400)이 구비하는 전극 패드(410)이, 지지체(500)이 배치되어 있는 측의 면과는 반대측의 면을 향하도록, 지지체(500) 위에 반도체 칩(400)을 배치한다. 즉, 지지체(500), 반도체 칩(400), 도체부(420)이 이 순서로 적층하도록, 반도체 칩(400) 및 도체부(420)을 지지체(500) 위에 배치한다.
도체부(420)을 형성할 때에 그 높이를 제어하여 둠으로써, 반도체 칩(400) 및 도체부(420)을 지지체(500) 위에 배치했을 때, 지지체(500)으로부터 복수의 도체부(420)의 높이가 동일하게 할 수 있다.
또한, 지지체(500) 위에 배치하는 반도체 칩(400)은 1개만이어도 되고, 복수이어도 된다.
＜지지체(500)＞
반도체 칩(400) 및 도체부(420)이 배치되는 지지체(500)으로서는, 하지 기판의 표면에 이형층을 구비하는 것을 이용하여도 되고, 이형층 그 자체를 지지체(500)으로서 이용하여도 된다. 반도체 칩(400) 및 도체부(420)은 지지체(500)의 이형층 위에 배치된다. 이것은, 후술하는 분리 공정에서 지지체(500)을 제거함으로써 반도체 장치를 제작하기 때문이다.
하지 기판으로서는 한정되지 않고, 몰드 성형시에 가해지는 온도, 하중에 견디는 것을 이용할 수 있다. 하지 기판으로서는, 구체적으로는 웨이퍼, 유리 기판, 스테인레스판 등을 들 수 있다. 또, 제1 실시형태에서 설명한, 기판(10)으로서 이용할 수 있는 금속판을 이용하여도 된다.
이형층으로서는 한정되지 않고, 예컨대 열처리 또는 자외선 조사에 의하여 발포 또는 열화를 일으키고 반도체 칩(400) 및 후술하는 경화물(450)과의 접착력이 저감하는 것을 이용할 수 있다.
(피복 공정)
피복 공정에서는, 인접하는 도체부의 사이에 존재하는 간극에 열경화성 수지 조성물을 도입하고, 도체부의 정부가 노출하도록 열경화성 수지 조성물의 경화물로 도체부를 덮는다.
여기서, 피복 공정의 방법으로서는, 제1 실시형태에서 설명한 방법과 동일한 방법을 이용할 수 있다. 이로써, 도 5(c)에 나타내는 바와 같이, 도체부(420)의 정부(421)이 노출하도록, 도체부(420)을 열경화성 수지 조성물(50)의 경화물(450)으로 피복 한다. 또한, 경화물(450)은 경화물(60)과 마찬가지의 것이다. 즉, 도체부(420)의 정부(421)이 노출한 상태에 있는 구조체를 제작한다.
(분리 공정)
상기 피복 공정의 후에, 상기 지지체(500)과 경화물(450)을 분리한다. 이로써, 도 5(d)에 의하여 나타나는 구조체를 얻는다.
분리하는 방법으로서는 한정되지 않고, 예컨대 지지체(500)과 경화물(450) 및 반도체 칩(400)과의 밀착성을 저감시키고 나서 박리시켜도 되고, 제1 실시형태에서 설명한 기판을 선택적으로 제거하는 방법을 이용하여도 된다.
밀착성을 저감시키는 방법으로서는, 구체적으로는 자외선 조사나 열처리 등에 의해서, 지지체(500)의 이형층의 밀착력을 저하시키는 방법을 들 수 있다. 이형층의 밀착력을 저하시키는 방법으로서는, 구체적으로는, 열처리에 의해서 이형층을 발포시키는 방법, 자외선 조사에 의해서 이형층의 분자의 결합을 분해하고 이형층을 열화시키는 방법 등을 들 수 있다.
또한, 분리 공정을 실시하는 타이밍은 피복 공정의 후에라면 한정되지 않고, 예컨대 다층 배선 공정에서 납땜 범프(530)을 형성한 후에라도 된다.
(다층 배선 공정)
다층 배선 공정에서는, 경화물(450)의 표면을 연마하지 않고, 경화물(450) 위에 정부(421)으로 전기적으로 접속하는 금속 패턴을 형성한다. 또한, 금속 패턴으로서는, 예컨대 제1 실시형태에서 설명한 바와 같이 포트리소그래피법에 의하여 형성하는 금속 패턴(160)을 이용할 수 있다.
이하에, 금속 패턴의 형성 방법의 일례에 대해서, 도 5(d), 도 6(a)-(c), 도 7(a)-(c)를 이용하여 설명한다.
우선, 도 5(d)에 나타내는 바와 같이, 도체부(420)의 정부(421)이 노출하고 있는 경화물(450)의 면에 대해서, 도 6(a)에 나타내는 바와 같이, 감광성 수지 조성물로 이루어지는 감광성 수지막인 제1 절연성 수지막(460)을 형성한다. 여기서, 감광성 수지 조성물로서는, 도금 레지스트에 사용되는 공지의 재료를 이용할 수 있다.
이어서, 도 6(b)에 나타내는 바와 같이, 제1 절연성 수지막(460)에 도체부(420)의 정부(421)을 노출시키는 제1 개구부(470)을 형성한다. 여기서, 상기 제1 개구부(470)의 형성 방법으로서는, 노광 현상법이나 레이저 가공법을 이용할 수 있다.
또한, 제1 개구부(470)에 대해서, 당해 제1 개구부(470)을 형성할 때에 생긴 스미어를 제거하여 두는 디스미어 처리를 실시하는 것이 바람직하다. 디스미어 처리로서는, 구체적으로는 알칼리성 과망간산염 수용액을 이용한 습식법, 또는 처리 가스를 이용한 플라즈마 처리법을 들 수 있다.
이하에, 알칼리성 과망간산염 수용액을 이용한 습식법에 대하여 설명한다.
우선, 제1 개구부(470)을 마련한 제1 절연성 수지막(460)을 가지는 도 6(b)에 나타내는 구조체를, 유기용제를 포함하는 팽윤액에 침지하고, 이어서 알칼리성 과망간산염 수용액에 침지하여 처리한다. 상기 과망간산염으로서는, 예컨대 과망간산칼륨, 과망간산나트륨 등을 이용할 수 있다. 과망간산염으로서 과망간산칼륨을 이용하는 경우, 침지시키는 과망간산칼륨 수용액의 온도는 45℃ 이상인 것이 바람직하고, 95℃ 이하인 것이 바람직하다. 과망간산칼륨 수용액에의 침지 시간은 2분간 이상이 바람직하고, 20분간 이하가 바람직하다. 이로써, 제1 절연성 수지막(460)과 경화물(450)과의 밀착성을 향상시킬 수 있다.
또, 이하에 처리 가스를 이용한 플라즈마 처리법에 대하여 설명한다.
플라즈마 처리의 처리 가스로서는, 구체적으로는 아르곤 가스, O2 가스, O3 가스, CO 가스, CO2 가스, NO 가스, NO2 가스, 불소계 가스 등을 들 수 있다.
개구부(470)을 형성한 후, 도 6(c)에 나타내는 바와 같이, 노출한 상태에 있는 도체부(420)의 정부(421)과 제1 절연성 수지막(460)을 덮도록 도금막(480)을 형성한다. 도금막을 형성하는 방법으로서는, 제1 실시형태의 다층 배선 공정에서 설명한 도금 처리 방법을 이용할 수 있다. 도금막(480)은, 예컨대 납땜 도금막이나, 주석 도금막이나, 니켈 도금막 위에 금도금막을 적층한 2층 구조의 도금막으로 할 수 있다. 또, 도금막(480)의 막 두께는, 예컨대 2㎛ 이상 10㎛ 이하로 할 수 있다. 그리고, 도금 처리 방법의 예로서는, 전해 도금법 또는 무전해 도금법을 들 수 있다. 얻어진 도금막(480)에 대해서는, 최종적으로 얻어지는 반도체 장치의 내구성을 향상시키는 관점으로부터, 상술한 수법으로 플라즈마 처리를 실시하여 두는 것이 바람직하다.
도금막을 형성한 후, 도 7(a)에 나타내는 바와 같이, 도금막(480)의 표면에 감광성 수지 조성물로 이루어지는 감광성 수지막인 제2 절연성 수지막(490)을 형성한다. 여기서, 감광성 수지 조성물로서는, 도금 레지스트에 사용되는 공지의 재료를 이용할 수 있다.
이어서, 도 7(b)에 나타내는 바와 같이, 제2 절연성 수지막(490)에 도금막(480)의 일부를 노출시키는 제2 개구부(510)을 형성한다. 여기서, 제2 개구부(510)의 형성법으로서는, 노광 현상법이나 레이저 가공법을 이용할 수 있다.
이어서, 도 7(c)에 나타내는 바와 같이, 제2 개구부(510) 내에 노출한 도금막(480) 위에 UBM층(520)을 통해서 납땜 범프(530)을 융착시키고, 본 실시형태와 관련되는 반도체 장치(600)을 얻는다.
이하, 본 제조 방법에 사용하는 열경화성 수지 조성물의 구성에 대하여 설명한다.
본 제조 방법에 사용하는 열경화성 수지 조성물로서는, 열경화성 수지와 경화제와 무기 충전재를 포함하는 것을 들 수 있다. 상기 열경화성 수지로서는, 에폭시 수지를 이용하는 것이 바람직하다.
(에폭시 수지)
에폭시 수지로서는, 그 분자량, 분자 구조에 관계없이, 1 분자 내에 에폭시기를 2개 이상 가지는 모노머, 올리고머, 폴리머 전반을 사용하는 것이 가능하다. 이러한 에폭시 수지의 구체예로서는, 비스페놀A형 에폭시 수지, 비스페놀F형 에폭시 수지, 비스페놀E형 에폭시 수지, 비스페놀S형 에폭시 수지, 수첨 비스페놀A형 에폭시 수지, 비스페놀M형 에폭시 수지 (4,4'-(1,3-페닐렌디이소프로필리덴) 비스페놀형 에폭시 수지), 비스페놀P형 에폭시 수지 (4,4'-(1,4-페닐렌디이소프로필리덴) 비스페놀형 에폭시 수지), 비스페놀Z형 에폭시 수지 (4,4'-시클로헥시디엔비스페놀형 에폭시 수지) 등의 비스페놀형 에폭시 수지; 페놀 노볼락형 에폭시 수지, 브롬화페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 테트라페놀기에탄형 노볼락형 에폭시 수지, 축합환 방향족 탄화수소 구조를 가지는 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지; 비페닐형 에폭시 수지; 크실렌형 에폭시 수지, 비페닐아랄킬형 에폭시 수지 등의 아랄킬형 에폭시 수지; 나프틸렌 에테르형 에폭시 수지, 나프톨형 에폭시 수지, 나프탈렌형 에폭시 수지, 나프탈렌디올형 에폭시 수지, 2 관능 내지 4 관능 에폭시형 나프탈렌 수지, 비나프틸형 에폭시 수지, 나프탈렌 아랄킬형 에폭시 수지 등의 나프탈렌 골격을 가지는 에폭시 수지; 안트라센형 에폭시 수지; 페녹시형 에폭시 수지; 디시클로펜타디엔형 에폭시 수지; 노르보넨형 에폭시 수지; 아다만탄형 에폭시 수지; 플루오렌형 에폭시 수지, 인 함유 에폭시 수지, 지환식 에폭시 수지, 지방족 쇄상 에폭시 수지, 비스페놀A 노볼락형 에폭시 수지, 비크실레놀형 에폭시 수지, 트리페놀메탄형 에폭시 수지, 트리히드록시페닐메탄형 에폭시 수지, 테트라페닐올에탄형 에폭시 수지, 트리글리시딜이소시아누레이트 등의 복소환식 에폭시 수지; N,N,N',N'-테트라글리시딜메타크실렌디아민, N,N,N',N'-테트라글리시딜비스아미노메틸시클로헥산, N,N-디글리시딜아닐린 등의 글리시딜아민류나, 글리시딜(메타)아크릴레이트와 에틸렌성 불포화 이중 결합을 가지는 화합물과의 공중합물, 부타디엔 구조를 가지는 에폭시 수지, 비스페놀의 디글리시딜에테르화물, 나프탈렌디올의 디글리시딜에테르화물, 페놀류의 글리시딜에테르화물로부터 선택되는 1종 또는 2종 이상을 포함할 수 있다. 이들 중에서도, 금속 패턴과의 밀착성을 향상시키는 관점으로부터, 트리히드록시페닐메탄형 에폭시 수지, 비페닐형 에폭시 수지를 포함하는 것이 보다 바람직하다.
에폭시 수지의 함유량은, 예컨대 열경화성 수지 조성물의 전체 고형분에 대해서 3 질량% 이상인 것이 바람직하고, 5 질량% 이상인 것이 보다 바람직하다. 에폭시 수지의 함유량을 상기 하한치 이상으로 함으로써, 열경화성 수지 조성물을 이용하여 형성되는 경화물(60)과 금속 패턴(160), 및 경화물(60)과 도체부(40)과의 밀착성의 향상에 기여할 수 있다. 한편으로, 에폭시 수지의 함유량은, 예컨대 열경화성 수지 조성물의 전체 고형분에 대해서 30 질량% 이하인 것이 바람직하고, 20 질량% 이하인 것이 보다 바람직하다. 에폭시 수지의 함유량을 상기 상한치 이하으로 함으로써, 열경화성 수지 조성물을 이용하여 형성되는 경화물(60)의 내열성이나 내습성의 향상을 도모할 수 있다. 또한, 열경화성 수지 조성물의 전체 고형분이란, 열경화성 수지 조성물 중에 포함되는 용제를 제외한 성분 전체를 가리킨다.
(경화제)
본 제조 방법에 이용되는 경화제로서는, 에틸렌디아민, 트리메틸렌디아민, 테트라메틸렌디아민, 헥사메틸렌디아민 등의 탄소수 2~20의 직쇄 지방족 디아민; 메타페닐렌디아민, 파라페닐렌디아민, 파라크실렌디아민, 4,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐프로판, 4,4'-디아미노디페닐에테르, 4,4'-디아미노디페닐설폰, 4,4'-디아미노디시클로헥산, 비스(4-아미노페닐)페닐메탄, 1,5-디아미노나프탈렌, 메타크실렌디아민, 파라크실렌디아민, 1,1-비스(4-아미노페닐)시클로헥산, 디시아노디아미드 등의 아미노류; 아닐린 변성 레조르 수지나 디메틸에테르 레조르 수지 등의 레조르형 페놀 수지; 페놀 노볼락 수지, 크레졸 노볼락 수지, tert-부틸페놀 노볼락 수지, 노닐페놀 노볼락 수지 등의 노볼락형 페놀 수지; 트리히드록시페닐메탄형 페놀 수지; 트리페놀메탄형 페놀 수지; 페닐렌 골격 함유 페놀아랄킬 수지, 비페닐렌 골격 함유 페놀 아랄킬 수지 등의 페놀 아랄킬 수지; 나프탈렌 골격이나 안트라센 골격과 같은 축합다환구조를 가지는 페놀 수지; 폴리파라옥시스티렌 등의 폴리옥시스티렌; 헥사히드로 무수 프탈산(HHPA), 메틸테트라히드로 무수 프탈산(MTHPA) 등의 지환족 산무수물, 무수 트리메리트산(TMA), 무수 피로메리트산(PMDA), 벤조페논테트라카르본산(BTDA) 등의 방향족 산무수물 등을 포함하는 산무수물; 폴리설파이드, 티오에스테르, 티오에테르 등의 폴리메르캅탄 화합물; 이소시아네이트 프리폴리머, 블록화 이소시아네이트 등의 이소시아네이트 화합물; 카르복시산 함유 폴리에스테르 수지 등의 유기산류를 들 수 있다. 이들은 1 종류를 단독으로 이용하여도, 2 종류 이상을 조합하여서 이용하여도 된다. 또, 이들 중에서 신뢰성 등의 점으로부터, 1 분자 내에 적어도 2개의 페놀성 수산기를 가지는 화합물이 바람직하고, 이러한 화합물로서는, 페놀 노볼락 수지, 크레졸 노볼락 수지, tert-부틸페놀 노볼락 수지, 노닐페놀 노볼락 수지 등의 노볼락형 페놀 수지; 레조르형 페놀 수지; 폴리파라옥시스티렌 등의 폴리옥시스티렌; 페닐렌 골격 함유 페놀아랄킬 수지, 비페닐렌 골격 함유 페놀아랄킬 수지, 트리히드록시페닐메탄형 페놀 수지 등이 예시된다.
(무기 충전재)
본 제조 방법에 이용되는 무기 충전재의 구체예로서는, 용융 파쇄 실리카, 용융 구상 실리카, 결정 실리카, 2차 응집 실리카, 미분 실리카 등의 실리카; 알루미나, 질화규소, 질화알루미늄, 질화붕소, 산화티탄, 탄화규소, 수산화알루미늄, 수산화마그네슘, 티탄화이트 등의 금속 화합물; 탈크; 클레이; 마이카; 유리 섬유 등을 들 수 있다. 무기 충전재로서는, 상기 구체예 중에서, 용융 구상 실리카가 바람직하다. 이로써, 열경화성 수지 조성물의 경화물(60)의 열팽창 계수의 향상을 억제할 수 있다. 따라서, 전기적 접속의 신뢰성을 향상할 수 있다.
무기 충전재의 형상으로서는 한정되지 않고, 구체적으로는 부정(不定) 형상, 인편(鱗片) 형상, 구(球) 형상, 바늘 형상, 섬유 형상 등을 들 수 있다. 무기 충전재의 형상으로서는, 구 형상인 것이 바람직하다. 또, 입자 형상은 제한 없이 진구상(眞球狀)인 것이 바람직하다.
무기 충전재의 평균 입자 지름 d50로서는 한정되지 않지만, 예컨대 0.1㎛ 이상 20㎛ 이하인 것이 바람직하고, 0.1㎛ 이상 17㎛ 이하인 것이 보다 바람직하고, 0.1㎛ 이상 15㎛ 이상인 것이 더욱 바람직하고, 0.1㎛ 이상 10㎛ 이하인 것이 한층 바람직하다. 이로써, 금형 캐비티 내에서의 금속 패턴에의 충전성을 향상할 수 있다. 따라서, 경화물(60)을 평활하게 성형할 수 있고, 회로 날림이 생기는 것을 억제할 수 있다.
또, 무기 충전재로서는, 평균 입자 지름 d50이 상이한 2종 이상의 무기 충전재를 병용하는 것이 바람직하다. 이로써, 무기 충전재의 충전량을 많게 하면서, 무기 충전재의 탈락을 억제할 수 있다. 따라서, 도체부(40)이 무기 충전재가 탈락한 자리로부터 노출하고, 전기적 접속의 신뢰성이 저하하는 것을 억제할 수 있다.
또한, 무기 충전재의 평균 입자 지름 d50는, 예컨대 레이저 회절식 입도 분포 측정 장치(예컨대, HORIBA사 제, LA-500)를 이용하여 측정하는 것이 가능하다.
또, 본 제조 방법에 이용되는 무기 충전재는, 예컨대 입경이 80㎛를 넘는 조대(粗大) 입자를 포함하지 않는 것인 것이 바람직하고, 입경이 55㎛를 넘는 조대 입자를 포함하지 않는 것이라면 보다 바람직하고, 입경이 25㎛를 넘는 조대 입자를 포함하지 않는 것이라면 더욱 바람직하다. 즉, 본 실시형태에 따른 무기 충전재의 입자 지름의 최대치가, 예컨대 80㎛보다 작은 것이 바람직하고, 55㎛보다 작은 것이 보다 바람직하고, 25㎛보다 작은 것이 더욱 바람직하다. 이로써, 경화물(60)으로부터 무기 충전재가 탈락하는 것을 억제할 수 있다. 이로써, 도체부(40)이 무기 충전재가 탈락한 자리로부터 노출하고, 전기적 접속의 신뢰성이 저하하는 것을 억제할 수 있다.
또한, 본 실시형태에 따른 무기 충전재의 입자 지름의 최소치는, 예컨대 0.1㎛ 이상으로 할 수 있다.
또, 본 제조 방법에 이용되는 무기 충전재는, 당해 무기 충전재 전체에 대해서, JIS 표준체를 이용하여 체분에 의하여 측정한 입도 분포에서의, 10㎛ 이상의 입자의 비율이 20 질량% 이하인 것이 바람직하고, 15 질량% 이하라면 더욱 바람직하다.
상기 열경화성 수지 조성물에는, 상기 각 성분 이외에, 필요에 따라서, 경화촉진제, 이형제, 커플링제, 레벨링제, 착색제, 저응력제, 감광제, 소포제, 자외선 흡수제, 발포제, 산화방지제, 난연제, 및 이온포착제 등으로부터 선택되는 1종 또는 2종 이상의 첨가물을 첨가하여도 된다.
이하, 대표 성분에 대하여 설명한다.
(경화촉진제)
상기 열경화성 수지 조성물에는, 경화촉진제를 함유시켜도 된다. 이 경화촉진제는 에폭시기와 경화제와의 경화 반응을 촉진시키는 것이면 된다. 구체적으로는, 상기 경화촉진제로서 1,8-디아자비시클로[5.4.0]운데센-7 등의 디아자비시클로알켄 및 그 유도체; 트리부틸아민, 벤질디메틸아민 등의 아민계 화합물; 2-메틸이미다졸 등의 이미다졸 화합물; 트리페닐포스핀, 메틸디페닐포스핀 등의 유기 포스핀류; 테트라페닐포스포늄·테트라페닐보레이트, 테트라페닐포스포늄·테트라벤조산 보레이트, 테트라페닐포스포늄·테트라나프토익산 보레이트, 테트라페닐포스포늄·테트라나프토일옥시보레이트, 테트라페닐포스포늄·테트라나프틸옥시보레이트 등의 테트라 치환 포스포늄·테트라 치환 보레이트; 벤조퀴논을 어덕트한 트리페닐포스핀 등을 들 수 있다. 이들은 1 종류를 단독으로 이용하여도, 2 종류 이상을 조합하여서 이용하여도 된다. 보다 바람직한 것으로서는, 열경화성 수지 조성물이 금형 캐비티 내에서 용융한 후의 급격한 증점이 적은 경화촉진제를 들 수 있다.
(이형제)
상기 열경화성 수지 조성물에는, 경화물(60)을 형성한 후에 금형으로부터의 이형성을 향상시키는 목적으로, 이형제를 함유시켜도 된다. 이러한 이형제로서는, 천연 왁스, 몬탄산 에스테르 등의 합성 왁스, 고급 지방산 혹은 그 금속염류, 파라핀, 산화폴리에틸렌 등을 들 수 있다. 이형제로서는, 상기 구체예 중에서 1종 또는 2종 이상을 조합하여서 이용할 수 있다.
(커플링제)
커플링제로서는, 예컨대 에폭시실란 커플링제, 양이온성 실란 커플링제, 아미노실란 커플링제, γ-글리시독시프로필트리메톡시실란 커플링제, γ-아미노프로필트리에톡시실란 커플링제, γ-머캅토프로필트리메톡시실란 커플링제, 페닐아미노프로필트리메톡시실란 커플링제, 머캅토실란 커플링제 등의 실란 커플링제, 티타네이트계 커플링제 및 실리콘 오일형 커플링제 등을 들 수 있다. 커플링제로서는, 상기 구체예 중에서, 1종 또는 2종 이상을 조합하여서 이용할 수 있다.
(레벨링제)
레벨링제로서는, 구체적으로는 아크릴계 공중합물 등을 들 수 있다.
(착색제)
착색제로서는, 구체적으로는 카본 블랙, 벵갈라, 산화티탄 등을 들 수 있다. 착색제로서는, 상기 구체예 중에서, 1종 또는 2종 이상을 조합하여서 이용할 수 있다.
(저응력제)
저응력제로서는, 구체적으로는, 아크릴로니트릴-부타디엔 고무; 실리콘 오일, 실리콘 고무 등의 실리콘 화합물 등을 들 수 있다. 저응력제로서는, 상기 구체예 중에서, 1종 또는 2종 이상을 조합하여서 이용할 수 있다.
(이온 포착제)
이온 포착제로서는, 하이드로탈사이트, 제올라이트, 수산화비스무트 등을 들 수 있다. 이온 포착제로서는, 상기 구체예 중에서, 1종 또는 2종 이상을 조합하여서 이용할 수 있다.
(난연제)
난연제로서는, 수산화 알루미늄, 수산화 마그네슘, 붕산 아연, 몰리브덴산 아연, 포스파젠 등을 들 수 있다. 난연제로서는, 상기 구체예 중에서, 1종 또는 2종 이상을 조합하여서 이용할 수 있다.
이상, 도면을 참조하여 본 발명의 실시형태에 대하여 서술하였지만, 이들은 본 발명의 예시이며, 상기 이외의 다양한 구성을 채용할 수도 있다.
이하, 참고 형태의 예를 부기한다.
1. 기판 위 또는 반도체 칩 위에, 상기 기판 또는 상기 반도체 칩의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 공정과,
상기 기판 또는 상기 반도체 칩 위에서, 인접하는 상기 도체부의 사이에 존재하는 간극에 대해서, 유동 상태에 있는 열경화성 수지 조성물을 도입하는 공정과,
상기 열경화성 수지 조성물을 경화시켜 얻어지는 경화물에 의해서, 상기 간극에 면하는 상기 도체부의 표면의 거의 전역이 덮이도록, 유동 상태에 있는 상기 열경화성 수지 조성물을 경화시키는 공정과,
상기 경화시키는 공정의 후에, 상기 경화물의 표면을 연마하지 않고, 상기 도체부에 접하는 금속 패턴을 형성하는 공정을,
이 순서로 포함하고,
상기 경화시키는 공정은, 하기 (a) 또는 (b)의 상태에 있는 어느 하나의 구조체를 얻는 공정이며,
상기 구조체가 하기 (a)의 상태에 있는 경우,
상기 금속 패턴을 형성하는 공정에 있어서, 상기 정부와 접하도록 상기 금속 패턴을 형성하고,
상기 구조체가 하기 (b)의 상태에 있는 경우,
상기 금속 패턴을 형성하는 공정의 전에, 연마 이외의 수단으로 상기 스킨층을 제거하여 상기 정부를 노출시키는 공정을 추가로 포함하고,
상기 금속 패턴을 형성하는 공정에 있어서, 노출한 상기 정부와 접하도록 상기 금속 패턴을 형성하는, 반도체 장치의 제조 방법.
(a) 상기 도체부의 높이 방향에 위치하는 상기 도체부의 정부가 노출한 상태.
(b) 상기 도체부의 높이 방향에 위치하는 상기 도체부의 상기 정부 위에 상기 경화물로 이루어지는 스킨층이 부착한 상태.
2. 상기 연마 이외의 수단이, 약액 처리 또는 에칭 처리인, 상기 1.에 기재된 반도체 장치의 제조 방법.
3. 상기 금속 패턴을 형성하는 공정에 의해서, 상기 도체부의 높이 방향에 위치하는 상기 정부와 상기 금속 패턴을 전기적으로 접속하는, 상기 1. 또는 2.에 기재된 반도체 장치의 제조 방법.
4. 상기 경화시키는 공정의 전에, 상기 도체부의 상기 정부에 대해서 압부하도록 이형 필름을 배치하는 공정을 추가로 포함하는, 상기 1. 내지 3.의 어느 하나에 기재된 반도체 장치의 제조 방법.
5. 상기 이형 필름을 배치하는 공정에 있어서, 상기 도체부의 상기 정부와 대향하도록 배치되는 측의 상기 이형 필름의 표면의 산술 평균 표면 조도(Ra)가, 0㎛ 이상 0.5㎛ 이하인, 상기 4.에 기재된 반도체 장치의 제조 방법.
6. 상기 경화시키는 공정의 후이고, 또한 상기 금속 패턴을 형성하는 공정의 전에, 상기 경화물의 표면을 약액 처리하는 공정을 추가로 포함하는, 상기 1. 내지 5.의 어느 하나에 기재된 반도체 장치의 제조 방법.
7. 상기 경화시키는 공정의 후에, 또한 상기 금속 패턴을 형성하는 공정의 전에, 상기 기판 위 또는 상기 반도체 칩 위에서의 상기 경화물과 상기 도체부가 배치되어 있는 측의 면에 대해서, 밀착 조제를 도포하는 공정을 추가로 포함하는, 상기 1. 내지 6.의 어느 하나에 기재된 반도체 장치의 제조 방법.
8. 상기 경화시키는 공정의 후이고, 또한 상기 금속 패턴을 형성하는 공정의 전에, 상기 경화물의 표면에 대해서 플라즈마 처리를 가하는 공정을 추가로 포함하는, 상기 1. 내지 7.의 어느 하나에 기재된 반도체 장치의 제조 방법.
9. 상기 복수의 도체부를 형성하는 공정이,
상기 기판 또는 상기 반도체 칩 위에 제1 도체 패턴을 형성하는 공정과,
상기 제1 도체 패턴 위에, 상기 기판 또는 상기 반도체 칩의 표면으로부터의 높이가 동일한 높이가 되도록 제2 도체 패턴을 형성하는 공정
을 포함하는, 상기 1. 내지 8.의 어느 하나에 기재된 반도체 장치의 제조 방법.
10. 상기 금속 패턴을 형성하는 공정이,
상기 도체부의 상기 정부와 접하도록 금속막을 형성하는 공정과,
상기 금속막을 선택적으로 제거하여서 상기 금속 패턴을 얻는 공정
을 포함하는, 상기 1. 내지 9.의 어느 하나에 기재된 반도체 장치의 제조 방법.
11. 상기 열경화성 수지 조성물이 에폭시 수지와 경화제와 무기 충전제를 포함하는, 상기 1. 내지 10.의 어느 하나에 기재된 반도체 장치의 제조 방법.
12. 상기 열경화성 수지 조성물이 이형제를 추가로 포함하는, 상기 11. 에 기재된 반도체 장치의 제조 방법.
[실시예]
이하, 본 발명을 실시예 및 비교예에 의해서 설명하지만, 본 발명은 이들로 한정되는 것은 아니다.
우선, 각 실시예, 참고예, 비교예에 이용한 열경화성 수지 조성물에 대해서 설명한다.
우선, 열경화성 수지 조성물의 원료 성분을 하기에 나타내다.
- 에폭시 수지 1: 비페닐형 에폭시 수지 (미츠비시카가쿠 사 제, YX4000K)
- 에폭시 수지 2: 트리페놀 메탄형 에폭시 수지 (미츠비시카가쿠 사 제, E-1032 H60)
- 경화제: 트리페놀 메탄형 페놀 수지 (메이와카세이 사 제, MEH-7500)
- 무기 충전재 1: 용융 구상 실리카(신닛테스미킨마테리알즈 사 제, TS-6026, 체를 이용하여 입경이 20㎛를 넘는 조대 입자를 제거한 것, 평균 입자 지름 d50: 4㎛)
- 무기 충전재 2: 용융 구상 실리카 (타츠모리 사 제, MSR-SC3-TS, 체를 이용하여 입경이 55㎛를 넘는 조대 입자를 제거한 것, 평균 입자 지름 d50: 17㎛)
- 무기 충전재 3: 수산화 알루미늄 (닛폰케이킨조쿠 사 제, BE043, 체를 이용하여 입경이 20㎛를 넘는 조대 입자를 제거한 것, 평균 입자 지름 d50: 4㎛)
- 경화촉진제: 하기 식(1)으로 나타내는 화합물을 이용하였다. 제조 방법을 후술한다.
Figure pat00001
- 커플링제 1: γ-아미노프로필트리에톡시실란 (신에츠카가쿠고교 사 제, KBM-903)
- 커플링제 2: γ-머캅토프로필트리메톡시실란 (신에츠카가쿠고교 사 제, KBM-803)
- 이형제: 카르나바왁스 (토아카세이 사 제, TOWAX-132)
- 이온 포착제: 하이드로탈사이트 (쿄와카가쿠 사 제, DHT-4 H)
- 착색제: 카본 블랙 (미츠비시카가쿠 사 제, 카본＃5)
- 저응력제 1: 아크릴로니트릴-부타디엔 고무 (우베고산 사 제, CTBN1008SP)
- 저응력제 2: 실리콘 오일(도레이다우코닝 사 제, FZ-3730)
경화촉진제의 제조 방법을 이하에 나타내다.
우선, 냉각관 및 교반 장치 부착 세퍼러블 플라스크에 대해서, 2,3-디히드록시나프탈렌 12.81g (0.080mol)과 테트라페닐포스포늄브로마이드 16.77g (0.040mol)과 메탄올 100ml를 투입하고, 균일하게 교반 용해시켰다. 이어서, 수산화나트륨 1.60g (0.04ml)를 10mL의 메탄올에 용해시킨 수산화나트륨 용액을 세퍼러블 플라스크 내에 서서히 적하하였다. 이로써 석출한 결정을, 여과, 세면, 진공 건조 함으로써, 경화촉진제를 얻었다.
＜실시예 1＞
제1 실시형태에서 도 1~3을 참조하여 서술한 절차로, 도 3에 나타내는 반도체 장치(300)을 실시예 1의 반도체 장치로서 제작하였다. 상세한 절차를 이하에 설명한다.
우선, 기판(10)으로서 길이 240㎜ × 폭 78㎜의 직사각형 형상의 냉간압연 강판을 준비하였다. 이어서, 포트리소그래피법을 이용하여서, 기판(10) 위에 전기 회로를 제1 도체 패턴(20)으로서 형성하고, 이어서 제1 도체 패턴 위에 복수의 금속 필러를 제2 도체 패턴(30)으로서 형성하였다. 이로써, 복수의 도체부(40)의 정부(92)가 면일이 되도록, 제1 도체 패턴(20) 및 제2 도체 패턴(30)으로 이루어지는 도체부(40)을 복수 형성하였다.
또한, 제1 도체 패턴(20) 및 제2 도체 패턴(30)은 구리에 의해서 형성하였다. 또, 제2 도체 패턴(30)의 형상은 원주 형상의 주체 형상이었다. 제2 도체 패턴(30)의 저면 및 윗면의 직경은 50㎛, 제2 도체 패턴(30)의 기판(10)으로부터의 높이는 150㎛와 동일하게 되도록 포트리소그래피법을 실시하였다.
여기서, 하기 표 1에 나타낸 배합량의 각 성분을, 상온에서 믹서를 이용하여 혼합하고, 이어서 70℃ 이상 110℃ 이하의 온도에서 2축 혼련 하였다. 이어서, 상온까지 냉각 후, 분쇄하고, B스테이지의 경화 상태의 열경화성 수지 조성물(50)을 준비하였다.
이어서, 압축 성형법을 이용하여서, 인접하는 복수의 도체부(40)의 간극에, 유동 상태에 있는 열경화성 수지 조성물(50)을 도입하였다.
또한, 압축 성형법으로 열경화성 수지 조성물(50)을 도입하는 조건은, 성형 온도 175℃, 성형 압력 10 ㎫, 성형 시간 2분으로 하였다. 여기서, 압축 성형은 도체부(40)의 정부(92)를 이형 필름(100)에 의해서 보호함으로써 수행하였다.
또, 이형 필름으로서는, 엠보싱 가공면 및 엠보스 미가공면을 일면씩 구비하는 아사히글라스 사 제의 아플렉스(등록상표) 50 KN144NT를 이용하였다. 여기서, 엠보스 미가공면이란, 평활한 면을 의미한다. 열경화성 수지 조성물(50)의 도입은 엠보스 미가공면에 의해서 도체부(40)의 정부(92)를 보호하고, 엠보싱 가공면을 금형과 접촉시킴으로써 수행하였다. 이로써, 복수의 도체부(40)의 정부(92)가 열경화성 수지 조성물에 의해서 매설되지 않도록, 열경화성 수지 조성물을 도입하였다. 또한, 이형 필름(100)의 엠보스 미가공면에 대해서, JIS-B0601-1994에 준거한 방법으로 측정한 산술 평균 조도(Ra)는 0.018㎛이었다.
열경화성 수지 조성물(50)을 도입한 후, 온도 175℃에서 4시간의 열처리를 실시함으로써, 열경화성 수지 조성물(50)을 경화하고, C스테이지의 경화 상태인 경화물(60)으로 하였다. 이어서, 이형 필름(100)을 도체부의 정부(92)로부터 박리하였다. 여기서, 도체부(40)의 정부(92)의 일부에는 경화물(60)으로 이루어지는 스킨층이 수 ㎛ 오더로 부착하고 있었다. 여기서, 약액 처리를 실시함으로써, 스킨층을 제거하였다. 약액 처리는, 구체적으로는 과망간산칼륨 수용액에 의해서 수행하였다. 약액 처리 후, 스킨층이 완전하게 제거된, 즉 정부(92)가 노출하고 있는 것을 육안으로 확인하였다.
이어서, 경화물(60) 위에 밀착 조제로서 Atotech 사 제의 Booster MR을 도공하고, 밀착 조제로 이루어지는 층(80)을 형성하였다. 이어서, 포트리소그래피법에 의해서, 정부(92)와 전기적으로 접속하는 전기 회로인 금속 패턴(160)을 형성하고, 추가로 금속 패턴(160) 및 도체부(40)에 도금막(260)을 형성하였다. 또한, 금속 패턴의 회로 선폭/선간격 (L/S)은 12/12㎛로 하였다.
이어서, 기판(10)을 화학적으로 에칭함으로써 제거하고, 실시예 1의 반도체 장치로서 다층 배선 기판을 얻었다.
[표 1]
Figure pat00002
＜실시예 2＞
압축 성형법을 이용하여서, 인접하는 복수의 도체부(40)의 간극에 유동 상태에 있는 열경화성 수지 조성물(50)을 도입할 때에, 열경화성 수지 조성물(50)의 도입은, 엠보싱 가공면에 의해서 도체부(40)의 정부(92)를 보호하고, 엠보스 미가공면을 금형과 접촉시킴으로써 수행한 것 이외에는, 실시예 1과 마찬가지의 방법에 따라서, 실시예 2의 반도체 장치로서 다층 배선 기판을 얻었다.
또한, 엠보싱 가공면이란, 엠보스 형상을 구비하는 면을 의미한다.
또한, 이형 필름(100)의 엠보싱 가공면에 대해서, JIS-B0601-1994에 준거한 방법으로 측정한 산술 평균 조도(Ra)는 1.247㎛이었다.
＜실시예 3＞
상기 표 1에 기재한 열경화성 수지 조성물의 배합 조성을 무기 충전재 1로부터 무기 충전재 2로 변경한 것 이외에는, 실시예 1과 동일한 수법으로, 실시예 3의 반도체 장치를 제작하였다.
또한, 무기 충전재 2의 배합량은 78.85 질량%로 하였다.
＜실시예 4＞
스킨층을 제거하기 위한 약액 처리를 실시하지 않고, 추가로 밀착 조제를 도공하지 않는, 즉 밀착 조제로 이루어지는 층(80)을 형성하지 않았던 것 이외에는, 실시예 1과 동일한 수법으로 실시예 4의 반도체 장치를 제작하였다.
＜실시예 5＞
실시예 1에 기재된 수법에 있어서, 스킨층을 제거하기 위한 약액 처리를 실시하지 않고, 추가로 열경화성 수지 조성물(50)을 경화하고, C스테이지의 경화 상태인 경화물(60)으로 한 후, 경화물(60)의 표면에 대해서, O2 가스를 이용한 플라즈마 처리를 가함으로써 경화물(60)의 표면을 조면화하고, 추가로 밀착 조제를 도공하지 않는, 즉 밀착 조제로 이루어지는 층(80)을 형성하지 않았던 것 이외에는, 실시예 1과 동일한 수법으로, 실시예 5의 반도체 장치를 제작하였다.
＜참고예 1＞
도 8(a)~(b)에 나타내는 공정을 채용하여서, 도 1(f) {도 8(c)과 동일함}에 나타내는 구조체를 제작하였다.
우선, 기판(10)으로서 길이 240㎜ × 폭 78㎜의 직사각형 형상의 냉간압연 강판을 준비하였다. 이어서, 포트리소그래피법을 이용하여서, 기판(10) 위에 전기 회로를 제1 도체 패턴(20)으로서 형성하고, 이어서 제1 도체 패턴 위에 복수의 금속 필러(91)을 제2 도체 패턴(30)으로서 형성하였다. 이로써, 복수의 도체부(40)의 정부(92)가 면일이 되도록, 제1 도체 패턴(20) 및 제2 도체 패턴(30)으로 이루어지는 도체부(40)을 복수 형성하였다.
여기서, 열경화성 수지 조성물로서는, 실시예 1에서 이용한 것과 마찬가지의 것을 준비하였다.
이어서, 압축 성형법을 이용하여서, 인접하는 복수의 도체부(40)의 간극에 유동 상태에 있는 열경화성 수지 조성물(50)을 도입하였다.
또한, 압축 성형법에서 열경화성 수지 조성물(50)을 도입하는 조건은 성형 온도 175℃, 성형 압력 10 ㎫, 성형 시간 2분으로 하였다. 여기서, 압축 성형은 도체부(40)의 정부(92)를 이형 필름(100)에 의해서 보호하지 않고 복수의 도체부(40)의 정부(92)가 열경화성 수지 조성물(50)에 매설되도록 열경화성 수지 조성물(50)을 도입하였다.
열경화성 수지 조성물(50)을 도입한 후, 온도 175℃에서 4시간의 열처리를 실시함으로써, 열경화성 수지 조성물(50)을 경화하고, C스테이지의 경화 상태인 경화물(60)으로 하였다.
이어서, 그라인드 장치를 이용하여서 경화물(60)의 표면을 기계적 연마 함으로써, 도체부(40)의 정부(92)를 노출시켰다.
이어서, 경화물(60) 위에 밀착 조제로서 Atotech 사 제의 Booster MR을 도공하고, 밀착 조제로 이루어지는 층(80)을 형성하였다. 이어서, 포트리소그래피법에 의해서, 정부(92)와 전기적으로 접속하는 전기 회로인 금속 패턴(160)을 형성하고, 추가로 금속 패턴(160) 및 도체부(40)에 도금막(260)을 형성하였다. 또한, 금속 패턴의 회로 선폭/선간격 (L/S)은 12/12㎛로 하였다.
이어서, 기판(10)을 화학적으로 에칭함으로써 제거하고, 참고예 1의 반도체 장치로서 다층 배선 기판을 얻었다.
＜비교예 1＞
그라인드 장치 대신에, 화학기계적 연마 장치(chemical mechanical polishing: CMP)를 이용하여 경화물(60)의 표면을 연마한 점 이외에는, 참고예 1과 동일한 수법으로, 비교예 1의 반도체 장치를 제작하였다.
또한, 화학기계적 연마 장치는 연마제에 의한 화학반응을 일으키면서 기계적 연마를 실시하는 장치이다. 여기서, 연마제로서는 ANJI 사 제의 Z4U를 이용하였다. 화학기계적 연마 장치는 고속이고 평활한 연마면을 얻을 수 있지만, 예컨대 스킨층을 제거하는 것과 같은 정밀한 조작에 적합하지 않다.
비교예 1의 반도체 장치에서는, 화학기계적 연마 장치에 의해서 경화물(60)을 고속으로 연마하였지만, 경화물(60)이 연마제에 의해서 용해, 추가로 팽윤함으로써, 무기 충전재의 탈락이 생기고 있었다. 만일 무기 충전재의 탈락이 생기는 경우, 반도체 장치의 전기적 신뢰성이 저하하여 버릴 우려가 있다.
실시예 1~5의 제조 방법은 모두 참고예 1및 비교예 1의 제조 방법과 비교해서, 금속 패턴을 형성하기 전의 공정에 있어서, 열경화성 수지 조성물의 경화물로 이루어지는 수지층의 표면을 연마 제거하는 공정을 거치지 않기 때문에, 제조 시간 및 제조 코스트 등을 저감할 수 있다는 점에서, 반도체 장치의 제조 효율이 우수한 수법이었다.
실시예 1~5, 참고예 1 및 비교예 1의 반도체 장치에 대해서, 이하의 평가를 실시하였다.
＜평가 항목＞
- 필 강도: 반도체 장치가 구비하는 경화물(60)과 금속 패턴(160)과의 밀착성을 평가할 수 있도록, 양자의 필 강도를 JISC6481에 준거한 방법으로 측정하였다. 또한, 단위는 N/㎜이다.
- 산술 평균 표면 조도(Ra): 각 실시예, 참고예, 비교예의 반도체 장치의 제조 공정에 있어서, 실시예 1-3은 약액 처리의 후, 실시예 4는 열경화성 수지 조성물(50)을 경화시켜 경화물(60)으로 한 후, 실시예 5는 플라즈마 처리의 후, 참고예 1은 그라인드 장치로 기계적 연마한 후, 비교예 1은 화학기계적 연마 장치로 연마한 후, 경화물(60)의 금속 패턴이 배치되는 면에 대해서 산술 평균 표면 조도(Ra)를 측정하였다. 측정은 JIS B0601-2013에 준거한 방법으로 측정하였다. 또한, 단위는 ㎛이다.
- 무기 충전재의 탈락 유무: 반도체 장치에서의 금속 패턴이 배치되어 있는 측의 면에 노출하고 있는 경화물(60)에 대해서 그 표면을 레이저 현미경으로 관찰하고, 경화물(60)으로부터 무기 충전재가 탈락하여 버리고 있는지 아닌지에 대해서 평가하였다. 평가 기준은 이하와 같다.
◎: 무기 충전재의 탈락은 없었다.
○: 약간의 무기 충전재의 탈락이 확인되었지만, 실용상 문제 없는 정도의 레벨이었다.
×: 실용상 문제가 어느 정도로 무기 충전재의 탈락이 생기고 있었다.
- 회로의 유무: 각 실시예, 참고예, 및, 비교예의 반도체 장치에 대해서, 전기적 접속의 신뢰성을 평가하기 위해서, 레이저 현미경을 이용하여 세선의 외관 검사 및 도통 체크를 실시하였다. 평가 기준은 이하와 같다.
◎: 쇼트, 배선 절단은 없고, 외관 및 도통성의 양 관점에 있어서 실질상 문제 없는 것이 확인되었다.
○: 외관이라고 하는 점에 있어서, 도통성에 영향을 미칠 가능성을 가지고 있는 개소가 약간 있는 것이 확인되었지만, 도통성의 관점에 있어서는 실용상 문제가 없는 것이 확인되었다.
×: 외관 및 도통성의 양 관점에 있어서, 실용상 문제가 어느 정도로 쇼트 및 배선 절단이 생기고 있는 것이 확인되었다.
상기 평가 항목에 관한 평가 결과를, 이하의 표 2에 나타내다.
[표 2]
Figure pat00003
실시예의 반도체 장치는 모두 도체 포스트의 노출에 기계적 수법을 이용하지 않아도, 전기적 접속의 신뢰성이 우수한 것이었다.
또한, 실시예 1은 실시예 3과 비교해서 표면 조도 Ra가 작지만, 실시예 3과 동일한 정도의 필 강도를 발현하고 있다. 상세한 메커니즘은 명확하지 않지만, 실시예 1은 실시예 3과 비교해서 도금 구리와의 밀착성이 나쁜 무기 충전재의 노출이 적었던 때문이라고 추측된다.
이 출원은 2016년 7월 14일에 출원된 일본 출원 특원 2016-139453호를 기초로 하는 우선권을 주장하고, 그 개시의 전부를 여기에 삽입한다.

Claims (20)

  1. 기판 위에, 상기 기판의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 도체부 형성 공정과,
    인접하는 상기 도체부의 간극에 열경화성 수지 조성물을 도입하고 상기 도체부의 정부(頂部)가 노출하도록 상기 열경화성 수지 조성물의 경화물로 상기 도체부를 덮는 피복 공정과,
    상기 경화물의 표면을 연마하지 않고 상기 경화물 위에 상기 정부와 전기적으로 접속하는 금속 패턴을 형성하는 다층 배선 공정을
    이 순서로 포함하는, 반도체 장치의 제조 방법.
  2. 반도체 칩 위에 복수의 도체부를 형성하고, 지지체로부터 복수의 상기 도체부의 높이가 동일하게 되도록 상기 반도체 칩 및 상기 도체부를 상기 지지체 위에 배치하는 도체부 형성 공정과,
    인접하는 상기 도체부의 사이에 존재하는 간극에 열경화성 수지 조성물을 도입하고, 상기 도체부의 정부가 노출하도록 상기 열경화성 수지 조성물의 경화물로 상기 도체부를 덮는 피복 공정과,
    상기 경화물의 표면을 연마하지 않고, 상기 경화물 위에 상기 정부와 전기적으로 접속하는 금속 패턴을 형성하는 다층 배선 공정을
    이 순서로 포함하고,
    상기 피복 공정의 후에, 상기 지지체와 상기 경화물을 분리하는 분리 공정을 추가로 포함하는, 반도체 장치의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 피복 공정에서, 상기 도체부의 간극에 상기 열경화성 수지 조성물을 도입할 때, 상기 정부에 스킨층이 형성되고, 상기 스킨층을 화학적 수법에 따라 제거하는, 반도체 장치의 제조 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 피복 공정에서, 상기 열경화성 수지 조성물을 상기 경화물로 하기 전에, 상기 정부에 대해서 압부(押付)하도록 이형 필름을 배치하는, 반도체 장치의 제조 방법.
  5. 청구항 4에 있어서,
    상기 이형 필름의 상기 정부에 대해서 압부하는면의 산술 평균 표면 조도 Ra가 0㎛ 이상 1.5㎛ 이하인, 반도체 장치의 제조 방법.
  6. 청구항 4에 있어서,
    상기 이형 필름은 불소계 이형 필름인, 반도체 장치의 제조 방법.
  7. 청구항 1 또는 2에 있어서,
    상기 피복 공정에서, 상기 경화물의 표면을 조면화 처리하는, 반도체 장치의 제조 방법.
  8. 청구항 7에 있어서,
    상기 조면화 처리의 방법은 약액 처리 또는 플라즈마 처리인, 반도체 장치의 제조 방법.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 다층 배선 공정의 전에, 상기 경화물의 상기 정부가 노출하는 면의 산술 평균 표면 조도 Ra는 0.02㎛ 이상 0.8㎛ 이하인, 반도체 장치의 제조 방법.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 경화물의 경화 상태는 C스테이지의 경화 상태인, 반도체 장치의 제조 방법.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 다층 배선 공정에서, 상기 경화물의 표면에 밀착 조제를 도공한 후, 상기 금속 패턴을 형성하는, 반도체 장치의 제조 방법.
  12. 청구항 1 또는 청구항 2에 있어서,
    상기 도체부 형성 공정에서, 상기 도체부는 제1 도체 패턴 및 제2 도체 패턴을 포함하고,
    상기 제1 도체 패턴은 전기 회로이며,
    상기 제2 도체 패턴은 금속 필러를 포함하는, 반도체 장치의 제조 방법.
  13. 청구항 12 에 있어서,
    상기 제1 도체 패턴 및 상기 제2 도체 패턴은 포트리소그래피법에 의하여 형성되는, 반도체 장치의 제조 방법.
  14. 청구항 1 또는 청구항 2에 있어서,
    상기 다층 배선 공정에서, 상기 금속 패턴은 포트리소그래피법에 의하여 형성되는, 반도체 장치의 제조 방법.
  15. 청구항 1 또는 청구항 2에 있어서,
    상기 열경화성 수지 조성물은 에폭시 수지와, 경화제와, 무기 충전재를 포함하는, 반도체 장치의 제조 방법.
  16. 청구항 15에 있어서,
    상기 무기 충전재의 입자 지름은 80㎛ 보다 작은, 반도체 장치의 제조 방법.
  17. 청구항 15에 있어서,
    상기 무기 충전재의 평균 입자 지름 d50은 0.1㎛ 이상 20㎛ 이하인, 반도체 장치의 제조 방법.
  18. 청구항 15에 있어서,
    상기 무기 충전재로서 평균 입자 지름이 상이한 2종 이상의 무기 충전재를 병용하는, 반도체 장치의 제조 방법.
  19. 청구항 15에 있어서,
    상기 열경화성 수지 조성물은 이형제를 추가로 포함하는, 반도체 장치의 제조 방법.
  20. 기판 위 또는 반도체 칩 위에, 상기 기판 또는 상기 반도체 칩의 표면으로부터의 높이가 동일한 복수의 도체부를 형성하는 공정과,
    상기 기판 또는 상기 반도체 칩 위에서, 인접하는 상기 도체부의 사이에 존재하는 간극에 대해서, 유동 상태에 있는 열경화성 수지 조성물을 도입하는 공정과,
    상기 열경화성 수지 조성물을 경화시켜 얻어지는 경화물에 의해서, 상기 간극에 면하는 상기 도체부의 표면의 거의 전역이 덮이도록, 유동 상태에 있는 상기 열경화성 수지 조성물을 경화시키는 공정과,
    상기 경화시키는 공정의 후에, 상기 경화물의 표면을 연마하지 않고, 상기 도체부에 접하는 금속 패턴을 형성하는 공정을
    이 순서로 포함하고,
    상기 경화시키는 공정은, 하기 (a) 또는 (b)의 상태에 있는 어나 하나의 구조체를 얻는 공정이며,
    상기 구조체가 하기 (a)의 상태에 있는 경우,
    상기 금속 패턴을 형성하는 공정에 있어서, 상기 정부와 접하도록 상기 금속 패턴을 형성하고,
    상기 구조체가 하기 (b)의 상태에 있는 경우,
    상기 금속 패턴을 형성하는 공정의 전에, 연마 이외의 수단으로 상기 스킨층을 제거하여서 상기 정부를 노출시키는 공정을 추가로 포함하며,
    상기 금속 패턴을 형성하는 공정에 있어서, 노출된 상기 정부와 접하도록 상기 금속 패턴을 형성하는, 반도체 장치의 제조 방법:
    (a) 상기 도체부의 높이 방향에 위치하는 상기 도체부의 정부가 노출된 상태;
    (b) 상기 도체부의 높이 방향에 위치하는 상기 도체부의 상기 정부 위에 상기 경화물로 이루어지는 스킨층이 부착된 상태.
KR1020170088559A 2016-07-14 2017-07-12 반도체 장치의 제조 방법 KR102377281B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-139453 2016-07-14
JP2016139453 2016-07-14

Publications (2)

Publication Number Publication Date
KR20180008308A true KR20180008308A (ko) 2018-01-24
KR102377281B1 KR102377281B1 (ko) 2022-03-23

Family

ID=61029432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170088559A KR102377281B1 (ko) 2016-07-14 2017-07-12 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP2018019071A (ko)
KR (1) KR102377281B1 (ko)
CN (1) CN107622951A (ko)
TW (1) TW201812939A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987425B (zh) * 2018-07-19 2020-09-18 豪威半导体（上海）有限责任公司 微led显示器及其制造方法
CN109732462A (zh) * 2018-12-28 2019-05-10 江苏澳洋顺昌集成电路股份有限公司 一种大尺寸晶片的加工方法
US20230197544A1 (en) * 2020-05-26 2023-06-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN112103193B (zh) 2020-08-21 2021-12-03 珠海越亚半导体股份有限公司 一种嵌埋结构及制备方法、基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法
JP2009177072A (ja) * 2008-01-28 2009-08-06 Fujikura Ltd 半導体装置及びその製造方法
WO2010116615A1 (ja) 2009-03-30 2010-10-14 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US20130168849A1 (en) * 2011-12-30 2013-07-04 Deca Technologies, Inc. Fully Molded Fan-Out
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
US20160035666A1 (en) * 2014-07-30 2016-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
JP2016066649A (ja) 2014-09-24 2016-04-28 富士通株式会社 電子装置及び電子装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311788A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP2007035880A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
CN102064112A (zh) * 2009-11-17 2011-05-18 北大方正集团有限公司 一种铜柱图形转移制作方法
US8354297B2 (en) * 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
JP2014183302A (ja) * 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法
JP2009177072A (ja) * 2008-01-28 2009-08-06 Fujikura Ltd 半導体装置及びその製造方法
WO2010116615A1 (ja) 2009-03-30 2010-10-14 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US20130168849A1 (en) * 2011-12-30 2013-07-04 Deca Technologies, Inc. Fully Molded Fan-Out
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
US20160035666A1 (en) * 2014-07-30 2016-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
JP2016066649A (ja) 2014-09-24 2016-04-28 富士通株式会社 電子装置及び電子装置の製造方法

Also Published As

Publication number Publication date
JP2018019071A (ja) 2018-02-01
KR102377281B1 (ko) 2022-03-23
TW201812939A (zh) 2018-04-01
CN107622951A (zh) 2018-01-23

Similar Documents

Publication Publication Date Title
TWI427132B (zh) 電子構件用黏著劑組成物及使用它之電子構件用黏著劑片
JP5109411B2 (ja) 電子機器用接着剤組成物およびそれを用いた電子機器用接着剤シート、電子部品
JP4961761B2 (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シート、半導体接続用基板ならびに半導体装置
JP6874350B2 (ja) 樹脂シート
JP6880564B2 (ja) プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP6696113B2 (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP2016196549A (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP5131109B2 (ja) 電子部品用接着剤組成物およびそれを用いた電子部品用接着剤シート
KR102377281B1 (ko) 반도체 장치의 제조 방법
JP2009073872A (ja) 電子機器用接着剤組成物およびそれを用いた電子機器用接着剤シート
JP2016196557A (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP2013251368A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれにより得られる半導体装置
JP2014056924A (ja) 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
JP2016213321A (ja) 半導体装置の製造方法及び半導体装置
JP7211693B2 (ja) 樹脂組成物
JP2018024774A (ja) 樹脂組成物
JP6425062B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
JP6891427B2 (ja) 樹脂シート
TWI775880B (zh) 樹脂組成物
JP2009091566A (ja) 接着剤組成物およびそれを用いた接着剤シート
JP5354841B2 (ja) 半導体装置及びその製造方法
JP2016184647A (ja) 有機樹脂基板の製造方法、有機樹脂基板および半導体装置
US11049825B2 (en) Method for producing semiconductor device
JP2008222815A (ja) 接着剤組成物およびそれを用いた接着剤シート
JP6217870B2 (ja) 構造体、配線基板および配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right