CN107622951A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107622951A
CN107622951A CN201710574422.3A CN201710574422A CN107622951A CN 107622951 A CN107622951 A CN 107622951A CN 201710574422 A CN201710574422 A CN 201710574422A CN 107622951 A CN107622951 A CN 107622951A
Authority
CN
China
Prior art keywords
conductor portion
semiconductor device
manufacture method
solidfied material
compositions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710574422.3A
Other languages
English (en)
Inventor
篠崎裕树
森弘就
光田昌也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN107622951A publication Critical patent/CN107622951A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的半导体装置的制造方法依次包括：导体部形成工序，在基板(10)上形成从基板(10)的表面起的高度相同的多个导体部(40)；包覆工序，向相邻的导体部(40)的间隙导入热固性树脂组合物(50)，以导体部(40)的顶部(92)露出的方式，利用热固性树脂组合物(50)的固化物(60)覆盖导体部(40)；和多层配线工序，不对固化物(60)的表面进行研磨，而在固化物(60)之上形成与顶部(92)电连接的金属图案(160)。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
在以往的代表性的配线基板的制造工艺中，进行如下操作：在基板上形成导体柱之后，将以覆盖该导体柱的与配置有上述基板的一侧相反的一侧的整个面的方式，通过预模塑得到的树脂层的一部分研磨除去，以使上述导体柱的表面露出之后，以与导体柱电连接的方式形成配线图案(专利文献1等)。
在以往的代表性的再配线工艺中，进行如下操作：在半导体芯片的电极焊盘上形成导体柱之后，将所得到的结构体的周围利用密封材料模塑，然后，将密封材料的一部分研磨除去使得导体柱的表面露出后，以与上述导体柱电连接的方式形成再配线层(专利文献2)。
现有技术文献
专利文献
专利文献1：国际公开第2010/116615号小册子
专利文献2：日本特开2016-66649号公报
发明内容
发明要解决的技术问题
在专利文献1、2所记载的以往的制造工艺中，为了确保最终得到的半导体装置的电连接性，需要使用大型的装置，进行密封材料的研磨除去处理，使得被密封材料掩埋的导体柱的表面露出。
然而，关于半导体装置的制造工艺，近年来，在生产率的观点上，要求比以往更高的技术水平。在利用上述的研磨除去处理等的机械方法使导体柱露出的情况下，存在半导体装置的生产率降低的不良情况。这是因为密封材料的研磨要求高的精度。
因此，本发明以在使导体柱露出时不使用机械方法，由此使半导体装置的制造效率提高为前提，提供电连接的可靠性优异的半导体装置的制造方法。
用于解决技术问题的手段
根据本发明，提供一种半导体装置的制造方法，其依次包括：
导体部形成工序，在基板上形成从上述基板的表面起的高度相同的多个导体部；
包覆工序，向相邻的上述导体部的间隙导入热固性树脂组合物，以上述导体部的顶部露出的方式，利用上述热固性树脂组合物的固化物覆盖上述导体部；和
多层配线工序，不对上述固化物的表面进行研磨，而在上述固化物之上形成与上述顶部电连接的金属图案。
根据本发明，提供一种半导体装置的制造方法，其依次包括：
导体部形成工序，在半导体芯片之上形成多个导体部，以从支撑体到多个上述导体部的高度相同的方式，将上述半导体芯片和上述导体部配置在上述支撑体之上；
包覆工序，向在相邻的上述导体部之间存在的间隙导入热固性树脂组合物，以上述导体部的顶部露出的方式，利用上述热固性树脂组合物的固化物覆盖上述导体部；和
多层配线工序，不对上述固化物的表面进行研磨，而在上述固化物之上形成与上述顶部电连接的金属图案，
在上述包覆工序之后，还包括将上述支撑体和上述固化物分离的分离工序。
根据本发明，提供一种半导体装置的制造方法，其依次包括：
在基板上或半导体芯片上形成从上述基板或上述半导体芯片的表面起的高度相同的多个导体部的工序；
对在上述基板或上述半导体芯片上，在相邻的上述导体部之间存在的间隙，导入处于流动状态的热固性树脂组合物的工序；
使处于流动状态的上述热固性树脂组合物固化，使得面对上述间隙的上述导体部的表面的大致整个区域由使上述热固性树脂组合物固化而得到的固化物覆盖的工序；和
在使上述热固性树脂组合物固化的工序之后，不对上述固化物的表面进行研磨，而形成与上述导体部接触的金属图案的工序，
使上述热固性树脂组合物固化的工序为得到处于下述(a)或(b)的状态的任一结构体的工序，
(a)位于上述导体部的高度方向的上述导体部的顶部露出的状态，
(b)在位于上述导体部的高度方向的上述导体部的上述顶部上附着有包含上述固化物的皮层的状态，
在上述结构体处于上述(a)的状态的情况下，
在形成上述金属图案的工序中，以与上述顶部接触的方式形成上述金属图案，
在上述结构体处于上述(b)的状态的情况下，
在形成上述金属图案的工序之前，还包括利用研磨以外的方法将上述皮层除去使上述顶部露出的工序，
在形成上述金属图案的工序中，以与露出的上述顶部接触的方式形成上述金属图案。
发明效果
因此，本发明以在使导体柱露出时不使用机械方法，由此使半导体装置的制造效率提高为前提，提供电连接的可靠性优异的半导体装置的制造方法。
附图说明
上述的目的和其他的目的、特征和优点，通过以下说明的优选的实施方式和附随于其的以下的附图将变得进一步明确。
图1是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
图2是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
图3是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
图4是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
图5是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
图6是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
图7是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
图8是用于对参考例的半导体装置的制造方法的一个例子进行说明的图。
具体实施方式
以下，利用附图对本发明的实施方式进行说明。此外，在所有附图中，对同样的构成要素标注同样的符号，适当省略说明。
本实施方式的半导体装置的制造方法依次包括以下的4个工序。
第一工序是在基板上或半导体芯片上，形成从上述基板或上述半导体芯片的表面起的高度相同的多个导体部的工序。
第二工序是对在基板或半导体芯片上相邻的导体部之间存在的间隙，导入处于流动状态的热固性树脂组合物的工序。
第三工序是使处于流动状态的热固性树脂组合物固化，使得面对上述间隙的导体部的表面的大致整个区域由使热固性树脂组合物固化而得到的固化物覆盖的工序。
第四工序是在上述使热固性树脂组合物固化的工序之后，不对固化物的表面进行研磨，而形成与导体部接触的金属图案的工序。
在本实施方式的半导体装置的制造方法中，上述第三工序(使热固性树脂组合物固化的工序)是得到处于下述(a)或(b)的状态的任一结构体的工序。在本实施方式的半导体装置的制造方法中，在该结构体处于下述(a)的状态的情况下，在上述第四工序(形成金属图案的工序)中，以与导体部的顶部接触的方式形成金属图案。另一方面，在该结构体处于下述(b)的状态的情况下，在形成金属图案的工序之前，还包括利用研磨以外的方法将皮层除去使顶部露出的工序，在上述第四工序(形成金属图案的工序)中，以与导体部的顶部接触的方式形成金属图案。
(a)位于导体部的高度方向的导体部的顶部露出的状态，
(b)在位于导体部的高度方向的导体部的顶部上附着有包含固化物的皮层的状态。
以下，参照附图对本实施方式的半导体装置的制造方法(以下，也表示为本制造方法)进行说明。
＜第一实施方式＞
第一实施方式的半导体装置的制造方法依次包括：导体部形成工序，在基板上形成从上述基板的表面起的高度相同的多个导体部；包覆工序，向相邻的上述导体部的间隙导入热固性树脂组合物，以上述导体部的顶部露出的方式，利用上述热固性树脂组合物的固化物覆盖上述导体部；和多层配线工序，不对上述固化物的表面进行研磨，而在上述固化物上形成与上述顶部电连接的金属图案。
另外，可以在多层配线工序之后，包括将基板分离的分离工序。
本制造方法在基板上形成从该基板的表面起的高度相同的多个导体部。参照图1～图4对这样的本制造方法进行说明。此外，图1～图4均是用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。
(导体部形成工序)
在导体部形成工序中，在基板10上形成从基板10的表面起的高度相同的多个导体部40。
首先，对基板10和导体部40进行说明。
＜基板10＞
首先，准备基板10。作为基板10，只要是具有平坦性、刚性和耐热性等特性的基板，就能够使用公知的基板。作为上述基板10，具体而言，可以列举金属板等。
作为金属板，具体而言，可以列举铜板、铝板、铁板、钢板、镍板、铜合金板、42合金板、不锈钢板等。
此外，上述钢板可以是SPCC(Steel Plate Cold Commercial)等冷轧钢板的形态。
此外，在上述基板10上，可以形成有由上述的金属板的原材料形成的载体箔。
基板10的大小可以为在其平面上能够仅配置1个半导体元件的大小，也可以为在其平面上能够配置多个半导体元件的大小。作为基板10的大小，例如优选在其平面上能够配置多个半导体元件的大小。由此，能够对多个半导体装置实施同样的加工。因此，在能够提高半导体装置的生产效率的观点上便利。
另外，基板10的俯视时的平面形状例如可以为矩形形状，也可以为圆形形状。基板10的俯视时的平面形状例如从生产率的观点出发，优选为矩形形状。由此，半导体装置的制造工序中的基板10的操作容易，能够提高半导体装置的生产率。
另外，基板10的形状例如可以为被加工成框形状的单个体，也可以为被加工成环形状的连续体。
＜导体部40＞
在基板10的表面形成多个导体部40。该多个导体部的从基板10的表面起的高度相同。
导体部40由第一导体图案20和第二导体图案30构成。
第一导体图案20例如为形成在基板10之上的电路。
另外，第二导体图案30例如为金属柱。能够通过作为金属柱的第二导体图案30，将在后述的多层配线工序中形成的金属图案和第一导体图案20电连接，形成具有多层配线的半导体装置。
第二导体图案例如可以为金属柱91本身，也可以为在金属柱91上形成焊料凸块90而成的图案。将在后面说明的图1的(b)所示的第二导体图案30是在金属柱91上形成焊料凸块90而成的图案。另外，第二导体图案30也可以为如图4所示的金属柱91本身。
另外，在本制造方法中形成的第二导体图案30的形状，从实现与窄间距化对应的半导体装置的观点出发，优选如图1的(b)和图4所示的第二导体图案30那样为柱形状、即柱体形状。
此外，作为柱体形状没有限定，具体而言，可以为棱柱形状、圆柱形状等。
以下对形成从基板的表面起的高度相同的多个导体部的方法进行说明。
首先，如图1的(a)所示，在基板10上形成多个第一导体图案20。接着，如图1的(b)所示，在第一导体图案20上形成第二导体图案30。
第一导体图案20和第二导体图案30例如能够由光刻法形成。在此，通过调节第一导体图案和第二导体图案的形状，进行调整使得导体部40的从基板10表面起的高度相同。在本制造方法中，能够这样形成从基板10表面起的高度相同的多个导体部40。以下，列举形成第一导体图案20的情况为例，对利用光刻法的导体部40的具体形成方法进行说明。
＜光刻法＞
首先，在基板10上形成包含感光性树脂组合物的感光性树脂膜。
在此，作为感光性树脂组合物，可以使用镀敷抗蚀剂所使用的公知的材料。作为这样的公知的材料，可以列举光致抗蚀剂、抗蚀油墨、干膜等感光性材料。此外，感光性树脂组合物可以为负型也可以为正型。
作为感光性树脂膜的形成方法，具体而言，可以列举：使用涂布机、旋涂器等，将清漆状的感光性树脂组合物涂布在基板10上，使所得到的涂布膜干燥的方法；将包含感光性树脂组合物的树脂片通过热压接等层压在基板10上的方法等。
接着，对于感光性树脂膜，形成具有规定的开口图案的开口部。作为开口部的形成方法，可以列举曝光显影法、激光加工法等。
接着，利用金属膜掩埋所形成的开口部。作为掩埋方法，例如可以列举无电解镀法、电镀法等。另外，作为金属膜的形成材料，具体而言，可以列举铜、铜合金、42合金、镍、铁、铬、钨、金、焊锡等。作为金属膜，在上述具体例之中，例如优选使用铜。
接着，将感光性树脂膜除去。作为感光性树脂膜的除去方法，可以列举：使用剥离液将该感光性树脂膜剥离的方法；进行灰化处理，进而利用剥离液将附着在基底上的感光性树脂膜的残渣除去的方法等。作为感光性树脂膜的除去方法，从提高半导体装置的生产效率的观点出发，优选采用使用剥离液将感光性树脂膜剥离的方法。此外，作为剥离液，具体而言，可以列举包含烷基苯磺酸的有机磺酸系剥离液、包含单乙醇胺等有机胺的有机胺系剥离液、在水中混合有机碱或氟系化合物等而得到的水系抗蚀剂剥离液等。
通过以上说明的光刻法，可以得到期望的形状的金属膜。
在本实施方式中，能够使用由上述光刻法得到的具有期望的形状的金属膜作为第一导体图案20、第二导体图案30。即，第一导体图案20、第二导体图案30能够分别由例如光刻法形成。通过使用光刻法，能够以多个导体部40的从基板的表面起的高度相同的方式，高精度地形成导体部40。
此外，如图1的(b)所示，作为得到在金属柱91上形成焊料凸块90而成的第二导体图案30的方法，可以列举在由光刻法得到的期望的形状的金属膜、即柱91上，利用公知的方法形成焊料凸块90的方法。
(包覆工序)
在包覆工序中，向相邻的上述导体部的间隙导入热固性树脂组合物，以导体部的顶部露出的方式利用热固性树脂组合物的固化物覆盖导体部。即，以导体部的顶部露出的方式，包覆导体部的一部分。
此外，顶部92露出的状态包括顶部92以如下程度露出的状态：在后述的多层配线形成工序中形成金属图案160之前，在导体部40和固化物60的接合部分产生的高低差可以不由其他的绝缘部件掩埋。
在包覆工序中，首先，如图1的(c)所示，向在基板10上相邻的导体部40之间存在的间隙，导入处于流动状态的热固性树脂组合物50。
在此，作为导入处于流动状态的热固性树脂组合物的方法，具体而言，可以列举传递成形法、压缩成形法、注射成形法、层压成形法等。
上述具体例之中，从在基板10上相邻的导体部40的间隙内不残留未填充部分而形成绝缘树脂层的观点出发，优选传递成形法、压缩成形法或层压成形法。
为了使用传递成形法、压缩成形法或层压成形法，形成为流动状态之前的热固性树脂组合物的形状例如优选为颗粒形状、粉粒形状、块(tablet)形状、片(sheet)形状。
对导入热固性树脂组合物50时的基板10和导体部40的配置进行说明。
优选基板10和导体部40以固化物60的表面与导体部40的顶部92的面处于同一平面的方式配置。即，优选以固化物60的表面与导体部40的顶部92的面处于同一平面的方式形成固化物60。由此，能够制作位于导体部40的高度方向的顶部92处于露出的状态、并且在固化物60与导体部40的接合部分没有高低差的结构体。
另外，在导入热固性树脂组合物50时，例如，优选如图1的(d)所示，以对导体部40的顶部92进行按压的方式配置脱模膜100。由此，能够利用脱模膜100保护导体部40的顶部92。因此，能够抑制热固性树脂组合物的固化物60附着在导体部40的顶部92上、半导体装置的电连接的可靠性降低。此外，关于脱模膜100的详细情况将在后面说明。
配置脱模膜100的时机(timing)可以为导入处于流动状态的热固性树脂组合物50之前，也可以为与处于流动状态的热固性树脂组合物50的导入相同的时机，还可以为如图1的(d)所示导入处于流动状态的热固性树脂组合物50之后、使热固性树脂组合物50成为固化物60之前。即，配置脱模膜100的时机只要在使热固性树脂组合物50成为固化物60之前即可。
在使热固性树脂组合物固化形成固化物60之后，将脱模膜除去，这将在后面说明。
＜脱模膜100＞
作为脱模膜100没有限定，能够使用用于热固性树脂组合物的脱模的脱模膜。作为脱模膜100，具体而言，可以列举氟系脱模膜、聚酯系脱模膜等。
在导入处于流动状态的热固性树脂组合物的方法为压缩成形法的情况下，优选使用氟系脱模膜。另外，在导入处于流动状态的热固性树脂组合物的方法为层压成形法的情况下，优选使用聚酯系脱模膜。由此，在热固性树脂组合物包含环氧树脂的情况下，脱模膜100能够相对于热固性树脂组合物表现出适当的脱模性。
作为氟系脱模膜的市售品，具体而言，可以列举旭硝子株式会社制造的Aflex(注册商标)50KN144NT等。
脱模膜100的对导体部40的顶部92进行按压的面优选未被实施压花加工，换言之，优选是平滑的。即，脱模膜100优选具有未被实施压花加工的面，换言之，优选具有镜面。由此，对于固化物60的表面，能够在宏观的观点上抑制弯曲(起伏)，使其平滑。因此，能够抑制在后述的多层配线工序中形成的金属图案160的电路跃变，提高电连接的可靠性。具体而言，即使在金属图案160的电路线宽/线间隔(L/S)微细至12/12μm左右的情况下，也能够高度地维持电连接的可靠性。
脱模膜100的对顶部92进行按压的面的算术平均表面粗糙度Ra的下限值，例如能够为0μm以上，优选为0.01μm以上，更优选为0.1μm以上，进一步优选为0.15μm以上。由此，对于固化物60的表面，能够在微观的观点上形成凹凸。因此，能够在后述的多层配线工序中形成的金属图案160与固化物60的密合中，表现出锚定效应，提高金属图案160与固化物60的密合强度。
另外，脱模膜100的对顶部92进行按压的面的算术平均表面粗糙度Ra的上限值例如优选为1.5μm以下，更优选为0.5μm以下，进一步优选为0.4μm以下，更进一步优选为0.3μm以下，特别优选为0.28μm以下。
此外，算术平均表面粗糙度Ra例如能够利用按照JIS-B0601-1994的方法测定。
在向相邻的导体部的间隙导入热固性树脂组合物之后，使热固性树脂组合物50固化，形成固化物60。该固化物60发挥绝缘树脂层的作用。
如图1的(e)所示，固化物60例如优选形成为覆盖导体部40的表面中的除顶部以外的整个面。由此，能够抑制导体部40与在后述的多层配线工序中形成的金属图案160以外接触。因此，在能够确保半导体装置的绝缘可靠性的观点上优选。
在此，热固性树脂组合物在导入相邻的导体部的间隙时为B阶段的固化状态。另外，在使热固性树脂组合物50固化形成固化物60时，为C阶段的固化状态。即，固化物的固化状态为C阶段的固化状态。
此外，导入热固性树脂组合物的条件根据成形方法的不同而不同。在使用压缩成型法的情况下，成形温度例如优选为50℃以上200℃以下，更优选为80℃以上180℃以下。另外，在使用压缩成型法的情况下，成形时间优选为30秒钟以上15分钟以下，更优选为1分钟以上10分钟以下。另外，在使用压缩成型法的情况下，成形压力优选为0.5MPa以上12MPa以下，更优选为1MPa以上10MPa以下。
另外，在使用层压成形法的情况下，例如以2个阶段进行压制，第1个阶段的压制的条件例如可以为成形温度60℃以上130℃以下、成形时间30秒钟以上10分钟以下、成形压力0.2MPa以上15MPa以下，第2阶段的压制的条件可以为成形温度80℃以上150℃以下、成形时间30秒以上10分钟以下、成形压力0.2MPa以上15MPa以下。
通过使成形时的成形温度、压力、时间为上述范围，能够防止在相邻的导体部40的间隙产生热固性树脂组合物50的未填充部分。
此外，在本实施方式中，热固性树脂组合物的B阶段的固化状态(半固化状态)是指，通过差示扫描量热(DSC：Differential scanning calorimetry)测定计算出的反应率超过0％且为70％以下。
另外，在本实施方式中，热固性树脂组合物的C阶段的固化状态是指，通过差示扫描量热测定计算出的反应率超过70％且为100％以下。
在此，对反应率的求取方法进行说明。首先，对导入到导体部40的间隙之前的热固性树脂组合物，通过DSC测定来测定温度曲线。将根据由此得到的固化反应的温度曲线计算出的、固化反应的发热峰的以每单位质量换算的发热量设为A[mJ/mg]。接着，对计算反应率的热固性树脂组合物，也同样计算出固化反应的发热峰的以每单位质量换算的发热量B[mJ/mg]。使用上述A和B，利用以下的公式求出反应率。
(公式)(反应率)＝B/A×100[％]
另外，使热固性树脂组合物50固化形成固化物60的条件，例如能够通过在温度150℃以上200℃以下进行1小时以上6小时以下的热处理来进行。
在作为成形方法使用压缩成形法形成包含固化物60的绝缘树脂层的情况下，优选对模具内进行减压来进行树脂密封，更优选在真空下。
固化物60的玻璃化转变温度例如优选为100℃以上250℃以下，更优选为130℃以上220℃以下。在固化物60的玻璃化转变温度在上述数值范围内的情况下，能够抑制半导体装置发生翘曲。
在本实施方式中，在由脱模膜100保护导体部40的顶部92的情况下，能够将热固性树脂组合物的固化物60附着在顶部92、电连接的可靠性降低的情况抑制到某个程度。然而，本发明的发明人对使用脱模膜100保护导体部40的顶部92进行了研究，结果发现在仅使用脱模膜100时，在进行多个半导体装置的制造的情况下，存在例如热固性树脂组合物侵入到脱模膜100与导体部之间的不良情况。在存在这样的不良情况时，在导体部40的顶部92上，形成由热固性树脂组合物的固化物60构成的皮层。皮层具有绝缘性，在顶部92附着有皮层的状态下，会导致半导体装置的电连接的可靠性的降低。
此外，附着有皮层的状态是指在顶部92的表面形成有热固性树脂组合物的皮膜的状态。此外，皮层的厚度最大为数μm量级。
此外，图1-4没有图示皮层。
在以往的半导体装置的制造方法中，以掩埋导体部40的方式，形成固化物60，通过机械研磨或化学机械研磨等机械方法对固化物60进行研磨，使导体部40露出。本发明的发明人对利用以往的机械方法除去皮层进行了研究，结果判明除去数μm量级的皮层，在精度和生产效率的观点上存在改善的余地。本发明的发明人对能够不降低生产率而除去皮层的方法进行了研究，结果发现进行药液处理或蚀刻处理等化学方法是有效的。由此，能够不降低半导体装置的生产率而除去皮层。另外，在利用化学方法除去皮层的情况下，不会大幅削去固化物60，因此，能够以导体部40的顶部露出的方式利用热固性树脂组合物50的固化物60包覆导体部40。
作为药液处理，具体而言，可以列举利用碱性高锰酸盐水溶液进行的清洗等。作为碱性高锰酸盐水溶液，具体而言，可以列举高锰酸钾水溶液、高锰酸钠水溶液等。
另外，蚀刻处理具体而言是利用蚀刻液进行的清洗。作为蚀刻液，具体而言可以列举包含硫酸和过氧化氢的蚀刻液。
在本制造方法中，在图1的(f)所示的结构体处于在上述的顶部92上附着有包含固化物60的皮层的状态、即上述的(b)的状态的情况下，为了确保最终得到的半导体装置的电连接的可靠性，在形成后述的金属图案之前，需要利用使用高锰酸钾、高锰酸钠等碱性高锰酸盐水溶液等药剂、包含硫酸和过氧化氢的蚀刻液等的研磨以外的方法，除去该皮层以使顶部92露出。换言之，在图1的(f)所示的结构体处于上述的(b)的状态的情况下，需要包括实施药液处理或蚀刻处理除去皮层，由此使顶部92露出的工序。
使热固性树脂组合物50固化形成固化物60后，如图1的(f)所示，从固化物60的表面剥离脱模膜100。
此时，脱模膜100可以在使该脱模膜100与固化物60之间的密合性降低后剥离。具体而言，可以在对脱模膜100与固化物60的粘接部位进行例如紫外线照射或热处理，由此使形成有该粘接部位的脱模膜100的脱模层劣化从而使密合性降低后剥离。此外，在脱模膜100具有充分的脱模性的情况下，也可以不进行紫外线照射或热处理。
通过使用脱模膜100形成固化物60，能够控制固化物60的表面粗糙度。
在后述的多层配线工序之前，固化物60的顶部92露出的面的算术平均表面粗糙度Ra的下限值例如能够为0.02μm以上，可以为0.05μm以上。由此，对于固化物60的表面，能够在微观的观点上形成凹凸。因此，能够表现出锚定效应，提高在后述的多层配线工序中形成的金属图案160与固化物60的密合强度。
另外，在多层配线工序之前，固化物60的顶部92露出的面的算术平均表面粗糙度Ra的上限值例如优选为0.8μm以下，更优选为0.6μm以下，进一步优选为0.2μm以下，更进一步优选为0.15μm以下。
此外，固化物60的顶部92存在的面的算术平均表面粗糙度Ra能够利用根据JIS-B0601-1994的方法测定。
在本实施方式中，使处于流动状态的热固性树脂组合物50固化，使得与在相邻的导体部40之间存在的间隙侧面对的导体部40的表面的大致整个区域由使热固性树脂组合物固化得到的固化物60覆盖。由此，在后述的多层配线工序之前，不需要经过在以往的半导体装置的制造工艺中采用的、利用机械方法对固化物进行研磨处理的工序。因此，能够提高半导体装置的生产率。
因此，在本制造方法中，重要的是，考虑在基板10上相邻的导体部40之间存在的间隙的尺寸、与使用的模具所具有的成形空间的大小即容积，预先计算出对上述间隙导入的处于流动状态的热固性树脂组合物50的量，预先准备与所得到的计算结果相当的量的热固性树脂组合物50。另外，本制造方法中使用的模具，优选使用具有以与基板10的尺寸匹配的方式设计的成形空间的模具。通过这样，在使处于流动状态的热固性树脂组合物50固化的前阶段中，该热固性树脂组合物50流入基板10的未形成导体部40的一侧，由此，作为结果，能够防止所得到的固化物60的从基板10表面起的高度偏离设计值。
在上述中，参照图1的(c)～图1的(f)，对包覆工序进行了说明，但是本制造方法并不限定于上述的例子。
在本制造方法中，例如，可以采用使用在成形空间内预先配置有脱模膜100的模具的方法。以下对一个例子进行说明。
首先，在模具的成形空间内配置脱模膜100。接着，在配置在模具的内部的脱模膜100的表面上，导入处于流动状态的规定量的热固性树脂组合物50。接着，以将图1的(b)所示的结构体所具有的导体部40的顶部92按压在脱模膜100的表面上的方式，将该结构体配置在模具内。通过这样，能够向在基板10上相邻的导体部40之间存在的间隙均匀地导入处于流动状态的热固性树脂组合物50。接着，使处于流动状态的热固性树脂组合物50固化。
此外，在本实施方式中，从在后述的多层配线工序中，形成与固化物60的密合性优异的金属图案160的观点出发，可以在形成该金属图案160的工序之前，例如对固化物60的表面进行粗面化处理。在此，作为对固化物60的表面进行粗面化处理的方法，可以列举化学方法或物理方法。在此，作为化学方法，可以列举对固化物60的表面实施药液处理的方法。另外，作为物理方法，可以列举等离子体处理。在此，在得到了处于在上述的顶部92上附着有包含固化物60的皮层的状态的图1的(f)所示的结构体的情况下，从提高半导体装置的制造效率的观点出发，可以使用相同的药剂同时实施皮层的除去和对固化物60的表面实施的药液处理。通过这样，能够同时使导体部40的顶部92露出，并且对固化物60的表面状态进行改性。
在本制造方法中，对固化物60的表面实施的药液处理，特别是在使用包含脱模剂的热固性树脂组合物形成固化物60的情况下实施时，能够使由后述的多层配线工序得到的金属图案160相对于固化物60的密合性更加良好。另外，作为在药液处理中能够使用的药剂，例如，可以列举高锰酸钾、高锰酸钠等碱性高锰酸盐水溶液。由此，对于固化物60的表面，能够在微观的观点上形成凹凸。因此，能够表现出锚定效应，提高在后述的多层配线工序中形成的金属图案160与固化物60的密合强度。
另外，作为物理地对固化物60的表面进行粗面化处理的方法，可以列举对固化物60的表面实施等离子体处理的方法。本制造方法中所述的等离子体处理，特别是在使用包含脱模剂的热固性树脂组合物形成固化物60的情况下实施时，能够使由后述的工序得到的金属图案160相对于固化物60的密合性更加良好。可以认为这是因为，对于固化物60的表面，能够在微观的观点上形成凹凸，金属图案侵入固化物60的凹凸，表现出锚定效应。上述等离子体处理中，例如作为处理气体，可以列举氩气体等不活泼气体、氧化性气体或氟系气体。作为氧化性气体，可以列举O2气体、O3气体、CO气体、CO2气体、NO气体、NO2气体等。
(多层配线工序)
在多层配线工序中，不对固化物60的表面进行研磨，而在固化物60之上形成与上述顶部92电连接的金属图案160。由此，能够在抑制半导体装置的生产率降低的同时，使电路的配线多层化。
此外，对固化物60的表面进行研磨是指机械研磨或化学机械研磨等机械方法。
如图2的(a)～图2的(d)所示，不对固化物60的表面进行研磨，而在基板10上的形成有导体部40的一侧的面上形成金属图案160。具体而言，在本制造方法中，通过图2的(a)～图2的(d)所示的方法，将处于露出的状态的顶部92与金属图案160电连接。
以下，对详细情况进行说明。
在多层配线工序中，可以在固化物60之上形成金属图案160之前，例如，如图2的(a)所示，在基板10上的配置有固化物60和导体部40的一侧的表面、即固化物60上的形成金属图案160的面涂敷密合助剂，形成包含密合助剂的层80。由此，能够进一步使金属图案160与固化物60的密合性提高。
＜密合助剂＞
作为密合助剂没有限定，能够使用公知的密合助剂。
作为密合助剂，可以使用例如硅烷偶联剂、三唑化合物。
作为硅烷偶联剂，具体而言，作为硅烷偶联剂，例如可以列举3-环氧丙氧基丙基三甲氧基硅烷、3-环氧丙氧基丙基甲基二乙氧基硅烷、3-环氧丙氧基丙基三乙氧基硅烷、对苯乙烯基三甲氧基硅烷、3-甲基丙烯酰氧基丙基甲基二甲氧基硅烷、3-甲基丙烯酰氧基丙基三甲氧基硅烷、3-甲基丙烯酰氧基丙基甲基二乙氧基硅烷、3-甲基丙烯酰氧基丙基三乙氧基硅烷、3-丙烯酰氧基丙基三甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基甲基二甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三甲氧基硅烷、N-2-(氨基乙基)-3-氨基丙基三乙氧基硅烷、3-氨基丙基三甲氧基硅烷、3-氨基丙基三乙氧基硅烷、N-苯基-3-氨基丙基三甲氧基硅烷、3-巯基丙基甲基二甲氧基硅烷、3-巯基丙基三甲氧基硅烷、双(三乙氧基丙基)四硫化物、3-异氰酸酯基丙基三乙氧基硅烷等。
作为三唑化合物，具体而言，可以列举4-氨基-1,2,4-三唑、4H-1,2,4-三唑-3-胺、4-氨基-3,5-二-2-吡啶基-4H-1,2,4-三唑、3-(甲基硫代)-4H-1,2,4-三唑、4-氨基-3-肼基-5-巯基-1,2,4-三唑、4-甲基-4H-1,2,4-三唑-3-硫醇、5-巯基-4H-1,2,4-三唑-3-醇、3-氨基-5-甲基-4H-1,2,4-三唑、4-甲基-4H-1,2,4-三唑-3-胺、3,4-二氨基-4H-1,2,4-三唑、3,5-二氨基-4H-1,2,4-三唑、1,2,4-三唑-3,4,5-三胺、3-吡啶基-4H-1,2,4-三唑、4H-1,2,4-三唑-3-甲酰胺等。
作为密合助剂的市售品，具体而言，可以使用Atotech公司的Booster MR等。
在多层配线工序中，在固化物60之上或者包含密合助剂的层80之上形成金属图案160。在此，金属图案160例如为电路。
首先，如图2的(b)所示，在包含密合助剂的层80的配置有基板10的一侧的面的相反侧的面、即与存在固化物60的面相反的面，形成金属膜150。接着，如图2的(c)所示，有选择地除去所形成的金属膜150，得到金属图案160。在本制造方法中，金属图案160的形成方法能够使用与上述的第一导体图案20和第二导体图案30的形成方法同样的方法、即光刻法。
在形成金属图案后，例如，如图2的(d)所示，在导体部40和金属图案160的表面形成镀膜260。镀膜260在使用本实施方式的半导体装置300的安装工序中，能够作为适合于引线接合(wire bonding)和软钎焊的连接部。
镀膜260以覆盖露出的导体部40和金属图案160的方式形成。作为镀膜260的材料，例如可以为在焊料镀膜、锡镀膜、镍镀膜之上层叠金镀膜而得到的2层结构的镀膜、进一步通过无电解镀形成的凸块下金属(UBM)膜。另外，镀膜260的膜厚例如能够为2μm以上10μm以下。
作为形成镀膜的镀敷处理方法，例如可以采用电解镀法或无电解镀法。在使用无电解镀法的情况下，能够如以下那样形成镀膜260。以下对形成由镍和金的2层构成的镀膜260的例子进行说明，但是镀敷处理方法并不限定于此。
首先，形成镍镀膜。在进行无电解镀镍的情况下，将图2的(c)所示的结构体浸渍在镀液中。通过这样，能够在导体部40和金属图案160的表面上形成镀膜260。镀液可以使用包含镍铅和作为还原剂的例如次磷酸盐的镀液。接着，在镍镀膜之上进行无电解镀金。无电解镀金的方法没有特别限定，例如能够通过由金离子与基底金属的离子的置换进行的置换镀金来进行。
另外，本制造方法可以具有对所得到的镀膜260的表面实施等离子体处理的工序。在等离子体处理中，例如作为处理气体，可以使用氩气等不活泼气体、氧化性气体或氟系气体。作为氧化性气体，可以列举O2气体、O3气体、CO气体、CO2气体、NO气体、NO2气体等。本制造方法中的等离子体处理的条件没有特别限定，除了灰化处理以外，也可以为使其与源自不活泼气体的等离子体接触的处理。
另外，本制造方法的等离子体处理优选为不对处理对象施加偏置电压而进行的等离子体处理、或使用非反应性气体进行的等离子体处理。此外，不对处理对象施加偏置电压的构成，是指在本实施方式中，对基板10上的导体部40、金属图案160和镀膜260中的任一个都不施加偏置电压的构成。另外，对在等离子体处理中固定基板10的等离子体处理装置的试样台等也不施加偏置电压。等离子体处理时间优选为30秒以上，更优选为1分钟以上。另一方面，该时间优选为10分钟以下，更优选为5分钟以下。只要等离子体处理时间为上述下限以上、上限以下，就能够使半导体装置300的耐久性进一步提高。
(分离工序)
在分离工序中，如图3所示，通过将基板10分离并有选择地除去，得到本实施方式的半导体装置300。
此外，上述的将基板10有选择地除去，是指将基板10的一部分或全部除去。作为将基板10除去的方法，可以列举使用酸性液或碱性液化学地蚀刻的方法、物理地研磨的方法、物理地剥离的方法、等离子体照射法、激光烧蚀法等。其中，优选使用酸性液或碱性液化学地蚀刻的方法。此外，作为此时使用的上述酸性液的具体例，可以列举混合酸、氯化铁水溶液等。
以下，对本制造方法的效果进行说明。
本制造方法与以往的制造工艺不同，能够不实施用于使导体柱的表面露出的研磨除去处理，而高成品率地制作电连接的可靠性优异的半导体装置300。因此，根据本制造方法，在能够以少的制造工序数制作期望的半导体装置300的方面，能够比以往的制造工艺提高制造效率。
另外，根据本制造方法，能够以简便的方法使导体部40的顶部92露出，因此，作为结果，在操作性等观点上，也能够使半导体装置300的制造效率提高。
在此，根据本制造方法，也能够制作在厚度方向上层叠4层以上的层而得到的具有多层结构的配线基板(多层配线基板)。在该情况下，从图2的(d)所示的结构体出发制造多层配线基板。具体而言，通过在图2的(d)所示的结构体上，利用与参照图1和图2说明的方法同样的方法，制作固化物和金属图案，能够得到期望的多层配线基板。
＜第二实施方式＞
第二实施方式的半导体装置的制造方法依次包括：导体部形成工序，在半导体芯片之上形成多个导体部，以从支撑体到多个上述导体部的高度相同的方式，在上述支撑体之上配置上述半导体芯片和多个上述导体部；包覆工序，向在相邻的上述导体部之间存在的间隙导入热固性树脂组合物，以上述导体部的顶部露出的方式，利用上述热固性树脂组合物的固化物覆盖上述导体部；和多层配线工序，不对上述固化物的表面进行研磨，而在上述固化物之上形成与上述顶部电连接的金属图案，在上述包覆工序之后，还包括将上述支撑体和上述固化物分离的分离工序。
参照图5～图7对本制造方法进行说明。此外，图5～图7均为用于对本实施方式的半导体装置的制造方法的一个例子进行说明的图。另外，参照图5～7说明的制造方法是用于制作在配置有半导体芯片的区域外也再配置有端子的扇出型的半导体装置的工艺，但是本制造方法也能够适用于用于制作在配置有半导体芯片的区域内再配置有端子的扇入型的半导体装置的工艺。
(导体部形成工序)
在导体部形成工序中，首先，在半导体芯片400之上形成多个导体部420，接着，以从支撑体到多个上述导体部的高度相同的方式，将多个上述半导体芯片和上述导体部配置在上述支撑体之上。
首先，对半导体芯片400、导体部420进行说明。
＜半导体芯片400＞
作为半导体芯片400没有限定，可以根据期望的半导体装置选择公知的半导体芯片。在此，半导体芯片400具备电极焊盘410。半导体芯片400经由电极焊盘410与导体部420电连接。
作为半导体芯片400，具体而言，可以列举集成电路、大规模集成电路、晶体管、晶闸管、二极管、固体摄像元件等。
＜导体部420＞
如图5的(a)所示，在半导体芯片400之上形成多个导体部420。在后述的支撑体500上配置半导体芯片400和导体部420时，以从支撑体500到多个导体部420的高度相同的方式，形成多个导体部420。由此，在后述的包覆工序中，导体部420的顶部421不被掩埋，不需要通过利用机械研磨或化学机械研磨等机械方法研磨固化物60来使顶部421露出，很方便。
形成导体部420的方法没有限定，但是当使用第一实施方式中说明的光刻法时，能够尺寸精度高地形成导体部420，因此优选。
在半导体芯片400之上形成导体部420之后，将半导体芯片400和导体部420配置在支撑体500之上。此时，以半导体芯片400具备的电极焊盘410朝向与配置有支撑体500的一侧的面相反的一侧的面的方式，将半导体芯片400配置在支撑体500上。即，以支撑体500、半导体芯片400、导体部420依次层叠的方式，将半导体芯片400和导体部420配置在支撑体500之上。
通过在形成导体部420时预先控制其高度，能够在将半导体芯片400和导体部420配置在支撑体500之上时，使从支撑体500到多个导体部420的高度相同。
此外，配置在支撑体500之上的半导体芯片400既可以仅为1个，也可以为多个。
＜支撑体500＞
作为配置半导体芯片400和导体部420的支撑体500，可以使用在基底基板的表面具有脱模层的支撑体，也可以将脱模层本身作为支撑体500使用。半导体芯片400和导体部420配置在支撑体500的脱模层之上。这是因为，在后述的分离工序中，通过将支撑体500除去来制作半导体装置
作为基底基板没有限定，能够使用能够耐受模塑成形时所施加的温度、负荷的基板。作为基底基板，具体而言，可以列举晶片、玻璃基板、不锈钢板等。另外，也可以使用在第一实施方式中说明的能够作为基板10使用的金属板。
作为脱模层没有限定，例如可以使用通过热处理或紫外线照射而产生发泡或劣化、与半导体芯片400和后述的固化物450的粘接力降低的脱模层。
(包覆工序)
在包覆工序中，向在相邻的导体部之间存在的间隙导入热固性树脂组合物，以导体部的顶部露出的方式，利用热固性树脂组合物的固化物覆盖导体部。
在此，作为包覆工序的方法，能够使用与在第一实施方式中说明的方法相同的方法。由此，如图5的(c)所示，以导体部420的顶部421露出的方式，利用热固性树脂组合物50的固化物450包覆导体部420。在此，固化物450与固化物60同样。即，制作导体部420的顶部421处于露出的状态的结构体。
(分离工序)
在上述包覆工序之后，将上述支撑体500和固化物450。由此，得到由图5的(d)所示的结构体。
作为分离的方法没有限定，例如，可以使支撑体500与固化物450和半导体芯片400的密合性降低后剥离，也可以使用在第一实施方式中说明的将基板有选择地除去的方法。
作为使密合性降低的方法，具体而言，可以列举通过紫外线照射、热处理等，使支撑体500的脱模层的密合力降低的方法。作为使脱模层的密合力降低的方法，具体而言，可以列举通过热处理使脱模层发泡的方法、通过紫外线照射将脱模层的分子的结合分解而使脱模层劣化的方法等。
此外，进行分离工序的时机只要在包覆工序之后就没有限定，例如可以在多层配线工序中在形成焊料凸块530之后。
(多层配线工序)
在多层配线工序中，不对固化物450的表面进行研磨，而在固化物450之上形成与顶部421电连接的金属图案。此外，作为金属图案，例如可以使用如在第一实施方式中说明的那样，由光刻法形成的金属图案160。
以下，使用图5的(d)、图6的(a)-(c)、图7的(a)-(c)对金属图案的形成方法的一个例子进行说明。
首先，对如图5的(d)所示，导体部420的顶部421露出的固化物450的面，如图6的(a)所示，形成作为包含感光性树脂组合物的感光性树脂膜的第一绝缘性树脂膜460。在此，作为感光性树脂组合物，可以使用镀敷抗蚀剂所使用的公知的材料。
接着，如图6的(b)所示，在第一绝缘性树脂膜460形成使导体部420的顶部421露出的第一开口部470。在此，作为上述第一开口部470的形成方法，可以使用曝光显影法、激光加工法。
此外，优选对第一开口部470进行预先将在形成该第一开口部470时产生的污迹除去的去污迹处理。作为去污迹处理，具体而言，可以列举使用碱性高锰酸盐水溶液的湿式法或使用处理气体的等离子体处理法。
以下，对使用碱性高锰酸盐水溶液的湿式法进行说明。
首先，将具有设置有第一开口部470的第一绝缘性树脂膜460的图6的(b)所示的结构体浸渍在含有有机溶剂的膨润液中，接着浸渍在碱性高锰酸盐水溶液中进行处理。作为上述高锰酸盐，可以使用例如高锰酸钾、高锰酸钠等。在作为高锰酸盐使用高锰酸钾的情况下，浸渍的高锰酸钾水溶液的温度优选为45℃以上，优选为95℃以下。在高锰酸钾水溶液中的浸渍时间优选为2分钟以上，优选为20分钟以下。由此，能够使第一绝缘性树脂膜460与固化物450的密合性提高。
另外，以下对使用处理气体的等离子体处理法进行说明。
作为等离子体处理的处理气体，具体而言，可以列举氩气、O2气体、O3气体、CO气体、CO2气体、NO气体、NO2气体、氟系气体等。
在形成开口部470之后，如图6的(c)所示，以覆盖处于露出的状态的导体部420的顶部421和第一绝缘性树脂膜460的方式，形成镀膜480。作为形成镀膜的方法，能够使用在第一实施方式的多层配线工序中说明的镀敷处理方法。镀膜480例如可以为在焊料镀膜、锡镀膜、镍镀膜之上层叠有金镀膜的2层结构的镀膜。另外，镀膜480的膜厚例如能够为2μm以上10μm以下。作为镀敷处理方法的例子，可以列举电解镀法或无电解镀法。关于所得到的镀膜480，从使最终得到的半导体装置的耐久性提高的观点出发，优选利用上述的方法预先进行等离子体处理。
在形成镀膜之后，如图7的(a)所示，在镀膜480的表面形成作为包含感光性树脂组合物的感光性树脂膜的第二绝缘性树脂膜490。在此，作为感光性树脂组合物，能够使用镀敷抗蚀剂所使用的公知的材料。
接着，如图7的(b)所示，在第二绝缘性树脂膜490形成使镀膜480的一部分露出的第二开口部510。在此，作为第二开口部510的形成法，能够使用曝光显影法、激光加工法。
接着，如图7的(c)所示，在第二开口部510内露出的镀膜480上，经由UBM层520，使焊料凸块530熔接，得到本实施方式的半导体装置600。
以下，对本制造方法中使用的热固性树脂组合物的构成进行说明。
作为本制造方法中使用的热固性树脂组合物，可以列举包含热固性树脂、固化剂和无机填充材料的组合物。作为上述热固性树脂，优选使用环氧树脂。
(环氧树脂)
作为环氧树脂，能够与其分子量、分子结构无关地使用所有在1分子内具有2个以上的环氧基的单体、低聚物、聚合物。作为这样的环氧树脂的具体例，可以包含选自双酚A型环氧树脂、双酚F型环氧树脂、双酚E型环氧树脂、双酚S型环氧树脂、氢化双酚A型环氧树脂、双酚M型环氧树脂(4,4'-(1,3-亚苯基二异亚丙基)双酚型环氧树脂)、双酚P型环氧树脂(4,4'-(1,4-亚苯基二异亚丙基)双酚型环氧树脂)、双酚Z型环氧树脂(4,4'-环己二烯双酚型环氧树脂)等双酚型环氧树脂；苯酚酚醛型环氧树脂、溴化苯酚酚醛型环氧树脂、甲酚酚醛型环氧树脂、四酚基乙烷型酚醛型环氧树脂、具有缩合环芳香族烃结构的酚醛型环氧树脂等酚醛型环氧树脂；联苯型环氧树脂；苯二甲基型环氧树脂、联苯基芳烷基型环氧树脂等芳烷基型环氧树脂；萘醚型环氧树脂、萘酚型环氧树脂、萘型环氧树脂、萘二酚型环氧树脂、2官能至4官能环氧型萘树脂、联萘型环氧树脂、萘芳烷基型环氧树脂等具有萘骨架的环氧树脂；蒽型环氧树脂；苯氧基型环氧树脂；二环戊二烯型环氧树脂；降冰片烯型环氧树脂；金刚烷型环氧树脂；芴型环氧树脂、含磷的环氧树脂、脂环式环氧树脂、脂肪族链状环氧树脂、双酚A酚醛型环氧树脂、双二甲酚型环氧树脂、三酚基甲烷型环氧树脂、三羟苯基甲烷型环氧树脂、四苯酚基乙烷型环氧树脂、三缩水甘油基异氰脲酸酯等杂环式环氧树脂；N,N,N',N'-四缩水甘油基间苯二甲胺、N,N,N',N'-四缩水甘油基双氨基甲基环己烷、N,N-二缩水甘油基苯胺等缩水甘油基胺类、(甲基)丙烯酸缩水甘油酯与具有乙烯性不饱和双键的化合物的共聚物、具有丁二烯结构的环氧树脂、双酚的二缩水甘油醚化物、萘二酚的二缩水甘油醚化物、酚类的缩水甘油醚化物中的一种或两种以上。这些之中，从提高与金属图案的密合性的观点出发，更优选包含三羟苯基甲烷型环氧树脂、联苯型环氧树脂。
环氧树脂的含量例如相对于热固性树脂组合物的全部固体成分，优选为3质量％以上，更优选为5质量％以上。通过将环氧树脂的含量设为上述下限值以上，能够有助于提高使用热固性树脂组合物所形成的固化物60与金属图案160、以及固化物60与导体部40的密合性。另一方面，环氧树脂的含量例如相对于热固性树脂组合物的全部固体成分优选为30质量％以下，更优选为20质量％以下。通过将环氧树脂的含量设为上述上限值以下，能够实现使用热固性树脂组合物所形成的固化物60的耐热性、耐湿性的提高。此外，热固性树脂组合物的全部固体成分是指热固性树脂组合物中所含的除去溶剂以外的成分全体。
(固化剂)
作为本制造方法中所使用的固化剂，可以列举：乙二胺、丙二胺、丁二胺、己二胺等碳原子数2～20的直链脂肪族二胺；间苯二胺、对苯二胺、对苯二甲胺、4,4'-二氨基二苯基甲烷、4,4'-二氨基二苯基丙烷、4,4'-二氨基二苯基醚、4,4'-二氨基二苯基砜、4,4'-二氨基二环己烷、双(4-氨基苯基)苯基甲烷、1,5-二氨基萘、间苯二甲胺、对苯二甲胺、1,1-双(4-氨基苯基)环己烷、双氰胺等氨基类；苯胺改性甲阶酚醛树脂、二甲基醚甲阶酚醛树脂等甲阶型酚醛树脂；苯酚酚醛树脂、甲酚酚醛树脂、叔丁基苯酚酚醛树脂、壬基苯酚酚醛树脂等线型酚醛树脂；三羟苯基甲烷型酚醛树脂；三酚基甲烷型酚醛树脂；含亚苯基骨架的苯酚芳烷基树脂、含亚联苯基骨架的苯酚芳烷基树脂等苯酚芳烷基树脂；具有萘骨架、蒽骨架等稠合多环结构的酚醛树脂；聚对羟基苯乙烯等聚氧基苯乙烯；包含六氢富马酸酐(HHPA)、甲基四氢富马酸酐(MTHPA)等脂环族酸酐、偏苯三酸酐(TMA)、均苯四酸酐(PMDA)、二苯酮四羧酸(BTDA)等芳香族酸酐等的酸酐；聚硫化物、硫酯、硫醚等聚硫醇化合物；异氰酸酯预聚物、封端异氰酸酯等异氰酸酯化合物；含羧酸的聚酯树脂等有机酸类。这些可以单独使用1种，也可以将2种以上组合使用。另外，这些中，从可靠性等方面出发，优选在1分子内具有至少2个酚性羟基的化合物，作为这样的化合物，可以例示：苯酚酚醛树脂、甲酚酚醛树脂、叔丁基苯酚酚醛树脂、壬基苯酚酚醛树脂等线型酚醛树脂；甲阶型酚醛树脂；聚对羟基苯乙烯等聚氧基苯乙烯；含亚苯基骨架的苯酚芳烷基树脂、含亚联苯基骨架的苯酚芳烷基树脂、三羟苯基甲烷型酚醛树脂等。
(无机填充材料)
作为本制造方法中所使用的无机填充材料的具体例，可以列举熔融破碎二氧化硅、熔融球状二氧化硅、结晶二氧化硅、2次凝集二氧化硅、微粉二氧化硅等二氧化硅；氧化铝、氮化硅、氮化铝、氮化硼、氧化钛、碳化硅、氢氧化铝、氢氧化镁、钛白等金属化合物；滑石；粘土；云母；玻璃纤维等。作为无机填充材料，在上述具体例之中，优选熔融球状二氧化硅。由此，能够抑制热固性树脂组合物的固化物60的热膨胀系数的升高。因此，能够提高电连接的可靠性。
作为无机填充材料的形状没有限定，具体而言，可以列举不定形状、鳞片形状、球形状、针形状、纤维形状等。作为无机填充材料的形状，优选为球形状。另外，颗粒形状没有限制，优选为正球状。
作为无机填充材料的平均粒径d50没有限定，例如优选为0.1μm以上20μm以下，更优选为0.1μm以上17μm以下，进一步优选为0.1μm以上15μm以下，更进一步优选为0.1μm以上10μm以下。由此，能够提高向模具模腔内的金属图案的填充性。因此，能够将固化物60平滑地成形，能够抑制产生电路跃变。
另外，作为无机填充材料，优选将平均粒径d50不同的2种以上的无机填充材料并用。由此，能够在使无机填充材料的填充量增多的同时，抑制无机填充材料的脱落。因此，能够抑制导体部40从无机填充材料的脱落的痕迹露出、电连接的可靠性降低。
此外，无机填充材料的平均粒径d50例如能够利用激光衍射式粒度分布测定装置(例如HORIBA株式会社制造的LA-500)进行测定。
另外，本制造方法中所使用的无机填充材料例如优选不含粒径超过80μm的粗大颗粒，更优选不含粒径超过55μm的粗大颗粒，进一步优选不含粒径超过25μm的粗大颗粒。即，本实施方式的无机填充材料的粒径的最大值例如优选小于80μm，更优选小于55μm，进一步优选小于25μm。由此，能够抑制无机填充材料从固化物60脱落。由此，能够抑制导体部40从无机填充材料的脱落的痕迹露出、电连接的可靠性降低。
此外，本实施方式的无机填充材料的粒径的最小值例如能够为0.1μm以上。
另外，本制造方法中所使用的无机填充材料，优选相对于该无机填充材料全体，使用JIS标准筛通过筛分测定的粒度分布中的10μm以上的颗粒的比例为20质量％以下，更优选为15质量％以下。
上述热固性树脂组合物中，除了上述各成分以外，还可以根据需要添加选自固化促进剂、脱模剂、偶联剂、流平剂、着色剂、低应力剂、感光剂、消泡剂、紫外线吸收剂、发泡剂、抗氧化剂、阻燃剂和离子捕捉剂等中的一种或两种以上的添加物。
以下，对代表成分进行说明。
(固化促进剂)
上述热固性树脂组合物中可以含有固化促进剂。该固化促进剂只要是促进环氧基与固化剂的固化反应的物质即可。具体而言，作为上述固化促进剂，可以列举：1,8-二氮杂双环[5.4.0]十一碳烯-7等二氮杂双环烯烃及其衍生物；三丁胺、苯甲基二甲胺等胺系化合物；2-甲基咪唑等咪唑化合物；三苯基膦、甲基二苯基膦等有机膦类；四苯基鏻·四苯基硼酸盐、四苯基鏻·四苯甲酸硼酸盐、四苯基鏻·四萘酸硼酸盐、四苯基鏻·四萘酰基氧硼酸盐、四苯基鏻·四萘基氧硼酸盐等四取代鏻·四取代硼酸盐；加合了苯醌的三苯基膦等。这些可以单独使用1种，也可以将2种以上组合使用。作为更优选的固化促进剂，可以列举热固性树脂组合物在模具模腔内熔融后的急剧的增粘少的固化促进剂。
(脱模剂)
上述热固性树脂组合物中，出于在形成固化物60之后使从模具的脱模性提高的目的，可以含有脱模剂。作为这样的脱模剂，可以列举天然蜡、褐煤酸酯等合成蜡、高级脂肪酸或其金属盐类、石蜡、氧化聚乙烯等。作为脱模剂，在上述具体例之中，可以使用1种或将2种以上组合使用。
(偶联剂)
作为偶联剂，可以列举例如环氧基硅烷偶联剂、阳离子型硅烷偶联剂、氨基硅烷偶联剂、γ-环氧丙氧基丙基三甲氧基硅烷偶联剂、γ-氨基丙基三乙氧基硅烷偶联剂、γ-巯基丙基三甲氧基硅烷偶联剂、苯基氨基丙基三甲氧基硅烷偶联剂、巯基硅烷偶联剂等硅烷偶联剂、钛酸酯系偶联剂和硅油型偶联剂等。作为偶联剂，在上述具体例之中，可以使用1种或将2种以上组合使用。
(流平剂)
作为流平剂，具体而言，可以列举丙烯酸系共聚物等。
(着色剂)
作为着色剂，具体而言，可以列举炭黑、氧化铁红、氧化钛等。作为着色剂，在上述具体例之中，可以使用1种或将2种以上组合使用。
(低应力剂)
作为低应力剂，具体而言，可以列举丙烯腈-丁二烯橡胶；硅油、硅橡胶等有机硅化合物等。作为低应力剂，在上述具体例之中，可以使用1种或将2种以上组合使用。
(离子捕捉剂)
作为离子捕捉剂，能够列举水滑石、沸石、氢氧化铋等。作为离子捕捉剂，在上述具体例之中，可以使用1种或将2种以上组合使用。
(阻燃剂)
作为阻燃剂，能够列举氢氧化铝、氢氧化镁、硼酸锌、钼酸锌、磷腈等。作为阻燃剂，在上述具体例之中，可以使用1种或将2种以上组合使用。
以上，参照附图对本发明的实施方式进行了说明，但是这些为本发明的例示，也能够采用上述以外的各种构成。
以下，附记参考方式的例子。
1.一种半导体装置的制造方法，其依次包括：
在基板上或半导体芯片上形成从上述基板或上述半导体芯片的表面起的高度相同的多个导体部的工序；
对在上述基板或上述半导体芯片上，在相邻的上述导体部之间存在的间隙，导入处于流动状态的热固性树脂组合物的工序；
使处于流动状态的上述热固性树脂组合物固化，使得面对上述间隙的上述导体部的表面的大致整个区域由使上述热固性树脂组合物固化而得到的固化物覆盖的工序；和
在使上述热固性树脂组合物固化的工序之后，不对上述固化物的表面进行研磨，而形成与上述导体部接触的金属图案的工序，
使上述热固性树脂组合物固化的工序为得到处于下述(a)或(b)的状态的任一结构体的工序，
(a)位于上述导体部的高度方向的上述导体部的顶部露出的状态，
(b)在位于上述导体部的高度方向的上述导体部的上述顶部上附着有包含上述固化物的皮层的状态，
在上述结构体处于上述(a)的状态的情况下，
在形成上述金属图案的工序中，以与上述顶部接触的方式形成上述金属图案，
在上述结构体处于上述(b)的状态的情况下，
在形成上述金属图案的工序之前，还包括利用研磨以外的方法将上述皮层除去使上述顶部露出的工序，
在形成上述金属图案的工序中，以与露出的上述顶部接触的方式形成上述金属图案。
2.如1.所述的半导体装置的制造方法，其中，上述研磨以外的方法为药液处理或蚀刻处理。
3.如1.或2.所述的半导体装置的制造方法，其中，通过形成上述金属图案的工序，将位于上述导体部的高度方向的上述顶部与上述金属图案电连接。
4.如1.至3.中任一项所述的半导体装置的制造方法，其中，在使上述热固性树脂组合物固化的工序之前，还包括以对上述导体部的上述顶部进行按压的方式配置脱模膜的工序。
5.如4.所述的半导体装置的制造方法，其中，在配置上述脱模膜的工序中，以与上述导体部的上述顶部相对的方式配置的一侧的上述脱模膜的表面的算术平均表面粗糙度(Ra)为0μm以上0.5μm以下。
6.如1.至5.中任一项所述的半导体装置的制造方法，其中，在使上述热固性树脂组合物固化的工序之后，且在形成上述金属图案的工序之前，还包括对上述固化物的表面进行药液处理的工序。
7.如1.至6.中任一项所述的半导体装置的制造方法，其中，在使上述热固性树脂组合物固化的工序之后，且在形成上述金属图案的工序之前，还包括对上述基板上或上述半导体芯片上的配置有上述固化物和上述导体部的一侧的面涂布密合助剂的工序。
8.如1.至7.中任一项所述的半导体装置的制造方法，其中，在使上述热固性树脂组合物固化的工序之后，且在形成上述金属图案的工序之前，还包括对上述固化物的表面实施等离子体处理的工序。
9.如1.至8.中任一项所述的半导体装置的制造方法，其中，形成上述多个导体部的工序包括：
在上述基板或上述半导体芯片上形成第一导体图案的工序；和
在上述第一导体图案上，以从上述基板或上述半导体芯片的表面起的高度成为相同高度的方式形成第二导体图案的工序。
10.如1.至9.中任一项所述的半导体装置的制造方法，其中，形成上述金属图案的工序包括：
以与上述导体部的上述顶部接触的方式形成金属膜的工序；和
将上述金属膜有选择地除去而得到上述金属图案的工序。
11.如1.至10.中任一项所述的半导体装置的制造方法，其中，上述热固性树脂组合物包含环氧树脂、固化剂和无机填充材料。
12.如11.所述的半导体装置的制造方法，其中，上述热固性树脂组合物还包含脱模剂。
实施例
以下，利用实施例和比较例对本发明进行说明，但是本发明并不受这些限定。
首先，对各实施例、参考例、比较例中使用的热固性树脂组合物进行说明。
首先，将热固性树脂组合物的原料成分表示如下。
·环氧树脂1：联苯型环氧树脂(三菱化学株式会社制造、YX4000K)
·环氧树脂2：三酚基甲烷型环氧树脂(三菱化学株式会社制造、E-1032H60)
·固化剂：三酚基甲烷型酚醛树脂(明和化成株式会社制造、MEH-7500)
·无机填充材料1：熔融球状二氧化硅(新日铁住金高新材料株式会社(NIPPONSTEEL&SUMIKIN MATERIALS Co.,Ltd.)制造、TS-6026、使用筛将粒径超过20μm的粗大颗粒除去后的二氧化硅、平均粒径d50：4μm)
·无机填充材料2：熔融球状二氧化硅(株式会社龙森制造、MSR-SC3-TS、使用筛将粒径超过55μm的粗大颗粒除去后的二氧化硅、平均粒径d50：17μm)
·无机填充材料3：氢氧化铝(日本轻金属株式会社制造、BE043、使用筛将粒径超过20μm的粗大颗粒除去后的氢氧化铝、平均粒径d50：4μm)
·固化促进剂：使用由下述式(1)表示的化合物。制造方法后述。
·偶联剂1：γ-氨基丙基三乙氧基硅烷(信越化学工业株式会社制造、KBM-903)
·偶联剂2：γ-巯基丙基三甲氧基硅烷(信越化学工业株式会社制造、KBM-803)
·脱模剂：巴西棕榈蜡(东亚化成株式会社制造、TOWAX-132)
·离子捕捉剂：水滑石(协和化学株式会社制造、DHT-4H)
·着色剂：炭黑(三菱化学株式会社制造、CARBON#5)
·低应力剂1：丙烯腈-丁二烯橡胶(宇部兴产株式会社制造、CTBN1008SP)
·低应力剂2：硅油(东丽道康宁株式会社制造、FZ-3730)
以下示出固化促进剂的制造方法。
首先，在带有冷却管和搅拌装置的可分离式烧瓶中，加入2,3-二羟基萘12.81g(0.080mol)、四苯基溴化鏻16.77g(0.040mol)和甲醇100ml，使其均匀地搅拌溶解。接着，在可分离式烧瓶内缓慢滴加使氢氧化钠1.60g(0.04ml)溶解在10mL的甲醇中而得到的氢氧化钠溶液。对由此析出的结晶进行过滤、水洗、真空干燥，由此得到固化促进剂。
＜实施例1＞
按照在第一实施方式中参照图1～3说明的步骤，制作图3所示的半导体装置300作为实施例1的半导体装置。以下说明详细的步骤。
首先，作为基板10，准备长度240mm×宽度78mm的矩形形状的冷轧钢板。接着，使用光刻法在基板10上形成电路作为第一导体图案20，接着，在第一导体图案之上形成多个金属柱作为第二导体图案30。由此，以多个导体部40的顶部92处于同一平面的方式，形成多个包括第一导体图案20和第二导体图案30的导体部40。
此外，第一导体图案20和第二导体图案30由铜形成。另外，第二导体图案30的形状为圆柱形状的柱体形状。以第二导体图案30的底面和顶面的直径为50μm、第二导体图案30的从基板10起的高度为150μm的方式进行光刻法。
在此，将下述表1所示的配合量的各成分在常温下使用混合器混合，接着在70℃以上110℃以下的温度进行2轴混炼。接着，冷却至常温后，粉碎，准备B阶段的固化状态的热固性树脂组合物50。
接着，使用压缩成型法，向相邻的多个导体部40的间隙导入处于流动状态的热固性树脂组合物50。
此外，利用压缩成形法导入热固性树脂组合物50的条件为成形温度175℃、成形压力10MPa、成形时间2分钟。在此，压缩成形通过利用脱模膜100保护导体部40的顶部92来进行。
另外，作为脱模膜，使用具备压花加工面和未压花加工面各一面的旭硝子株式会社制造的Aflex(注册商标)50KN144NT。在此，未压花加工面是指平滑的面。热固性树脂组合物50的导入通过利用未压花加工面保护导体部40的顶部92，使压花加工面与模具接触来进行。由此，以多个导体部40的顶部92不被热固性树脂组合物掩埋的方式，导入热固性树脂组合物。此外，关于脱模膜100的未压花加工面，利用按照JIS-B0601-1994的方法测定的算术平均粗糙度(Ra)为0.018μm。
在导入热固性树脂组合物50之后，在温度175℃进行4小时的热处理，由此使热固性树脂组合物50固化，形成为C阶段的固化状态的固化物60。接着，将脱模膜100从导体部的顶部92剥离。在此，在导体部40的顶部92的一部分附着有数μm量级的包含固化物60的皮层。因此，通过进行药液处理，将皮层除去。药液处理具体而言利用高锰酸钾水溶液进行。通过目视确认在药液处理后，皮层被完全除去，即顶部92露出。
接着，在固化物60之上，作为密合助剂，涂敷Atotech公司制造的Booster MR，形成包含密合助剂的层80。接着，通过光刻法，形成作为与顶部92电连接的电路的金属图案160，进而在金属图案160和导体部40形成镀膜260。此外，金属图案的电路线宽/线间隔(L/S)为12/12μm。
接着，通过进行化学蚀刻将基板10除去，作为实施例1的半导体装置，得到多层配线基板。
[表1]
配合原料 配合量[质量％]
环氧树脂1 4.15
环氧树脂2 4.15
固化剂 4.44
无机填充材料1 78.85
无机填充材料3 7
固化促进剂 0.36
偶联剂1 0.2
偶联剂2 0.1
脱模剂 0.15
离子捕捉剂 0.15
着色剂 0.3
低应力剂1 0.05
低应力剂2 0.1
＜实施例2＞
在使用压缩成型法，向相邻的多个导体部40的间隙导入处于流动状态的热固性树脂组合物50时，热固性树脂组合物50的导入通过利用压花加工面保护导体部40的顶部92，使未压花加工面与模具接触来进行，除此以外，利用与实施例1同样的方法得到多层配线基板作为实施例2的半导体装置。
此外，压花加工面是指具有压花形状的面。
此外，关于脱模膜100的压花加工面，利用按照JIS-B0601-1994的方法测定的算术平均粗糙度(Ra)为1.247μm。
＜实施例3＞
将上述表1中记载的热固性树脂组合物的配合组成从无机填充材料1变更为无机填充材料2，除此以外，利用与实施例1相同的方法，制作实施例3的半导体装置。
此外，无机填充材料2的配合量为78.85质量％。
＜实施例4＞
不进行用于除去皮层的药液处理，而且不涂敷密合助剂、即不形成包含密合助剂的层80，除此以外，利用与实施例1相同的方法，制作实施例4的半导体装置。
＜实施例5＞
在实施例1所记载的方法中，不进行用于除去皮层的药液处理，进而使热固性树脂组合物50固化形成C阶段的固化状态的固化物60之后，对固化物60的表面，实施使用O2气体的等离子体处理，由此使固化物60的表面粗面化，而且不涂敷密合助剂、即不形成包含密合助剂的层80，除此以外，利用与实施例1相同的方法，制作实施例5的半导体装置。
＜参考例1＞
采用图8的(a)～(b)所示的工序，制作图1的(f)(与图8的(c)相同)所示的结构体。
首先，作为基板10，准备长度240mm×宽度78mm的矩形形状的冷轧钢板。接着，使用光刻法在基板10上形成电路作为第一导体图案20，接着，在第一导体图案之上形成多个金属柱91作为第二导体图案30。由此，以多个导体部40的顶部92处于同一平面的方式，形成多个包含第一导体图案20和第二导体图案30的导体部40。
在此，作为热固性树脂组合物，准备与实施例1中使用的热固性树脂组合物同样的热固性树脂组合物。
接着，使用压缩成型法，向相邻的多个导体部40的间隙导入处于流动状态的热固性树脂组合物50。
此外，利用压缩成形法导入热固性树脂组合物50的条件为成形温度175℃、成形压力10MPa、成形时间2分钟。在此，压缩成形中，不利用脱模膜100保护导体部40的顶部92，以多个导体部40的顶部92被热固性树脂组合物50掩埋的方式导入热固性树脂组合物50。
在导入热固性树脂组合物50之后，在温度175℃进行4小时的热处理，由此，使热固性树脂组合物50固化形成C阶段的固化状态的固化物60。
接着，使用磨削装置对固化物60的表面进行机械研磨，由此使导体部40的顶部92露出。
接着，在固化物60之上，作为密合助剂，涂敷Atotech公司制造的Booster MR，形成包含密合助剂的层80。接着，通过光刻法形成作为与顶部92电连接的电路的金属图案160，进而在金属图案160和导体部40上形成镀膜260。此外，金属图案的电路线宽/线间隔(L/S)为12/12μm。
接着，通过进行化学蚀刻将基板10除去，得到多层配线基板作为参考例1的半导体装置。
＜比较例1＞
代替磨削装置，使用化学机械研磨装置(chemical mechanical polishing：CMP)对固化物60的表面进行研磨，除该点以外，利用与参考例1相同的方法，制作比较例1的半导体装置。
此外，化学机械研磨装置是在进行由研磨剂引起的化学反应的同时进行机械研磨的装置。在此，作为研磨剂，使用ANJI公司制造的Z4U。化学机械研磨装置能够得到高速且平滑的研磨面，但是例如，不适合将皮层除去那样的精密的操作。
在比较例1的半导体装置中，利用化学机械研磨装置高速地对固化物60进行了研磨，但是固化物60通过研磨剂发生溶解、进而膨润，由此产生了无机填充材料的脱落。在假设产生无机填充材料的脱落的情况下，半导体装置的电可靠性有可能降低。
实施例1～5的制造方法，与参考例1和比较例1的制造方法相比，在形成金属图案之前的工序中，都不经过将包含热固性树脂组合物的固化物的树脂层的表面研磨除去的工序，因此，在能够使制造时间和制造成本等减少的方面，是半导体装置的制造效率优异的方法。
对实施例1～5、参考例1和比较例1的半导体装置，进行了以下的评价。
＜评价项目＞
·剥离强度：为了评价半导体装置具有的固化物60与金属图案160的密合性，利用根据JIS C 6481的方法测定两者的剥离强度。此外，单位为N/mm。
·算术平均表面粗糙度(Ra)：在各实施例、参考例、比较例的半导体装置的制造工序中，实施例1-3是在药液处理之后，实施例4是在使热固性树脂组合物50固化形成固化物60之后，实施例5是在等离子体处理之后，参考例1是在利用磨削装置进行机械研磨之后，比较例1是在利用化学机械研磨装置进行研磨之后，对固化物60的配置金属图案的面，测定算术平均表面粗糙度(Ra)。测定利用根据JIS B0601-2013的方法来测定。在此，单位为μm。
·无机填充材料的脱落有无：对于在半导体装置的配置有金属图案的一侧的面露出的固化物60，利用激光显微镜观察其表面，对于无机填充材料是否从固化物60脱落进行了评价。评价基准如下。
◎：没有无机填充材料的脱落。
○：确认到少许的无机填充材料的脱落，但是为实用上没有问题程度的水平。
×：产生了实用上有问题的程度的无机填充材料的脱落。
·电路跃变的有无：为了对各实施例、参考例和比较例的半导体装置评价电连接的可靠性，使用激光显微镜进行细线的外观检查和导通检测。评价基准如下。
◎：确认没有短路、配线断裂，在外观和导通性两个方面实质上都没有问题。
○：确认在外观的方面，存在少许有可能对导通性造成影响的部位，但是确认在导通性的方面实用上没有问题。
×：确认在外观和导通性两个方面产生了实用上有问题的程度的短路和配线断裂。
将关于上述评价项目的评价结果表示在以下的表2中。
[表2]
实施例1 实施例2 实施例3 实施例4 实施例5 参考例1 比较例1
剥离强度[N/mm] 0.5 0.5 0.5 0.1 0.2 0.55 0.3
表面粗糙度(Ra)[μm] 0.07 0.3 0.2 0.06 0.1 0.1 1.23
无机填充材料的脱落有无 ◎ ◎ ○ ◎ ◎ ◎ ×
电路跃变的有无 ◎ ○ ○ ○ ○ ◎ ×
实施例的半导体装置均为即使在使导体柱露出时不使用机械方法，电连接的可靠性也优异的半导体装置。
此外，实施例1与实施例3相比，表面粗糙度Ra小，但是表现出与实施例3相同程度的剥离强度。虽然详细的机理尚不明确，但是推测是因为实施例1与实施例3相比，与镀铜的密合性差的无机填充材料的露出少。
本申请主张以2016年7月14日申请的日本申请特愿2016-139453号为基础的优先权，在此导入其公开的全部内容。

Claims (20)

1.一种半导体装置的制造方法，其特征在于，依次包括：
导体部形成工序，在基板上形成从所述基板的表面起的高度相同的多个导体部；
包覆工序，向相邻的所述导体部的间隙导入热固性树脂组合物，以所述导体部的顶部露出的方式，利用所述热固性树脂组合物的固化物覆盖所述导体部；和
多层配线工序，不对所述固化物的表面进行研磨，而在所述固化物之上形成与所述顶部电连接的金属图案。
2.一种半导体装置的制造方法，其特征在于，依次包括：
导体部形成工序，在半导体芯片之上形成多个导体部，以从支撑体到多个所述导体部的高度相同的方式，将所述半导体芯片和所述导体部配置在所述支撑体之上；
包覆工序，向在相邻的所述导体部之间存在的间隙导入热固性树脂组合物，以所述导体部的顶部露出的方式，利用所述热固性树脂组合物的固化物覆盖所述导体部；和
多层配线工序，不对所述固化物的表面进行研磨，而在所述固化物之上形成与所述顶部电连接的金属图案，
在所述包覆工序之后，还包括将所述支撑体和所述固化物分离的分离工序。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于：
在所述包覆工序中，向所述导体部的间隙导入所述热固性树脂组合物时，在所述顶部形成皮层，利用化学方法将所述皮层除去。
4.如权利要求1～3中任一项所述的半导体装置的制造方法，其特征在于：
在所述包覆工序中，在使所述热固性树脂组合物成为所述固化物之前，以对所述顶部进行按压的方式配置脱模膜。
5.如权利要求4所述的半导体装置的制造方法，其特征在于：
所述脱模膜的对所述顶部进行按压的面的算术平均表面粗糙度Ra为0μm以上1.5μm以下。
6.如权利要求4或5所述的半导体装置的制造方法，其特征在于：
所述脱模膜为氟系脱模膜。
7.如权利要求1～6中任一项所述的半导体装置的制造方法，其特征在于：
在所述包覆工序中，对所述固化物的表面进行粗面化处理。
8.如权利要求7所述的半导体装置的制造方法，其特征在于：
所述粗面化处理的方法为药液处理或等离子体处理。
9.如权利要求1～8中任一项所述的半导体装置的制造方法，其特征在于：
在所述多层配线工序之前，所述固化物的所述顶部露出的面的算术平均表面粗糙度Ra为0.02μm以上0.8μm以下。
10.如权利要求1～9中任一项所述的半导体装置的制造方法，其特征在于：
所述固化物的固化状态为C阶段的固化状态。
11.如权利要求1～10中任一项所述的半导体装置的制造方法，其特征在于：
在所述多层配线工序中，在所述固化物的表面涂敷密合助剂之后，形成所述金属图案。
12.如权利要求1～11中任一项所述的半导体装置的制造方法，其特征在于：
在所述导体部形成工序中，所述导体部包括第一导体图案和第二导体图案，
所述第一导体图案为电路，
所述第二导体图案包括金属柱。
13.如权利要求12所述的半导体装置的制造方法，其特征在于：
所述第一导体图案和所述第二导体图案由光刻法形成。
14.如权利要求1～13中任一项所述的半导体装置的制造方法，其特征在于：
在所述多层配线工序中，所述金属图案由光刻法形成。
15.如权利要求1～14中任一项所述的半导体装置的制造方法，其特征在于：
所述热固性树脂组合物包含环氧树脂、固化剂和无机填充材料。
16.如权利要求15所述的半导体装置的制造方法，其特征在于：
所述无机填充材料的粒径小于80μm。
17.如权利要求15或16所述的半导体装置的制造方法，其特征在于：
所述无机填充材料的平均粒径d50为0.1μm以上20μm以下。
18.如权利要求15～17中任一项所述的半导体装置的制造方法，其特征在于：
作为所述无机填充材料，将平均粒径不同的2种以上的无机填充材料并用。
19.如权利要求15～18中任一项所述的半导体装置的制造方法，其特征在于：
所述热固性树脂组合物还包含脱模剂。
20.一种半导体装置的制造方法，其特征在于，依次包括：
在基板上或半导体芯片上形成从所述基板或所述半导体芯片的表面起的高度相同的多个导体部的工序；
对在所述基板或所述半导体芯片上，在相邻的所述导体部之间存在的间隙，导入处于流动状态的热固性树脂组合物的工序；
使处于流动状态的所述热固性树脂组合物固化，使得面对所述间隙的所述导体部的表面的大致整个区域由使所述热固性树脂组合物固化而得到的固化物覆盖的工序；和
在使所述热固性树脂组合物固化的工序之后，不对所述固化物的表面进行研磨，而形成与所述导体部接触的金属图案的工序，
使所述热固性树脂组合物固化的工序为得到处于下述(a)或(b)的状态的任一结构体的工序，
(a)位于所述导体部的高度方向的所述导体部的顶部露出的状态，
(b)在位于所述导体部的高度方向的所述导体部的所述顶部上附着有包含所述固化物的皮层的状态，
在所述结构体处于上述(a)的状态的情况下，
在形成所述金属图案的工序中，以与所述顶部接触的方式形成所述金属图案，
在所述结构体处于上述(b)的状态的情况下，
在形成所述金属图案的工序之前，还包括利用研磨以外的方法将所述皮层除去使所述顶部露出的工序，
在形成所述金属图案的工序中，以与露出的所述顶部接触的方式形成所述金属图案。
CN201710574422.3A 2016-07-14 2017-07-14 半导体装置的制造方法 Pending CN107622951A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-139453 2016-07-14
JP2016139453 2016-07-14

Publications (1)

Publication Number Publication Date
CN107622951A true CN107622951A (zh) 2018-01-23

Family

ID=61029432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710574422.3A Pending CN107622951A (zh) 2016-07-14 2017-07-14 半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP2018019071A (zh)
KR (1) KR102377281B1 (zh)
CN (1) CN107622951A (zh)
TW (1) TW201812939A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987425A (zh) * 2018-07-19 2018-12-11 豪威半导体（上海）有限责任公司 微led显示器及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109732462A (zh) * 2018-12-28 2019-05-10 江苏澳洋顺昌集成电路股份有限公司 一种大尺寸晶片的加工方法
US20230197544A1 (en) * 2020-05-26 2023-06-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN112103193B (zh) 2020-08-21 2021-12-03 珠海越亚半导体股份有限公司 一种嵌埋结构及制备方法、基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法
JP2004311788A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2009177072A (ja) * 2008-01-28 2009-08-06 Fujikura Ltd 半導体装置及びその製造方法
CN102064112A (zh) * 2009-11-17 2011-05-18 北大方正集团有限公司 一种铜柱图形转移制作方法
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US20130168849A1 (en) * 2011-12-30 2013-07-04 Deca Technologies, Inc. Fully Molded Fan-Out
WO2014024381A1 (ja) * 2012-08-09 2014-02-13 日本特殊陶業株式会社 配線基板
US20160035666A1 (en) * 2014-07-30 2016-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859654B2 (ja) * 2003-07-31 2006-12-20 沖電気工業株式会社 半導体装置の製造方法
JP2007035880A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd バンプ付きウエハの製造方法、バンプ付きウエハ、半導体装置
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
JP5526575B2 (ja) 2009-03-30 2014-06-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
US8354297B2 (en) * 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
KR20140047967A (ko) * 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
JP2014183302A (ja) * 2013-03-21 2014-09-29 Mitsubishi Electric Corp 半導体モジュール及びその製造方法
JP6319013B2 (ja) 2014-09-24 2018-05-09 富士通株式会社 電子装置及び電子装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法
JP2004311788A (ja) * 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2009177072A (ja) * 2008-01-28 2009-08-06 Fujikura Ltd 半導体装置及びその製造方法
CN102064112A (zh) * 2009-11-17 2011-05-18 北大方正集团有限公司 一种铜柱图形转移制作方法
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
US20130168849A1 (en) * 2011-12-30 2013-07-04 Deca Technologies, Inc. Fully Molded Fan-Out
WO2014024381A1 (ja) * 2012-08-09 2014-02-13 日本特殊陶業株式会社 配線基板
US20160035666A1 (en) * 2014-07-30 2016-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108987425A (zh) * 2018-07-19 2018-12-11 豪威半导体（上海）有限责任公司 微led显示器及其制造方法
CN108987425B (zh) * 2018-07-19 2020-09-18 豪威半导体（上海）有限责任公司 微led显示器及其制造方法

Also Published As

Publication number Publication date
JP2018019071A (ja) 2018-02-01
KR20180008308A (ko) 2018-01-24
TW201812939A (zh) 2018-04-01
KR102377281B1 (ko) 2022-03-23

Similar Documents

Publication Publication Date Title
TWI673319B (zh) 電子材料用環氧樹脂組成物、其硬化物及電子構件
CN107622951A (zh) 半导体装置的制造方法
KR101872556B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI512850B (zh) 半導體裝置之製造方法
CN102637608B (zh) 半导体器件和形成用于3d fo‑wlcsp的垂直互连结构的方法
TWI388619B (zh) 半導體裝置，暨緩衝層用樹脂組成物，晶粒接合用樹脂組成物，及封包用樹脂組成物
CN103642441B (zh) 粘接剂组合物、半导体装置的制造方法以及半导体装置
WO2004090033A1 (ja) 封止用エポキシ樹脂成形材料及び半導体装置
TW201144346A (en) Epoxy resin composition for circuit board, prepreg, laminate, resin sheet, laminated base material for printed wiring board, printed wiring board and semiconductor device
TWI664226B (zh) 環氧樹脂組成物、樹脂片、預浸體及覆金屬積層板、印刷配線基板、半導體裝置
TW200305609A (en) Encapsulating epoxy resin composition, and electronic parts device using the same
WO2016125350A1 (ja) エポキシ樹脂組成物、フィルム状エポキシ樹脂組成物、硬化物及び電子装置
TWI679219B (zh) 電子材料用環氧樹脂組成物、其硬化物及電子構件
TW201251538A (en) Printed circuit board, method for manufacturing printed circuit board and semiconductor device
TWI710069B (zh) 有機樹脂基板之製造方法、有機樹脂基板及半導體裝置
JP6425062B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
JP2019026715A (ja) 一括封止用エポキシ樹脂組成物、電子装置およびその製造方法
CN105308731B (zh) 半导体装置
CN108140635A (zh) 半导体封装件及其制造方法
CN109643693A (zh) 膜式半导体包封构件、其制得的半导体封装与其制备方法
CN104798448B (zh) 树脂片
JP2005220341A (ja) 充填材及びこれを用いた配線基板並びに配線基板の製造方法
CN107868404A (zh) 热固性树脂组合物、树脂密封基板和电子装置
TW201803937A (zh) 樹脂片
WO2023079751A1 (ja) 半導体チップ積層体、電子部品装置及び半導体チップ積層体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180123

WD01 Invention patent application deemed withdrawn after publication