JP3859654B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3859654B2
JP3859654B2 JP2004089168A JP2004089168A JP3859654B2 JP 3859654 B2 JP3859654 B2 JP 3859654B2 JP 2004089168 A JP2004089168 A JP 2004089168A JP 2004089168 A JP2004089168 A JP 2004089168A JP 3859654 B2 JP3859654 B2 JP 3859654B2
Authority
JP
Japan
Prior art keywords
resin
mold
cavity
semiconductor device
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004089168A
Other languages
English (en)
Other versions
JP2005064456A (ja
Inventor
良実 江川
晃 須貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004089168A priority Critical patent/JP3859654B2/ja
Priority to US10/892,269 priority patent/US6995038B2/en
Publication of JP2005064456A publication Critical patent/JP2005064456A/ja
Application granted granted Critical
Publication of JP3859654B2 publication Critical patent/JP3859654B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

この発明は、半導体装置の製造方法に関し、特に、ウエハプロセスにおいてパッケージング工程が行われるＷＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）に適用して有効な半導体装置の製造方法に関する。
半導体チップと同等のサイズのパッケージは、一般に、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）と呼ばれている。また、半導体ウェハに形成されている半導体チップに対して、半導体ウェハ状態のままパッケージングを行った後、個片化して得られるＣＳＰはＷＣＳＰと呼ばれている。
ＷＣＳＰ製造するための一工程である樹脂封止工程には、上金型及び下金型を使用する工程が知られている。
固定上型と、この固定上型に対向配置された可動下型から構成される半導体ウェハの樹脂封止用金型が使用される封止工程が知られている（例えば、特許文献１参照。）。
この特許文献に開示されている樹脂封止工程は、具体的には、以下の工程を含んでいる。
すなわち、固定上型にはフィルムが配置される。可動下型上にはバンプ電極搭載面（電極ポスト搭載面）を上にした状態で半導体ウェハが載置される。バンプ電極搭載面上に粉末状或いは顆粒状の樹脂材料が設けられる。これら両金型を型締めした後に、金型を加熱して、樹脂材料を溶融させる。
次いで、バンプ電極先端部にフィルムを当接させて、このフィルムを介して金型内の樹脂を押圧することによって、半導体ウェハのバンプ電極搭載面を樹脂で封止する。最後に金型を型開きして、半導体ウェハを金型から離型する。また、この封止工程において、金型内を真空引きして所定の真空状態にする構成が開示されている。
特開２０００−２６０７９６号公報
ＷＣＳＰの上述したような金型を用いる樹脂封止工程において、下型に載置されている半導体ウェハ上に、直接的に溶融前の樹脂を載せる工程を含む場合には、溶融前の硬い樹脂が半導体ウエハ表面と接触することになるため、例えば、ウエハ表面を傷つける恐れ、もしくはウェハ上に形成されているバンプ電極を変形させてしまう恐れがある。また、金型内が十分に真空にされる前に、溶融前の硬い樹脂が加熱された半導体ウェハに接触してしまうため、封止樹脂内に空気だまりが発生し易くなる。その結果、封止樹脂内にボイドが発生し易くなる恐れがあった。このようなボイドの発生は、製造される半導体装置の歩留まりが低下してしまうことを意味する。
そこで、この発明は、上述した課題を解決するためになされたものである。この発明の目的の１つは、封止樹脂内にボイドが生じることを防止することができる樹脂封止工程を提供することである。
この発明の代表的な半導体装置の製造方法は、主として以下の工程を含んでいる。
すなわち、突起電極が形成された半導体装置形成領域と該半導体装置形成領域を囲む周辺領域とを有する第１の主表面と、該第１の主表面に対向する第２の主表面とを有する半導体ウエハを準備する。第１及び第２の金型であって、該第１の金型と該第２の金型とによってキャビティーが形成されるように構成された第１及び第２の金型を準備する。
前記第１の主表面側が露出するよう前記半導体ウエハを前記第１の金型側で保持する。フィルム状部材を前記第２の金型上に配置する。
前記第１及び第２の金型によって前記キャビティーが形成された時における前記突起電極の頂面と前記フィルム状部材との間の距離よりも短くなるような高さを有する樹脂を、前記フィルム状部材の樹脂配置領域上の所定領域に供給する。前記第１の金型及び第２の金型を加熱する。
前記第１の金型と前記第２の金型とを前記フィルム状部材を介して接触させる
ことにより前記キャビティーを形成し、前記キャビティー内に前記第１の主表面及び前記樹脂を配置させる。
前記キャビティー内を減圧するとともに前記キャビティーの容積を減少させることで、前記樹脂が溶融した溶融樹脂を前記第１の主表面に接触させて前記第１の主表面上に封止部を形成する。
この発明の半導体装置の製造方法によれば、キャビティ内を減圧する前に、半導体ウエハの主表面と溶融前の樹脂とが接触することがない。従って、例えば、ウエハ表面を傷つくこと、及びウェハ上に形成されているバンプ電極を変形させることを防止することができる。また、フィルム状部材により、金型からの封止樹脂の剥離が容易となる。従って、信頼性の高い半導体装置を、歩留まりよく製造することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、これによりこの発明が特に限定されるものではない。
また、以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これらは単なる好適例の１つに過ぎず、従って、何らこれらに限定されない。また、以下の説明に用いる各図において同様の構成成分については、同一の符号を付して示し、その重複する説明を省略する場合もあることを理解されたい。
［半導体装置の構成例］
まず、この発明の製造方法により形成される半導体装置１０の構成例について、図１を参照して概略的に説明する。
図１（Ａ）は、半導体装置１０の上方から見た、構成要素の配置関係を説明するための透過的な平面図である。形成されている配線構造の説明を容易にするために、その上面側に実際には形成されている封止部を透過するように示してある。図１（Ｂ）は、図１（Ａ）のＩ−Ｉで示した一点破線で切断した切り口を示す模式的な断面図である。
半導体装置１０は、ＷＣＳＰ構造を有している。半導体基板１２には、ウェハプロセスにより、回路素子、すなわち所要の回路素子の構成領域が形成されている。なお、図１（Ａ）及び（Ｂ）において、回路素子の構成領域が形成されている基板領域を１４で示してあり、また、以下の説明において、この基板領域を単に素子領域１４と称する。素子領域１４は、一般に、ＬＳＩなどの集積回路を有する複数の能動素子によって構成される。以下の説明では、半導体基板１２にこのような素子領域１４が形成されている構造体を半導体本体１３と称する。この半導体本体１３において、素子領域１４の表面１４ａが、半導体本体１３の表面とされている。
素子領域１４には、一般に、多層の配線構造（図示せず。以下、内部配線とも称する。）が形成されていて、これら複数の能動素子が協働して所定の機能を発揮できるように形成されている。素子領域１４上には前述の回路素子及び配線構造に接続される複数の電極パッド（以下、回路素子接続用パッドとも称する。）１８が設けられて半導体ウェハ１１を構成している。図１に示す構成によれば、複数の回路素子接続用パッド１８は、隣接する回路素子接続用パッド１８同士のピッチが同一となるように、半導体ウェハ１１の領域中の外周側領域に沿って設けられている。
回路素子用接続パッド１８に囲まれる、半導体ウェハ１１の中心側領域には複数の外部端子３２が配置されている。
複数の外部端子３２は、隣接する外部端子３２同士のピッチが同一となるように設けられている。
複数の外部端子３２は、複数の回路素子接続用パッド１８と、いわゆるファンイン方式の複数の配線構造３０によって、電気的に接続されている。
図１（Ｂ）に示したように、半導体本体１３上には、パッシベーション膜２０が、回路素子接続用パッド１８の一部分を露出させて設けられている。このパッシベーション膜２０上には、絶縁膜２２が形成されている。
絶縁膜２２は、回路素子接続用パッド１８の一部分を露出させて設けられている。この絶縁膜２２から露出している回路素子接続用パッド１８には配線が接続されている。
配線構造３０は、外部端子３２と電気的に接続される電極ポスト２８（電極ポストは突起電極とも称される）及び電極ポスト２８と回路素子接続用パッド１８を電気的に接続する再配線層２４とを含んでいる。なお、この再配線層２４の一部分を電極ポスト用パッド２６としてあり、電極ポスト２８をこの電極ポスト用パッド２６と電気的に接続してある。
配線構造３０、すなわち再配線層２４が形成されている絶縁膜２２上には、電極ポスト２８を埋め込み、かつ封止部３４の表面から電極ポスト２８の頂面を露出させて、封止部３４が、設けられている。
電極ポスト部２８の、封止部３４から露出した頂面には、例えば半田ボールである外部端子３２が設けられている。
［半導体装置の製造方法］
次に、図１（Ａ）及び（Ｂ）を参照して説明した半導体装置１０の製造方法について、図２（Ａ）及び（Ｂ）及び図３（Ａ）〜（Ｃ）を参照して概略的に説明する。
この発明の半導体装置１０は、半導体基板１２にマトリクス状に、複数個が配列されて形成された後、個片化されて得られる。
まず、図２（Ａ）及び（Ｂ）を用いて、この発明の半導体装置１０の製造工程を半導体ウェハ１１から切り出して個片化するための個片化工程と関連付けて説明する。
図２（Ａ）は、いわゆるウェハプロセスが終了し、かつ個片化が行われていない状態の半導体ウェハ１１を上方から見た概略的な平面図である。図２（Ｂ）は、個片化されたときに半導体装置１０となるべき構造体が、半導体ウェハ１１中に占める領域関係を説明するために、図２（Ａ）の一部領域を拡大して示した概略的な平面部分拡大図である。
図２（Ａ）に示したように、半導体ウェハ１１には、複数のスクライブラインＬ１が格子状に形成されている。これらスクライブラインＬ１によって区画される領域のそれぞれに、半導体装置１０が形成されている。
半導体ウェハ１１には、その外周に沿って、半導体装置１０が形成されていない部分領域である周辺領域１１ｄが存在している。この周辺領域１１ｄに囲まれる半導体ウェハ１１の部分領域が、半導体装置１０が形成される半導体チップ形成領域１１ｃである。
次に、この図２（Ａ）において、ドットパターンを付与して示した半導体装置１０の周辺を拡大して図２（Ｂ）に示す。図２（Ｂ）において、スクライブラインを符号Ｌ１を付与して示してある。スクライブラインＬ１によって区画される領域のそれぞれが、個片化されたときに半導体装置１０となる。
すなわち、半導体装置１０は、第１スクライブラインＬ１に沿って、半導体ウェハ１１から切り出されて個片化されることで得られる。
以下に半導体装置１０の製造方法を図３を参照して概略的に説明する。
図３（Ａ）、（Ｂ）及び（Ｃ）は、製造工程を説明するために、製造中途の１つの構造体を代表として、図１（Ｂ）と同様に切断した切り口を示す概略的な断面図である。
図３（Ａ）に示したように、シリコン（Ｓｉ）基板である半導体基板１２には、通常のウェハプロセスにより、複数の能動素子等を含む回路素子を構成する素子領域１４が作り込まれている。
周知の通り、複数の能動素子は、多層の配線構造（図示せず。）により互いに接続されていて、所定の機能を発揮できるように形成される。
素子領域１４の表面１４ａ上には、Ａｌ（アルミニウム）を含む合金、Ａｕ（金）を含む合金、及びＣｕ（銅）を含む合金のうちから選択された一種の合金を材料として構成される回路素子接続用パッド１８が形成される。
次いで、半導体基板１２には、例えばシリコン窒化膜（ＳｉＮ）を用いて構成されるパッシベーション膜２０が、膜厚０．５〜１．０μｍ程度で形成される。
このパッシベーション膜２０は、回路素子接続用パッド１８の一部分を露出させる開口部、すなわち窓が形成されている。
次に、図３（Ｂ）に示したように、従来既知のスピンコート法（スピン塗布法）により、パッシベーション膜２０上に、例えば絶縁材料であるポリイミドを、厚み１０μｍ程度でコーティングして、絶縁膜２２を形成する。絶縁膜２２には、回路素子接続用パッド１８の一部分を露出させる開口部２３を形成する。
次いで、回路素子接続用パッド１８に接続され、開口部２３から絶縁膜２２上へ導出される配線構造３０を形成し、図３（Ｂ）に示す構造体、すなわち、半導体ウェハ１１を得る。
図３（Ｂ）に示したように、開口部２３から導出される再配線層２４を絶縁膜上に形成する。
続いて、形成された再配線層２４上に、電極ポスト２８を形成する。この工程は、公知のホトリソグラフィ技術によりパターン化されたレジストをマスクにして、例えば導体である銅（Ｃｕ）を従来公知の方法によりメッキした後、レジストを除去する工程として形成する。
また、電極ポスト２８は、延在方向（図面において、紙面の上下方向）に対して垂直方向の断面形状が円となる円柱状とするのが好適である。
このようにして、半導体本体１３、パッシベーション膜２０、接続用パッド１８、絶縁膜２２及び配線構造３０を有する半導体ウェハ１１が形成される。
然る後、図３（Ｃ）に示したように、例えば、エポキシ系のモールド樹脂を用いて、半導体ウェハ１１上に封止部３４を形成する。
次いで、グラインド（研削）工程を行って電極ポスト２８の頂面を、封止部３４から露出させる。
上述したパッケージングが終了した状態の半導体ウェハ１１を、図２（Ｂ）に示して既に説明したスクライブラインＬ１に沿って切削することで個片化する。
このようにして、図１を用いて説明した構造を有する複数の半導体装置１０を１枚のウェハから製造することができる。
以下、この発明の半導体装置の製造方法における封止工程を、説明する。
〈金型の構成の説明〉
まず、図４及び５を使用して、この発明の製造方法に適用して好適な封止装置（金型）の構成例につき説明する。
図４（Ａ）は、第１の金型を設置状態において下側（クランプ側）から見た概略的な平面図であり、図４（Ｂ）は、同様に第２の金型を設置状態において上側から見た概略的な平面図である。
図５は、第１及び第２の金型を対向させて配置して、封止装置設置状態として示す概略的な断面図である。図５において、第１及び第２の金型１００及び２００は、図４（Ａ）及び（Ｂ）に示したＩ−Ｉ及びＩＩ−ＩＩ一点破線で切断した切り口で示してある。
図５に示したように、この発明の製造方法に使用して好適な封止装置３００は、第１の金型１００と第２の金型２００とを具えている。第１の金型１００は、第２の金型２００の上側に、第２の金型２００と対向するように設けられている。
これら第１の金型１００及び第２の金型２００のいずれか一方又は双方には、これらを互いに対向させた状態で、これらの相対距離を調節するための金型昇降機構が設けられている（図示しない。）この金型昇降機構により、第１及び第２の金型は型締めされ、第１及び第２の金型１００及び２００により、気密にされた間隙（以下、単にキャビティと称する。）が形成される（後述する）。このとき、上述した金型昇降機構により、このキャビティを維持した状態で、型締めされた第１及び第２の金型を昇降させることができる。このキャビティには、キャビティ内の雰囲気を真空引きするためのキャビティ吸排気手段が吸気又は排気自在に接続されている。
第１の金型１００は、第１基部１２０を有している。この第１基部１２０の下面側には基板接触領域１２０ａが設定されている。第１基部１２０には、半導体ウェハを通すことができる間隔を維持しつつ、第１基部の外周に沿って囲むように、支持アーム１１２が取り付けられている。この例では、第１基部１２０を貫通させて６つの支持アーム１１２を取り付けてある。この支持アーム１１２は、油圧シリンダ等の伸縮自在な機能部材により構成される。
支持アーム１１２の下端側には、クランプ１１０が設けられている。支持アーム１１２の下端部は、クランプ１１０を貫いてこれに固着されている。
図４（Ａ）に示したように、クランプ１１０には、支持すべき半導体ウェハの形状に合わせた開口部１１４が形成されている。クランプ１１０の開口部１１４の周端に沿って開口部１１４を囲む、所定幅の部分領域は、基板支持領域１１０ａとして設定される。
この基板支持領域１１０ａは、図２を用いて説明した半導体ウェハ１１の周辺領域１１ｄに対応する領域であるので、半導体ウェハ及びこの半導体ウエハに設定される周辺領域に合わせて、開口部１１４の大きさを設定することにより、任意好適な範囲の部分領域を、基板支持領域１１０ａとして設定すればよい。
第２の金型２００は、第２基部２１０を含んでいる。この第２基部２１０の中央部には、第１の金型１００が具えるクランプ１１０の開口部１１４と対向配置されてステージ２２０が設けられている。第２基部２１０には、ステージ２２０を囲むように形成される吸排気孔２１２が形成されていて、この吸排気孔２１２には、第２基部２１０及びステージ２２０上に載置される離型フィルム（この離型フィルムはフィルム状部材とも称される。このフィルムに関する説明は製造工程の説明において詳述する。）を吸着するための吸排気機構２３０が設けられている。この吸排気機構２３０は、例えば、真空ポンプと、この真空ポンプと吸排気孔２１２とを接続する配管により構成される。例えば、第２の金型２００、すなわち第２基部２１０及びステージ２２０のいずれか一方又は双方を、マイクロスケールの孔を多数有するホーラス材により構成するのも好適である。この場合には、第２基部２１０及びステージ２２０のいずれか一方又は双方に吸排気機構２３０を接続する構成とすればよい。
ステージ２２０の形状は、開口部１１４の形状と同一形状とするのがよい。ステージ２２０の平面サイズは、開口部１１４の大きさよりも若干小さくするのがよい。
ステージ２２０は、ステージ昇降機構２２２を具えている。このステージ昇降機構２２２は、ステージ２２０を昇降自在に昇降させる。ステージ昇降機構２２２は、例えば油圧シリンダ、サーボモータ等により構成するのがよい。
〈封止工程の説明〉
（第１の実施の形態）
図６及び７を参照して、第１の実施の形態の封止工程につき説明する。
図６（Ａ）及び（Ｂ）は、第１の実施の形態の封止工程を説明するための模式的な断面図である。図１（Ｂ）と同様の断面の切り口を模式的に示してある。
図７（Ａ）及び（Ｂ）は、第１の実施の形態の封止工程を説明するための図６に続く断面図である。
なお、以下の製造工程の説明において、半導体ウェハ１１は、図３（Ｂ）に示したウェハプロセスにより電極ポスト２８の形成工程までが終了した構造体を指すものとする。図示及び説明を簡略化するために、実際には形成されている素子領域１４、回路素子接続用パッド１８、パッシベーション膜２０、絶縁膜２２、再配線層２４及び電極ポスト用パッド２６については、図示及びその説明を省略し、これらの構造が半導体ウェハ１１に含まれるものとして説明する。
また、以下の説明において、図３（Ｂ）に示した構造の絶縁膜２２の表面側を、半導体ウェハ１１の第１の主表面１１ａとし、この第１の主表面１１ａと対向する面を第２の主表面１１ｂと定義し、図２（Ａ）に示したように、半導体ウェハ１１には、実際には、個片化により半導体装置１０となる複数の構造体がマトリクス状に配列されて形成されるが、図中、個片化により半導体装置１０となる２つの構造体のみを示して説明するものとする。
まず、図６（Ａ）に示したように、クランプ１１０の基板支持領域１１０ａに半導体ウェハ１１を載置する。この半導体ウェハ１１の載置は、図２に示した半導体ウェハ１１の周辺領域１１ｄを基板支持領域１１０ａに接触させて行う。このとき、クランプ１１０の開口部１１４内に、この開口部１１４の上側から下側に向かって、電極ポスト２８を突出させる。すなわち、半導体ウェハ１１の第１の主表面１１ａを開口部１１４から露出させる。
次いで、クランプ１１０が接続されている支持アーム１１２を短縮することで、第１の金型１００の基板接触領域１２０ａに半導体ウェハ１１の第２の主表面１１ｂを接触させてこの接触状態を保持する。この基板接触領域１２０ａには、例えば、貫通孔及びこれに接続される配管及び真空ポンプを含む吸着機構を設けておいて、この吸着手段とクランプ１１０により、半導体ウェハ１１を吸着保持してもよい。
次に、離型フィルム４０を、第２の金型２００上、すなわち第２基部２１０及びステージ２２０上に配置する。離型フィルム４０は、市販されている公知の離型フィルムを適用することができる。例えば、離型フィルム４０として、ＲＭ−４１１０（商品名：日立化成株式会社製）を適用することができる。この離型フィルムは、厚みが０．０４ｍｍであり、アクリル系材料により形成される離型層とポリエステル系の材料により形成されるベース層とからなる二層構造を有している。この離型フィルム４０には、後の工程で樹脂が載置される領域である樹脂配置領域４０ａが設定される。この樹脂配置領域４０ａは、第２の金型表面の一部領域上を占めるように設定される。好ましくは、第１の金型１００の開口部１１４の中心に樹脂配置領域４０ａの中心が来るように合わせるのがよい。
そして、吸排気孔２１２と、これに接続されている吸排気機構２３０により真空引きすることで、離型フィルム４０を吸着保持する。
次に、第１の金型と第２の金型とを、第１の金型１００の開口部１１４の輪郭内に第２の金型２００のステージ２２０の輪郭が収まるように、位置合わせする。
次いで、第１及び第２の金型のいずれか一方又は双方を、図示されていないヒータ等の加熱機構により、加熱する。この加熱温度については後述する。この加熱機構は冷却することもできる加熱冷却機構とすることもできる。
次に、離型フィルム４０の樹脂配置領域４０ａ上に、所定量の顆粒状樹脂５０を、計量カップ又は従来公知の治具等を用いて、例えば円錐状に堆積させる。この堆積形状は円錐形状に限られず、種々の底面形状を有する略錐体形状とすることができる。
この顆粒状樹脂５０は、市販のエポキシ系樹脂を使用するのが好適である。この顆粒状樹脂５０の粒径は、０．１〜２ｍｍの範囲とするのがよい。一般に、エポキシ系樹脂は、１６０℃から１８０℃の範囲で、粘度が最も低く流動性が高い状態となり、かつこのような状態を長い時間保つことができる。従って、顆粒状樹脂として、エポキシ系樹脂を使用する場合には、上述した金型の加熱温度は、１６０℃から１８０℃の範囲に設定するのがよい。
顆粒状樹脂５０の量については、適用される半導体ウェハ１１のサイズ、形成される半導体装置１０の仕様、すなわち、最終的に封止樹脂の占める容積を勘案して決定される。
具体的には、例えば８インチ径の半導体ウェハ１１に封止工程を行うとすると、半導体ウェハ１１上の封止樹脂により封止されるべき面積と封止樹脂の高さとを乗じ、求められた体積（封止樹脂の見かけ上の体積）から電極ポストの占める体積を減じて、体積（真の体積）として算出する。加えて、一般に、樹脂は硬化処理に基因してその体積が収縮又は膨張する。従って、この真の体積は、硬化処理による樹脂の体積の収縮又は膨張を考慮して算出する。このようにして算出された封止樹脂の真の体積に基づいて、重量に換算する。
例えば、８インチ（１インチ＝２．５４ｃｍ）径の半導体ウェハを使用し、所要の顆粒状樹脂５０の換算重量が１２ｇ（グラム）であると仮定すると、離型フィルム４０上には、樹脂配置領域４０ａとして直径１００ｍｍ程度の円形の領域を設定するのが好適である。そして、樹脂配置領域４０ａに、好ましくは、厚みｈ１が最大１０ｍｍ程度の円錐状となるように堆積させればよい。
次いで、図６（Ｂ）に示したように、金型昇降機構（図示せず。）により、第１の金型１００と第２の金型２００とを接触させて型締めする。このとき、金型圧力は、樹脂漏れが起こらない範囲とすればよい。具体的には、１０ｔ（トン）（９８０００Ｎ）〜６０ｔ（トン）（５８８０００Ｎ）とすればよい。このようにして、第１の金型１００及び第２の金型２００、すなわち、クランプ１１０と第２基部２１０とにより、キャビティ６０が画成される。
図６（Ｂ）に示した、型締め時のキャビティ６０の高さｈは、第１及び第２の金型１００及び２００により規定される。この高さｈには、半導体ウェハ１１の厚みが含まれる。
また、電極ポスト２８の頂面と離型フィルム４０との距離ｈ０は、顆粒状樹脂５０の最大厚みｈ１よりも大きな距離となるように設定するか、或いは顆粒状樹脂５０の最大厚みｈ１が、電極ポスト２８の頂面と離型フィルム４０との距離ｈ０よりも小さくなるように、顆粒状樹脂を堆積させればよい。
次いで、温度を維持した状態で、キャビティ６０に吸気又は排気自在に接続されているキャビティ吸排気手段（図示せず。）により、キャビティ６０内を、ボイドの発生を考慮して、最大でも１３３．３Ｐａ（パスカル）（１ｔｏｒｒ）程度と設定される所定の真空度まで減圧する。
図７（Ａ）に示したように、真空度が上昇するにつれて、顆粒状樹脂５０は、徐々に溶融して、ステージ２２０及び第２基部２１０の表面上に相当する離型フィルム表面全面を覆うように徐々に広がっていく。図中、顆粒状樹脂５０が完全に溶解した状態を溶融樹脂５０’として示してある。
所定の真空度に至るまでの時間は、樹脂の硬化が始まるタイミングを考慮して、少なくとも溶融樹脂５０’の硬化が始まる前までに所定の真空度に至るように調節する。
上述したように顆粒状樹脂５０としてエポキシ系樹脂を使用する場合には、ボイドの発生（溶融樹脂５０’が硬化し始める時間）を考慮して、離型フィルム４０上に顆粒状樹脂を載せてから５秒以内に所定の真空度に至るようにするのがよい。
この減圧を開始するタイミングとほぼ同一のタイミングで、図７（Ｂ）に示したように、ステージ２２０を、ステージ昇降機構２２２を作動させてキャビティ６０内の空気だまり（間隙）が消失するまで徐々に上昇させるか、又はステージ２２０を固定した状態で第１及び第２の金型を上述した金型昇降機構により、下降させてキャビティ６０内の空気だまり（間隙）を消失させる。結果として、溶融樹脂５０’は、第１の主表面１１ａに接触してこれに接着される。
このようにキャビティ６０内は、封止部中にボイドの形成が実質的に防止される所定の真空度まで減圧される必要がある。従って、キャビティ６０内がこの所定の真空度に至るまでの時間は、ステージ２２０を上昇させるか又は第１及び第２の金型を下降させるかして、キャビティ６０内の空気だまりを完全に消失させるまでの時間よりも短く設定するのが好ましい。換言すると、キャビティ６０内が所定の真空度に到達するまでに要する時間に、ステージ２２０を上昇するか又は第１及び第２の金型を下降する距離は、溶融樹脂５０’と第１の主表面１１ａとの距離よりも短く設定するのがよい。
上述したように、顆粒状樹脂５０としてエポキシ系樹脂を用いた場合には、加熱をさらに加えることで、溶融樹脂５０’の硬化を行う。この硬化処理は、選択された封止樹脂の材料に応じた適宜の工程とするのがよい。この硬化処理により、溶融樹脂５０’は、封止部として形成される。
上述したように、第２の金型上の一部領域、すなわちステージ２２０に載置される封止樹脂が、徐々に溶融して、徐々に離型フィルム表面上に広がっていく構成とし、キャビティ６０内が所定の真空度に至るまでの時間を、ステージ２２０を上昇させるか又は第１及び第２の金型を下降させるかして、キャビティ６０内の空気だまりを完全に消失させるまでの時間よりも短くなるように設定し、かつ所定の真空度に至るまでの時間を上述のように設定（５秒以下）すれば、封止工程に基因する空気だまりによるボイドの発生を効果的に防止して、歩留まりよくかつ高精度に封止部を形成することができる。
封止樹脂の硬化処理が終了した後、第１及び第２の金型１００及び２００の型締めを解除して、半導体ウェハ１１を第１の金型１００及び離型フィルム４０から剥離する。
次いで、電極ポスト２８の頂面を、グラインド工程により露出させ、外部端子を形成する。
最後に、個片化工程を行って、複数個の半導体装置１０を得る。
（第２の実施の形態）
図８を参照して、第２の実施の形態の封止工程につき説明する。なお、第２の実施の形態に適用される封止装置３００は、第１の実施の形態で説明した装置と同一であるのでその構成要素の詳細な説明は省略する。また、第１の実施の形態の封止工程と異なる点は、ステージ２２０上に載置される樹脂材料の形状のみであるので、同一となる工程については、その詳細な説明を省略する。
図８（Ａ）及び（Ｂ）は、第２の実施の形態の封止工程を説明するための模式的な断面図である。図１（Ｂ）と同様の断面の切り口を模式的に示してある。
図８（Ａ）に示したように、クランプ１１０の基板支持領域１１０ａに、半導体ウェハ１１を、図２に示した半導体ウェハ１１の周辺領域１１ｄが基板支持領域１１０ａに接触するように載置する。このときクランプ１１０の開口部１１４の上側から下側に向かって、半導体ウェハ１１の第１の主表面１１ａを開口部１１４から露出させる。
次いで、第１の金型１００の基板接触領域１２０ａに半導体ウェハ１１の第２の主表面１１ｂを接触させて保持する。
次に、離型フィルム４０を、第２の金型２００上、すなわち第２基部２１０及びステージ２２０上に配置する。この離型フィルム４０には、後の工程で樹脂が載置される領域である樹脂配置領域４０ａが設定されている。
そして、吸排気孔２１２と、これに接続されている吸排気機構２３０により真空引きすることで、離型フィルム４０を吸着保持する。
次に、第１の金型１００と第２の金型２００とを、第１の金型１００の開口部１１４の輪郭内に第２の金型２００のステージ２２０の輪郭が収まるよう位置合わせする。
次いで、第１及び第２の金型のいずれか一方又は双方を、図示されていない加熱機構により、加熱する。
次に、離型フィルム４０の樹脂配置領域４０ａ上に、ペレット状に成型された樹脂ペレット７０を、載置する。
この樹脂ペレット７０は、市販のエポキシ系樹脂を材料として成形するのが好適である。
樹脂ペレット７０の重量、換言すれば封止樹脂材料の量については、第１の実施の形態と同様に、適用される半導体ウェハ１１のサイズ、形成される半導体装置１０の仕様、すなわち、最終的に封止樹脂の占める容積を勘案して決定される。
第１の実施の形態と同様にして換算された重量に相当する顆粒状又は粉体状の封止樹脂材料を、この実施の形態ではペレット状に成型（打錠）する。
この成型工程について、以下に説明する。この成形工程には、従来公知のいわゆる簡易打錠機を使用することができる。簡易打錠機の構成については、その詳細な説明を省略する。
まず、上述の手順により、硬化処理後の体積に基づいて換算された重量の顆粒状樹脂を、所望の形状の型内に投入する。投入時に顆粒状樹脂が型内に占める体積を１００％とするとき、好ましくはその３０〜７０％の体積の樹脂ペレットとなるように圧縮打錠する。樹脂ペレット７０の硬さは、好ましくは、例えば、手で保持したとしても崩れない程度の硬さとする。樹脂ペレット７０の形状は、特に限定されないが、溶融して半導体ウェハ１２の形状に近い形として、離型フィルム４０上に広がる必要があるので、好ましくは、円筒形状とするのがよい。
樹脂ペレット７０の平面サイズには、特に制限はないが、厚みｈ２については、考慮する必要がある（後述する。）。顆粒状樹脂に加えられる圧力及び加圧時間は、加圧後に所定の体積とすることができれば任意好適な条件を選択することができる。
次に上述した温度を維持した状態で、第１の金型１００及び第２の金型２００を、第１の金型１００の開口部１１４の輪郭内に、第２の金型２００のステージ２２０の輪郭が収まるように位置合わせする。
次いで、図８（Ｂ）に示したように、金型昇降機構（図示せず。）により、第１の金型１００と第２の金型２００とを接触させて両金型を型締めする。このようにして、第１の金型１００及び第２の金型２００、すなわち、クランプ１１０と第２基部２１０とにより、キャビティ６０が画成される。
図８（Ｂ）に示した、型締め時のキャビティ６０の高さｈは、第１及び第２の金型１００及び２００により規定される。この高さｈには、半導体ウェハ１１の厚みが含まれる。
また、電極ポスト２８の頂面と離型フィルム４０との距離ｈ０は、樹脂ペレット７０の厚みｈ２よりも大きな距離となるように設定するか、或いは樹脂ペレット７０の厚みｈ２が、電極ポスト２８の頂面と離型フィルム４０との距離ｈ０よりも小さくなるようにすればよい。
次いで、温度を保持した状態で、キャビティ６０に吸気又は排気自在に接続されているキャビティ吸排気手段により、所定の真空度まで減圧する。
真空度が上昇するにつれて、樹脂ペレット７０は、徐々に溶融して、ステージ２２０及び第２基部２１０の表面上に相当する離型フィルム表面全面を覆うように徐々に広がっていく。
所定の真空度に至るまでの時間は、樹脂の硬化が始まるタイミングを考慮して、少なくとも溶融樹脂の硬化が始まる前までに所定の真空度に至るように調節する。
上述したように樹脂ペレット７０としてエポキシ系樹脂を使用する場合には、ボイドの発生（溶融樹脂が硬化し始める時間）を考慮して、離型フィルム４０上に樹脂を載せてから５秒以内に所定の真空度に至るようにするのがよい。
この減圧を開始するタイミングとほぼ同一のタイミングで、図７（Ｂ）に示したように、ステージ２２０を、ステージ昇降機構２２２を作動させてキャビティ６０内の空気だまり（間隙）が消失するまで徐々に上昇させるか、又はステージ２２０を固定した状態で第１及び第２の金型を上述した金型昇降機構により、下降させてキャビティ６０内の空気だまり（間隙）を消失させる。結果として、溶融樹脂は、第１の主表面１１ａに接触してこれに接着される。
このようにキャビティ６０内は、封止部中にボイドの形成が実質的に防止される所定の真空度まで減圧される必要がある。従って、キャビティ６０内がこの所定の真空度に至るまでの時間は、ステージ２２０を上昇させるか又は第１及び第２の金型を下降させるかして、キャビティ６０内の空気だまりを完全に消失させるまでの時間よりも短く設定するのが好ましい。換言すると、キャビティ６０内が所定の真空度に到達するまでに要する時間に、ステージ２２０を上昇するか又は第１及び第２の金型を下降する距離は、溶融樹脂と第１の主表面１１ａとの距離よりも短く設定するのがよい。
上述したように、樹脂ペレット７０としてエポキシ系樹脂を用いた場合には、加熱をさらに加えることで、溶融樹脂の硬化を行う。この硬化処理は、選択された封止樹脂の材料に応じた適宜の工程とするのがよい。この硬化処理により、溶融樹脂は、封止部として形成される。
封止樹脂の硬化処理が終了した後、第１及び第２の金型１００及び２００の型締めを解除して、半導体ウェハ１１を第１の金型１００及び離型フィルム４０から剥離する。
次いで、電極ポスト２８の頂面を、グラインド工程により露出させ、外部端子を形成する。
このようにして、樹脂ペレット７０を封止工程に適用しても、第１の実施の形態と同様の効果を得ることができる。また、予め封止樹脂材料をペレット状に成形しておくので、第２の金型上へ封止樹脂材料を載せる作業が治具等の供給手段を用いることなくよりスムーズに行える。従って、製造工程をより簡略化することができる。
この発明の半導体装置の製造方法は、いわゆるＷＣＳＰに適用して好適である。この発明の樹脂封止工程によれば、金型内のキャビティを真空引きする際に、電極ポストに顆粒状樹脂が接触しないので、電極ポストの変形を効果的に防止することができる。また、離型フィルムにより、金型からの封止樹脂の剥離が容易となる。従って、信頼性の高い半導体装置を、歩留まりよく製造することができる。
図１（Ａ）は、半導体装置１０の上方から見た、構成要素の配置関係を説明するための透過的な平面図であり、図１（Ｂ）は、図１（Ａ）のＩ−Ｉで示した一点破線で切断した切り口を示す模式的な断面図である。 図２（Ａ）は、半導体ウェハ１２を上方から見た概略的な平面図であり、図２（Ｂ）は、図２（Ａ）の一部領域を拡大して示した概略的な平面部分拡大図である。 図３（Ａ）、（Ｂ）及び（Ｃ）は、半導体装置の製造工程を説明するために、製造中途の１つの構造体を代表として、図１（Ｂ）と同様に切断した切り口を示す概略的な断面図である。 図４（Ａ）は、第１の金型を設置状態において下側（クランプ側）から見た概略的な平面図であり、図４（Ｂ）は、同様に第２の金型を設置状態において上側から見た概略的な平面図である。 図５は、第１及び第２の金型を、図４（Ａ）及び（Ｂ）に示したＩ−Ｉ及びＩＩ−ＩＩ一点破線で切断した切り口を封止装置設置状態として示す概略的な断面図である。 図６（Ａ）及び（Ｂ）は、第１の実施の形態の封止工程を説明するための模式的な断面図である。 図７（Ａ）及び（Ｂ）は、第１の実施の形態の封止工程を説明するための図６に続く断面図である。 図８（Ａ）及び（Ｂ）は、第２の実施の形態の封止工程を説明するための模式的な断面図である。
符号の説明
１０：半導体装置（半導体チップ）
１１：半導体ウェハ
１１ａ：第１の主表面
１１ｂ：第２の主表面
１１ｃ：周辺領域
１１ｄ：半導体チップ形成領域
１２：半導体基板
１３：半導体本体
１４：素子領域
１８：回路素子接続用パッド
２０：パッシベーション膜
２２：絶縁膜
２３：開口部
２４：再配線層
２６：電極ポスト用パッド
２８：電極ポスト
３０：配線構造
３２：外部端子
３４：封止部
４０：離型フィルム
４０ａ：樹脂配置領域
５０：顆粒状樹脂
５０’：溶融樹脂
６０：キャビティ
７０：樹脂ペレット
１００：第１の金型
１１０：クランプ
１１０ａ：支持領域
１１２：支持アーム
１１４：開口部
１２０：第１基部
１２０ａ：基板接触領域
２００：第２の金型
２１０：第２基部
２１２：吸排気孔
２２０：ステージ
２２２：ステージ昇降機構
２３０：吸排気機構
３００：封止装置

Claims (9)

  1. 突起電極が形成された半導体装置形成領域と該半導体装置形成領域を囲む周辺領域とを有する第１の主表面と、該第１の主表面に対向する第２の主表面とを有する半導体ウエハを準備する工程と、
    第１及び第２の金型であって、該第１の金型と該第２の金型とによってキャビティーが形成されるように構成された第１及び第２の金型を準備する工程と、
    前記第１の主表面側が露出するよう前記半導体ウエハを前記第１の金型側で保持する工程と、
    フィルム状部材を前記第２の金型上に配置する工程と、
    前記第１及び第２の金型によって前記キャビティーが形成された時における前記突起電極の頂面と前記フィルム状部材との間の距離よりも短くなるような高さを有する樹脂を、前記フィルム状部材の樹脂配置領域上の所定領域供給する工程と、
    前記第１の金型及び第２の金型を加熱する工程と、
    前記第１の金型と前記第２の金型とを前記フィルム状部材を介して接触させる
    ことにより前記キャビティーを形成し、前記キャビティー内に前記第１の主表面及び前記樹脂を配置させる工程と、
    前記キャビティー内を減圧するとともに前記キャビティーの容積を減少させることで、前記樹脂が溶融した溶融樹脂を前記第１の主表面に接触させて前記第１の主表面上に封止部を形成する工程と、
    を含む半導体装置の製造方法。
  2. 前記所定領域に供給される樹脂は、顆粒状であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記顆粒状の樹脂は、前記フィルム状部材上に略円錐状に供給されることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記所定領域に供給される樹脂は、顆粒状樹脂を所定の形状に成形した樹脂ペレットであることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記樹脂ペレットは、顆粒状樹脂を顆粒状態の体積の３０％〜７０％の範囲の体積に圧縮打錠することによって形成されていることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第１の主表面上に封止部を形成する工程において、前記キャビティーの減圧は、前記封止部中にボイドが形成されない所定の真空度まで行い、前記キャビティーの容積の減少を前記キャビティー内が前記所定の真空度に到達した後に停止させることを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記キャビティーの容積の減少は、前記第２の金型を構成する可動ステージが前記第１の金型方向へと上昇することによって実行され、上記キャビティーの減圧を開始してから前記キャビティーが前記所定の真空度に到達するまでに要する減圧時間に該可動ステージが上昇する距離を、前記溶融樹脂と前記第１の主表面との間の距離よりも短く設定することを特徴とする請求項６に記載の半導体装置の製造方法。

  8. 前記第１の主表面上に封止部を形成する工程において減圧される前記キャビティーの真空度は、最大でも１３３．３Ｐａまで徐々に減圧されることを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 前記所定領域に樹脂を供給する工程から前記封止部を形成する工程は、最大でも５秒間で実施されることを特徴とする請求項１記載の半導体装置の製造方法。
JP2004089168A 2003-07-31 2004-03-25 半導体装置の製造方法 Expired - Lifetime JP3859654B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004089168A JP3859654B2 (ja) 2003-07-31 2004-03-25 半導体装置の製造方法
US10/892,269 US6995038B2 (en) 2003-07-31 2004-07-16 Method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003284526 2003-07-31
JP2004089168A JP3859654B2 (ja) 2003-07-31 2004-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005064456A JP2005064456A (ja) 2005-03-10
JP3859654B2 true JP3859654B2 (ja) 2006-12-20

Family

ID=34106938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004089168A Expired - Lifetime JP3859654B2 (ja) 2003-07-31 2004-03-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6995038B2 (ja)
JP (1) JP3859654B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
US7339275B2 (en) * 2004-11-22 2008-03-04 Freescale Semiconductor, Inc. Multi-chips semiconductor device assemblies and methods for fabricating the same
US7739899B1 (en) * 2005-04-29 2010-06-22 Iowa State University Research Foundation, Inc. Leak detection using structure-borne noise
JP4794354B2 (ja) * 2006-05-23 2011-10-19 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP5672652B2 (ja) * 2009-03-17 2015-02-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
JP5507271B2 (ja) * 2010-01-14 2014-05-28 ラピスセミコンダクタ株式会社 モールド樹脂封止装置及びモールド方法
JP2018019071A (ja) * 2016-07-14 2018-02-01 住友ベークライト株式会社 半導体装置の製造方法
EP3540765A4 (en) * 2016-11-11 2020-05-13 SHIN-ETSU ENGINEERING Co., Ltd. RESIN SEALING DEVICE AND RESIN SEALING METHOD
FR3061630B1 (fr) 2017-01-03 2021-07-09 St Microelectronics Grenoble 2 Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
FR3061629A1 (fr) * 2017-01-03 2018-07-06 Stmicroelectronics (Grenoble 2) Sas Procede de fabrication d'un capot pour boitier electronique et boitier electronique comprenant un capot
WO2019189464A1 (ja) * 2018-03-29 2019-10-03 日立化成株式会社 成形体の製造方法、及び電子部品装置の製造方法
JP7200961B2 (ja) * 2020-03-06 2023-01-10 味の素株式会社 半導体装置の製造方法、及び、樹脂シート

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0971401B1 (en) * 1998-07-10 2010-06-09 Apic Yamada Corporation Method of manufacturing semiconductor devices and a resin molding machine therefor
JP4011781B2 (ja) 1999-03-10 2007-11-21 Ｔｏｗａ株式会社 半導体ウェーハの樹脂被覆方法
US20020110956A1 (en) * 2000-12-19 2002-08-15 Takashi Kumamoto Chip lead frames

Also Published As

Publication number Publication date
JP2005064456A (ja) 2005-03-10
US20050026418A1 (en) 2005-02-03
US6995038B2 (en) 2006-02-07

Similar Documents

Publication Publication Date Title
KR101384908B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
TWI413194B (zh) 使用預鑄模載體之嵌入式晶粒封裝及處理流程
US7520052B2 (en) Method of manufacturing a semiconductor device
JP3339838B2 (ja) 半導体装置およびその製造方法
JP3859654B2 (ja) 半導体装置の製造方法
US20070065653A1 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
US8084301B2 (en) Resin sheet, circuit device and method of manufacturing the same
JP2003174124A (ja) 半導体装置の外部電極形成方法
US20230361070A1 (en) Method for fabricating semiconductor package
JP3485513B2 (ja) 半導体装置の製造方法
CN102356462A (zh) 半导体元件用基板的制造方法及半导体器件
KR20080095797A (ko) 릴리징층을 갖는 적층 패키지 및 그 형성 방법
US6929971B2 (en) Semiconductor device and its manufacturing method
JP3955408B2 (ja) 半導体装置の製造方法
CN115497836A (zh) 半导体封装方法、封装结构及半导体封装用支撑片
KR20070077685A (ko) 솔더 범프를 갖는 배선기판을 이용한 반도체 패키지 및그의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060919

R150 Certificate of patent or registration of utility model

Ref document number: 3859654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250