JP3955408B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3955408B2
JP3955408B2 JP05489499A JP5489499A JP3955408B2 JP 3955408 B2 JP3955408 B2 JP 3955408B2 JP 05489499 A JP05489499 A JP 05489499A JP 5489499 A JP5489499 A JP 5489499A JP 3955408 B2 JP3955408 B2 JP 3955408B2
Authority
JP
Japan
Prior art keywords
mold
thin film
film wiring
tape substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05489499A
Other languages
English (en)
Other versions
JP2000252310A (ja
JP2000252310A5 (ja
Inventor
亮一 太田
悟 鈴木
次彦 平野
英美 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP05489499A priority Critical patent/JP3955408B2/ja
Publication of JP2000252310A publication Critical patent/JP2000252310A/ja
Publication of JP2000252310A5 publication Critical patent/JP2000252310A5/ja
Application granted granted Critical
Publication of JP3955408B2 publication Critical patent/JP3955408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、薄膜配線基板を用いた半導体装置における樹脂封止時のチップクラックの防止に適用して有効な技術に関する。
【0002】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【0003】
小形の半導体装置の一例として、半導体チップとほぼ同じ、または、それより僅かに大きい程度の外形サイズに形成されたCSP(Chip Scale Package) と呼ばれる半導体パッケージが知られている。
【0004】
前記CSPにおいては、種々の構造のものが考案されているが、そのうち外部端子としてはんだボール(バンプ電極)を有したファインピッチの小形のBGA(Ball Grid Array)タイプのものがある。
【0005】
さらに、前記小形BGAタイプのCSPでは、半導体チップを搭載する実装基板として、ポリイミドテープなどのテープ基材からなる薄膜配線基板を用いるものが多く、それらは、小形バンプを用いたフリップチップ接続によって半導体チップを薄膜配線基板に実装するタイプと、薄膜配線基板にマウント後、その基板電極であるリード部と半導体チップの表面電極とをワイヤボンディングによって電気的に接続するタイプとに大別される。
【0006】
また、前記CSPの樹脂封止には、ポッティング方式とトランスファーモールド方式とがあるが、コスト低減化を狙った場合、後者のトランスファーモールド方式を用いることが多い。
【0007】
トランスファーモールド方式は、粉末状もしくはタブレット状の封止用樹脂を加熱・加圧させた後、モールド金型のキャビティに注入し、これを硬化させてパッケージ化するものであり、金型への樹脂注入を低速で行うことにより、モールド品質を一定に保つことができ、さらに、比較的低コストで大量に生産することができるという特徴がある。
【0008】
なお、前記CSPでは、その薄膜配線基板の裏面に外部端子としてはんだボールが取り付けられるため、薄膜配線基板のチップ支持面側にのみ封止部が形成される。すなわち、前記CSPは、片面モールドの構造となる。
【0009】
ここで、種々のCSP(BGAを含む)については、例えば、日刊工業新聞社、1997年3月1日発行、「表面実装技術1997年3月号Vol.7,No.3」、2〜9頁に記載されている。
【0010】
【発明が解決しようとする課題】
ところが、前記した技術の薄膜配線基板を用いたCSPにおいて、薄膜配線基板はポリイミドテープなどの軟らかい基材によって形成されているため、片面モールドを行う際、ダイボンドを行う以前の基板単体の段階で凹凸や反りが形成されている場合があり、さらに、ダイボンド後にもこの変形が残存することがある。
【0011】
また、ダイボンドキュア後のペースト材の収縮により、薄膜配線基板に撓みが発生する。
【0012】
したがって、片面モールドにおいて薄膜配線基板の反りや撓みが大きいと、モールド時に、モールド金型の薄膜配線基板支持面と薄膜配線基板の外部端子取り付け面との間に隙間が形成され、その結果、封止用樹脂注入時には、この隙間が封止用樹脂の注入圧力により潰される。
【0013】
これにより、前記隙間が無くなって薄膜配線基板が平坦に戻ろうとする応力が半導体チップの裏面(主面と反対側の面)に掛かるため、その結果、半導体チップの裏面側からチップクラックが形成されることが問題となる。
【0014】
本発明の目的は、薄膜配線基板を用いた半導体装置のモールド時のチップクラックの発生を防止してモールドの安定化とモールド品質の向上とを図る半導体装置の製造方法を提供することにある。
【0015】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0016】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0017】
すなわち、本発明の半導体装置の製造方法は、半導体装置の封止部に対応したキャビティを形成する薄膜配線基板支持面に格子状に、または吸引孔を中心として同心円状に複数の排気通路が設けられたモールド金型を備えるモールド装置を準備する工程と、半導体チップが搭載された前記薄膜配線基板を前記モールド金型の前記キャビティに配置する工程と、前記半導体チップが搭載された前記薄膜配線基板を、前記吸引孔を介して吸引して、前記モールド金型の前記薄膜配線基板支持面に密着させる工程と、前記薄膜配線基板を前記薄膜配線基板支持面に密着させた後、前記モールド金型を構成する第1金型と第2金型の型締めを行う工程と、型締め後、前記薄膜配線基板を前記薄膜配線基板支持面に密着させた状態で前記キャビティに封止用樹脂を供給して前記半導体チップをトランスファモールド方式によりモールドする工程と、前記封止用樹脂の硬化後、前記薄膜配線基板の吸引を解放して前記モールド金型から前記封止部が形成された前記薄膜配線基板を取り出す工程とを有するものである。
【0019】
これにより、薄膜配線基板支持面と薄膜配線基板との間に隙間が形成されることがないため、封止用樹脂注入時に半導体チップに樹脂圧力が掛かった際にも、半導体チップが変形するような応力は掛からない。
【0020】
したがって、モールド時のチップクラックの発生を防ぐことができる。
【0021】
その結果、半導体装置の製造においてモールドの安定化を図ることができるとともに、半導体装置の封止部のモールド品質の向上を図ることができる。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0024】
図1は本発明のモールド装置の構造の実施の形態の一例を示す外観斜視図、図2は図1に示すモールド装置のモールド金型および吸引制御系の構造の一例を示す部分断面図、図3は図1に示すモールド装置によって樹脂封止された半導体装置の一例であるCSPの構造を示す断面図、図4は本発明の半導体装置の製造方法の実施の形態の一例を示す製造プロセス図、図5は図4に示す半導体装置の製造方法におけるモールド工程の一例を示すモールドプロセス図、図6は本発明の半導体装置の製造方法に対する比較例の半導体装置の製造方法を示す図であり、(a)はテープ基板の断面図、(b)はダイボンド後の半導体チップとテープ基板の断面図、(c)は金型セット時のモールド金型とワークの部分断面図、(d)はワークのチップクラック状態を示す部分断面図である。
【0025】
図1に示す本実施の形態のモールド装置は、薄膜配線基板であるテープ基板21を用いて製造される樹脂封止形の半導体装置の組み立て工程において、図2に示す半導体チップ20をモールドによって樹脂封止するものであり、本実施の形態では、マルチポット形のトランスファー式のモールド装置を取り上げて説明する。
【0026】
なお、前記モールド装置によって樹脂封止(モールド)が行われる半導体装置は、例えば、図3に示すCSP19であり、このCSP19は、ポリイミドテープなどからなるテープ基板21(薄膜配線基板)を用いて組み立てられるものである。その際、CSP19のテープ基板21の裏面、つまり、半導体チップ20を搭載する面と反対側の面(以降、この面をバンプ取り付け面21a(外部端子取り付け面)と呼ぶ)には、外部端子となる複数のバンプ電極23が取り付けられる。
【0027】
したがって、テープ基板21のバンプ取り付け面21aには、封止部22を形成することができないため、テープ基板21の半導体チップ20を搭載する面側のみにおいて樹脂封止(モールド)を行う。
【0028】
すなわち、前記モールド装置に設けられたモールド金型11は、テープ基板21の片面側のみにおいてモールドを行う片面モールドタイプのものである。
【0029】
図1に示すモールド装置の構成は、上側に配置された第1金型である上金型3およびこれと一対を成す第2金型である下金型4を備えたモールド金型11(図2参照)と、モールド金型11が設けられた樹脂成形部5と、ワーク12(ここでは、ダイボンディングとワイヤボンディングとを終えたテープ基板21)を樹脂成形部5に搬入するローダ1と、ワーク12を樹脂成形部5から取り出すアンローダ2とを備えており、前記モールド装置において、半導体チップ20が搭載されたテープ基板21は、図1に示すローダ1から樹脂成形部5に搬入され、この樹脂成形部5において半導体チップ20などが樹脂封止される。なお、モールド後、樹脂成形を終了したワーク12は、アンローダ2に搬出されてここに収容される。
【0030】
なお、モールド金型11の上金型3および下金型4には、CSP19の封止部22に対応したキャビティ3a,4aが形成され、これらキャビティ3a,4aが合わさると封止部22の形状を成す。
【0031】
さらに、上金型3には、そのキャビティ3aの一部を形成するテープ基板支持面3b(薄膜配線基板支持面)に開口する吸引孔3cが設けられている。
【0032】
また、本実施の形態のモールド装置には、ワーク12(半導体チップ20が搭載されたテープ基板21)をモールド金型11のテープ基板支持面3bに支持した際に吸引孔3cを介してテープ基板21を吸引する基板吸引部13が設けられている。
【0033】
なお、吸引孔3cは、その一端が、上金型3のテープ基板支持面3bに排気通路18を介して開口し、他端が基板吸引部13に接続されている。
【0034】
したがって、前記モールド装置は、半導体チップ20の樹脂封止を行う際に、ワーク12を基板吸引部13によって吸引孔3cを介して吸引して、モールド金型11のテープ基板支持面3bにテープ基板21を密着させて樹脂封止を行うものであり、テープ基板21のバンプ取り付け面21aを上金型3のテープ基板支持面3bに密着させるため、図6(c)に示す比較例のようなテープ基板21とテープ基板支持面3bとの間の隙間26は形成されない。
【0035】
なお、吸引孔3cは、テープ基板21のバンプ取り付け面21aの半導体チップ20に対応したチップ領域21f(図3参照)を、テープ基板支持面3bに密着させるように上金型3に設けられていればよい。
【0036】
したがって、上金型3の1つのキャビティ3aに対して、テープ基板21のバンプ取り付け面21aのチップ領域21f内に開口する少なくとも1つの吸引孔3cが設けられていればよいが、1つのキャビティ3aに応じて設けられる吸引孔3cの数は、特に限定されるものではなく、複数個設けられていてもよい。
【0037】
本実施の形態のモールド装置のモールド金型11では、1つのキャビティ3aに1つの吸引孔3cが設けられている場合を示している。
【0038】
さらに、吸引孔3cの開口部の形状は、円形であってもよく、あるいは、多角形などであってもよい。
【0039】
また、基板吸引部13には、図2に示すように、吸引孔3cを介してテープ基板21を吸引する真空排気手段である真空ポンプ15と、真空ポンプ15と吸引孔3cとの接続通路16cの開閉を行う弁部材である電磁弁16と、電磁弁16の開閉動作を行う制御部17とが設置されている。
【0040】
さらに、電磁弁16には、圧縮ばね16aとソレノイド16bとが設けられている。
【0041】
したがって、基板吸引部13によってテープ基板21のバンプ取り付け面21aを吸引する際には、まず、モールド金型11内に、ワーク12(半導体チップ20の搭載を終えたテープ基板21)におけるテープ基板21のバンプ取り付け面21aを上金型3のテープ基板支持面3bと対向させて配置する。
【0042】
その後、制御部17によって接続通路16cにおける電磁弁16を開いた状態とし、この状態で真空ポンプ15によって吸引孔3cを介してキャビティ3a,4aの真空排気を行うことにより、テープ基板21のバンプ取り付け面21aを吸引することができ、これにより、上金型3のテープ基板支持面3bにテープ基板21のバンプ取り付け面21aを密着させることができる。
【0043】
なお、テープ基板21の吸引を停止する際には、制御部17によって電磁弁16を閉じた状態に動作させ、これにより、吸引を停止させる。
【0044】
ここで、電磁弁16の開閉動作は、制御部17によってソレノイド16bを動作させ、さらに、予め電磁弁16に取り付けられた圧縮ばね16aとの動作により、接続通路16cの開閉を行うものである。
【0045】
なお、本実施の形態では、前記弁部材として電磁弁16の場合を取り上げて説明しているが、前記弁部材は、制御部17の制御により接続通路16cの開閉を行うものであれば、他の弁部材であってもよい。
【0046】
また、本実施の形態のモールド装置における制御部17は、電磁弁16の開閉動作を制御するものであるが、この制御部17は、電磁弁16の開閉動作の制御の他に、真空ポンプ15の排気動作を制御するものであってもよく、さらに、上金型3や下金型4の昇降動作や、封止用樹脂6の注入動作などを制御するものであってもよい。
【0047】
また、モールド金型11の上金型3には、吸引孔3cと繋がった溝状の複数の排気通路18が形成されており、かつそれぞれの排気通路18がテープ基板支持面3bに開口して形成されている。
【0048】
ここで、図2に示すモールド金型11における溝状の排気通路18は、例えば、上金型3のキャビティ3aを形成するテープ基板支持面3bにおいて、吸引孔3cを中心としてほぼ同心円上に複数個形成されており、それら排気通路18は吸引孔3cに繋がっている。
【0049】
なお、溝状の排気通路18の形状は、前記同心円上に限定されるものではなく、上金型3のテープ基板支持面3bにおいて格子状に形成されていてもよく、もしくは、蜂の巣状などに形成されていてもよい。
【0050】
また、モールド金型11には、封止用樹脂6をキャビティ3a,4aに注入する際にその封止用樹脂6の分岐点となるカル7aに連通するランナ8が形成されたカルブロック7と、カル7aに封止用樹脂6を押し出すプランジャ10と、このプランジャ10と一対を成す封止用樹脂6の供給口であるポット9と、封止用樹脂6のキャビティ3a,4aへの注入口であるゲート14とが形成されている。
【0051】
さらに、本実施の形態のモールド装置は、マルチポット形のトランスファー式のものであるため、モールド金型11の上金型3と下金型4との合わせ面27には、半導体チップ20が搭載されたテープ基板21であるワーク12が配置される所定形状、つまりCSP19の封止部22の形状に対応したキャビティ3a,4aが複数個形成されている。
【0052】
したがって、本実施の形態のモールド装置は、1台のモールド金型11で同時に複数個のCSP19の封止部22を形成することができる。
【0053】
また、本実施の形態のモールド装置は、マルチポット形のものであるため、下金型4には、複数のシリンダ状のポット9が貫通して形成され、モールド時には、このポット9に、タブレット状の封止用樹脂6がセットされる。
【0054】
つまり、本実施の形態のモールド装置は、下金型4が稼動側であり、型締めおよび型開きの際には、この下金型4が上下動(昇降)する。
【0055】
次に、本実施の形態のモールド装置を用いて樹脂封止(モールド)が行われて組み立てられた半導体装置の一例であるCSP19(図3参照)の構造について説明する。
【0056】
なお、CSP19は、半導体チップ20搭載用の基板としてテープ基板21を用いたものであるとともに、外部端子として複数のボール状の電極すなわち複数のバンプ電極23が設けられたファインピッチの小形のテープBGAタイプのものである。
【0057】
CSP19の構成は、主面20aに半導体集積回路が形成されかつアルミニウムからなる表面電極であるパッド20bが設けられた半導体チップ20と、半導体チップ20を支持し、かつこの半導体チップ20のパッド20bに応じて設けられたリード部21b(基板電極)を備えたテープ基板21(薄膜配線基板)と、CSP19の外部端子としてテープ基板21のバンプ取り付け面21aに複数個取り付けられたバンプ電極23と、半導体チップ20のパッド20bとこれに対応するリード部21bとを電気的に接続するボンディングワイヤ24と、半導体チップ20およびボンディングワイヤ24を樹脂封止して形成した封止部22とからなる。
【0058】
なお、外部端子である複数のバンプ電極23は、テープ基板21のチップ搭載側の面と反対側の面であるバンプ取り付け面21aにおいて格子状に配列され、さらに、半導体チップ20は、樹脂系のダイボンド材であるペースト材25などによってテープ基板21に固定されている。
【0059】
また、半導体チップ20には、その主面20a(半導体集積回路が形成された面)の外周部全体に複数個の表面電極であるパッド20bが形成されている。
【0060】
なお、テープ基板21は、例えば、ポリイミドフィルムなどからなるテープ基材21cからなり、このテープ基材21cにNiめっき層と金めっき層とからなるリード部21b(内部配線も含む)が形成され、リード部21bの露出部21e以外の箇所の表面は、レジスト膜21dによって覆われている。
【0061】
さらに、テープ基材21cに取り付けられた複数のバンプ電極23は、例えば、半田によって形成されたものであり、また、封止部22を形成する封止用樹脂6は、例えば、エポキシ系の熱硬化性樹脂である。
【0062】
また、封止部22は、図1に示すモールド装置を用いてモールドされて形成されたものである。
【0063】
次に、本実施の形態のモールド方法について説明する。
【0064】
なお、前記モールド方法は、図1に示すモールド装置を用いて行うものであり、本実施の形態では、前記モールド方法を図3に示すテープBGAであるCSP19(半導体装置)の製造方法と併せて図4および図5に示すプロセス図に基づいて説明する。
【0065】
さらに、本実施の形態の半導体装置の製造方法は、テープ基板21の半導体チップ20を搭載する面側において樹脂封止を行ってチップ支持面側にのみ封止部22を形成するものである。
【0066】
まず、図4に示すステップS1により、主面20aに半導体集積回路が形成された半導体チップ20を準備する。
【0067】
一方、ステップS2により、所定箇所にダイボンド用のペースト材25が予め塗布され、かつ半導体チップ20を搭載可能なテープ基板21を準備する。
【0068】
続いて、ステップS3により、ペースト材25上に半導体チップ20を配置して所定温度に加熱してダイボンディングを行う。
【0069】
その後、半導体チップ20のパッド20b(表面電極)とこれに対応するテープ基板21のリード部21b(基板電極)の露出部21eとを、ステップS4に示すワイヤボンディングによって電気的に接続する。
【0070】
なお、ここで用いるボンディングワイヤ24は、例えば、金線であり、このボンディングワイヤ24によって半導体チップ20のパッド20bとテープ基板21のリード部21bとを電気的に接続する。
【0071】
その後、ステップS5に示すモールドを行う。
【0072】
その際、まず、CSP19(半導体装置)の封止部22に対応したキャビティ3a,4aを備えかつこのキャビティ3aの一部を形成するテープ基板支持面3bに開口した吸引孔3cが設けられたモールド金型11を備えるモールド装置を準備する。
【0073】
すなわち、図1および図2に示すモールド装置を準備する。
【0074】
なお、前記モールド装置は、吸引孔3cを介してテープ基板21を吸引する基板吸引部13を有しているものであり、この基板吸引部13には、吸引孔3cを介してテープ基板21を吸引する真空ポンプ15と、真空ポンプ15と吸引孔3cとの接続通路16cの開閉を行う電磁弁16と、電磁弁16の開閉動作を行う制御部17とが設置されている。
【0075】
一方、ダイボンディングとワイヤボンディングとを終了したテープ基板21であるワーク12を準備する。
【0076】
続いて、ワーク12をモールド装置のローダ1にセットした後、図5に示すモールド工程におけるステップS11により、ワーク12を、モールド金型11における一対の上金型3と下金型4のうちの下金型4のキャビティ4a上に配置する。
【0077】
その際、図2に示すように、半導体チップ20の主面20aを下方に向け、テープ基板21のバンプ取り付け面21a(図3参照)を上方に向けて下金型4のキャビティ4aにワーク12を配置する。
【0078】
続いて、ステップS12により、テープ基板21の吸引を開始する。
【0079】
まず、制御部17によって電磁弁16を開けた状態とし、この状態で真空ポンプ15によって吸引孔3cを介してキャビティ4aの真空排気を行い、これにより、テープ基板21を吸引する。
【0080】
その結果、半導体チップ20が搭載されたテープ基板21であるワーク12を吸引孔3cを介して吸引して、モールド金型11の上金型3のテープ基板支持面3bにテープ基板21を密着させる。
【0081】
本実施の形態のモールド装置では、1つの吸引孔3cが、テープ基板21のバンプ取り付け面21aの半導体チップ20に対応したチップ領域21fを、テープ基板支持面3bに密着させるように1つのキャビティ3aに対応して設けられている。
【0082】
さらに、吸引孔3cは、上金型3において同心円状に形成された複数の排気通路18に連通し、これら排気通路18がテープ基板支持面3bに開口しているため、テープ基板21のバンプ取り付け面21aのチップ領域21fを、図6(c)に示す隙間26を形成することなくテープ基板支持面3bに密着させることができる。
【0083】
その後、テープ基板21をテープ基板支持面3bに密着させた状態で、ステップS13により、稼動側である下金型4を上金型3(第1金型)に向けて上昇させて、上金型3と下金型4の型締め(金型クランプ)を行う。
【0084】
モールド金型11の型締め後、キャビティ3a,4aに封止用樹脂6(レジン)を供給して半導体チップ20のモールドを行う。
【0085】
その際、まず、ステップS14により、下金型4(第2金型)のポット9にタブレット状の封止用樹脂6を投入してタブレットセットを行う。
【0086】
なお、モールド金型11は、予め、所定温度に加熱しておく。
【0087】
その後、ポット9内のタブレット状の封止用樹脂6を溶融し、続いて、プランジャ10によって封止用樹脂6を押し出して、ステップS15に示すレジン加圧注入を行う。
【0088】
その際、所定の圧力でプランジャ10を押すことにより、ポット9から封止用樹脂6が押し出され、ランナ8やゲート14などを介して上金型3と下金型4のキャビティ3a,4aの内部に封止用樹脂6を注入し、これにより、半導体チップ20やボンディングワイヤ24のモールドを行う。
【0089】
この時、上金型3および下金型4のキャビティ3a,4aの内部には、封止用樹脂6が充填していくが、吸引孔3cを介した真空ポンプ15による真空排気によってテープ基板21が上金型3側に吸引されているため、テープ基板21のバンプ取り付け面21aと上金型3のテープ基板支持面3bとは密着しており、図6(c)に示すような隙間26は形成されていない。
【0090】
したがって、テープ基板21のチップ領域21fがレジン注入圧力によって変形することがなく、このテープ基板21の変形による応力が半導体チップ20に加わることもない。
【0091】
これにより、レジン注入時のチップクラックの発生を防ぐことができる。
【0092】
封止用樹脂6の充填完了後、モールド金型11を所定の温度まで冷やし、これにより、キャビティ3a,4aの内部の封止用樹脂6を硬化させてモールドを完了させる(ステップS16)。
【0093】
その後、ステップS17により、テープ基板21の吸引を停止する。すなわち、制御部17によって電磁弁16を閉状態とし、接続通路16cにおける真空ポンプ15からの真空排気(吸引)を停止させる。
【0094】
これにより、テープ基板21は吸引状態から解放される。
【0095】
その後、ステップS18により、稼動側の下金型4を下降させて型開きを行う。
【0096】
さらに、ステップS19により、モールド金型11から封止部22が形成されたテープ基板21であるワーク12を取り出す。
【0097】
これにより、ステップS5のモールド工程を終了し、ワーク12をアンローダ2を介してモールド装置の外部に搬出する。
【0098】
その後、テープ基板21のバンプ取り付け面21aに半導体チップ20のパッド20bと電気的に接続させてバンプ電極23(外部端子)を取り付ける。
【0099】
ここでは、まず、ステップS6により、ワーク12のテープ基板21のバンプ取り付け面21aの所定箇所にはんだボールを供給するバンプ転写を行い、各バンプ電極23の仮固定を行う。
【0100】
続いて、ステップS7により、ワーク12に対してリフローによるバンプ形成を行う。つまり、ワーク12を所定温度のリフロー炉などに通して外部端子である所定数のバンプ電極23をテープ基板21のバンプ取り付け面21aに取り付ける。
【0101】
これにより、各バンプ電極23は、それぞれに半導体チップ20のパッド20bと電気的に接続されて取り付けられる。
【0102】
その後、種々の検査を行って図3に示すCSP19(半導体装置)の完成とする(ステップS8)。
【0103】
本実施の形態のモールド方法および装置ならびにそれを用いた半導体装置の製造方法によれば、以下のような作用効果が得られる。
【0104】
すなわち、樹脂封止(モールド)を行う際に、半導体チップ20が搭載されたテープ基板21をモールド金型11の上金型3に設けられた吸引孔3cを介して吸引し、これにより、モールド金型11のテープ基板支持面3bにテープ基板21を密着させて樹脂封止を行うことが可能になる。
【0105】
その結果、上金型3のテープ基板支持面3bとワーク12のテープ基板21のバンプ取り付け面21aとの間に隙間26が形成されることをなくすことができる。
【0106】
ここで、図6に示す比較例に、モールド時(レジン注入時)のチップクラックの発生のメカニズムを表す。
【0107】
まず、図6(a)は、ダイボンディング前のテープ基板21を示したものであり、両端が外枠部21gによって支持されたテープ基板21には、ダイボンディング前に、すでに局部的な凹凸や反りが形成されている。
【0108】
そこで、図6(b)に示すように、ダイボンディング(ペレットボンディングまたはぺ付けともいう)後には、テープ基板21の変形が残存し、さらに、ペースト材25の硬化収縮によってテープ基板21には撓みが発生する。
【0109】
続いて、図6(c)に示すように、モールド金型11のキャビティ3a,4aに配置した後、型締めが行われると、テープ基板21のバンプ取り付け面21aと上金型3のテープ基板支持面3bとの間に隙間26が形成される。
【0110】
この状態で、図6(d)に示すように、樹脂(レジン)注入が行われると、樹脂注入圧力により、テープ基板21とテープ基板支持面3bとの間の隙間26が押しつぶされ、これにより、半導体チップ20にテープ基板21の上金型3側への変形による応力が加わる。
【0111】
その結果、チップクラックに到る。
【0112】
本実施の形態のモールド方法およびモールド装置ならびにCSP19の製造方法では、上金型3にテープ基板21を密着させるため、上金型3のテープ基板支持面3bとテープ基板21のバンプ取り付け面21aとの間に図6(c)に示すような隙間26が形成されることはない。
【0113】
したがって、封止用樹脂6の注入時にテープ基板21が上金型3側に変形することはない。
【0114】
これにより、封止用樹脂6の注入時に、半導体チップ20に対してテープ基板21の変形による応力が加わることはないため、モールド時のチップクラックの発生を防ぐことができる。
【0115】
その結果、CSP19(半導体装置)の製造においてモールドの安定化を図ることができ、さらに、CSP19の封止部22のモールド品質の向上を図ることができる。
【0116】
また、モールド金型11のテープ基板支持面3bにテープ基板21を密着させて樹脂封止を行うことにより、テープ基板21の平坦度を向上させて樹脂封止を行うことができ、その結果、CSP19組み立て後のCSP19におけるテープ基板21の平坦度を高精度にすることができる。
【0117】
これにより、CSP19において、そのテープ基板21のバンプ取り付け面21aに取り付けられた外部端子であるバンプ電極23の高さのばらつきも抑えることができ、その結果、CSP19の実装性を向上させることができる。
【0118】
また、テープ基板21のバンプ取り付け面21aのチップ領域21fに対応した箇所に開口する吸引孔3cが上金型3に設けられ、この吸引孔3cを介してテープ基板21を上金型3のテープ基板支持面3bに密着させることにより、様々な大きさの半導体チップ20に対してもそれらの半導体チップ20を密着させることができる。
【0119】
すなわち、吸引孔3cを、テープ基板21のチップ領域21f内に対応した箇所に開口するように設けておくことにより、この吸引孔3cを様々な大きさの半導体チップ20に対応させることができ、その結果、モールド金型11を加工する際の加工費を最小限に留めることができる。
【0120】
したがって、モールド金型11の金型加工費を低減できる。
【0121】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0122】
例えば、前記実施の形態においては、モールド装置がマルチポット式のトランスファーモールド装置の場合を説明したが、前記モールド装置は、必ずしもマルチポット式に限定されるものではなく、シングルポット式のトランスファーモールド装置であってもよい。
【0123】
また、前記実施の形態においては、第1金型を上金型3とし、第2金型を下金型4としたが、両者の関係は、その反対であってもよい。
【0124】
つまり、第1金型を下金型4とし、第2金型を上金型3としてもよい。
【0125】
さらに、前記実施の形態においては、上金型3に吸引孔3cが設けられている場合を説明したが、吸引孔3cは下金型4に設けられていてもよい。
【0126】
すなわち、テープ基板21のバンプ取り付け面21aが下方を向いて配置される場合には、下金型4に吸引孔3cを設けることになる。
【0127】
また、前記実施の形態では、半導体装置の一例としてCSP19を取り上げて説明したが、前記半導体装置は、CSP19に限定されるものではなく、薄膜配線基板(テープ基板21)を用いて組み立てられ、かつ樹脂封止が行われる半導体装置であれば、CSP19より大形のBGAなどの他の半導体装置であってもよい。
【0128】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0129】
(1).樹脂封止の際に、モールド金型に設けられた吸引孔を介して薄膜配線基板を吸引し、モールド金型の薄膜配線基板支持面に薄膜配線基板を密着させて樹脂封止を行うことにより、薄膜配線基板支持面と薄膜配線基板との間に隙間が形成されることがないため、薄膜配線基板が変形することはない。これにより、封止用樹脂注入時に半導体チップに対して薄膜配線基板の変形による応力が加わることはないため、モールド時のチップクラックの発生を防ぐことができる。その結果、半導体装置の製造においてモールドの安定化を図ることができ、さらに、半導体装置の封止部のモールド品質の向上を図ることができる。
【0130】
(2).モールド金型の薄膜配線基板支持面に薄膜配線基板を密着させて樹脂封止を行うことにより、薄膜配線基板の平坦度を向上させて樹脂封止を行うことができ、その結果、半導体装置組み立て後の薄膜配線基板の平坦度を高精度にすることができる。これにより、半導体装置において、その薄膜配線基板の外部端子取り付け面に取り付けられた外部端子の高さのばらつきも抑えることができ、その結果、半導体装置の実装性を向上させることができる。
【図面の簡単な説明】
【図1】本発明のモールド装置の構造の実施の形態の一例を示す外観斜視図である。
【図2】図1に示すモールド装置のモールド金型および吸引制御系の構造の一例を示す部分断面図である。
【図3】図1に示すモールド装置によって樹脂封止された半導体装置の一例であるCSPの構造を示す断面図である。
【図4】本発明の半導体装置の製造方法の実施の形態の一例を示す製造プロセス図である。
【図5】図4に示す半導体装置の製造方法におけるモールド工程の一例を示すモールドプロセス図である。
【図6】(a),(b),(c),(d)は本発明の半導体装置の製造方法に対する比較例の半導体装置の製造方法を示す図であり、(a)はテープ基板の断面図、(b)はダイボンド後の半導体チップとテープ基板の断面図、(c)は金型セット時のモールド金型とワークの部分断面図、(d)はワークのチップクラック状態を示す部分断面図である。
【符号の説明】
1 ローダ
2 アンローダ
3 上金型(第1金型)
3a キャビティ
3b テープ基板支持面(薄膜配線基板支持面)
3c 吸引孔
4 下金型(第2金型)
4a キャビティ
5 樹脂成形部
6 封止用樹脂
7 カルブロック
7a カル
8 ランナ
9 ポット
10 プランジャ
11 モールド金型
12 ワーク
13 基板吸引部
14 ゲート
15 真空ポンプ(真空排気手段)
16 電磁弁(弁部材)
16a 圧縮ばね
16b ソレノイド
16c 接続通路
17 制御部
18 排気通路
19 CSP(半導体装置)
20 半導体チップ
20a 主面
20b パッド(表面電極)
21 テープ基板(薄膜配線基板)
21a バンプ取り付け面(外部端子取り付け面)
21b リード部(基板電極)
21c テープ基材
21d レジスト膜
21e 露出部
21f チップ領域
21g 外枠部
22 封止部
23 バンプ電極(外部端子)
24 ボンディングワイヤ
25 ペースト材
26 隙間
27 合わせ面

Claims (2)

  1. ポリイミドテープまたはポリイミドフィルムからなる薄膜配線基板を用いて組み立てられる樹脂封止形の半導体装置の製造方法であって、
    前記半導体装置の封止部に対応したキャビティを形成する薄膜配線基板支持面に格子状に、または吸引孔を中心として同心円状に複数の排気通路が設けられたモールド金型を備えるモールド装置を準備する工程と、
    半導体チップが搭載された前記薄膜配線基板を前記モールド金型の前記キャビティに配置する工程と、
    前記半導体チップが搭載された前記薄膜配線基板を、前記吸引孔を介して吸引して、前記モールド金型の前記薄膜配線基板支持面に密着させる工程と、
    前記薄膜配線基板を前記薄膜配線基板支持面に密着させた後、前記モールド金型を構成する第1金型と第2金型の型締めを行う工程と、
    型締め後、前記薄膜配線基板を前記薄膜配線基板支持面に密着させた状態で前記キャビティに封止用樹脂を供給して前記半導体チップをトランスファモールド方式によりモールドする工程と、
    前記封止用樹脂の硬化後、前記薄膜配線基板の吸引を解放して前記モールド金型から前記封止部が形成された前記薄膜配線基板を取り出す工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法であって、前記薄膜配線基板のチップ支持面側において樹脂封止を行って前記チップ支持面側にのみ前記封止部を形成することを特徴とする半導体装置の製造方法。
JP05489499A 1999-03-03 1999-03-03 半導体装置の製造方法 Expired - Fee Related JP3955408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05489499A JP3955408B2 (ja) 1999-03-03 1999-03-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05489499A JP3955408B2 (ja) 1999-03-03 1999-03-03 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000252310A JP2000252310A (ja) 2000-09-14
JP2000252310A5 JP2000252310A5 (ja) 2005-06-30
JP3955408B2 true JP3955408B2 (ja) 2007-08-08

Family

ID=12983319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05489499A Expired - Fee Related JP3955408B2 (ja) 1999-03-03 1999-03-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3955408B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115228B2 (ja) * 2002-09-27 2008-07-09 三洋電機株式会社 回路装置の製造方法
KR100865473B1 (ko) 2007-07-30 2008-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰딩 장치
KR101479511B1 (ko) 2008-05-26 2015-01-07 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR101343242B1 (ko) 2012-11-19 2013-12-18 에스티에스반도체통신 주식회사 집적회로 패키지 몰딩 장치

Also Published As

Publication number Publication date
JP2000252310A (ja) 2000-09-14

Similar Documents

Publication Publication Date Title
JP4326786B2 (ja) 樹脂封止装置
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
KR20130066654A (ko) Flip 칩 패키징 내에 몰딩된 언더필을 위한 장치 및 방법
JP2002009097A (ja) 半導体装置とその製造方法
US6676885B2 (en) Plural semiconductor devices bonded onto one face of a single circuit board for subsequent batch resin encapsulation of the plural semiconductor devices in a single cavity formed by molding dies
US7157311B2 (en) Substrate sheet material for a semiconductor device and a manufacturing method thereof, a molding method using a substrate sheet material, a manufacturing method of semiconductor devices
JP2001053094A (ja) 樹脂封止方法及び装置
JP3423912B2 (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
JP2004134591A (ja) 半導体集積回路装置の製造方法
JP2007036273A (ja) 半導体集積回路装置の製造方法
JP3606078B2 (ja) 半導体装置およびその製造方法
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP3955408B2 (ja) 半導体装置の製造方法
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JPH10326800A (ja) 半導体装置の製造方法及び半導体製造装置用金型
JP2005064456A (ja) 半導体装置の製造方法
JP4358501B2 (ja) 電子部品の樹脂封止成形方法及び金型
JP4020533B2 (ja) 樹脂封止装置及び樹脂封止方法
JP7029342B2 (ja) モールド金型、樹脂モールド装置及び樹脂モールド方法
JP3784597B2 (ja) 封止樹脂及び樹脂封止型半導体装置
US6120301A (en) Semiconductor device and method of manufacturing the same
US6514797B2 (en) Underfill applications using film technology
JP4162720B2 (ja) 半導体装置をカプセル化するシステムおよび方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees