JP2000252310A - モールド方法および装置ならびにそれを用いた半導体装置の製造方法 - Google Patents

モールド方法および装置ならびにそれを用いた半導体装置の製造方法

Info

Publication number
JP2000252310A
JP2000252310A JP11054894A JP5489499A JP2000252310A JP 2000252310 A JP2000252310 A JP 2000252310A JP 11054894 A JP11054894 A JP 11054894A JP 5489499 A JP5489499 A JP 5489499A JP 2000252310 A JP2000252310 A JP 2000252310A
Authority
JP
Japan
Prior art keywords
film wiring
wiring board
thin
mold
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11054894A
Other languages
English (en)
Other versions
JP2000252310A5 (ja
JP3955408B2 (ja
Inventor
Ryoichi Ota
亮一 太田
Satoru Suzuki
悟 鈴木
Tsuguhiko Hirano
次彦 平野
Hidemi Ozawa
英美 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP05489499A priority Critical patent/JP3955408B2/ja
Publication of JP2000252310A publication Critical patent/JP2000252310A/ja
Publication of JP2000252310A5 publication Critical patent/JP2000252310A5/ja
Application granted granted Critical
Publication of JP3955408B2 publication Critical patent/JP3955408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 薄膜配線基板を用いた半導体装置のモールド
時のチップクラックの発生を防止してモールドの安定化
とモールド品質の向上とを図る。 【解決手段】 モールド金型11の上金型3および下金
型4には、CSPの封止部に対応したキャビティ3a,
4aが形成され、その上金型3には、キャビティ3aの
一部を形成するテープ基板支持面3bに開口する吸引孔
3cが設けられており、半導体チップ20の樹脂封止を
行う際のレジン注入時には、モールド装置に設けられた
基板吸引部13により、吸引孔3cを介してテープ基板
21を吸引して上金型3のテープ基板支持面3bにテー
プ基板21を密着させてレジン注入を行い、これによ
り、チップクラックの発生を防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、薄膜配線基板を用いた半導体装置における
樹脂封止時のチップクラックの防止に適用して有効な技
術に関する。
【0002】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【0003】小形の半導体装置の一例として、半導体チ
ップとほぼ同じ、または、それより僅かに大きい程度の
外形サイズに形成されたCSP(Chip Scale Package)
と呼ばれる半導体パッケージが知られている。
【0004】前記CSPにおいては、種々の構造のもの
が考案されているが、そのうち外部端子としてはんだボ
ール(バンプ電極)を有したファインピッチの小形のB
GA(Ball Grid Array)タイプのものがある。
【0005】さらに、前記小形BGAタイプのCSPで
は、半導体チップを搭載する実装基板として、ポリイミ
ドテープなどのテープ基材からなる薄膜配線基板を用い
るものが多く、それらは、小形バンプを用いたフリップ
チップ接続によって半導体チップを薄膜配線基板に実装
するタイプと、薄膜配線基板にマウント後、その基板電
極であるリード部と半導体チップの表面電極とをワイヤ
ボンディングによって電気的に接続するタイプとに大別
される。
【0006】また、前記CSPの樹脂封止には、ポッテ
ィング方式とトランスファーモールド方式とがあるが、
コスト低減化を狙った場合、後者のトランスファーモー
ルド方式を用いることが多い。
【0007】トランスファーモールド方式は、粉末状も
しくはタブレット状の封止用樹脂を加熱・加圧させた
後、モールド金型のキャビティに注入し、これを硬化さ
せてパッケージ化するものであり、金型への樹脂注入を
低速で行うことにより、モールド品質を一定に保つこと
ができ、さらに、比較的低コストで大量に生産すること
ができるという特徴がある。
【0008】なお、前記CSPでは、その薄膜配線基板
の裏面に外部端子としてはんだボールが取り付けられる
ため、薄膜配線基板のチップ支持面側にのみ封止部が形
成される。すなわち、前記CSPは、片面モールドの構
造となる。
【0009】ここで、種々のCSP(BGAを含む)に
ついては、例えば、日刊工業新聞社、1997年3月1
日発行、「表面実装技術1997年3月号Vol.7,N
o.3」、2〜9頁に記載されている。
【0010】
【発明が解決しようとする課題】ところが、前記した技
術の薄膜配線基板を用いたCSPにおいて、薄膜配線基
板はポリイミドテープなどの軟らかい基材によって形成
されているため、片面モールドを行う際、ダイボンドを
行う以前の基板単体の段階で凹凸や反りが形成されてい
る場合があり、さらに、ダイボンド後にもこの変形が残
存することがある。
【0011】また、ダイボンドキュア後のペースト材の
収縮により、薄膜配線基板に撓みが発生する。
【0012】したがって、片面モールドにおいて薄膜配
線基板の反りや撓みが大きいと、モールド時に、モール
ド金型の薄膜配線基板支持面と薄膜配線基板の外部端子
取り付け面との間に隙間が形成され、その結果、封止用
樹脂注入時には、この隙間が封止用樹脂の注入圧力によ
り潰される。
【0013】これにより、前記隙間が無くなって薄膜配
線基板が平坦に戻ろうとする応力が半導体チップの裏面
(主面と反対側の面)に掛かるため、その結果、半導体
チップの裏面側からチップクラックが形成されることが
問題となる。
【0014】本発明の目的は、薄膜配線基板を用いた半
導体装置のモールド時のチップクラックの発生を防止し
てモールドの安定化とモールド品質の向上とを図るモー
ルド方法および装置ならびにそれを用いた半導体装置の
製造方法を提供することにある。
【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0016】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0017】すなわち、本発明のモールド方法は、半導
体装置の封止部に対応したキャビティを形成する薄膜配
線基板支持面に開口した吸引孔が設けられたモールド金
型を備えるモールド装置を準備する工程と、半導体チッ
プが搭載された前記薄膜配線基板を前記モールド金型の
前記キャビティに配置する工程と、前記半導体チップが
搭載された前記薄膜配線基板を前記吸引孔を介して吸引
して、前記モールド金型の前記薄膜配線基板支持面に前
記薄膜配線基板を密着させる工程と、前記薄膜配線基板
を前記薄膜配線基板支持面に密着させた後、前記モール
ド金型を構成する第1金型と第2金型の型締めを行う工
程と、型締め後、前記薄膜配線基板を前記薄膜配線基板
支持面に密着させた状態で前記キャビティに封止用樹脂
を供給して前記半導体チップをモールドする工程と、前
記封止用樹脂の硬化後、前記薄膜配線基板の吸引を解放
して前記モールド金型から前記封止部が形成された前記
薄膜配線基板を取り出す工程とを有するものである。
【0018】さらに、本発明のモールド装置は、半導体
装置の封止部に対応したキャビティが形成され、前記キ
ャビティを形成する薄膜配線基板支持面に開口した吸引
孔が設けられたモールド金型と、半導体チップが搭載さ
れた薄膜配線基板を前記モールド金型の前記薄膜配線基
板支持面に支持した際に、前記吸引孔を介して前記薄膜
配線基板を吸引する基板吸引部とを有し、前記半導体チ
ップの樹脂封止を行う際に、前記半導体チップが搭載さ
れた前記薄膜配線基板を前記基板吸引部によって前記吸
引孔を介して吸引して、前記モールド金型の前記薄膜配
線基板支持面に前記薄膜配線基板を密着させて樹脂封止
を行うものである。
【0019】これにより、薄膜配線基板支持面と薄膜配
線基板との間に隙間が形成されることがないため、封止
用樹脂注入時に半導体チップに樹脂圧力が掛かった際に
も、半導体チップが変形するような応力は掛からない。
【0020】したがって、モールド時のチップクラック
の発生を防ぐことができる。
【0021】その結果、半導体装置の製造においてモー
ルドの安定化を図ることができるとともに、半導体装置
の封止部のモールド品質の向上を図ることができる。
【0022】また、本発明の半導体装置の製造方法は、
前記モールド装置を用いたものであり、主面に半導体集
積回路が形成された半導体チップを準備する工程と、前
記半導体チップを搭載可能な薄膜配線基板を準備する工
程と、前記半導体チップと前記薄膜配線基板とを接合す
る工程と、前記半導体チップの表面電極と前記薄膜配線
基板の基板電極とを電気的に接続する工程と、キャビテ
ィを形成する薄膜配線基板支持面に開口した吸引孔が設
けられたモールド金型の前記キャビティに前記半導体チ
ップが搭載された前記薄膜配線基板を配置した後、前記
吸引孔を介して前記薄膜配線基板を吸引して前記モール
ド金型の薄膜配線基板支持面に前記薄膜配線基板を密着
させ、その後、前記モールド金型の型締めを行って前記
薄膜配線基板支持面に前記薄膜配線基板を密着させた状
態で前記キャビティに封止用樹脂を供給して前記半導体
チップを樹脂封止する工程と、前記薄膜配線基板の外部
端子取り付け面に前記半導体チップの表面電極と電気的
に接続させて外部端子を取り付ける工程とを有するもの
である。
【0023】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【0024】図1は本発明のモールド装置の構造の実施
の形態の一例を示す外観斜視図、図2は図1に示すモー
ルド装置のモールド金型および吸引制御系の構造の一例
を示す部分断面図、図3は図1に示すモールド装置によ
って樹脂封止された半導体装置の一例であるCSPの構
造を示す断面図、図4は本発明の半導体装置の製造方法
の実施の形態の一例を示す製造プロセス図、図5は図4
に示す半導体装置の製造方法におけるモールド工程の一
例を示すモールドプロセス図、図6は本発明の半導体装
置の製造方法に対する比較例の半導体装置の製造方法を
示す図であり、(a)はテープ基板の断面図、(b)は
ダイボンド後の半導体チップとテープ基板の断面図、
(c)は金型セット時のモールド金型とワークの部分断
面図、(d)はワークのチップクラック状態を示す部分
断面図である。
【0025】図1に示す本実施の形態のモールド装置
は、薄膜配線基板であるテープ基板21を用いて製造さ
れる樹脂封止形の半導体装置の組み立て工程において、
図2に示す半導体チップ20をモールドによって樹脂封
止するものであり、本実施の形態では、マルチポット形
のトランスファー式のモールド装置を取り上げて説明す
る。
【0026】なお、前記モールド装置によって樹脂封止
(モールド)が行われる半導体装置は、例えば、図3に
示すCSP19であり、このCSP19は、ポリイミド
テープなどからなるテープ基板21(薄膜配線基板)を
用いて組み立てられるものである。その際、CSP19
のテープ基板21の裏面、つまり、半導体チップ20を
搭載する面と反対側の面(以降、この面をバンプ取り付
け面21a(外部端子取り付け面)と呼ぶ)には、外部
端子となる複数のバンプ電極23が取り付けられる。
【0027】したがって、テープ基板21のバンプ取り
付け面21aには、封止部22を形成することができな
いため、テープ基板21の半導体チップ20を搭載する
面側のみにおいて樹脂封止(モールド)を行う。
【0028】すなわち、前記モールド装置に設けられた
モールド金型11は、テープ基板21の片面側のみにお
いてモールドを行う片面モールドタイプのものである。
【0029】図1に示すモールド装置の構成は、上側に
配置された第1金型である上金型3およびこれと一対を
成す第2金型である下金型4を備えたモールド金型11
(図2参照)と、モールド金型11が設けられた樹脂成
形部5と、ワーク12(ここでは、ダイボンディングと
ワイヤボンディングとを終えたテープ基板21)を樹脂
成形部5に搬入するローダ1と、ワーク12を樹脂成形
部5から取り出すアンローダ2とを備えており、前記モ
ールド装置において、半導体チップ20が搭載されたテ
ープ基板21は、図1に示すローダ1から樹脂成形部5
に搬入され、この樹脂成形部5において半導体チップ2
0などが樹脂封止される。なお、モールド後、樹脂成形
を終了したワーク12は、アンローダ2に搬出されてこ
こに収容される。
【0030】なお、モールド金型11の上金型3および
下金型4には、CSP19の封止部22に対応したキャ
ビティ3a,4aが形成され、これらキャビティ3a,
4aが合わさると封止部22の形状を成す。
【0031】さらに、上金型3には、そのキャビティ3
aの一部を形成するテープ基板支持面3b(薄膜配線基
板支持面)に開口する吸引孔3cが設けられている。
【0032】また、本実施の形態のモールド装置には、
ワーク12(半導体チップ20が搭載されたテープ基板
21)をモールド金型11のテープ基板支持面3bに支
持した際に吸引孔3cを介してテープ基板21を吸引す
る基板吸引部13が設けられている。
【0033】なお、吸引孔3cは、その一端が、上金型
3のテープ基板支持面3bに排気通路18を介して開口
し、他端が基板吸引部13に接続されている。
【0034】したがって、前記モールド装置は、半導体
チップ20の樹脂封止を行う際に、ワーク12を基板吸
引部13によって吸引孔3cを介して吸引して、モール
ド金型11のテープ基板支持面3bにテープ基板21を
密着させて樹脂封止を行うものであり、テープ基板21
のバンプ取り付け面21aを上金型3のテープ基板支持
面3bに密着させるため、図6(c)に示す比較例のよ
うなテープ基板21とテープ基板支持面3bとの間の隙
間26は形成されない。
【0035】なお、吸引孔3cは、テープ基板21のバ
ンプ取り付け面21aの半導体チップ20に対応したチ
ップ領域21f(図3参照)を、テープ基板支持面3b
に密着させるように上金型3に設けられていればよい。
【0036】したがって、上金型3の1つのキャビティ
3aに対して、テープ基板21のバンプ取り付け面21
aのチップ領域21f内に開口する少なくとも1つの吸
引孔3cが設けられていればよいが、1つのキャビティ
3aに応じて設けられる吸引孔3cの数は、特に限定さ
れるものではなく、複数個設けられていてもよい。
【0037】本実施の形態のモールド装置のモールド金
型11では、1つのキャビティ3aに1つの吸引孔3c
が設けられている場合を示している。
【0038】さらに、吸引孔3cの開口部の形状は、円
形であってもよく、あるいは、多角形などであってもよ
い。
【0039】また、基板吸引部13には、図2に示すよ
うに、吸引孔3cを介してテープ基板21を吸引する真
空排気手段である真空ポンプ15と、真空ポンプ15と
吸引孔3cとの接続通路16cの開閉を行う弁部材であ
る電磁弁16と、電磁弁16の開閉動作を行う制御部1
7とが設置されている。
【0040】さらに、電磁弁16には、圧縮ばね16a
とソレノイド16bとが設けられている。
【0041】したがって、基板吸引部13によってテー
プ基板21のバンプ取り付け面21aを吸引する際に
は、まず、モールド金型11内に、ワーク12(半導体
チップ20の搭載を終えたテープ基板21)におけるテ
ープ基板21のバンプ取り付け面21aを上金型3のテ
ープ基板支持面3bと対向させて配置する。
【0042】その後、制御部17によって接続通路16
cにおける電磁弁16を開いた状態とし、この状態で真
空ポンプ15によって吸引孔3cを介してキャビティ3
a,4aの真空排気を行うことにより、テープ基板21
のバンプ取り付け面21aを吸引することができ、これ
により、上金型3のテープ基板支持面3bにテープ基板
21のバンプ取り付け面21aを密着させることができ
る。
【0043】なお、テープ基板21の吸引を停止する際
には、制御部17によって電磁弁16を閉じた状態に動
作させ、これにより、吸引を停止させる。
【0044】ここで、電磁弁16の開閉動作は、制御部
17によってソレノイド16bを動作させ、さらに、予
め電磁弁16に取り付けられた圧縮ばね16aとの動作
により、接続通路16cの開閉を行うものである。
【0045】なお、本実施の形態では、前記弁部材とし
て電磁弁16の場合を取り上げて説明しているが、前記
弁部材は、制御部17の制御により接続通路16cの開
閉を行うものであれば、他の弁部材であってもよい。
【0046】また、本実施の形態のモールド装置におけ
る制御部17は、電磁弁16の開閉動作を制御するもの
であるが、この制御部17は、電磁弁16の開閉動作の
制御の他に、真空ポンプ15の排気動作を制御するもの
であってもよく、さらに、上金型3や下金型4の昇降動
作や、封止用樹脂6の注入動作などを制御するものであ
ってもよい。
【0047】また、モールド金型11の上金型3には、
吸引孔3cと繋がった溝状の複数の排気通路18が形成
されており、かつそれぞれの排気通路18がテープ基板
支持面3bに開口して形成されている。
【0048】ここで、図2に示すモールド金型11にお
ける溝状の排気通路18は、例えば、上金型3のキャビ
ティ3aを形成するテープ基板支持面3bにおいて、吸
引孔3cを中心としてほぼ同心円上に複数個形成されて
おり、それら排気通路18は吸引孔3cに繋がってい
る。
【0049】なお、溝状の排気通路18の形状は、前記
同心円上に限定されるものではなく、上金型3のテープ
基板支持面3bにおいて格子状に形成されていてもよ
く、もしくは、蜂の巣状などに形成されていてもよい。
【0050】また、モールド金型11には、封止用樹脂
6をキャビティ3a,4aに注入する際にその封止用樹
脂6の分岐点となるカル7aに連通するランナ8が形成
されたカルブロック7と、カル7aに封止用樹脂6を押
し出すプランジャ10と、このプランジャ10と一対を
成す封止用樹脂6の供給口であるポット9と、封止用樹
脂6のキャビティ3a,4aへの注入口であるゲート1
4とが形成されている。
【0051】さらに、本実施の形態のモールド装置は、
マルチポット形のトランスファー式のものであるため、
モールド金型11の上金型3と下金型4との合わせ面2
7には、半導体チップ20が搭載されたテープ基板21
であるワーク12が配置される所定形状、つまりCSP
19の封止部22の形状に対応したキャビティ3a,4
aが複数個形成されている。
【0052】したがって、本実施の形態のモールド装置
は、1台のモールド金型11で同時に複数個のCSP1
9の封止部22を形成することができる。
【0053】また、本実施の形態のモールド装置は、マ
ルチポット形のものであるため、下金型4には、複数の
シリンダ状のポット9が貫通して形成され、モールド時
には、このポット9に、タブレット状の封止用樹脂6が
セットされる。
【0054】つまり、本実施の形態のモールド装置は、
下金型4が稼動側であり、型締めおよび型開きの際に
は、この下金型4が上下動(昇降)する。
【0055】次に、本実施の形態のモールド装置を用い
て樹脂封止(モールド)が行われて組み立てられた半導
体装置の一例であるCSP19(図3参照)の構造につ
いて説明する。
【0056】なお、CSP19は、半導体チップ20搭
載用の基板としてテープ基板21を用いたものであると
ともに、外部端子として複数のボール状の電極すなわち
複数のバンプ電極23が設けられたファインピッチの小
形のテープBGAタイプのものである。
【0057】CSP19の構成は、主面20aに半導体
集積回路が形成されかつアルミニウムからなる表面電極
であるパッド20bが設けられた半導体チップ20と、
半導体チップ20を支持し、かつこの半導体チップ20
のパッド20bに応じて設けられたリード部21b(基
板電極)を備えたテープ基板21(薄膜配線基板)と、
CSP19の外部端子としてテープ基板21のバンプ取
り付け面21aに複数個取り付けられたバンプ電極23
と、半導体チップ20のパッド20bとこれに対応する
リード部21bとを電気的に接続するボンディングワイ
ヤ24と、半導体チップ20およびボンディングワイヤ
24を樹脂封止して形成した封止部22とからなる。
【0058】なお、外部端子である複数のバンプ電極2
3は、テープ基板21のチップ搭載側の面と反対側の面
であるバンプ取り付け面21aにおいて格子状に配列さ
れ、さらに、半導体チップ20は、樹脂系のダイボンド
材であるペースト材25などによってテープ基板21に
固定されている。
【0059】また、半導体チップ20には、その主面2
0a(半導体集積回路が形成された面)の外周部全体に
複数個の表面電極であるパッド20bが形成されてい
る。
【0060】なお、テープ基板21は、例えば、ポリイ
ミドフィルムなどからなるテープ基材21cからなり、
このテープ基材21cにNiめっき層と金めっき層とか
らなるリード部21b(内部配線も含む)が形成され、
リード部21bの露出部21e以外の箇所の表面は、レ
ジスト膜21dによって覆われている。
【0061】さらに、テープ基材21cに取り付けられ
た複数のバンプ電極23は、例えば、半田によって形成
されたものであり、また、封止部22を形成する封止用
樹脂6は、例えば、エポキシ系の熱硬化性樹脂である。
【0062】また、封止部22は、図1に示すモールド
装置を用いてモールドされて形成されたものである。
【0063】次に、本実施の形態のモールド方法につい
て説明する。
【0064】なお、前記モールド方法は、図1に示すモ
ールド装置を用いて行うものであり、本実施の形態で
は、前記モールド方法を図3に示すテープBGAである
CSP19(半導体装置)の製造方法と併せて図4およ
び図5に示すプロセス図に基づいて説明する。
【0065】さらに、本実施の形態の半導体装置の製造
方法は、テープ基板21の半導体チップ20を搭載する
面側において樹脂封止を行ってチップ支持面側にのみ封
止部22を形成するものである。
【0066】まず、図4に示すステップS1により、主
面20aに半導体集積回路が形成された半導体チップ2
0を準備する。
【0067】一方、ステップS2により、所定箇所にダ
イボンド用のペースト材25が予め塗布され、かつ半導
体チップ20を搭載可能なテープ基板21を準備する。
【0068】続いて、ステップS3により、ペースト材
25上に半導体チップ20を配置して所定温度に加熱し
てダイボンディングを行う。
【0069】その後、半導体チップ20のパッド20b
(表面電極)とこれに対応するテープ基板21のリード
部21b(基板電極)の露出部21eとを、ステップS
4に示すワイヤボンディングによって電気的に接続す
る。
【0070】なお、ここで用いるボンディングワイヤ2
4は、例えば、金線であり、このボンディングワイヤ2
4によって半導体チップ20のパッド20bとテープ基
板21のリード部21bとを電気的に接続する。
【0071】その後、ステップS5に示すモールドを行
う。
【0072】その際、まず、CSP19(半導体装置)
の封止部22に対応したキャビティ3a,4aを備えか
つこのキャビティ3aの一部を形成するテープ基板支持
面3bに開口した吸引孔3cが設けられたモールド金型
11を備えるモールド装置を準備する。
【0073】すなわち、図1および図2に示すモールド
装置を準備する。
【0074】なお、前記モールド装置は、吸引孔3cを
介してテープ基板21を吸引する基板吸引部13を有し
ているものであり、この基板吸引部13には、吸引孔3
cを介してテープ基板21を吸引する真空ポンプ15
と、真空ポンプ15と吸引孔3cとの接続通路16cの
開閉を行う電磁弁16と、電磁弁16の開閉動作を行う
制御部17とが設置されている。
【0075】一方、ダイボンディングとワイヤボンディ
ングとを終了したテープ基板21であるワーク12を準
備する。
【0076】続いて、ワーク12をモールド装置のロー
ダ1にセットした後、図5に示すモールド工程における
ステップS11により、ワーク12を、モールド金型1
1における一対の上金型3と下金型4のうちの下金型4
のキャビティ4a上に配置する。
【0077】その際、図2に示すように、半導体チップ
20の主面20aを下方に向け、テープ基板21のバン
プ取り付け面21a(図3参照)を上方に向けて下金型
4のキャビティ4aにワーク12を配置する。
【0078】続いて、ステップS12により、テープ基
板21の吸引を開始する。
【0079】まず、制御部17によって電磁弁16を開
けた状態とし、この状態で真空ポンプ15によって吸引
孔3cを介してキャビティ4aの真空排気を行い、これ
により、テープ基板21を吸引する。
【0080】その結果、半導体チップ20が搭載された
テープ基板21であるワーク12を吸引孔3cを介して
吸引して、モールド金型11の上金型3のテープ基板支
持面3bにテープ基板21を密着させる。
【0081】本実施の形態のモールド装置では、1つの
吸引孔3cが、テープ基板21のバンプ取り付け面21
aの半導体チップ20に対応したチップ領域21fを、
テープ基板支持面3bに密着させるように1つのキャビ
ティ3aに対応して設けられている。
【0082】さらに、吸引孔3cは、上金型3において
同心円状に形成された複数の排気通路18に連通し、こ
れら排気通路18がテープ基板支持面3bに開口してい
るため、テープ基板21のバンプ取り付け面21aのチ
ップ領域21fを、図6(c)に示す隙間26を形成す
ることなくテープ基板支持面3bに密着させることがで
きる。
【0083】その後、テープ基板21をテープ基板支持
面3bに密着させた状態で、ステップS13により、稼
動側である下金型4を上金型3(第1金型)に向けて上
昇させて、上金型3と下金型4の型締め(金型クラン
プ)を行う。
【0084】モールド金型11の型締め後、キャビティ
3a,4aに封止用樹脂6(レジン)を供給して半導体
チップ20のモールドを行う。
【0085】その際、まず、ステップS14により、下
金型4(第2金型)のポット9にタブレット状の封止用
樹脂6を投入してタブレットセットを行う。
【0086】なお、モールド金型11は、予め、所定温
度に加熱しておく。
【0087】その後、ポット9内のタブレット状の封止
用樹脂6を溶融し、続いて、プランジャ10によって封
止用樹脂6を押し出して、ステップS15に示すレジン
加圧注入を行う。
【0088】その際、所定の圧力でプランジャ10を押
すことにより、ポット9から封止用樹脂6が押し出さ
れ、ランナ8やゲート14などを介して上金型3と下金
型4のキャビティ3a,4aの内部に封止用樹脂6を注
入し、これにより、半導体チップ20やボンディングワ
イヤ24のモールドを行う。
【0089】この時、上金型3および下金型4のキャビ
ティ3a,4aの内部には、封止用樹脂6が充填してい
くが、吸引孔3cを介した真空ポンプ15による真空排
気によってテープ基板21が上金型3側に吸引されてい
るため、テープ基板21のバンプ取り付け面21aと上
金型3のテープ基板支持面3bとは密着しており、図6
(c)に示すような隙間26は形成されていない。
【0090】したがって、テープ基板21のチップ領域
21fがレジン注入圧力によって変形することがなく、
このテープ基板21の変形による応力が半導体チップ2
0に加わることもない。
【0091】これにより、レジン注入時のチップクラッ
クの発生を防ぐことができる。
【0092】封止用樹脂6の充填完了後、モールド金型
11を所定の温度まで冷やし、これにより、キャビティ
3a,4aの内部の封止用樹脂6を硬化させてモールド
を完了させる(ステップS16)。
【0093】その後、ステップS17により、テープ基
板21の吸引を停止する。すなわち、制御部17によっ
て電磁弁16を閉状態とし、接続通路16cにおける真
空ポンプ15からの真空排気(吸引)を停止させる。
【0094】これにより、テープ基板21は吸引状態か
ら解放される。
【0095】その後、ステップS18により、稼動側の
下金型4を下降させて型開きを行う。
【0096】さらに、ステップS19により、モールド
金型11から封止部22が形成されたテープ基板21で
あるワーク12を取り出す。
【0097】これにより、ステップS5のモールド工程
を終了し、ワーク12をアンローダ2を介してモールド
装置の外部に搬出する。
【0098】その後、テープ基板21のバンプ取り付け
面21aに半導体チップ20のパッド20bと電気的に
接続させてバンプ電極23(外部端子)を取り付ける。
【0099】ここでは、まず、ステップS6により、ワ
ーク12のテープ基板21のバンプ取り付け面21aの
所定箇所にはんだボールを供給するバンプ転写を行い、
各バンプ電極23の仮固定を行う。
【0100】続いて、ステップS7により、ワーク12
に対してリフローによるバンプ形成を行う。つまり、ワ
ーク12を所定温度のリフロー炉などに通して外部端子
である所定数のバンプ電極23をテープ基板21のバン
プ取り付け面21aに取り付ける。
【0101】これにより、各バンプ電極23は、それぞ
れに半導体チップ20のパッド20bと電気的に接続さ
れて取り付けられる。
【0102】その後、種々の検査を行って図3に示すC
SP19(半導体装置)の完成とする(ステップS
8)。
【0103】本実施の形態のモールド方法および装置な
らびにそれを用いた半導体装置の製造方法によれば、以
下のような作用効果が得られる。
【0104】すなわち、樹脂封止(モールド)を行う際
に、半導体チップ20が搭載されたテープ基板21をモ
ールド金型11の上金型3に設けられた吸引孔3cを介
して吸引し、これにより、モールド金型11のテープ基
板支持面3bにテープ基板21を密着させて樹脂封止を
行うことが可能になる。
【0105】その結果、上金型3のテープ基板支持面3
bとワーク12のテープ基板21のバンプ取り付け面2
1aとの間に隙間26が形成されることをなくすことが
できる。
【0106】ここで、図6に示す比較例に、モールド時
(レジン注入時)のチップクラックの発生のメカニズム
を表す。
【0107】まず、図6(a)は、ダイボンディング前
のテープ基板21を示したものであり、両端が外枠部2
1gによって支持されたテープ基板21には、ダイボン
ディング前に、すでに局部的な凹凸や反りが形成されて
いる。
【0108】そこで、図6(b)に示すように、ダイボ
ンディング(ペレットボンディングまたはぺ付けともい
う)後には、テープ基板21の変形が残存し、さらに、
ペースト材25の硬化収縮によってテープ基板21には
撓みが発生する。
【0109】続いて、図6(c)に示すように、モール
ド金型11のキャビティ3a,4aに配置した後、型締
めが行われると、テープ基板21のバンプ取り付け面2
1aと上金型3のテープ基板支持面3bとの間に隙間2
6が形成される。
【0110】この状態で、図6(d)に示すように、樹
脂(レジン)注入が行われると、樹脂注入圧力により、
テープ基板21とテープ基板支持面3bとの間の隙間2
6が押しつぶされ、これにより、半導体チップ20にテ
ープ基板21の上金型3側への変形による応力が加わ
る。
【0111】その結果、チップクラックに到る。
【0112】本実施の形態のモールド方法およびモール
ド装置ならびにCSP19の製造方法では、上金型3に
テープ基板21を密着させるため、上金型3のテープ基
板支持面3bとテープ基板21のバンプ取り付け面21
aとの間に図6(c)に示すような隙間26が形成され
ることはない。
【0113】したがって、封止用樹脂6の注入時にテー
プ基板21が上金型3側に変形することはない。
【0114】これにより、封止用樹脂6の注入時に、半
導体チップ20に対してテープ基板21の変形による応
力が加わることはないため、モールド時のチップクラッ
クの発生を防ぐことができる。
【0115】その結果、CSP19(半導体装置)の製
造においてモールドの安定化を図ることができ、さら
に、CSP19の封止部22のモールド品質の向上を図
ることができる。
【0116】また、モールド金型11のテープ基板支持
面3bにテープ基板21を密着させて樹脂封止を行うこ
とにより、テープ基板21の平坦度を向上させて樹脂封
止を行うことができ、その結果、CSP19組み立て後
のCSP19におけるテープ基板21の平坦度を高精度
にすることができる。
【0117】これにより、CSP19において、そのテ
ープ基板21のバンプ取り付け面21aに取り付けられ
た外部端子であるバンプ電極23の高さのばらつきも抑
えることができ、その結果、CSP19の実装性を向上
させることができる。
【0118】また、テープ基板21のバンプ取り付け面
21aのチップ領域21fに対応した箇所に開口する吸
引孔3cが上金型3に設けられ、この吸引孔3cを介し
てテープ基板21を上金型3のテープ基板支持面3bに
密着させることにより、様々な大きさの半導体チップ2
0に対してもそれらの半導体チップ20を密着させるこ
とができる。
【0119】すなわち、吸引孔3cを、テープ基板21
のチップ領域21f内に対応した箇所に開口するように
設けておくことにより、この吸引孔3cを様々な大きさ
の半導体チップ20に対応させることができ、その結
果、モールド金型11を加工する際の加工費を最小限に
留めることができる。
【0120】したがって、モールド金型11の金型加工
費を低減できる。
【0121】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【0122】例えば、前記実施の形態においては、モー
ルド装置がマルチポット式のトランスファーモールド装
置の場合を説明したが、前記モールド装置は、必ずしも
マルチポット式に限定されるものではなく、シングルポ
ット式のトランスファーモールド装置であってもよい。
【0123】また、前記実施の形態においては、第1金
型を上金型3とし、第2金型を下金型4としたが、両者
の関係は、その反対であってもよい。
【0124】つまり、第1金型を下金型4とし、第2金
型を上金型3としてもよい。
【0125】さらに、前記実施の形態においては、上金
型3に吸引孔3cが設けられている場合を説明したが、
吸引孔3cは下金型4に設けられていてもよい。
【0126】すなわち、テープ基板21のバンプ取り付
け面21aが下方を向いて配置される場合には、下金型
4に吸引孔3cを設けることになる。
【0127】また、前記実施の形態では、半導体装置の
一例としてCSP19を取り上げて説明したが、前記半
導体装置は、CSP19に限定されるものではなく、薄
膜配線基板(テープ基板21)を用いて組み立てられ、
かつ樹脂封止が行われる半導体装置であれば、CSP1
9より大形のBGAなどの他の半導体装置であってもよ
い。
【0128】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0129】(1).樹脂封止の際に、モールド金型に
設けられた吸引孔を介して薄膜配線基板を吸引し、モー
ルド金型の薄膜配線基板支持面に薄膜配線基板を密着さ
せて樹脂封止を行うことにより、薄膜配線基板支持面と
薄膜配線基板との間に隙間が形成されることがないた
め、薄膜配線基板が変形することはない。これにより、
封止用樹脂注入時に半導体チップに対して薄膜配線基板
の変形による応力が加わることはないため、モールド時
のチップクラックの発生を防ぐことができる。その結
果、半導体装置の製造においてモールドの安定化を図る
ことができ、さらに、半導体装置の封止部のモールド品
質の向上を図ることができる。
【0130】(2).モールド金型の薄膜配線基板支持
面に薄膜配線基板を密着させて樹脂封止を行うことによ
り、薄膜配線基板の平坦度を向上させて樹脂封止を行う
ことができ、その結果、半導体装置組み立て後の薄膜配
線基板の平坦度を高精度にすることができる。これによ
り、半導体装置において、その薄膜配線基板の外部端子
取り付け面に取り付けられた外部端子の高さのばらつき
も抑えることができ、その結果、半導体装置の実装性を
向上させることができる。
【図面の簡単な説明】
【図1】本発明のモールド装置の構造の実施の形態の一
例を示す外観斜視図である。
【図2】図1に示すモールド装置のモールド金型および
吸引制御系の構造の一例を示す部分断面図である。
【図3】図1に示すモールド装置によって樹脂封止され
た半導体装置の一例であるCSPの構造を示す断面図で
ある。
【図4】本発明の半導体装置の製造方法の実施の形態の
一例を示す製造プロセス図である。
【図5】図4に示す半導体装置の製造方法におけるモー
ルド工程の一例を示すモールドプロセス図である。
【図6】(a),(b),(c),(d)は本発明の半導体装
置の製造方法に対する比較例の半導体装置の製造方法を
示す図であり、(a)はテープ基板の断面図、(b)は
ダイボンド後の半導体チップとテープ基板の断面図、
(c)は金型セット時のモールド金型とワークの部分断
面図、(d)はワークのチップクラック状態を示す部分
断面図である。
【符号の説明】
1 ローダ 2 アンローダ 3 上金型(第1金型) 3a キャビティ 3b テープ基板支持面(薄膜配線基板支持面) 3c 吸引孔 4 下金型(第2金型) 4a キャビティ 5 樹脂成形部 6 封止用樹脂 7 カルブロック 7a カル 8 ランナ 9 ポット 10 プランジャ 11 モールド金型 12 ワーク 13 基板吸引部 14 ゲート 15 真空ポンプ(真空排気手段) 16 電磁弁(弁部材) 16a 圧縮ばね 16b ソレノイド 16c 接続通路 17 制御部 18 排気通路 19 CSP(半導体装置) 20 半導体チップ 20a 主面 20b パッド(表面電極) 21 テープ基板(薄膜配線基板) 21a バンプ取り付け面(外部端子取り付け面) 21b リード部(基板電極) 21c テープ基材 21d レジスト膜 21e 露出部 21f チップ領域 21g 外枠部 22 封止部 23 バンプ電極(外部端子) 24 ボンディングワイヤ 25 ペースト材 26 隙間 27 合わせ面
フロントページの続き (72)発明者 鈴木 悟 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 平野 次彦 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 (72)発明者 小澤 英美 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Fターム(参考) 4F202 AM32 CA11 CB01 CB17 CK25 CP05 CP07 CQ01 CQ06 5F061 AA01 BA05 CA21 DA06

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 薄膜配線基板を用いて組み立てられる樹
    脂封止形の半導体装置のモールド方法であって、 前記半導体装置の封止部に対応したキャビティを形成す
    る薄膜配線基板支持面に開口した吸引孔が設けられたモ
    ールド金型を備えるモールド装置を準備する工程と、 半導体チップが搭載された前記薄膜配線基板を前記モー
    ルド金型の前記キャビティに配置する工程と、 前記半導体チップが搭載された前記薄膜配線基板を前記
    吸引孔を介して吸引して、前記モールド金型の前記薄膜
    配線基板支持面に前記薄膜配線基板を密着させる工程
    と、 前記薄膜配線基板を前記薄膜配線基板支持面に密着させ
    た後、前記モールド金型を構成する第1金型と第2金型
    の型締めを行う工程と、 型締め後、前記薄膜配線基板を前記薄膜配線基板支持面
    に密着させた状態で前記キャビティに封止用樹脂を供給
    して前記半導体チップをモールドする工程と、 前記封止用樹脂の硬化後、前記薄膜配線基板の吸引を解
    放して前記モールド金型から前記封止部が形成された前
    記薄膜配線基板を取り出す工程とを有することを特徴と
    するモールド方法。
  2. 【請求項2】 請求項1記載のモールド方法であって、
    前記薄膜配線基板を前記モールド金型の前記薄膜配線基
    板支持面に密着させる際に、前記薄膜配線基板の外部端
    子取り付け面の前記半導体チップに対応したチップ領域
    を前記薄膜配線基板支持面に密着させることを特徴とす
    るモールド方法。
  3. 【請求項3】 請求項1または2記載のモールド方法で
    あって、前記薄膜配線基板のチップ支持面側において樹
    脂封止を行って前記チップ支持面側にのみ前記封止部を
    形成することを特徴とするモールド方法。
  4. 【請求項4】 薄膜配線基板を用いて組み立てられる半
    導体装置の樹脂封止を行うモールド装置であって、 前記半導体装置の封止部に対応したキャビティが形成さ
    れ、前記キャビティを形成する薄膜配線基板支持面に開
    口した吸引孔が設けられたモールド金型と、 半導体チップが搭載された前記薄膜配線基板を前記モー
    ルド金型の前記薄膜配線基板支持面に支持した際に、前
    記吸引孔を介して前記薄膜配線基板を吸引する基板吸引
    部とを有し、 前記半導体チップの樹脂封止を行う際に、前記半導体チ
    ップが搭載された前記薄膜配線基板を前記基板吸引部に
    よって前記吸引孔を介して吸引して、前記モールド金型
    の前記薄膜配線基板支持面に前記薄膜配線基板を密着さ
    せて樹脂封止を行うことを特徴とするモールド装置。
  5. 【請求項5】 請求項4記載のモールド装置であって、
    前記モールド金型に、前記吸引孔と繋がる複数の排気通
    路が前記薄膜配線基板支持面に開口して形成されている
    ことを特徴とするモールド装置。
  6. 【請求項6】 請求項4または5記載のモールド装置で
    あって、前記基板吸引部に、前記吸引孔を介して前記薄
    膜配線基板を吸引する真空排気手段と、前記真空排気手
    段と前記吸引孔との接続通路の開閉を行う弁部材と、前
    記弁部材の開閉動作を行う制御部とが設けられているこ
    とを特徴とするモールド装置。
  7. 【請求項7】 請求項4,5または6記載のモールド装
    置を用いた半導体装置の製造方法であって、 主面に半導体集積回路が形成された半導体チップを準備
    する工程と、 前記半導体チップを搭載可能な薄膜配線基板を準備する
    工程と、 前記半導体チップと前記薄膜配線基板とを接合する工程
    と、 前記半導体チップの表面電極と前記薄膜配線基板の基板
    電極とを電気的に接続する工程と、 キャビティを形成する薄膜配線基板支持面に開口した吸
    引孔が設けられたモールド金型の前記キャビティに前記
    半導体チップが搭載された前記薄膜配線基板を配置した
    後、前記吸引孔を介して前記薄膜配線基板を吸引して前
    記モールド金型の薄膜配線基板支持面に前記薄膜配線基
    板を密着させ、その後、前記モールド金型の型締めを行
    って前記薄膜配線基板支持面に前記薄膜配線基板を密着
    させた状態で前記キャビティに封止用樹脂を供給して前
    記半導体チップを樹脂封止する工程と、 前記薄膜配線基板の外部端子取り付け面に前記半導体チ
    ップの表面電極と電気的に接続させて外部端子を取り付
    ける工程とを有することを特徴とする半導体装置の製造
    方法。
  8. 【請求項8】 請求項7記載の半導体装置の製造方法で
    あって、前記薄膜配線基板のチップ支持面側において樹
    脂封止を行って前記チップ支持面側にのみ封止部を形成
    することを特徴とする半導体装置の製造方法。
JP05489499A 1999-03-03 1999-03-03 半導体装置の製造方法 Expired - Fee Related JP3955408B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05489499A JP3955408B2 (ja) 1999-03-03 1999-03-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05489499A JP3955408B2 (ja) 1999-03-03 1999-03-03 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2000252310A true JP2000252310A (ja) 2000-09-14
JP2000252310A5 JP2000252310A5 (ja) 2005-06-30
JP3955408B2 JP3955408B2 (ja) 2007-08-08

Family

ID=12983319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05489499A Expired - Fee Related JP3955408B2 (ja) 1999-03-03 1999-03-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3955408B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309283C (zh) * 2002-09-27 2007-04-04 三洋电机株式会社 电路装置的制造方法
KR100865473B1 (ko) 2007-07-30 2008-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰딩 장치
US8154122B2 (en) 2008-05-26 2012-04-10 Samsung Electronics Co., Ltd Semiconductor package and methods of manufacturing the semiconductor package
KR101343242B1 (ko) 2012-11-19 2013-12-18 에스티에스반도체통신 주식회사 집적회로 패키지 몰딩 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309283C (zh) * 2002-09-27 2007-04-04 三洋电机株式会社 电路装置的制造方法
KR100865473B1 (ko) 2007-07-30 2008-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰딩 장치
US8154122B2 (en) 2008-05-26 2012-04-10 Samsung Electronics Co., Ltd Semiconductor package and methods of manufacturing the semiconductor package
KR101343242B1 (ko) 2012-11-19 2013-12-18 에스티에스반도체통신 주식회사 집적회로 패키지 몰딩 장치

Also Published As

Publication number Publication date
JP3955408B2 (ja) 2007-08-08

Similar Documents

Publication Publication Date Title
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
JP4326786B2 (ja) 樹脂封止装置
US8338922B1 (en) Molded leadframe substrate semiconductor package
JP3581814B2 (ja) 樹脂封止方法及び樹脂封止装置
JP2000294673A (ja) 半導体装置の製造方法
JP2001053094A (ja) 樹脂封止方法及び装置
JP3423912B2 (ja) 電子部品、電子部品の樹脂封止方法、及び樹脂封止装置
JP2003264205A (ja) 半導体装置の製造方法
JP2001223229A (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
KR20030012808A (ko) 반도체 실장체 제조 방법 및 장치
JP3606078B2 (ja) 半導体装置およびその製造方法
JP2004230707A (ja) 電子部品の樹脂封止成形方法及び装置
TW201818482A (zh) 樹脂封裝裝置及樹脂封裝方法
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
JP2000252310A (ja) モールド方法および装置ならびにそれを用いた半導体装置の製造方法
JP3561209B2 (ja) フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
KR102205385B1 (ko) 수지 성형 장치, 이형 필름의 박리 방법 및 수지 성형품의 제조 방법
US7678617B1 (en) Universal laminator
KR20090089399A (ko) 집적 회로 패키지 및 집적 회로 패키지에서 방열시키는 방법
US20020130401A1 (en) Underfill applications using film technology
JPS61125025A (ja) 半導体装置の製造方法
JP3014577B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041015

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070502

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees