KR100865473B1 - 반도체 패키지 제조용 몰딩 장치 - Google Patents

반도체 패키지 제조용 몰딩 장치 Download PDF

Info

Publication number
KR100865473B1
KR100865473B1 KR1020070076128A KR20070076128A KR100865473B1 KR 100865473 B1 KR100865473 B1 KR 100865473B1 KR 1020070076128 A KR1020070076128 A KR 1020070076128A KR 20070076128 A KR20070076128 A KR 20070076128A KR 100865473 B1 KR100865473 B1 KR 100865473B1
Authority
KR
South Korea
Prior art keywords
chase
cavity
package
molding apparatus
semiconductor package
Prior art date
Application number
KR1020070076128A
Other languages
English (en)
Inventor
정연수
김기정
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020070076128A priority Critical patent/KR100865473B1/ko
Application granted granted Critical
Publication of KR100865473B1 publication Critical patent/KR100865473B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 패키지 제조용 몰딩 장치에 관한 것으로서, 더욱 상세하게는 리드프레임의 칩탑재판 및 리드이 저면이 외부로 노출되는 패키지를 몰딩함에 있어서, 칩탑재판 및 리드의 저면에 몰드 찌꺼기가 묻게 되는 몰드 플러시 현상을 완전히 방지할 수 있도록 한 반도체 패키지 제조용 몰딩 장치에 관한 것이다.
이를 위해, 본 발명은 다수의 제1캐비티가 저면에 등간격을 이루며 형성된 상부 체이스와; 상기 상부 체이스의 제1캐비티와 상하로 일치되는 위치에 다수의 제2캐비티가 관통 형성된 중간 체이스와; 상면이 평평한 면으로 형성된 하부 체이스와; 상기 하부 체이스의 상면에 깔리되, 그 위쪽에 배치되는 중간 체이스의 제2캐비티를 가리면서 깔리게 되는 필름; 을 포함하여 구성된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치를 제공한다.
반도체 패키지, 몰딩 장치, 상부 체이스, 중간 체이스, 하부 체이스, 캐비티, 필름, 몰드 플러시

Description

반도체 패키지 제조용 몰딩 장치{Molding device for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 몰딩 장치에 관한 것으로서, 더욱 상세하게는 리드프레임의 칩탑재판 및 리드이 저면이 외부로 노출되는 패키지를 몰딩함에 있어서, 칩탑재판 및 리드의 저면에 몰드 찌꺼기가 묻게 되는 몰드 플러시 현상을 완전히 방지할 수 있도록 한 반도체 패키지 제조용 몰딩 장치에 관한 것이다.
반도체 패키지 제조용 리드프레임은 골격 역할을 하는 사이드프레임과, 반도체 칩이 탑재되는 칩탑재판과, 상기 사이드프레임과 칩탑재판의 각 모서리를 연결하는 타이바와, 상기 사이드프레임으로부터 상기 칩탑재판에 인접되는 위치까지 연장된 다수의 리드를 포함하여 구성되며, 최근의 리드프레임은 반도체 패키지의 경박단소화 및 단위생산성 향상 등을 고려하여 반도체 패키지 영역이 예를들어 4×4, 4×5 등의 매트릭스 배열을 갖는 스트립 형태로 제작되고 있다.
이러한 구조의 리드프레임을 이용한 반도체 패키지는 리드프레임의 칩탑재판 에 반도체 칩을 부착하는 공정과, 상기 반도체 칩의 본딩패드와 리드프레임의 각 리드간을 연결하는 와이어 본딩 공정과, 상기 칩과 와이어와 칩탑재판 등을 외부로부터 보호하기 위하여 수지로 몰딩하는 공정과, 몰딩수지의 외부로 노출된 외부리드를 단자 형상으로 만들기 위한 트리밍 및 포밍 공정 등을 거쳐 제조된다.
최근에 제조되고 있는 리드프레임을 이용한 반도체 패키지는 칩의 크기에 가깝게 제조되는 칩 스케일 패키지, 열방출 효과를 얻기 위하여 칩탑재판의 저면을 노출시킨 EP(Exposed Pad)패키지, 칩탑재판과 리드의 저면을 모두 노출시킨 퓨젼 쿼드 패키지(Fusion Quad Package) 및 MLF(Micro Lead Frame) 패키지 등 여러가지 형태로 제조되고 있다.
상기 칩탑재판과 리드의 저면이 모두 노출되는 패키지의 경우에는 몰딩 공정시 리드에 몰딩수지가 칩탑재판 및 리드의 저면에 묻게 되는 몰드 플러시(mold flash) 현상이 발생되며, 이 칩탑재판과 리드의 저면에 묻은 몰드 찌꺼기를 제거하기 위한 별도의 디플러시 공정을 추가로 진행하게 되므로, 결국 반도체 패키지의 품질 문제가 끊임없이 발생되고, 또한 수율 저하에 지대한 영향을 끼치는 문제점이 있다.
여기서, 칩탑재판 및 리드의 저면이 모두 외부로 노출되는 퓨젼 쿼드 패키지 및 MLF 패키지 또는 이와 유사한 패키지들에 대한 기존의 몰딩 공정을 첨부한 도 1a 및 도 1b를 참조로 간략히 살펴보면 다음과 같다.
캐비티를 갖는 상형(1) 및 하형(2)을 포함하는 몰딩금형의 제공 단계 및 상기 하형의 캐비티(3)에 몰드 플러시 방지를 위한 필름(24)을 깔아주는 단계가 진행 된다.
다음으로, 상기 필름(24)상에 반도체 칩(30) 부착 및 와이어(32) 본딩이 완료된 패키지(34)를 안착시키는 단계가 진행되는데, 칩탑재판(36)의 저면과 리드(38)의 저면이 필름(24)상에 밀착되는 상태가 된다.
이어서, 상기 상형(1) 및 하형(2)을 클램핑한 다음, 캐비티(3)내에 몰딩수지(40)가 공급되는 단계가 진행되어, 반도체 칩(30)과 와이어(32) 등이 몰딩수지(40)로 몰딩된다.
최종적으로, 상기 상형(1) 및 하형(2)을 분리한 다음, 반도체 패키지(34)를 탈형시키게 되면, 도 1b에 도시된 바와 같이 칩탑재판(36) 및 내부 리드(38)의 저면이 외부로 노출된 구조의 패키지(34)가 완성된다.
그러나, 상기 하형의 캐비티에 깔린 필름에 칩 부착 및 와이어 본딩이 완료된 패키지를 안착시킬 때, 필름이 들뜨거나 예기치 않은 방향으로 움직여서 주름이 잡히게 되는 경우가 발생하게 되고, 그에 따라 캐비티내에 몰딩수지가 공급되는 동시에 필름의 들뜬 틈새 등을 통하여 칩탑재판 및 리드의 저면까지 침투하여, 칩탑재판 및 리드의 저면에 몰딩수지가 묻게 되는 몰드 플러시 현상이 발생되는 문제점이 있다.
이에, 몰딩 공정시 발생하는 몰드 플러시 현상을 근본적으로 방지할 수 있는 몰딩 방법이 요구되고 있다.
본 발명은 상기와 같은 문제점을 감안하여 안출한 것으로서, 필름이 깔리게 되는 평평한 표면을 갖는 하부 체이스와, 필름상에 안착되는 중간 체이스와, 캐비티를 갖는 상부 체이스 등의 구성을 기반으로 하여, 리드프레임의 칩탑재판 및 리드이 저면이 외부로 노출되는 패키지를 몰딩함에 있어서, 칩탑재판 및 리드의 저면에 몰드 찌꺼기가 묻게 되는 몰드 플러시 현상을 완전히 방지할 수 있도록 한 반도체 패키지 제조용 몰딩 장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은: 다수의 제1캐비티가 저면에 등간격을 이루며 형성된 상부 체이스와; 상기 상부 체이스의 제1캐비티와 상하로 일치되는 위치에 다수의 제2캐비티가 관통 형성된 중간 체이스와; 상면이 평평한 면으로 형성된 하부 체이스와; 상기 하부 체이스의 상면에 깔리되, 그 위쪽에 배치되는 중간 체이스의 제2캐비티를 가리면서 깔리게 되는 필름; 을 포함하여 구성된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치를 제공한다.
바람직한 일 구현예로서, 상기 제1캐비티는 상부 체이스의 저면에서 그 양쪽에 스트립 단위를 이루며 대칭 배열된 것을 특징으로 한다.
바람직하게는, 상기 상부 체이스의 중간부분에는 그 길이방향을 따라 등간격을 이루며 제1클램핑용 홀이 관통 형성된 것을 특징으로 한다.
바람직한 다른 구현예로서, 상기 제2캐비티는 중간 체이스의 전체 면적에서 그 양쪽에 스트립 단위를 이루며 대칭 배열된 것을 특징으로 한다.
바람직하게는, 상기 중간 체이스의 중간부분에는 그 길이방향을 따라 상기 제1클램핑용 홀과 일치하는 제2클램핑용 홀이 관통 형성된 것을 특징으로 한다.
바람직한 또 다른 구현예로서, 상기 하부 체이스에는 상기 필름을 흡착 고정시킬 수 있는 진공홀이 더 형성된 것을 특징으로 한다.
바람직하게는, 상기 하부 체이스의 중간부분에는 그 길이방향을 따라 상기 제1 및 제2클램핑용 홀과 일치하는 제3클램핑용 홀이 관통 형성된 것을 특징으로 한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공할 수 있다.
반도체 칩 및 리드의 저면이 외부로 노출되는 반도체 패키지를 몰딩함에 있어서, 하부 체이스의 평평한 상면에 필름을 깔고, 그 위에 캐비티를 갖는 중간 체이스를 안착시킨 다음, 중간 체이스 위에 상부 체이스를 클램핑시킨 후, 각 캐비티로 몰딩수지를 공급함으로써, 반도체 칩 부착 및 와이어 본딩 공정이 완료된 패키지에 대한 몰딩 공정을 원할하게 수행할 수 있다.
특히, 반도체 칩 부착 및 와이어 본딩 공정이 완료된 패키지가 필름상에 견고한 고정상태로 밀착됨에 따라, 칩탑재판 및 리드의 저면에 몰딩수지가 전혀 침투되지 않게 되어, 결국 몰드 플러시 현상을 완전히 방지할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명에 따른 반도체 패키지 제조용 몰딩 장치는 칩 탑재판과 리드의 저면을 모두 노출시킨 퓨젼 쿼드 패키지 및 MLF 패키지 등, 칩 탑재판과 리드의 저면이 노출되는 어떠한 구조의 패키지라도 몰딩 공정에 유용하게 적용할 수 있다.
본 발명에 따른 몰딩 장치의 구성은 크게 상부 체이스, 중간 체이스, 하부체이스, 필름 등으로 구성되며, 각 구성을 상세하게 설명하면 다음과 같다.
첨부한 도 2는 본 발명에 따른 반도체 패키지 몰딩 장치의 상부 체이스를 나타내는 사시도이다.
도 2에 도시된 바와 같이, 상기 상부 체이스(10)는 본 발명의 몰딩 장치 구성중 가장 위쪽에 배열되는 구성으로서, 전체적으로 직사각의 블럭 형상을 가지면서 그 저면에는 다수의 제1캐비티(12)가 등간격을 이루며 오목하게 형성된다.
상기 제1캐비티(12)는 반도체 패키지 영역이 가로 및 세로 방향으로 형성된 스트립 단위의 리드프레임과 같이, 스트립 단위의 배열을 이루게 된다.
즉, 상기 제1캐비티(12)는 상부 체이스(10)의 저면에서 그 양쪽에 스트립 단위를 이루며 대칭 배열되고, 이 대칭 배열된 제1캐비티(12)의 사이 면적인 상기 상부 체이스(10)의 중간부분에는 그 길이방향을 따라 등간격을 이루며 제1클램핑용 홀(14)이 관통 형성된다.
첨부한 도 3은 본 발명에 따른 반도체 패키지 몰딩 장치의 중간 체이스를 나타내는 사시도이다.
도 3에 도시된 바와 같이, 상기 중간 체이스(16)는 상부 체이스(10)와 동일한 직사각형의 판형 구조로서, 상부 체이스(10)에 형성된 제1캐비티(12)의 갯수와 동일하면서 제1캐비티(12)와 일치하는 위치에 다수의 제2캐비티(18)가 관통 형성된다.
즉, 상기 제2캐비티(18)는 중간 체이스(16)의 전체 면적에서 그 양쪽에 스트립 단위를 이루며 대칭 배열되고, 이 대칭 배열된 제2캐비티(18)의 사이 면적인 상기 중간 체이스(16)의 중간부분에는 그 길이방향을 따라 등간격을 이루며, 즉 길이방향을 따라 등간격을 이루고 있는 상기 상부 체이스(10)의 제1클램핑용 홀(14)과 일치하는 제2클램핑용 홀(20)이 관통 형성된다.
첨부한 도 4는 본 발명에 따른 반도체 패키지 몰딩 장치의 하부 체이스를 나타내는 사시도이다.
도 4에 도시된 바와 같이, 상기 하부 체이스(22)는 상부 체이스(10)와 동일한 직사각 블럭 형상으로서, 그 상면은 평평한 면으로 형성되며, 이 평평한 면에는 후술하는 바와 같이 필름(24)이 깔리게 된다.
또한, 상기 하부 체이스(22)에는 상기 필름(24)을 흡착 고정시킬 수 있도록 진공제공수단(미도시됨)과 연결된 진공홀(26)이 형성되며, 이 진공홀(26)로 제공된 진공에 의하여 상기 필름(24)이 흡착 고정되어진다.
이때, 상기 하부 체이스(22)의 중간부분에는 그 길이방향을 따라 등간격을 이루며, 즉 길이방향을 따라 등간격을 이루고 있는 상기 상부 체이스(10)의 제1클램핑용 홀(14) 및 상기 중간 체이스(16)의 제2클램핑용 홀(20)과 서로 일치하는 제3클램핑용 홀(28)이 관통 형성된다.
한편, 상기 하부 체이스(22)의 상면이 캐비티 없이 평평한 면으로 형성되는 이유는 상부 체이스(10)의 제1캐비티(12)와 중간 체이스(16)의 제2캐비티(18)의 높이가 패키지의 몰딩 두께를 수용하기 때문에 굳이 하부 체이스에 캐비티를 형성할 필요가 없는 것이다.
여기서, 상기와 같은 구성으로 이루어진 본 발명의 몰딩 장치를 이용한 몰딩 공정을 설명하면 다음과 같다.
첨부한 도 5는 본 발명에 따른 반도체 패키지 몰딩 장치를 이용한 몰딩 공정을 순서대로 설명하는 단면도이고, 도 6은 본 발명에 따른 반도체 패키지 몰딩 장치를 이용한 몰딩 공정을 설명하는 확대 단면도이다.
먼저, 상기 하부 체이스(22)의 평평한 상면에 한 쌍의 필름(24)이 깔리게 된다.
즉, 한 쌍의 필름(24)은 상기 중간 체이스(16)의 제2캐비티(18)를 가려줄 수 있는 면적으로서, 상기 중간 체이스(16)의 양측에 대칭을 이루며 형성된 제2캐비티(18)를 모두 가려줄 수 있도록 한 쌍의 필름(24)이 하부 체이스(22)의 평평한 상면에 깔리게 된다.
이때, 상기 하부 체이스(22)의 진공홀(26)을 통하여 진공이 제공되면, 상기 필름(24)은 진공 흡착되어 제자리에 견고하게 고정된 상태를 유지하게 된다.
다음으로, 상기 필름(24)상에 제2캐비티(18)가 형성된 중간 체이스(16)가 올려지게 되며, 이에 각 제2캐비티(18)의 하부는 필름(24)에 의하여 막혀진 상태가 된다.
이어서, 상기 중간 체이스(16)상에 스트립 단위의 리드프레임 즉, 반도체 칩(30) 부착 및 와이어(32) 본딩 공정이 완료된 패키지(34)가 스트립 단위로 집약된 리드프레임이 올려진다.
이때, 상기 중간 체이스(16)의 제2캐비티(18)내에 상기 반도체 칩(30) 부착 및 와이어(32) 본딩 공정이 완료된 개개의 패키지(34)가 안착되는 동시에, 각 패키지(34)의 칩 탑재판(36)과 내부 리드(38)의 저면이 필름(24) 표면에 밀착되는 상태가 된다.
다음으로, 상기 반도체 칩(30) 부착 및 와이어(32) 본딩 공정이 완료된 개개의 패키지(34)가 안착되어진 상기 중간 체이스(16) 위에 상기 상부 체이스(10)가 올려지게 되면, 상부 체이스(10)의 제1캐비티(12)와 중간 체이스(16)의 제2캐비티(18)는 몰딩수지(40)가 채워지게 될 하나의 캐비티로 형성된다.
이때, 상기 상부 체이스(10)의 제1클램핑용 홀(14)과, 상기 중간체이스(16)의 제2클램핑용 홀(20)과, 상기 하부 체이스(22)의 제3클램핑용 홀(28)에 클램핑 수단(미도시됨)이 삽입되어, 상기 상부 체이스(10)와, 중간 체이스(16)와, 하부 체이스(22)가 서로 밀착 결합되어지고, 이때의 클램핑력에 의하여 상기 각 패키지의 칩 탑재판(36)과 내부 리드(38)의 저면이 필름(24) 표면을 더 누르고 들어가 더욱 견고한 밀착 상태가 된다.
따라서, 상기 상부 체이스(10)의 제1캐비티(12)와 중간 체이스(16)의 제2캐비티(18)에 몰딩수지(40)가 공급되어, 몰딩수지(40)가 채워지게 되는 바, 이때 몰 딩수지(40)는 상기 각 패키지(34)의 칩 탑재판(36) 및 내부 리드(38)의 저면과 상기 필름(24) 표면 사이로 전혀 침투되지 않게 되며, 이는 상기 각 패키지(34)의 칩 탑재판(36)과 내부 리드(38)의 저면이 상기 필름(24) 표면을 더 누르고 들어가 견고한 밀착 상태를 이루고 있기 때문이다.
이에, 상기 각 패키지(34)의 칩 탑재판(36)과 내부 리드(38)의 저면과 상기 필름(24) 표면 사이로 몰딩수지(40)가 전혀 침투되지 않게 되어, 결국 칩 탑재판과 리드의 저면에 몰드 찌꺼기가 묻게 되는 몰드 플러시 현상을 완전하게 방지할 수 있게 된다.
도 1a 및 도 1b는 기존의 반도체 패키지 몰딩 방법을 설명하는 단면도,
도 2는 본 발명에 따른 반도체 패키지 몰딩 장치의 상부 체이스를 나타내는 사시도,
도 3은 본 발명에 따른 반도체 패키지 몰딩 장치의 중간 체이스를 나타내는 사시도,
도 4는 본 발명에 따른 반도체 패키지 몰딩 장치의 하부 체이스를 나타내는 사시도,
도 5는 본 발명에 따른 반도체 패키지 몰딩 장치를 이용한 몰딩 공정을 순서대로 설명하는 단면도,
도 6은 본 발명에 따른 반도체 패키지 몰딩 장치를 이용한 몰딩 공정을 설명하는 확대 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 상부 체이스 12 : 제1캐비티
14 : 제1클램핑용 홀 16 : 중간 체이스
18 : 제2캐비티 20 : 제2클램핑용 홀
22 : 하부 체이스 24 : 필름
26 : 진공홀 28 : 제3클램핑용 홀
30 : 반도체 칩 32 : 와이어
34 : 패키지 36 : 칩탑재판
38 : 리드 40 : 몰딩수지

Claims (7)

  1. 다수의 제1캐비티가 저면에 등간격을 이루며 형성된 상부 체이스와;
    상기 상부 체이스의 제1캐비티와 상하로 일치되는 위치에 다수의 제2캐비티가 관통 형성된 중간 체이스와;
    상면이 평평한 면으로 형성된 하부 체이스와;
    상기 하부 체이스의 상면에 깔리되, 그 위쪽에 배치되는 중간 체이스의 제2캐비티를 가리면서 깔리게 되는 필름;
    을 포함하여 구성된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
  2. 청구항 1에 있어서, 상기 제1캐비티는 상부 체이스의 저면에서 그 양쪽에 스트립 단위를 이루며 대칭 배열된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 상부 체이스의 중간부분에는 그 길이방향을 따라 등간격을 이루며 제1클램핑용 홀이 관통 형성된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
  4. 청구항 1에 있어서, 상기 제2캐비티는 중간 체이스의 전체 면적에서 그 양쪽에 스트립 단위를 이루며 대칭 배열된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
  5. 청구항 1 또는 청구항 4에 있어서, 상기 중간 체이스의 중간부분에는 그 길이방향을 따라 등간격을 이루며 제2클램핑용 홀이 관통 형성된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
  6. 청구항 1에 있어서, 상기 하부 체이스에는 상기 필름을 흡착 고정시킬 수 있는 복수개의 진공홀이 더 형성된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
  7. 청구항 1 또는 청구항 6에 있어서, 상기 하부 체이스의 중간부분에는 그 길이방향을 따라 등간격을 이루며 제3클램핑용 홀이 관통 형성된 것을 특징으로 하는 반도체 패키지 제조용 몰딩 장치.
KR1020070076128A 2007-07-30 2007-07-30 반도체 패키지 제조용 몰딩 장치 KR100865473B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070076128A KR100865473B1 (ko) 2007-07-30 2007-07-30 반도체 패키지 제조용 몰딩 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070076128A KR100865473B1 (ko) 2007-07-30 2007-07-30 반도체 패키지 제조용 몰딩 장치

Publications (1)

Publication Number Publication Date
KR100865473B1 true KR100865473B1 (ko) 2008-10-28

Family

ID=40177624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070076128A KR100865473B1 (ko) 2007-07-30 2007-07-30 반도체 패키지 제조용 몰딩 장치

Country Status (1)

Country Link
KR (1) KR100865473B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252310A (ja) 1999-03-03 2000-09-14 Hitachi Ltd モールド方法および装置ならびにそれを用いた半導体装置の製造方法
KR20010019852A (ko) * 1999-08-31 2001-03-15 윤종용 반도체 칩 몰딩 설비
JP2002113752A (ja) 2000-10-06 2002-04-16 Nec Semiconductors Kyushu Ltd 樹脂封止金型
KR20050017207A (ko) * 2003-08-11 2005-02-22 삼성전자주식회사 자동 몰딩 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252310A (ja) 1999-03-03 2000-09-14 Hitachi Ltd モールド方法および装置ならびにそれを用いた半導体装置の製造方法
KR20010019852A (ko) * 1999-08-31 2001-03-15 윤종용 반도체 칩 몰딩 설비
JP2002113752A (ja) 2000-10-06 2002-04-16 Nec Semiconductors Kyushu Ltd 樹脂封止金型
KR20050017207A (ko) * 2003-08-11 2005-02-22 삼성전자주식회사 자동 몰딩 장치

Similar Documents

Publication Publication Date Title
US7691678B2 (en) Solid-state imaging device and method for manufacturing the same
US7294907B2 (en) Solid-state imaging device and method for manufacturing the same
KR100829278B1 (ko) 반도체장치 및 그 제조방법
US8334583B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
US20070023873A1 (en) Package structure having recession portion on the surface thereof and method of making the same
US7719585B2 (en) Solid-state imaging device
JP2000277551A (ja) 樹脂封止装置及び樹脂封止方法
JP4230679B2 (ja) 半導体樹脂モールド装置および半導体樹脂モールド方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
KR20040012896A (ko) 플라스틱 패키지, 배선 보드, 주입 몰드, 전자 구성 요소,플라스틱 패키지 생성 방법
JP2007518275A (ja) 光センサを実装するための方法
US7265453B2 (en) Semiconductor component having dummy segments with trapped corner air
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
KR100865473B1 (ko) 반도체 패키지 제조용 몰딩 장치
JPH1034699A (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
KR101748278B1 (ko) 인캡슐레이션 방법
JP2003133500A (ja) リードフレーム及びリードフレームを用いた樹脂封止方法
KR100567129B1 (ko) 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법
JP7425581B2 (ja) 半導体装置およびその製造方法
KR101002687B1 (ko) 반도체 패키지 제조 방법
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
JP2001144124A (ja) 半導体装置の樹脂封止方法及び樹脂封止装置
KR100374135B1 (ko) 반도체 패키지 제조용 리드프레임 및 이것의 제조방법
KR20050091566A (ko) 반도체 패키지 제조용 양면 몰드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131002

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161005

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191008

Year of fee payment: 12