KR20050091566A - 반도체 패키지 제조용 양면 몰드 - Google Patents

반도체 패키지 제조용 양면 몰드 Download PDF

Info

Publication number
KR20050091566A
KR20050091566A KR1020040017052A KR20040017052A KR20050091566A KR 20050091566 A KR20050091566 A KR 20050091566A KR 1020040017052 A KR1020040017052 A KR 1020040017052A KR 20040017052 A KR20040017052 A KR 20040017052A KR 20050091566 A KR20050091566 A KR 20050091566A
Authority
KR
South Korea
Prior art keywords
mold
semiconductor package
manufacturing
lower mold
molding
Prior art date
Application number
KR1020040017052A
Other languages
English (en)
Inventor
김승모
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020040017052A priority Critical patent/KR20050091566A/ko
Publication of KR20050091566A publication Critical patent/KR20050091566A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Abstract

본 발명은 반도체 패키지 제조용 양면 몰드에 관한 것으로서, 더욱 상세하게는 기존에 단면 몰드와 달리 상형 및 하형에 캐비티를 상하로 마주보게 형성하여 몰딩 공정에 적용함으로써, 반도체 패키지의 단위 시간당 생산성을 크게 증대시킬 수 있도록 한 반도체 패키지 제조용 양면 몰드에 관한 것이다.
이를 위해, 본 발명은 상형 및 하형을 포함하는 반도체 패키지 제조용 몰드에 있어서, 상기 상형의 저면과 상기 하형의 상면에 다수개의 캐비티를 서로 마주보게 형성하고, 상기 하형의 클램핑면에는 핀을 일체로 형성하며, 상기 상형의 클램핑면에는 상기 핀이 체결되는 핀홀을 가공하여서 된 구조의 반도체 패키지 제조용 양면 몰드를 제공한다.

Description

반도체 패키지 제조용 양면 몰드{Two faces mold for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 양면 몰드에 관한 것으로서, 더욱 상세하게는 기존에 단면 몰드와 달리 상형 및 하형에 캐비티를 상하로 마주보게 형성하여 몰딩 공정에 적용함으로써, 반도체 패키지의 단위 시간당 생산성을 크게 증대시킬 수 있도록 한 반도체 패키지 제조용 양면 몰드에 관한 것이다.
통상적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등과 같은 기판을 이용하여 칩부착 공정, 와이어 본딩 공정, 몰딩 공정, 포밍 및 트리밍 공정 등을 거쳐 제조된다.
상기 인쇄회로기판을 이용한 패키지의 경우에도 여러가지 구조로 설계/제작되며, 그 중 하나가 첨부한 도 5에 도시한 바와 같은 구조로 제조된다.
도 5에 도시한 반도체 패키지의 구조 및 그 제조 방법을 설명하면 다음과 같다.
먼저, 다수개의 반도체 패키지 영역이 일방향을 따라 스트립 단위로 배열된 인쇄회로기판(PCB)을 제공한 다음, 인쇄회로기판(16)의 칩부착 영역에 반도체 칩(18)을 부착하고, 반도체 칩(18)의 본딩패드와 인쇄회로기판(16)의 와이어 본딩 영역간을 전기적 신호 교환 가능하게 와이어(20)로 본딩하는 공정을 진행하게 된다.
다음으로, 상기 반도체 칩(18)과 와이어(20) 등을 외부로부터 보호하기 위하여 몰딩수지(22)로 몰딩을 하는 공정이 진행한 후, 상기 인쇄회로기판(16)의 저면에 형성된 다수의 볼랜드에 인출단자(24)를 부착하는 공정을 진행하게 된다.
마지막으로, 상기 인쇄회로기판의 각 반도체 패키지 영역을 따라 싱귤레이션 공정이 진행되어, 개개의 반도체 패키지(100)로 제조된다.
여기서, 상기 몰딩 공정에 대하여 보다 상세하게 설명하면 다음과 같다.
첨부한 도 3은 도 5의 반도체 패키지를 제조하기 위한 기존의 몰드 구조와, 이 몰드를 이용한 몰딩 방법을 설명하는 단면도이다.
상기 몰드(400)는 상형(10)과 하형(12)으로 구성되는 바, 상형(10)의 저면에는 캐비티(14)가 등간격으로 형성되어 있고, 하형(12)은 평평한 판체로 이루어져 있다.
따라서, 칩 부착공정 및 와이어 본딩 공정을 마친 인쇄회로기판(16)을 상기 하형(12)의 상면에 안착시킨 다음, 상기 상형(10)을 인쇄회로기판(16)의 상면으로 이동시켜 하형(12)과 클램핑시키게 된다.
이때, 상기 인쇄회로기판(16)의 몰딩 영역을 제외한 나머지 면적이 클램핑된다.
이어서, 상기 상형(10)의 각 캐비티(14)와 연통되어 있는 수지 공급용 게이트(미도시됨)를 통하여 몰딩수지(22)를 주입함으로써, 칩과 와이어 등을 포함하는 인쇄회로기판(16)의 몰딩영역에 수지가 채워지게 된다.
마지막으로, 상기 상형(10)을 탈형시킴으로써, 몰딩 공정이 종료된다.
이러한 종래의 몰딩 방법은 상형에만 캐비티가 형성된 단면 몰드를 이용한 방법으로서, 단위 시간당 생산성 측면에서 효율적이지 못한 단점이 있다.
한편, 첨부한 도 6에 도시한 바와 같이 리드프레임을 이용한 패키지중 매우 경박단소화로 제조된 패키지가 있는데, 그 구조 및 제조 방법을 간략히 설명하면 다음과 같다.
먼저, 칩탑재판(26)과 리드(28) 저면이 각각 식각 처리된 구조의 리드프레임(30)을 제공한 다음, 칩탑재판(26)에 칩(18)을 부착하고, 칩(18)의 본딩패드와 리드(28)간을 와이어(20)로 본딩하는 공정을 진행하게 된다.
다음으로, 첨부한 도 4에 나타낸 바와 같이 칩 부착 공정 및 와이어 본딩 공정을 마친 리드프레임(30)을 몰드(400)의 하형(12)에 안착시킨 다음, 다수의 캐비티(14)를 갖는 상형(10)을 하형(12)에 클램핑시킨다.
이어서, 상기 상형(10)의 각 캐비티(14)와 연통되어 있는 수지 공급용 게이트(미도시됨)를 통하여 몰딩수지(22)를 주입함으로써, 칩(18)과 와이어(20), 칩탑재판(26), 리드(28) 등이 몰딩된다.
한편, 상기 칩탑재판(26)의 저면, 리드(28)의 저면 및 외측단 등은 열방출 효과를 위하여 외부로 노출된 구조를 띠게 된다.
마찬가지로, 위와 같은 리드프레임을 이용한 패키지의 몰딩 공정도 단면 몰딩 방법을 채택하고 있기 때문에 단위 시간당 생산성 측면에서 효율적이지 못한 단점이 있다.
본 발명은 상술한 단점을 감안하여 안출한 것으로서, 단위 시간당 생산성을 증대시키고자, 기존의 단면 몰드 방법을 양면 몰드 방법으로 개선한 반도체 패키지 제조용 양면 몰드를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 상형 및 하형을 포함하는 반도체 패키지 제조용 몰드에 있어서, 상기 상형의 저면과 상기 하형의 상면에 다수개의 캐비티를 서로 마주보게 형성하고, 상기 하형의 클램핑면에는 핀을 일체로 형성하며, 상기 상형의 클램핑면에는 상기 핀이 체결되는 핀홀을 가공하여서 된 구조의 반도체 패키지 제조용 양면 몰드를 제공한다.
바람직한 구현예로서, 상기 상형에 클램핑되는 기판과, 상기 하형에 클램핑되는 기판의 사이에는 중간 몰드가 더 위치되도록 한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 몰드의 일실시예 및 이를 이용한 몰딩 공정을 나타내는 단면도이다.
본 발명은 몰딩 공정의 단위 시간당 생산성을 증대시키기 위하여 양면 몰드를 적용한 점에 주안점이 있다.
이에, 본 발명은 몰드(300)의 상형(10)의 저면과, 하형(12)의 상면에 다수개의 캐비티(14)를 서로 마주보게 형성하되, 캐비티(14)의 갯수는 인쇄회로기판의 각 몰딩영역 갯수와 동일하게 형성한다.
특히, 상기 하형(12)의 클램핑면에는 여러개의 핀(32)을 일체로 형성하며, 상기 상형(10)의 클램핑면에는 상기 핀(32)이 체결되는 여러개의 핀홀(34a)을 가공한다.
이러한 구조로 이루어진 본 발명의 일실시예 몰드를 이용하여 이루어지는 몰딩 공정을 설명하면 다음과 같다.
첨부한 도 1에 나타낸 몰딩 공정은 도 5에 도시된 반도체 패키지(100)를 제조하기 위한 공정으로서, 먼저 칩부착 공정 및 와이어 본딩 공정이 종료된 제1인쇄회로기판(36)을 하형(12)에 안착시키는 동시에 하형(12)의 클램핑면에 형성된 핀(32)이 제1인쇄회로기판(36)에 형성되어 있는 핀홀(34b)로 삽입 돌출되게 한다.
이때, 칩(18)과 와이어(20)를 포함하는 제1인쇄회로기판(36)의 몰딩영역은 하형(12)의 각 캐비티(14)에 내재된다.
다음으로, 상기 하형(12)에 안착된 제1인쇄회로기판(36)에 칩부착 공정 및 와이어 본딩 공정이 종료된 상태의 제2인쇄회로기판(38)을 안착시키는 바, 이때 상기 하형(12)의 핀(32)이 제2인쇄회로기판(38)의 핀홀(34b)을 통하여 삽입 돌출된다.
마찬가지로, 칩(18)과 와이어(20)를 포함하는 제2인쇄회로기판(38)의 몰딩영역은 상형(10)의 각 캐비티(14)에 내재된다.
이렇게 제1인쇄회로기판(36)과 제2인쇄회로기판(38)의 각 저면이 서로 밀착되면서 하형(12)에 안착된 다음, 상기 상형(10)을 하형(12)에 대하여 클램핑하게 되는 바, 상기 제1인쇄회로기판(36) 및 제2인쇄회로기판(38)의 핀홀(34b)을 통하여 삽입 돌출된 핀(32)의 상단이 상기 상형(10)의 클램핑면에 형성된 핀홀(34a)로 삽입되어, 상형(10)과 하형(12)간의 클램핑이 이루어진다.
이어서, 상기 상형(10)의 수지 공급용 게이트(미도시됨)를 통하여 그 내부의 캐비티(14)로 몰딩수지(22)를 공급하는 동시에 상기 하형(12)의 수지 공급용 게이트(미도시됨)를 통하여 그 내부의 캐비티(14)로 몰딩수지(22)를 공급함으로써, 제1인쇄회로기판(36) 및 제2인쇄회로기판(38)의 각 몰딩영역에 대한 몰딩이 이루어지게 된다.
이와 같이, 상형(10) 및 하형(12)에 캐비티(14)를 서로 마주보게 형성하고, 인쇄회로기판을 상하로 적층하여 동시에 몰딩 공정을 진행함으로써, 단위 시간당 생산성을 현격하게 증대시킬 수 있다.
첨부한 도 2은 본 발명에 따른 반도체 패키지 제조용 몰드의 다른 실시예 및 이를 이용한 몰딩 공정을 나타내는 단면도이다.
다른 실시예로서의 몰드는 상술한 일실시예의 몰드와 같이, 몰드(300)의 상형(10)의 저면과, 하형(12)의 상면에 다수개의 캐비티(14)가 서로 마주보게 형성된다.
또한, 일실시예와 같이 하형(12)의 클램핑면에는 여러개의 핀(32)이 일체로 형성되고, 상기 상형(10)의 클램핑면에는 상기 핀(32)이 삽입 체결되는 여러개의 핀홀(34a)이 가공된다.
다른 실시예로서의 몰드는 후술하는 바와 같이, 중간몰드(44)가 더 포함되는 점에서 차이가 있다.
이때의 상기 중간몰드(44)는 상형(10) 및 하형(12)의 재질과 동일한 재질의 것을 사용하는 것이 바람직하다.
여기서, 본 발명의 다른 실시예 몰드를 이용하여 이루어지는 몰딩 공정을 설명하면 다음과 같다.
첨부한 도 2에 나타낸 몰딩 공정은 도 6에 도시된 바와 같이 리드프레임을 이용한 반도체 패키지(200)의 제조를 위한 공정으로서, 먼저 칩부착 공정 및 와이어 본딩 공정이 종료된 제1리드프레임(40)을 하형(12)에 안착시키는 동시에 하형(12)의 클램핑면에 형성된 핀(32)이 제1리드프레임(40)에 형성되어 있는 핀홀(34c)로 삽입 돌출되게 한다.
다음으로, 상기 제1리드프레임(40)에 직사각 판체로 구성된 중간몰드(44)가 올려지고, 이 중간몰드(44)의 상면에 칩부착 공정 및 와이어 본딩 공정이 종료된 제2리드프레임(42)이 안착된다.
물론, 상기 제1리드프레임(40)의 핀홀(34c)을 통하여 돌출된 핀(32)이 중간몰드(44)의 핀홀(34d)과 제2리드프레임(42)의 핀홀(34c)을 통하여 삽입 돌출된다.
한편, 상기 중간 몰드(44)를 채용한 이유는 다음과 같다.
도 6에 도시된 반도체 패키지(200)는 칩탑재판(26)의 저면, 리드(28)의 저면 및 외측단 등이 외부로 노출되게 몰딩되고, 특히 칩탑재판(26)과 리드(28)들의 사이 공간으로도 몰딩수지(22)가 채워지기 때문에 제1리드프레임(40)과 제2리드프레임(42)이 밀착되면, 몰딩수지(22)가 제1리드프레임(40) 또는 제2리드프레임(42)쪽으로 흐르게 되는 문제점이 발생하게 된다.
따라서, 제1리드프레임(40) 또는 제2리드프레임(42)쪽으로 수지가 흐르지 않도록 그 사이에 중간몰드(44)를 위치시키게 된다.
이어서, 상기 상형(10)을 하형(12)에 대하여 클램핑하게 되는 바, 상기 제1리드프레임(40)과 중간몰드(44)와 제2리드프레임(42)의 핀홀을 통하여 삽입 돌출된 핀(32)의 상단이 상기 상형(10)의 클램핑면에 형성된 핀홀(34a)로 삽입되어, 결국 상형(10)과 하형(12)간의 클램핑이 이루어진다.
연이어, 상기 상형(10) 및 하형(12)의 수지 공급용 게이트(미도시됨)를 통하여 그 내부의 캐비티(14)로 몰딩수지를 공급함으로써, 제1리드프레임(40) 및 제2리드프레임(42)의 각 몰딩영역에 대한 몰딩이 이루어지게 된다.
이와 같이, 한 쌍의 리드프레임에 대한 몰딩 공정이 동시에 진행되게 함으로써, 단위 시간당 생산성을 현격하게 증대시킬 수 있다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 양면 몰드에 의하면, 기존의 단면 몰딩 방법과 달리 상형과 하형에 캐비티를 서로 마주보게 형성하고, 칩 부착공정 및 와이어 본딩 공정이 종료된 기판을 상하로 적층하여, 동시에 몰딩 공정을 진행함으로써, 몰딩공정이 보다 신속하게 진행될 수 있고, 결국 단위 시간당 생산성을 크게 증대시킬 수 있는 잇점이 있다.
도 1은 본 발명에 따른 반도체 패키지 제조용 몰드의 일실시예 및 이를 이용한 몰딩 공정을 나타내는 단면도,
도 2는 본 발명에 따른 반도체 패키지 제조용 몰드의 다른 실시예 및 이를 이용한 몰딩 공정을 나타내는 단면도,
도 3 및 도 4는 종래의 반도체 패키지 제조용 몰드 및 이를 이용한 몰딩 공정을 나타내는 단면도,
도 5는 도 1 또는 도 3의 몰드를 이용하여 제조된 반도체 패키지를 나타내는 단면도,
도 6은 도 2 또는 도 4의 몰드를 이용하여 제조된 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 상형 12 : 하형
14 : 캐비티 16 : 인쇄회로기판
18 : 반도체 칩 20 : 와이어
22 : 몰딩수지 24 : 인출단자
26 : 칩탑재판 28 : 리드
30 : 리드프레임 32 : 핀
34a,34b,34c,34d : 핀홀 36 : 제1인쇄회로기판
38 : 제2인쇄회로기판 40 : 제1리드프레임
42 : 제2리드프레임 44 : 중간몰드
100,200 : 반도체 패키지 300,400 : 몰드

Claims (2)

  1. 상형 및 하형을 포함하는 반도체 패키지 제조용 몰드에 있어서,
    상기 상형의 저면과 상기 하형의 상면에 다수개의 캐비티를 서로 마주보게 형성하고, 상기 하형의 클램핑면에는 핀을 일체로 형성하며, 상기 상형의 클램핑면에는 상기 핀이 체결되는 핀홀을 가공하여서 된 것을 특징으로 하는 반도체 패키지 제조용 양면 몰드.
  2. 청구항 1에 있어서, 상기 상형에 클램핑되는 기판과, 상기 하형에 클램핑되는 기판의 사이에는 중간 몰드가 더 위치되도록 한 것을 특징으로 하는 반도체 패키지 제조용 양면 몰드.
KR1020040017052A 2004-03-12 2004-03-12 반도체 패키지 제조용 양면 몰드 KR20050091566A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040017052A KR20050091566A (ko) 2004-03-12 2004-03-12 반도체 패키지 제조용 양면 몰드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040017052A KR20050091566A (ko) 2004-03-12 2004-03-12 반도체 패키지 제조용 양면 몰드

Publications (1)

Publication Number Publication Date
KR20050091566A true KR20050091566A (ko) 2005-09-15

Family

ID=37273237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040017052A KR20050091566A (ko) 2004-03-12 2004-03-12 반도체 패키지 제조용 양면 몰드

Country Status (1)

Country Link
KR (1) KR20050091566A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973000B1 (ko) * 2007-03-19 2010-07-30 후지쯔 세미컨덕터 가부시키가이샤 수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치
KR20190061941A (ko) 2017-11-28 2019-06-05 주식회사 더위네이브 수지 함침 확인기능을 가지는 양면 몰드의 수지 함침 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973000B1 (ko) * 2007-03-19 2010-07-30 후지쯔 세미컨덕터 가부시키가이샤 수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치
KR20190061941A (ko) 2017-11-28 2019-06-05 주식회사 더위네이브 수지 함침 확인기능을 가지는 양면 몰드의 수지 함침 방법

Similar Documents

Publication Publication Date Title
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
JP3194917B2 (ja) 樹脂封止方法
JP3877454B2 (ja) 半導体装置の製造方法
JP4803855B2 (ja) 半導体装置の製造方法
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
JP2000124240A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4073098B2 (ja) 半導体装置の製造方法
KR20050091566A (ko) 반도체 패키지 제조용 양면 몰드
JP2005085832A (ja) 樹脂モールド装置
JP4698658B2 (ja) 半導体チップ搭載用の絶縁基板
JPH11186481A (ja) リードフレーム
KR100627563B1 (ko) 몰드 플러시 제어 구조
JP3710942B2 (ja) 半導体装置の製造方法
JP4065180B2 (ja) 樹脂封止金型
JP5121807B2 (ja) 半導体装置の製造方法
JPH1044180A (ja) トランスファ樹脂封止方法及びそれに用いる樹脂封止 金型装置
JP3097842B2 (ja) 樹脂封止型半導体装置用リードフレーム
JP2005081695A (ja) 樹脂成形用金型
JP2003234436A (ja) マトリクス基板及び樹脂モールド方法
KR100401147B1 (ko) 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법
KR100374135B1 (ko) 반도체 패키지 제조용 리드프레임 및 이것의 제조방법
JP2001144124A (ja) 半導体装置の樹脂封止方法及び樹脂封止装置
KR20020066745A (ko) 반도체 패키지 제조용 몰딩 금형
JP2000124167A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination