KR20020066745A - 반도체 패키지 제조용 몰딩 금형 - Google Patents

반도체 패키지 제조용 몰딩 금형 Download PDF

Info

Publication number
KR20020066745A
KR20020066745A KR1020010007082A KR20010007082A KR20020066745A KR 20020066745 A KR20020066745 A KR 20020066745A KR 1020010007082 A KR1020010007082 A KR 1020010007082A KR 20010007082 A KR20010007082 A KR 20010007082A KR 20020066745 A KR20020066745 A KR 20020066745A
Authority
KR
South Korea
Prior art keywords
air vent
mold
molding
vent hole
semiconductor package
Prior art date
Application number
KR1020010007082A
Other languages
English (en)
Other versions
KR100401149B1 (ko
Inventor
이상호
양준영
박성수
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2001-0007082A priority Critical patent/KR100401149B1/ko
Publication of KR20020066745A publication Critical patent/KR20020066745A/ko
Application granted granted Critical
Publication of KR100401149B1 publication Critical patent/KR100401149B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명은 반도체 패키지의 몰딩공정시, 몰딩금형의 수지공급용 게이트 반대쪽에 형성된 에어벤트홀로 몰딩플러시가 유출되어, 인쇄회로기판을 손상시키는 것을 방지할 수 있도록 한 반도체 패키지 제조용 몰딩금형에 관한 것이다.
이에, 에어벤트홀을 몰딩금형의 하형의 상면에서 하향 경사진 형상으로 보다 깊게 형성하되, 이 에어벤트홀의 상부에 걸쳐 분리 가능한 바를 안착시킴으로써, 에어벤트홀로 흐르는 몰드플러시가 인쇄회로기판상에 묻게 됨을 상기 바에서 차단해줄 수 있도록 한 반도체 패키지 제조용 몰딩금형을 제공하고자 한 것이다.
또는, 에어벤트홀을 하형의 캐비티 바닥면으로부터 외부로 연장되게 형성하여 줌으로써, 에어벤트홀로 몰드플러시가 흐르더라도, 인쇄회로기판에는 전혀 영향을 미치지 않게 되는 구조의 반도체 패키지 제조용 몰딩금형을 제공하고자 한 것이다.

Description

반도체 패키지 제조용 몰딩 금형{Mold for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 몰딩 금형에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 몰딩공정시, 몰딩금형의 수지공급용 게이트 반대쪽에 형성된 에어벤트홀로 몰딩플러시가 유출되어, 패키지 제조용 부재를 손상시키는 것을 방지할 수 있도록 한 반도체 패키지 제조용 몰딩 금형에 관한 것이다.
일반적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름등과 같은 각종 부재를 이용하여 다양한 구조로 제조되고 있는 바, 최근에는 칩 스케일 패키지(CSP:Chip Scale Package)라 하여, 반도체 패키지가 반도체 칩의 크기에 가깝게 경박단소화로 제조되는 추세에 있다.
여기서, 상기 칩 스케일 패키지의 일종으로서, 인쇄회로기판을 이용하여 제조된 반도체 패키지에 대하여 첨부한 도 6을 참조로 설명하면 다음과 같다.
상기 인쇄회로기판(16)은 도 5에 도시한 바와 같이, 4 ×4, 4 ×5등의 매트릭스 배열로 된 다수의 반도체 패키지 영역이 서로 타이바(36)에 의하여 연결되어 있는 바, 상기 인쇄회로기판의 각 반도체 패키지 영역은 도 6에 도시한 바와 같이베이스층의 수지층(38)과; 수지층(38)의 상하면에 식각처리된 전도성패턴(42)과; 상기 수지층(38)의 상면에 도포된 커버코트(40)로 구성되어 있다.
특히, 상기 수지층(38)상의 커버코트(40)층 사이로 와이어 및 볼랜드이 노출되고, 각각의 반도체 패키지 영역의 중앙면에는 반도체 칩의 크기보다 다소 큰 관통홀이 형성되어 있다.
따라서, 상기 인쇄회로기판(16)의 저면에 관통홀을 가리면서 접착테이프(44)를 부착시키는 단계와; 상기 관통홀내로 반도체 칩(46)을 픽업하여 접착테이프(44)에 부착시키는 단계와; 상기 반도체 칩(46)의 본딩패드와 상기 인쇄회로기판(16)의 와이어 본딩용 전도성패턴간을 와이어(48)로 본딩하는 단계와; 상기 관통홀내에 위치된 반도체 칩(46)과, 와이어(48)와, 와이어 본딩용 전도성패턴등을 수지(34)로 몰딩하는 단계와; 인쇄회로기판(16)의 볼랜드(32)에 인출단자(50)를 부착하는 단계와; 상기 반도체 칩(46)의 저면이 외부로 노출되도록 상기 인쇄회로기판(16) 저면의 접착테이프(44)를 떼어내는 단계와; 상기 각 반도체 패키지 영역 라인을 따라 싱귤레이션하여 낱개의 반도체 패키지로 분리하는 단계등을 거쳐 첨부한 도 6에 도시한 바와 같은 칩 스케일의 반도체 패키지(100)로 제조된다.
상기와 같은 반도체 패키지의 제조 공정중 몰딩공정과, 이 몰딩공정중에 발생하는 문제점에 대하여 첨부한 도 4와 도 5를 참조로 설명하면 다음과 같다.
도 4에 도시한 바와 같이, 몰딩공정을 위한 몰딩금형는 평평한 형태의 상형(12)과; 상면에 오목한 캐비티(28)가 형성된 하형(14)으로 구성되어 있다.
특히, 상기 하형(14)의 각 캐비티(28)의 중앙에는 몰딩 수지 공급용게이트(25)가 형성되는 바, 이 게이트(25)는 캐비티(28)쪽으로 점차 좁아지는 원뿔 형상으로 형성되어 있고, 또한 상기 하형(14)에는 캐비티(28)의 상단끝으로부터 외부쪽으로 에어벤트홀(18c)이 연장되어 형성되어 있다.
따라서, 상기 하형(14)의 상면에 반도체 칩 부착 공정과 와이어 본딩 공정이 완료된 상태의 인쇄회로기판(16)을 올려놓게 되는데, 상기 반도체 칩(46)과, 와이어(48)등을 포함하는 인쇄회로기판(16)의 몰딩영역이 상기 하형(14)의 캐비티(28)와 상하로 일치되도록 올려 놓는다.
이때, 상기 하형(14)의 에어벤트홀(18c)은 상기 인쇄회로기판(16)의 모서리 부위면 즉, 인쇄회로기판(16)의 상면으로 노출되어 있는 볼랜드(32)들의 사이면과 상하로 일치되어진다.
다음으로, 상기 상형(12)과 하형(14)을 클램핑시킨 후, 상기 하형(14)의 게이트(25)를 통하여 수지(34)를 소정의 압으로 공급하게 되면, 상기 수지(34)는 하형(14)의 게이트(25)를 통하여 캐비티(28)내로 채워지게 됨으로써, 상기 인쇄회로기판(16)의 몰딩영역이 몰딩되어진다.
한편, 상기 하형(14)의 게이트(25)를 통하여 수지(34)가 공급되는 동시에 하형(14)의 캐비티(28)내에 존재하고 있던 공기가 상기 에어벤트홀(18c)을 통하여 외부로 빠져나가게 된다.
이때, 상기 하형(14)의 캐비티(28)에 채워지는 수지(34)의 미량이 상기 에어벤트홀(18c)을 통하여 유출되는 바, 이를 첨부한 도 5에 도시한 바와 같이 몰드 플러시(52)라 한다.
그러나, 상기와 같은 몰딩공정을 거치는 반도체 패키지는 칩 스케일로 제조되는 패키지이고, 이 패키지의 제조에 적용되어진 인쇄회로기판(16)의 볼랜드(32)들간의 거리는 0.025Mil 정도로 매우 협소하기 때문에, 에어벤트홀(18c)을 따라 몰드플러시(52)가 과도하게 흐를 경우에, 첨부한 도 4에 도시한 바와 같이 에어벤트홀(18c)과 일치된 인쇄회로기판(16)의 볼랜드(32)들 사이로 몰드플러시(52)가 흐르게 된다.
이에, 상기 몰드플러시(52)가 상기 에어벤트홀(18c)과 인접한 볼랜드(32)들에 묻게되면, 전도성의 솔더볼과 같은 인출단자가 용이하게 부착되지 않게 되는 등, 인쇄회로기판의 손상을 초래하고, 결국 반도체 패키지의 불량을 초래하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여, 종래에 에어벤트홀을 몰딩금형의 하형의 상면 모서리 부분에 길다란 홈 형태로 형성하였던 구조를 변경하여, 에어벤트홀을 몰딩금형의 하형의 상면에 하향 절곡된 형상으로 보다 깊게 형성하되, 이 에어벤트홀의 상부에 걸쳐 분리 가능한 바를 안착시킴으로써, 에어벤트홀로 흐르는 몰드플러시가 인쇄회로기판상에 묻게 됨을 상기 바에서 차단해줄 수 있도록 한 반도체 패키지 제조용 몰딩금형을 제공하는데 그 목적이 있다.
또는, 에어벤트홀을 하형의 캐비티 바닥면으로부터 외부로 연장되게 형성하여 줌으로써, 에어벤트홀로 몰드플러시가 흐르더라도, 인쇄회로기판에는 전혀 영향을 미치지 않게 되는 구조의 반도체 패키지 제조용 몰딩금형을 제공하는데 그 목적이 있다.
도 1은 본 발명에 따른 반도체 패키지 제조용 몰딩 다이의 일실시예를 나타내는 단면도,
도 2는 도 1의 몰딩금형의 플레이트 구조를 보다 상세하게 보여주는 요부 단면,
도 3은 본 발명에 따른 반도체 패키지 제조용 몰딩 다이의 다른 실시예를 나타내는 단면도,
도 4는 종래의 반도체 패키지 제조용 몰딩 다이를 나타내는 단면도,
도 5는 종래의 반도체 패키지 제조용 몰딩 다이로부터 분리된 반도체 패키지의 몰딩 불량 상태를 나타내는 평면도,
도 6은 본 발명이 적용되는 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 몰딩금형12 : 상형
14 : 하형16 : 인쇄회로기판
18a,18b,18c : 에어벤트홀25 : 게이트
28 : 캐비티32 : 볼랜드
34 : 수지52 : 몰드플러시
60 : 바100 : 반도체 패키지
상기한 목적을 달성하기 위한 본 발명은:
상형과; 상면 중앙에 캐비티가 형성되고, 캐비티내의 공기가 빠져나가는 에어벤트홀이 형성된 하형으로 구성되어 있는 반도체 패키지 제조용 몰딩금형에 있어서,
상기 하형의 캐비티 상단끝으로 부터 외부로 연장되게 형성된 상기 에어벤트홀을 밑으로 경사진 형상으로 형성하고, 이 에어벤트홀의 상부에 분리 가능한 바를 안착시켜서 이루어진 것을 특징으로 한다.
상기 바는 하형의 경사면에 안착되도록 양측면이 경사면으로 성형된 것을 특징으로 한다.
본 발명의 다른 구현예로서, 상기 하형의 캐비티의 바닥면 일끝으로부터 외부로 연장되게 에어벤트홀을 형성하여서 된 것을 특징으로 한다.
여기서 본 발명의 실시예를 첨부한 도면에 의거하여 보다 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 몰딩 다이의 일실시예를 나타내는 단면도로서, 상기 몰딩금형는 첨부한 도 6에 도시한 바와 같은 칩스케일 반도체 패키지(100)의 몰딩공정에 사용되는 것이다.
상기 몰딩금형(10)는 평평한 판형으로 성형되어 상하로 구동되는 상형(12)과; 상면에 오목한 캐비티(28)가 형성되고, 이젝트 핀(미도시됨)이 상하로 이동가능하게 설치된 하형(14)으로 구성되어 있다.
특히, 상기 하형(14)의 각 캐비티(28)의 중앙에는 몰딩 수지 공급용 게이트(25)가 형성되는 바, 이 게이트(25)는 캐비티(28)쪽으로 점차 좁아지는 원뿔 형상으로 형성되어 있다.
여기서, 본 발명의 주된 특징으로서, 첨부한 도 1에 도시한 바와 같이 상기 하형(14)의 캐비티(28)의 상단끝면으로부터 외부쪽으로 에어벤트홀(18a)을 형성하되, 이 에어벤트홀(18a)의 양측면이 밑으로 점차 좁아지는 경사면으로 형성된다.
특히, 상기 에어벤트홀(18a)에 분리 가능한 바(60)를 삽입/안착시켜, 개방된 형태의 에어벤트홀(18a) 상부를 덮어주게 되는데, 이때 상기 바(60)의 양측면도 밑으로 점차 좁아지는 경사면으로 형성되어, 에어벤트홀(18a)의 상부쪽에 용이하게 안착된다.
보다 상세하게는, 상기 에어벤트홀(18a)에 바(60)를 안착시켰을 때, 바(60)의 상면과 상기 하형(14)의 상면은 첨부한 도 2에 도시한 바와 같이 서로 평행한 면을 이루게 되고 동시에 에어벤트홀(18a)의 바닥면과 바(60)의 저면 사이의 공간이 실질적인 에어벤트홀(18a) 공간이 된다.
상기와 같은 구조로 이루어진 몰딩금형(10)의 하형(14)에 반도체 칩 부착공정과 와이어 본딩 공정이 완료된 인쇄회로기판(16)을 안착시켜 몰딩공정을 진행하게 된다.
우선, 상기 상형(12)과 하형(14)을 서로 클램핑시킨 후, 상기 하형(14)의 몰딩수지 공급용 게이트(25)를 통하여 수지(34)를 소정의 압으로 공급하게 되면, 수지(34)는 하형(14)의 게이트(25)를 통하여 캐비티(28)내로 채워지게 됨으로써, 상기 인쇄회로기판(16)의 몰딩영역이 몰딩되어진다.
동시에, 상기 하형(14)의 게이트(25)를 통하여 수지(34)가 공급되는 동시에 하형(14)의 캐비티(28)내에 존재하고 있던 공기가 상기 에어벤트홀(18a)을 통하여 외부로 빠져나가게 되고, 이때 상기 에어벤트홀(18a)과 일치되는 인쇄회로기판(16)면은 상기 바(60)의 상면과 밀착된 상태이기 때문에, 결국 상기 에어벤트홀(18a)로 흐르는 몰드플러시(52)는 인쇄회로기판(16)의 표면에 전혀 묻지 않게 된다.
즉, 상기 에어벤트홀(18a)과 인쇄회로기판(16) 사이에는 바(60)가 위치되어 있기 때문에, 몰드플러시(52)는 바(60)에 의하여 차단되면서 인쇄회로기판(16)에 전혀 묻지 않게 되어, 인쇄회로기판(16)의 오염을 방지할 수 있게 되는 것이다.
여기서 본 발명의 다른 실시예를 첨부한 도 3을 참조로 설명하면 다음과 같다.
다른 실시예로서의 본 발명은 상기 몰딩금형(10)의 하형(14)에 형성된 캐비티(28)의 바닥면 일끝으로부터 외부쪽으로 에어벤트홀(18b)이 형성됨을 그 특징으로 한다.
즉, 일실시예와 반대로 에어벤트홀(18b)이 캐비티(28)의 상단끝에 형성된 것이 아니라 캐비티(28)의 바닥면 일끝으로부터 외부로 연장되게 형성된 것이다.
상기 몰딩금형(10)를 사용하여 반도체 패키지의 몰딩공정을 설명하면 다음과같다.
상기 하형(14)에 반도체 칩 부착공정과 와이어 본딩 공정이 완료된 인쇄회로기판(16)을 올려놓게 되면, 상기 하형(14)의 캐비티(28)와 상기 인쇄회로기판(16)의 몰딩영역이 상하로 일치하게 되고, 상기 상형(12)을 클램핑시키게 된다.
따라서, 상기 하형(14)의 몰딩수지 공급용 게이트(25)를 통하여 수지(34)를 소정의 압으로 공급하게 되면, 수지(34)가 게이트(25)를 통하여 캐비티(28)로 채워짐으로써, 인쇄회로기판(16)의 몰딩영역이 몰딩되어진다.
이때, 상기 하형(14)의 캐비티(28) 바닥면 일끝에 형성된 에어벤트홀(18b)로 캐비내(28)의 공기가 용이하게 빠져나가게 되고, 인쇄회로기판(16)은 상기 하형(14)의 상면과 밀착된 상태로 있기 때문에 에어벤트홀(18b)로 빠져 나가는 몰드플러시는 인쇄회로기판(16)에 전혀 영향을 미치지 않게 된다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 몰딩금형에 의하면, 에어벤트홀을 몰딩금형의 플레이트 상면 모리서 부분에서 하향 절곡된 형상으로 보다 깊게 형성하되, 이 에어벤트홀의 상부에 걸쳐 분리 가능한 바를 안착시킴으로써, 에어벤트홀로 흐르는 몰드플러시가 인쇄회로기판상에 묻게 됨을 상기 바에서 차단해주어, 종래의 몰드플러시에 의한 인쇄회로기판의 볼랜드의 손상등을 완전히 방지할 수 있는 효과를 얻을 수 있다.
또한, 몰딩금형의 하형의 캐비티 바닥면 일끝에서 외부로 에어벤트홀을 형성하여 줌으로써, 에어벤트홀로 몰드플러시가 흐르더라도, 하형의 상면에 위치되어 있는 인쇄회로기판에는 전혀 영향을 미치지 않게 되어, 마찬가지로 종래에 몰드플러시로 인한 인쇄회로기판의 손상을 방지할 수 있게 된다.

Claims (3)

  1. 상형과; 상면 중앙에 캐비티가 형성되고, 캐비티내의 공기가 빠져나가는 에어벤트홀이 형성된 하형으로 구성되어 있는 반도체 패키지 제조용 몰딩금형에 있어서,
    상기 하형의 캐비티 상단끝으로 부터 외부로 연장되게 형성된 상기 에어벤트홀을 밑으로 경사진 형상으로 형성하고, 이 에어벤트홀의 상부에 분리 가능한 바를 안착시켜서 이루어진 것을 특징으로 하는 반도체 패키지 제조용 몰딩금형.
  2. 제 1 항에 있어서, 상기 하형의 경사면에 안착되도록 상기 바의 양측면도 경사면으로 성형된 것을 특징으로 하는 반도체 패키지 제조용 몰딩금형.
  3. 상형과; 상면 중앙에 캐비티가 형성되고, 캐비티내의 공기가 빠져나가는 에어벤트홀이 형성된 하형으로 구성되어 있는 반도체 패키지 제조용 몰딩금형에 있어서,
    상기 에어벤트홀을 상기 하형의 캐비티 바닥면 일끝으로부터 외부로 연장되게 형성하여서 된 것을 특징으로 하는 반도체 패키지 제조용 몰딩금형.
KR10-2001-0007082A 2001-02-13 2001-02-13 반도체 패키지 제조용 몰딩 금형 KR100401149B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0007082A KR100401149B1 (ko) 2001-02-13 2001-02-13 반도체 패키지 제조용 몰딩 금형

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0007082A KR100401149B1 (ko) 2001-02-13 2001-02-13 반도체 패키지 제조용 몰딩 금형

Publications (2)

Publication Number Publication Date
KR20020066745A true KR20020066745A (ko) 2002-08-21
KR100401149B1 KR100401149B1 (ko) 2003-10-10

Family

ID=27694248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0007082A KR100401149B1 (ko) 2001-02-13 2001-02-13 반도체 패키지 제조용 몰딩 금형

Country Status (1)

Country Link
KR (1) KR100401149B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878407B1 (ko) * 2007-07-04 2009-01-13 삼성전기주식회사 멀티 반도체 칩 패키지
KR100970215B1 (ko) * 2008-01-08 2010-07-16 주식회사 하이닉스반도체 Ｆｂｇａ 패키지 제조용 금형
US8013432B2 (en) 2008-09-18 2011-09-06 Samsung Electronics Co., Ltd. Package substrate, semiconductor package having the package substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878407B1 (ko) * 2007-07-04 2009-01-13 삼성전기주식회사 멀티 반도체 칩 패키지
KR100970215B1 (ko) * 2008-01-08 2010-07-16 주식회사 하이닉스반도체 Ｆｂｇａ 패키지 제조용 금형
US8013432B2 (en) 2008-09-18 2011-09-06 Samsung Electronics Co., Ltd. Package substrate, semiconductor package having the package substrate

Also Published As

Publication number Publication date
KR100401149B1 (ko) 2003-10-10

Similar Documents

Publication Publication Date Title
US6910874B2 (en) Apparatus for encapsulating a multi-chip substrate array
US6013947A (en) Substrate having gate recesses or slots and molding device and molding method thereof
US7141868B2 (en) Flash preventing substrate and method for fabricating the same
US6058602A (en) Method for encapsulating IC packages with diamond substrate
KR100401149B1 (ko) 반도체 패키지 제조용 몰딩 금형
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
KR100627563B1 (ko) 몰드 플러시 제어 구조
KR950034696A (ko) 초박형 반도체 패키지 및 그 제조방법
KR100625951B1 (ko) 반도체 패키지의 이젝트 방법
JP4065180B2 (ja) 樹脂封止金型
KR100198031B1 (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조
KR100401147B1 (ko) 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법
KR100281305B1 (ko) 개선된박형패키지ic소자
KR100361988B1 (ko) 반도체 패키지 제조용 부재 및 이것을 이용한 반도체패키지 제조 방법
KR20020031610A (ko) 반도체 패키지 및 그 제조방법
JPH05211187A (ja) Ｉｃパッケージ用のモールド金型
KR100490493B1 (ko) 반도체 칩 고정 방법
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
KR100248498B1 (ko) 반도체팩키지 성형용 금형 및 이를 이용한 반도체팩키지의 성형방법
KR100545097B1 (ko) 인쇄회로기판
KR100374135B1 (ko) 반도체 패키지 제조용 리드프레임 및 이것의 제조방법
KR19980065221A (ko) Bga 반도체패키지용 몰드금형 구조 및 패키지 성형방법
KR100210161B1 (ko) Bga 반도체패키지용 몰드금형의 라이너
JP3299650B2 (ja) 樹脂封止型半導体装置用基板
KR20050091566A (ko) 반도체 패키지 제조용 양면 몰드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060821

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee