KR100878407B1 - 멀티 반도체 칩 패키지 - Google Patents

멀티 반도체 칩 패키지 Download PDF

Info

Publication number
KR100878407B1
KR100878407B1 KR1020070067245A KR20070067245A KR100878407B1 KR 100878407 B1 KR100878407 B1 KR 100878407B1 KR 1020070067245 A KR1020070067245 A KR 1020070067245A KR 20070067245 A KR20070067245 A KR 20070067245A KR 100878407 B1 KR100878407 B1 KR 100878407B1
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
cavity
molding
chip package
Prior art date
Application number
KR1020070067245A
Other languages
English (en)
Other versions
KR20090002884A (ko
Inventor
임남균
이용범
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070067245A priority Critical patent/KR100878407B1/ko
Publication of KR20090002884A publication Critical patent/KR20090002884A/ko
Application granted granted Critical
Publication of KR100878407B1 publication Critical patent/KR100878407B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

멀티 반도체 칩 패키지를 제공한다.
상기와 같은 목적을 달성하기 위한 기술적인 구성으로써, 본 발명은, 하부면에 함몰 형성되어 공간이 형성되는 캐비티를 구비하는 기판 ; 상기 기판의 상부면에 탑재되는 하나 이상의 제1 반도체칩; 상기 캐비티 내에 탑재되는 하나 이상의 제2 반도체칩 ; 상기 제1 반도체칩을 외부환경으로부터 보호하도록 상기 기판의 상부면에 구비되는 제1보호부 ; 상기 제2 반도체칩을 외부환경으로부터 보호하도록 상기 캐비티에 주입되어 성형되는 몰딩재에 의해서 구비되고, 상기 캐비티에 충진된 몰딩재의 하부면이 상기 기판의 하부면과 실질적으로 동일한 수평선상에 위치되는 제2보호부 ; 및 상기 제2 보호부의 하부면은 상기 기판의 하부면과 동일한 수평선상에 위치되고, 상기 캐비티에 몰딩재가 주입되어 상기 제2보호부의 성형시 상기 캐비티 내부의 공기를 외부로 배출하도록 하는 적어도 하나 이상의 벤트구 ;를 포함하는 멀티 반도체 칩 패키지를 제공한다.
본 발명에 의하면, 메인기판과 이에 탑재되는 기판간의 간격을 최소화하여 소형화 및 박형화를 도모하고, 성형시 몰딩부에 공기가 포함되지 않도록 하여 제품신뢰성을 향상시킬 수 있다.
패키지, 메인인기판, 보호부, 캐비티, 핀포인트 게이트 몰딩, 벤트구

Description

멀티 반도체 칩 패키지{A Multi Semiconductor Chip Package}
본 발명은 멀티 반도체 칩 패키지에 관한 것으로, 보다 상세히는 메인기판과 이에 탑재되는 기판간의 간격을 최소화하여 소형화 및 박형화를 도모하고, 성형시 몰딩부에 공기가 포함되지 않도록 하여 제품신뢰성을 향상시킬 수 있는 멀티 반도체 칩 패키지에 관한 것이다.
현재의 전자제품 시장은 휴대용으로 급격히 그 수요를 늘려가고 있으며, 이를 만족하기 위해서는 이들 시스템에 실장되는 부품들의 경박 단소화가 필수적이다.
상기 부품들의 경박 단소화를 실현하기 위해서는 실장 부품의 개별 사이즈를 줄이는 기술과, 다수개의 개별소자들을 원 칩(one chip)화하는 SOC(System On chip) 기술 및 다수개의 개별소자들을 하나의 패키지(package)로 집적하는 SIP(System In Package) 기술 등이 필요하다.
이에 따라, 복수의 반도체칩을 기판에 탑재하여 고용량의 반도체 모듈을 제공하는 멀티 칩 패키징(multi chip packaging)기술이 알려져 있으며, 여기서, 반도 체 멀티 칩 패키지는 단일 패키지 내에 적어도 둘 이상의 반도체 칩이 결합된 것을 의미한다.
도 1은 일반적인 멀티 반도체 칩 패키지를 도시한 단면도로서, a)는 칩 스택형 패키지이고, b)는 칩 상하탑재형 패키지이다.
종래 반도체 칩 패키지(10)는 도 1(a)에 도시한 바와 같이, 기판(11)의 상부면에 하나의 제1 반도체 칩(12)이 복수개의 금속와이어(12a)를 매개로 하여 와이어본딩방식으로 탑재되고, 상기 제1반도쳅(12)의 상부에는 완충재(19)를 매개로 하여 제2반도체 칩(13)을 적층배치하고, 상기 제2반도체칩(13)은 복수개의 금속와이어(13a)를 매개로 하여 기판(11)에 와이어본딩되는 한편, 상기 기판(11)에는 복수개의 수동소자(14)를 탑재하게 된다.
또한, 종래 반도체 패키지(20)는 도 1(b)에 도시한 바와 같이, 기판(21)의 상부면에 상부 반도체 칩(22)을 복수개의 금속와이어(22a)를 매개로 탑재하고, 상기 기판(21)의 하부면에는 하부 반도체칩(23)을 복수개의 금속와이어(23a)를 매개로 탑재하며, 상기 기판(21)에도 복수개의 수동소자(24)를 탑재한다.
여기서, 상기 기판(11)의 상부면에는 도 1(a)에 도시한 바와 같이, 상기 제1,2반도체칩(12,13)을 외부환경으로부터 보호하기 위해서 에폭시와 같은 몰딩재를 이용하여 몰딩부(15)를 형성하거나 도 1(b)에 도시한 바와 같이, 상기 기판(21)의 하부면에 탑재된 하부 반도체칩(23)을 외부환경으로부터 보호하기 위해서 몰딩부(26)가 형성될 수 있다.
또한, 상기 기판(21)의 상부면에 도 1(b)에 도시한 바와 같이, 금속소재로 이루어진 메탈캔(25)을 덮어 기판상부면에 탑재된 전자부품들을 보호하도록 하였다.
그러나, 도 1(a)에 도시한 바와 같이, 기판(11)에 제1,2 반도체칩(12,13)을 적층하여 패키징하는 멀티 반도체 칩 패키지(10)는 상기 제1,2반도체칩(12,13)이 높이방향으로 적층되면서 패키지의 높이가 높아지기 때문에 패키지의 부피 및 크기를 줄여 소형화하는데 한계가 있으며, 상기 제1 반도체칩(12)에 적층배치된 제2 반도체칩(13)을 와이어본딩방식으로 기판에 연결하는 작업이 매우 번거롭고 높은 정밀도를 요구하기 때문에 작업생산성을 저하시키고, 제조원가를 상승시키는 요인으로 작용하였다.
또한, 도 1(b)에 도시한 바와 같이, 기판(11)의 상,하부면에 각각 반도체 칩(22,23)을 탑재하는 경우, 상기 기판(11)의 하부면에 탑재되는 하부 반도체 칩을 외부환경으로부터 보호하도록 성형성되는 몰딩부(26)가 상기 기판(11)의 하부측으로 일정높이 돌출된다.
이에 따라, 상기 기판(21)을 메인기판(M)에 탑재하기 위해서 상기 기판이 하부면에 구비되는 솔더볼(27)의 외경크기는 상기 몰딩부(26)가 메인기판의 하부면에 접하지 않도록 상기 몰딩부(26)의 형성높이보다는 큰 크기로 구비되어야만 하고, 이로 인하여 상기 메인기판(M)에 탑재된 패키지의 최대 높이가 높아져 제품두께 및 부피를 소형 및 박형화 설계하는데 한계가 있었다.
또한, 상기 패키지(20)를 솔더볼(27)을 매개로 메인기판에 탑재하는 공정시, 상기 몰딩부(26)가 메인기판(M)의 하부면에 접하지 않도록 상기 솔더볼(27)을 메인 기판에 형성하는 공정에 대한 정밀도가 높아지고, 패키지(20)를 메인기판에 탑재하는 작업이 높은 정밀도를 요구하게 되어 작업생산성을 저하시키고, 제조원가를 상승시키는 요인으로 작용하였다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 제안된 것으로써, 그 목적은 메인기판과 이에 탑재되는 기판간의 간격을 최소화하여 소형화 및 박형화를 도모하고, 성형시 몰딩부에 공기가 포함되지 않도록 하여 제품신뢰성을 향상시킬 수 있는 멀티 반도체 칩 패키지를 제공하고자 한다.
상기와 같은 목적을 달성하기 위한 기술적인 구성으로써, 본 발명은, 하부면에 함몰 형성되어 공간이 형성되는 캐비티를 구비하는 기판 ; 상기 기판의 상부면에 탑재되는 하나 이상의 제1 반도체칩; 상기 캐비티 내에 탑재되는 하나 이상의 제2 반도체칩 ; 상기 제1 반도체칩을 외부환경으로부터 보호하도록 상기 기판의 상부면에 구비되는 제1보호부 ; 상기 제2 반도체칩을 외부환경으로부터 보호하도록 상기 캐비티에 주입되어 성형되는 몰딩재에 의해서 구비되고, 상기 캐비티에 충진된 몰딩재의 하부면이 상기 기판의 하부면과 실질적으로 동일한 수평선상에 위치되는 제2보호부 ; 및 상기 제2 보호부의 하부면은 상기 기판의 하부면과 동일한 수평선상에 위치되고, 상기 캐비티에 몰딩재가 주입되어 상기 제2보호부의 성형시 상기 캐비티 내부의 공기를 외부로 배출하도록 하는 적어도 하나 이상의 벤트구 ;를 포함하는 멀티 반도체 칩 패키지를 제공한다.
바람직하게, 상기 벤트구는 상기 기판의 하부면에 구비된 패턴회로를 보호하도록 일정두께로 도포되는 절연도료의 미도포영역에 의해서 구비된다.
바람직하게, 상기 벤트구는 상기 기판의 각 모서리부에 구비된다.
바람직하게, 상기 제1보호부는 상기 기판의 상부면에 하부단이 고정되어 상 기 제1반도체 칩을 에워싸는 공간을 형성하는 메탈캔으로 구비된다.
바람직하게, 상기 제1보호부는 상기 기판의 상부면에 몰딩재로 성형되는 몰딩부로 구비된다.
바람직하게, 상기 제2보호부는 핀포인트 게이트 몰딩방식으로 상기 캐비티에 성형되는 몰딩부로 구비된다.
본 발명에 의하면, 기판의 하부면에 형성된 캐비티에 성형되는 제2보호부의 하부면과 기판의 하부면과 동일한 수평선상에 일치시킴으로서 기판과 메인기판간의 솔더링 접합시 이들사이에 개재되는 솔더볼의 외경크기를 최소화할 수 있기 때문에, 기판과 메인기판간의 간격을 최소화하여 패키지의 최대높이를 낮추어 기기를 보다 소형화하고 박형화할 수 있는 것이다.
또한, 기판의 하부면에 벤트구를 구비함으로서 제2보호부의 성형시 몰딩재가 주입되는 캐비티 내부의 공기를 외부로 전량 배출할 수 있기 때문에, 캐비티에 성형되는 제2보호부에 공기가 포함되지 않도록 하여 성형불량을 방지하고, 신뢰성을 향상시킬 수 있는 효과가 얻어진다.
이하, 본 발명의 실시예에 대해서 첨부된 도면에 따라 보다 상세히 설명한다.
도 2는 본 발명에 따른 멀티 반도체 칩 패키지를 도시한 단면도이고, 도 3은 본 발명에 따른 멀티 반도체 칩 패키지에 채용되는 기판을 도시한 사시도이고, 도 4는 본 발명에 따른 멀티 반도체칩 패키지에 채용되는 벤트구를 부분 확대한 사시도로서, 본 발명의 실시예에 따른 멀티 반도체칩 패키지(100)는 기판(101), 제1,2반도체 칩(113,120), 제1,2보호부(130,140) 및 벤트구(150)를 포함하여 구성된다.
상기 기판(101)은 상부면에 하나 이상의 제1 반도체칩(113)이 복수개의 금속와이어(113a)을 매개로 하여 와이어본딩방식으로 탑재되거나 플립칩 본딩방식으로 탑재되고, 복수개의 수동소자(115)가 탑재되도록 복수개의 세라믹 시트가 다층으로 적층된 LTCC와 같은 세라믹 기판으로 구비된다.
이러한 기판(101)의 하부면에는 하부로 개방된 캐비티(112)를 구비하며, 상기 캐비티(112)에는 하나 이상의 제2 반도체 칩(120)이 복수개의 금속와이어(113b)을 매개로 하여 와이어본딩방식으로 탑재되거나 플립칩 본딩방식으로 탑재된다.
여기서, 상기 반도체 칩(113,120)은 패키지가 적용되는 세트기기에 따라 SRAM, DRAM과 같은 메모리 칩, 디지탈 집적회로칩, RF 집적회로칩 및 베이스밴드칩중 어느 하나로 구비될 수 있다
또한, 상기 제1보호부(130)는 상기 기판(101)의 상부면에 탑재되는 제1반도체칩(113) 및 수동소자(115)를 외부환경으로부터 보호하도록 상기 기판상에 구비되며, 이러한 제1보호부(130)는 하부로 개방된 박스 구조물로 이루어져 상기 기판(101)의 상부면에 하부단이 고정되어 일체로 조립되고 상기 제1반도체칩(113)을 에워싸는 공간을 형성하는 메탈캔으로 구비될 수도 있지만 이에 한정되는 것은 아니며 상기 기판(101)의 상부면에 에폭시와 같은 수지몰딩재를 이용하여 상기 제1 반도체칩(113)과 수동소자(115)를 완전히 덮어 포장하는 몰딩부로도 구비될 수도 있다.
상기 제2 보호부(140)는 상기 기판(101)의 하부면에 형성된 캐비티(112)에 배치된 제2반도체칩(120)을 외부환경으로부터 보호하도록 상기 캐비티(112)에 주입되는 에폭시와 같은 수지몰딩재로 성형되는 몰딩구조물이다.
그리고, 상기 기판(101)이 탑재되는 메인기판의 상부면과 마주하는 제2보호부(140)의 하부면은 상기 기판(101)의 하부면보다 하부로 돌출되지 않도록 상기 기판(101)의 하부면과 대략 동일한 수평선상에 위치되는 것이 바람직하다.
이러한 경우, 상기 기판(101)의 하부면에 형성된 외부접속단자(102)와 상기 메인기판의 접속패드사이에 개재되는 범프볼의 외경크기를 최소화하여 상기 메인기판과 기판간의 간격을 최소화함으로서 패키지를 탑재하는 제품의 크기 및 두께를 줄여 소형화 및 박형화 설계를 가능하게 할 수 있는 것이다.
한편, 상기 벤트구(150)는 상기 기판(101)의 하부면에 적어도 하나 이상 구비되어 상기 제2보호부(140)의 성형시 상기 캐비티의 내부로 강제주입되는 몰딩재가 상기 캐비티(112)내부에 잔류하는 공기를 외부로 강제배출하는 통로역활을 함으로서 상기 캐비티(112)에서 성형되는 제2 보호부(140)의 내부에 공기가 포함되지 않도록 하는 것이다.
이러한 벤트구(150)는 기판(101)의 하부면에 구비된 패턴회로를 보호하기 위해서 상기 기판(101)의 하부면에 일정두께로 도포되는 절연도료(103)의 미도포영역에 의해서 구비된다.
여기서, 상기 절연도료(103)는 상기 기판(101)의 외부접속단자(102)와 메인 기판의 접속패드에 개재되는 솔더볼의 납땜시 패턴회로가 손상되는 것을 방지하도록 상기 외부접속단자(102)와 벤트구(150)에 해당하는 영역을 제외하는 기판(101)하부면에 일정두께로 도포되는 솔더 레지스트(solder resist)이다.
또한, 상기 벤트구(150)는 상기 캐비티에 잔류하는 공기를 전량 외부배출할 수 있도록 제2 보호부(140)의 정중앙 지점으로부터 가장 멀리 이격된 기판(101)의 각 모서리부에 구비되는 것이 바람직하다.
상기한 구성을 갖는 멀티 반도체 칩 패키지를 제조하는 공정은 먼저 하부면에 하부로 개방된 일정깊이의 캐비티(112)를 형성한 기판(101)을 제공한다.
이러한 기판(101)의 상부면에는 하나 이상의 제1 반도체칩(113)을 와이어본딩 또는 플립본딩방식으로 탑재하고, 이에 인접하는 위치에 수동소자(115)를 탑재한다.
그리고, 상기 기판(101)의 캐비티(112)에도 하나 이상의 제2 반도체칩(120)을 와이어본딩 또는 플립본딩방식으로 탑재한다.
이어서, 상기 기판(101)의 상부면에 탑재된 제1반도체칩(113)과 수동소자(115)를 외부환경으로부터 보호하는 제1보호부(130)를 형성하거나, 상기 기판(101)의 캐비티(112)에 탑재된 제2 반도체칩(120)을 외부환경으로부터 보호하는 제2보호부(140)를 형성한다.
상기 제1보호부(130)는 상기 기판(101)의 상부면에 하부단이 고정되고, 하부로 개방된 박스형태의 메탈캔으로 구비되거나 상기 기판(101)의 상부면을 덮도록 성형되는 몰딩부로 구비된다.
또한, 상기 제2 보호부(140)는 미도시된 상,하부 금형사이에 배치된 상태에서 상기 캐비티(112)의 정중앙 영역에 몰딩재가 주입되는 게이트를 배치하고, 상기 게이트를 통하여 몰딩재를 강제주입하는 핀포인트 게이트 몰딩방식에 성형된다.
이때, 상기 기판(101)의 각 모서리부에는 기판(101)과 메인기판간의 솔더링 접합시 패턴회로를 보호하도록 상기 기판(101)의 하부면에 도포되는 절연도료인 솔더레지스트의 미도포영역에 의해서 기판(101)의 하부면보다 낮은 바닥면을 형성하는 벤트구(150)가 형성되어 있다.
이러한 경우, 상기 기판(101)의 하부면에 금형이 밀착되면, 상기 벤트부(150)는 상기 기판(101)이 상,하부 금형사이에 배치된 상태에서 상기 캐비티(112)를 외부와 연통하는 유일한 통로가 된다. 이에 따라, 상기 게이트를 통하여 몰딩재가 강제주입되면, 상기 캐비티(112)의 내부에는 몰딩재가 채워져 제2 보호부를 성형함과 동시에 상기 캐비니(112)내에 잔류하고 있던 공기는 상기 벤트구(150)를 통하여 외부로 전량 배출되어 제2 보호부(140)에 공기가 포함되는 성형불량을 예방할 수 있는 것이다.
또한, 상기 게이트를 통하여 몰딩재를 주입하는 것은 상기 캐비티(112)내에 채워지는 몰딩재가 벤트구내로 주입될 때 중단되는 것이 바람직하며, 이때, 상기 벤트구에는 상기 캐비티(112)에 몰딩재가 채워진 후 벤트구(150)까지 연장되는 몰드플레쉬(141)를 형성하게 된다.
연속하여, 상기 기판(101)을 금형으로부터 분리하게 되면, 상기 기판(101)의 캐비티(112)에는 제2보호부(140)가 성형되고, 상기 제2보호부(140)의 하부면은 상 기 기판(101)의 하부면과 동일한 수평선상에 위치된다.
이에 따라, 상기 기판(101)을 메인기판에 솔더링 접합할 때, 상기 기판(101)의 하부면 외측테두리에 구비된 외부접속단자(102)와 메인기판의 접속패드사이에 개재되는 솔더볼의 외경크기를 최소화할 수 있기 때문에, 상기 기판(101)과 메인기판간의 간격을 보다 줄일 수 있고, 이로 인하여 상기 메인기판에 탑재되는 기판의 최고높이를 낮추어 최종제품의 크기 및 부피를 줄일 수 있고, 두께를 감소시켜 기기를 보다 박형화할 수 있는 것이다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.
도 1은 일반적인 멀티 반도체 칩 패키지를 도시한 단면도로서,
a)는 칩 스택형 패키지이고,
b)는 칩 상하탑재형 패키지이다.
도 2는 본 발명에 따른 멀티 반도체 칩 패키지를 도시한 단면도이다.
도 3은 본 발명에 따른 멀티 반도체 칩 패키지에 채용되는 기판을 도시한 사시도이다.
도 4는 본 발명에 따른 멀티 반도체 칩 패키지에 채용되는 벤트구를 부분 확대한 사시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
101 : 기판 102 : 외부접속단자
103 : 절연도료 113: 제1 반도체 칩
112 : 캐비티 120 : 제2 반도체 칩
130 : 제1보호부 140 : 제2보호부
141 : 몰드 스플래쉬 150 : 벤트구

Claims (6)

  1. 하부면에 함몰 형성되어 공간이 형성되는 캐비티를 구비하는 기판 ;
    상기 기판의 상부면에 탑재되는 하나 이상의 제1 반도체칩 ;
    상기 캐비티 내에 탑재되는 하나 이상의 제2 반도체칩 ;
    상기 제1 반도체칩을 외부환경으로부터 보호하도록 상기 기판의 상부면에 구비되는 제1보호부 ;
    상기 제2 반도체칩을 외부환경으로부터 보호하도록 상기 캐비티에 주입되어 성형되는 몰딩재에 의해서 구비되고, 상기 캐비티에 충진된 몰딩재의 하부면이 상기 기판의 하부면과 실질적으로 동일한 수평선상에 위치되는 제2보호부 ; 및
    상기 제2 보호부의 하부면은 상기 기판의 하부면과 동일한 수평선상에 위치되고, 상기 캐비티에 몰딩재가 주입되어 상기 제2보호부의 성형시 상기 캐비티 내부의 공기를 외부로 배출하도록 하는 적어도 하나 이상의 벤트구 ;를 포함하는 멀티 반도체 칩 패키지.
  2. 제1항에 있어서, 상기 벤트구는 상기 기판의 하부면에 구비된 패턴회로를 보호하도록 일정두께로 도포되는 절연도료의 미도포영역에 의해서 구비됨을 특징으로 하는 멀티 반도체 칩 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 벤트구는 상기 기판의 각 모서리부에 구비됨을 특징으로 하는 멀티 반도체 칩 패키지.
  4. 제1항에 있어서, 상기 제1보호부는 상기 기판의 상부면에 하부단이 고정되어 상기 제1반도체 칩을 에워싸는 공간을 형성하는 메탈캔으로 구비됨을 특징으로 하는 멀티 반도체 칩 패키지.
  5. 제1항에 있어서, 상기 제1보호부는 상기 기판의 상부면에 몰딩재로 성형되는 몰딩부로 구비됨을 특징으로 하는 멀티 반도체 칩 패키지.
  6. 제1항에 있어서, 상기 제2보호부는 핀포인트 게이트 몰딩방식으로 상기 캐비티에 성형되는 몰딩부로 구비됨을 특징으로 하는 멀티 반도체 칩 패키지.
KR1020070067245A 2007-07-04 2007-07-04 멀티 반도체 칩 패키지 KR100878407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070067245A KR100878407B1 (ko) 2007-07-04 2007-07-04 멀티 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070067245A KR100878407B1 (ko) 2007-07-04 2007-07-04 멀티 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR20090002884A KR20090002884A (ko) 2009-01-09
KR100878407B1 true KR100878407B1 (ko) 2009-01-13

Family

ID=40485802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070067245A KR100878407B1 (ko) 2007-07-04 2007-07-04 멀티 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR100878407B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102376487B1 (ko) * 2015-02-12 2022-03-21 삼성전자주식회사 반도체 패키지의 제조 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054914A (ko) * 1996-12-27 1998-09-25 황인길 반도체 패키지의 구조 및 제조방법
KR20020066745A (ko) * 2001-02-13 2002-08-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰딩 금형

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980054914A (ko) * 1996-12-27 1998-09-25 황인길 반도체 패키지의 구조 및 제조방법
KR20020066745A (ko) * 2001-02-13 2002-08-21 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 몰딩 금형

Also Published As

Publication number Publication date
KR20090002884A (ko) 2009-01-09

Similar Documents

Publication Publication Date Title
US7312519B2 (en) Stacked integrated circuit package-in-package system
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US7884460B2 (en) Integrated circuit packaging system with carrier and method of manufacture thereof
KR102229202B1 (ko) 트렌치 형태의 오프닝을 갖는 반도체 패키지 및 그 제조방법
US7141886B2 (en) Air pocket resistant semiconductor package
US7368319B2 (en) Stacked integrated circuit package-in-package system
US7327020B2 (en) Multi-chip package including at least one semiconductor device enclosed therein
US20090243072A1 (en) Stacked integrated circuit package system
KR20060118363A (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
US7629677B2 (en) Semiconductor package with inner leads exposed from an encapsulant
US20070278639A1 (en) Semiconductor Device Stack and Method for Its Production
US20100102430A1 (en) Semiconductor multi-chip package
US8184449B2 (en) Electronic device having stack-type semiconductor package and method of forming the same
KR101059629B1 (ko) 반도체 패키지 제조방법
KR20110124065A (ko) 적층형 반도체 패키지
US7687920B2 (en) Integrated circuit package-on-package system with central bond wires
KR100878407B1 (ko) 멀티 반도체 칩 패키지
TWI720851B (zh) 晶片封裝結構及其製造方法
US20040084766A1 (en) System-in-a-package device
CN113327918A (zh) 一种多芯片封装结构及封装方法
TWI748189B (zh) 系統模組封裝結構及系統模組封裝方法
KR20080074654A (ko) 적층 반도체 패키지
KR100508261B1 (ko) 반도체 패키지 및 그 제조방법
KR100708050B1 (ko) 반도체패키지
KR100542673B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 12