KR100970215B1 - Fbga 패키지 제조용 금형 - Google Patents
Fbga 패키지 제조용 금형 Download PDFInfo
- Publication number
- KR100970215B1 KR100970215B1 KR1020080002246A KR20080002246A KR100970215B1 KR 100970215 B1 KR100970215 B1 KR 100970215B1 KR 1020080002246 A KR1020080002246 A KR 1020080002246A KR 20080002246 A KR20080002246 A KR 20080002246A KR 100970215 B1 KR100970215 B1 KR 100970215B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- mold
- package
- cavity
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
본 발명에 따른 FBGA 패키지 제조용 금형은, 반도체 칩을 포함한 기판 상면 및 본딩와이어를 포함한 기판의 캐버티를 밀봉하기 위한 몰딩 공정에서 이용되는 FBGA 패키지 제조용 금형으로서, 상기 반도체칩을 포함한 기판의 상부에 배치된 상부 금형과, 상기 기판의 하부에 배치되며, 상기 기판의 캐버티에 대응하는 부분에 인접한 제1면압부를 구비하고, 상기 기판 가장자리의 대응하는 부분에 제2면압부를 구비하며, 상기 제1면압부와 상기 제2면압부 사이에 상기 기판과 접촉하지 않는 V-자 홈을 구비한 형상을 갖는 하부 금형을 포함한다.
Description
본 발명은 FBGA 패키지 제조용 금형에 관한 것으로, 보다 자세하게는, 패키지 몰딩 공정 수행시, 불량을 최소화시켜 수율 감소를 방지할 수 있는 FBGA 패키지 제조용 금형에 관한 것이다.
일반적으로 반도체 패키지는, 웨이퍼 레벨로 제조된 다수개의 반도체 칩을 쏘잉(Sawing) 공정을 통해 개별 반도체 칩들로 분리시킨 후, 각 반도체 칩을 리드프레임의 다이패들에 부착(Attaching)하고, 그런 다음, 반도체 칩의 본딩패드와 리드 프레임의 인너리드 간을 와이어 본딩(Wire bonding)한다.
이어서, 반도체 칩을 외부의 충격으로부터 보호하기 위해 몰딩(Molding) 공정을 통해 반도체 칩과 이에 와이어 본딩된 인너리드 부분을 밀봉하고, 그리고 나서, 리드들 간을 분리시키는 트리밍(Triming) 및 아우터리드를 소정의 형상으로 성형하는 포밍(Forming)을 통해 완성된다.
여기서, 상기한 몰딩 공정은 와이어 본딩된 칩과 리드 프레임의 인너리드를 포함하는 일정면적을 에폭시 몰딩 컴파운드 등과 같은 수지로 밀봉하여 패키지 몸 체를 형성하는 공정으로써, 이와 같은 몰딩 공정에 의한 패키지 몸체의 형성으로 외부의 열적, 기계적 충격으로부터 내부의 반도체 칩을 보호할 수 있다.
이러한 몰딩 공정은 통상 상부 및 하부 금형으로 이루어지는 금형에 반도체 칩이 부착된 리드 프레임을 로딩시킨 후 외부로부터 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 주입하여 충진시키는 과정으로 진행된다.
한편, FBGA 패키지에서는 상기와 같은 금형 이용시, 봉지제가 주입될 때, 상기 금형의 하부 금형의 상기 FBGA 패키지에서 기판 캐버티 부분과 맞닿는 부분에 V-자 홈을 형성하여 1차로 상기 봉지제가 넘치는 것을 막고, 그런 다음, 상기 캐버티 V-자 홈에 인접한 부분, 즉, 기판의 가장자리 부분과 맞닿는 부분의 금형에의 하부 금형을 약간 내리도록 형성하여 봉지제의 흐름을 막아 압력을 분산시키고 있다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 V-자 홈 및 약간 내려간 부분을 이용한 FBGA 반도체 패키지에서는 기판, 금형 구조, 반도체 칩의 사이즈, 반도체 칩의 두께, 봉지제의 성분 및 몰딩 공정 장비 등의 여러 가지 복합적 요인으로 인해 캐버티를 포함한 기판 하면 부분에 잔류하던 공기가 제대로 빠져나가지 못해 상기 캐버티를 포함한 기판 하면 부분이 봉지제로 완전히 채워지지 않게 된다.
이로 인해, 상기 캐버티 부분을 포함한 패키지의 밀봉이 불완전하게 되어, 전체 패키지 공정 완료 후, 단순 외관 불량, 또는, 패키지의 신뢰성 저하와 같은 불량을 유발시키게 된다.
더욱이, 패키지 제조 공정 수행 과정이 육안으로 확인 불가능하기 때문에, 그에 따른 공정 수행은 더욱 어렵게 되어, 그래서, 전체 패키지의 수율 감소 및 공정 시간을 증가시키게 된다.
한편, 상기와 같은 문제점을 개선하고자, 금형 구조를 상기 기판 가장자리 부분과 맞닿는 부분의 높이를 내리지 않게 형성하여 기판 하면에 잔류하는 공기가 잘 빠져나가게 할 수 있으나, 이럴 경우에는, 상기 공기와 함께 봉지제도 같이 빠져나갈 수 있는 우려가 있어, 결국, 상기와 같은 방법은 또 다른 불량을 유발시키는 요인으로 작용하게 된다.
본 발명은 패키지 몰딩 공정 수행시, 봉지제의 미 충진 불량을 방지한 FBGA 패키지 제조용 금형을 제공한다.
또한, 본 발명은 상기와 같이 패키지 몰딩 공정 수행시, 봉지제의 미 충진 불량을 방지하여 전체 패키지의 수율 감소 및 공정 시간 증가를 최소화시킨 FBGA 패키지 제조용 금형을 제공한다.
본 발명에 따른 FBGA 패키지 제조용 금형은, 반도체 칩을 포함한 기판 상면 및 본딩와이어를 포함한 기판의 캐버티를 밀봉하기 위한 몰딩 공정에서 이용되는 FBGA 패키지 제조용 몰드 금형으로서, 상기 반도체칩을 포함한 기판의 상부에 배치된 상부 금형; 및 상기 기판의 하부에 배치되며, 상기 기판의 캐버티에 대응하는 부분에 인접한 제1면압부를 구비하고, 상기 기판 가장자리의 대응하는 부분에 제2면압부를 구비하며, 상기 제1면압부와 상기 제2면압부 사이에 상기 기판과 접촉하지 않는 V-자 홈을 구비한 형상을 갖는 하부 금형;을 포함한다.
상기 제1면압부와 상기 기판 간은 접촉하지 않는 형상을 포함한다.
상기 제1면압부와 상기 기판 간은 0.02∼0.03㎛ 만큼 이격되는 것을 특징으로 한다.
상기 V-자 홈과 상기 기판 간은 0.04∼0.05㎛ 만큼 이격되는 것을 특징으로 한다.
본 발명은 FBGA 패키지의 몰딩 공정 수행 시, 몰드 금형의 형상을 기판 캐버티에 인접한 부분이 하부 방향으로 상기 기판과 이격되어 형성되도록 설계하여, 상기 FBGA 패키지를 몰딩함으로써, 몰딩 공정 수행시 상기 금형 상에 기판 배치시, 상기 기판의 캐버티 부분이 금형 방향으로 인위적으로 휘게 할 수 있으므로, 봉지제는 물론, 상기 캐버티를 포함한 기판 하면 부분에 잔류하던 공기가 용이하게 빠져나가도록 함과 아울러, 상기 공기와 함께 봉지제가 같이 빠져나가는 것을 방지할 수 있다.
따라서, 본 발명은 패키지의 불완전한 밀봉으로 인해 패키지 공정 후, 단순 외관 불량, 또는, 패키지의 신뢰성 저하를 방지할 수 있다.
그러므로, 본 발명은 전체 패키지의 수율 감소 및 공정 시간 증가를 방지할 수 있다.
본 발명은, 기판 캐버티 부분과 이격하는 부분에 V-자 홈을 형성하여 1차로 상기 봉지제가 넘치는 것을 방지하고, 그런 다음, 상기 캐버티에 이격하는 부분에 형성된 상기 V-자 홈에 인접한 부분, 즉, 기판의 가장자리 부분과 맞닿는 부분의 금형에의 하부 금형을 내리도록 형성하여 봉지제의 흐름을 막아 압력을 분산시키는 종래의 몰딩 공정과 달리, FBGA 패키지의 몰딩 공정 수행 시, 상기 봉지제가 넘치는 것을 방지하기 위한 V-자 홈뿐만 아니라, 상기 금형의 형상을 기판 캐버티에 인접한 부분과 상기 V-자 홈 사이의 공간 부분을 상기 기판과 이격되도록 하부 방향으로 설계하여, 상기 FBGA 패키지를 몰딩함으로써, 몰딩 공정 수행시, 봉지제가 빠져나가는 것을 방지함은 물론, 상기 캐버티를 포함한 기판 하면 부분에 잔류하던 공기가 용이하게 빠져나가도록 할 수 있다.
또한, 상기와 같이 상기 기판 캐버티에 인접한 부분이 아래 방향으로 상기 기판과 이격되어 형성되도록 설계함으로써, 금형에 기판 배치시 상기 기판이 캐버티 방향으로 휘는 현상을 인위적으로 발생시켜 상기 금형 가장자리 부분을 상기 기판과 미세하게 이격시킬 수 있으므로, 상기 공기와 함께 봉지제가 같이 빠져나가는 것을 더욱 용이하게 방지할 수 있다.
따라서, 패키지의 불완전한 밀봉으로 인해 패키지 공정 후, 단순 외관 불량, 또는, 패키지의 신뢰성 저하를 방지할 수 있으며, 그러므로, 전체 패키지의 수율 감소 및 공정 시간 증가를 방지할 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
자세하게, 도 1은 본 발명의 실시예에 따른 반도체 패키지용 금형을 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이, 본 발명의 실시예에 따른 반도체 패키지용 금형(100)은, 상부 금형(104) 및 상기 상부 금형(104)과 대응되도록 하부 금형(102)이 상기 상부 금형(104) 하측에 배치되며, 상기 상부 금형(104)과 하부 금형(102)이 맞닿은 사이의 공간에 반도체 칩(106)이 부착된 기판(108)이 배치된다.
또한, 상기 기판(108)은 중앙에 캐버티(116)를 구비하며, 상면에 상기 반도체 칩(106)이 페이스-다운(Face-Down) 타입으로 부착되며, 상기 반도체 칩(106)과 상기 기판(108) 간이 상기 캐버티(116)를 관통하도록 본딩와이어(114)에 의해 전기적으로 연결된다.
이때, 상기 하부 금형(102)은 기판(108) 하부에 배치되며, 상기 기판(108)의 캐비터(116)와 인접한 부분에 구비된 제1면압부(110), 상기 기판(108) 가장자리 부분에 구비된 제2면압부(113) 및 상기 제1면압부(110)와 상기 제2면압부(113) 사이에 상기 기판(108)과 접촉하지 않도록 구비된 V-자 홈(112)을 갖는다.
여기서, 상기 V-자 홈(112) 및 상기 제1면압부(110)의 대응되는 하부 금형(102) 부분과 상기 기판(108)간은 각각 약 0.04∼0.05㎛ 및 0.02∼0.03㎛ 만큼 이격되도록 형성되는 것이 바람직하다.
여기서, 상기 V-자 홈(112) 및 상기 제1면압부(110)의 대응되는 하부 금형(102) 부분과 상기 기판(108)간은 각각 약 0.04∼0.05㎛ 및 0.02∼0.03㎛ 만큼 이격되도록 형성되는 것이 바람직하다.
삭제
이 경우, 본 발명은 상기와 같이 상기 하부 금형(102)과 상기 기판(108)의 캐버티(116)에 인접한 부분이 상기 기판(108)과 이격되도록 아래 방향을 향하는 형상(110)으로 형성됨으로써, 상기 기판(108)이 휘는 현상을 인위적으로 발생시킬 수 있다.
따라서, 기판(108)이 상기 캐버티(116) 방향으로 쏠림과 아울러, 상기 기판(108)의 양측 가장자리 부분이 미세하게 휘게 되어, 이로 인해, 상기 기판(108)의 양측 가장자리 부분과 맞닿는 하부 금형(102)의 제2면압부(113) 부분이 공기만 빠져나갈 수 있을 정도의 높이 만큼 미세하게 상기 기판(108)과 이격되어 벌어지게 된다.
즉, 본 발명에서는, FBGA 패키지용 금형을 이용한 몰딩 공정시, V-자 홈(112)과 제2면압부(113)가 연결되는 부분은 상기 기판(108)과 접촉되고, 상기 기판(108)의 가장자리 부분에 구비된 제2면압부(113)는 기판(108)과 일정 거리가 이격되어 벌어지게 된다.
즉, 본 발명에서는, FBGA 패키지용 금형을 이용한 몰딩 공정시, V-자 홈(112)과 제2면압부(113)가 연결되는 부분은 상기 기판(108)과 접촉되고, 상기 기판(108)의 가장자리 부분에 구비된 제2면압부(113)는 기판(108)과 일정 거리가 이격되어 벌어지게 된다.
그 결과, 상기 기판(108)의 가장자리 부분과 맞닿는 상기 하부 금형(102)의 제2면압부(113) 부분이 상기 봉지제(118)의 장벽 역할을 수행하게 되므로, 몰딩 공정 수행시, 캐버티(116) 부분에 잔류하던 공기가 빠져나갈 때, 상기 봉지제(118)가 같이 빠져나가는 것을 방지할 수 있다.
또한, 상기 제1면압부(110)와 제2면압부(113) 사이에 형성된 상기 V-자 홈(112)에 의해, 몰딩 공정 수행시 상기 봉지제(118)가 빠져나는 것을 더욱 용이하게 방지할 수 있다.
상기 봉지제(118)는 EMC(Epoxy Molding Compound)로 이루어진다.
전술한 바와 같이 본 발명은, FBGA 패키지 제조용 금형을 이용한 FBGA 패키지 몰딩 공정시, 기판 캐버티 부분과 이격하는 부분에 V-자 홈을 형성하여 1차로 상기 봉지제가 넘치는 것을 방지하고, 그런 다음, 상기 캐버티에 이격하는 부분에 형성된 상기 V-자 홈에 인접한 부분, 즉, 기판의 가장자리 부분과 맞닿는 부분의 금형에의 하부 금형을 내리도록 형성하여 봉지제의 흐름을 막아 압력을 분산시키는 종래의 몰딩 공정과 달리, FBGA 패키지의 몰딩 공정 수행 시, 상기와 같이 상기 봉지제가 넘치는 것을 방지하기 위한 V-자 홈뿐만 아니라, 상기 금형의 형상을 기판 캐버티에 인접한 부분과 상기 V-자 홈 사이의 공간 부분을 상기 기판과 이격되도록 하부 방향으로 설계하여, 상기 FBGA 패키지를 몰딩함으로써, 몰딩 공정 수행시, 봉지제가 빠져나가는 것을 방지함은 물론, 상기 캐버티를 포함한 기판 하면 부분에 잔류하던 공기가 용이하게 빠져나가도록 할 수 있다.
또한, 상기와 같이 상기 기판 캐버티에 인접한 부분이 아래 방향으로 상기 기판과 이격되어 형성되도록 설계함으로써, 금형에 기판 배치시 상기 기판이 캐버티 방향으로 휘는 현상을 인위적으로 발생시켜 상기 금형 가장자리 부분을 상기 기판과 미세하게 이격시킬 수 있으므로, 상기 공기와 함께 봉지제가 같이 빠져나가는 것을 더욱 용이하게 방지할 수 있다.
따라서, 패키지의 불완전한 밀봉으로 인해 패키지 공정 후, 단순 외관 불량, 또는, 패키지의 신뢰성 저하를 방지할 수 있으며, 그러므로, 전체 패키지의 수율 감소 및 공정 시간 증가를 방지할 수 있다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 FBGA 패키지 제조용 금형을 설명하기 위해 도시한 단면도.
Claims (4)
- 반도체 칩을 포함한 기판 상면 및 본딩와이어를 포함한 기판의 캐버티를 밀봉하기 위한 몰딩 공정에서 이용되는 FBGA 패키지 제조용 금형으로서,상기 반도체칩을 포함한 기판의 상부에 배치된 상부 금형; 및상기 기판의 하부에 배치되며, 상기 기판의 캐버티와 인접한 부분에 구비된 제1면압부, 상기 기판의 가장자리 부분에 구비된 제2면압부 및 상기 제1면압부와 상기 제2면압부 사이에 상기 기판과 접촉하지 않도록 구비된 V-자 홈을 갖는 하부 금형;을 포함하며,상기 몰딩 공정시 상기 V-자 홈과 제2면압부가 연결되는 부분은 상기 기판과 접촉하고, 상기 기판의 가장자리 부분에 구비된 상기 제2면압부는 상기 기판과 이격되는 것을 특징으로 하는 FBGA 패키지 제조용 금형.
- 제 1 항에 있어서,상기 제1면압부와 상기 기판 간은 접촉하지 않는 형상을 포함하는 것을 특징으로 하는 FBGA 패키지 제조용 금형.
- 제 2 항에 있어서,상기 제1면압부와 상기 기판 간은 0.02∼0.03㎛ 만큼 이격되는 것을 특징으로 하는 FBGA 패키지 제조용 금형.
- 제 1 항에 있어서,상기 V-자 홈과 상기 기판 간은 0.04∼0.05㎛ 만큼 이격되는 것을 특징으로 하는 FBGA 패키지 제조용 금형.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080002246A KR100970215B1 (ko) | 2008-01-08 | 2008-01-08 | Fbga 패키지 제조용 금형 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080002246A KR100970215B1 (ko) | 2008-01-08 | 2008-01-08 | Fbga 패키지 제조용 금형 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090076349A KR20090076349A (ko) | 2009-07-13 |
KR100970215B1 true KR100970215B1 (ko) | 2010-07-16 |
Family
ID=41333471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080002246A KR100970215B1 (ko) | 2008-01-08 | 2008-01-08 | Fbga 패키지 제조용 금형 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100970215B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960009081A (ko) * | 1994-08-31 | 1996-03-22 | 가네꼬 하사시 | 수지 밀봉형 반도체 장치의 제조 장치 및 제조 방법 |
KR20020066745A (ko) * | 2001-02-13 | 2002-08-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 몰딩 금형 |
JP2006269486A (ja) | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2008
- 2008-01-08 KR KR1020080002246A patent/KR100970215B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960009081A (ko) * | 1994-08-31 | 1996-03-22 | 가네꼬 하사시 | 수지 밀봉형 반도체 장치의 제조 장치 및 제조 방법 |
KR20020066745A (ko) * | 2001-02-13 | 2002-08-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 몰딩 금형 |
JP2006269486A (ja) | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20090076349A (ko) | 2009-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050012227A1 (en) | Semiconductor assembly encapsulation mold and method for forming same | |
US20070087480A1 (en) | Chip package method | |
KR20090046282A (ko) | 반도체 패키지 및 그의 제조방법 | |
KR200309906Y1 (ko) | 반도체 패키지 제조용 리드프레임 | |
JP2008004570A (ja) | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 | |
KR101352233B1 (ko) | 반도체 패키지 및 그 제조방법 | |
US7504736B2 (en) | Semiconductor packaging mold and method of manufacturing semiconductor package using the same | |
EP2521170A2 (en) | Pop package and manufacturing method thereof | |
US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
US11081366B2 (en) | MCM package isolation through leadframe design and package saw process | |
US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
TWM551755U (zh) | 泛用型導線架 | |
US20050062152A1 (en) | Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same | |
KR100970215B1 (ko) | Fbga 패키지 제조용 금형 | |
US6696750B1 (en) | Semiconductor package with heat dissipating structure | |
JP2010141261A (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
US20050062155A1 (en) | Window ball grid array semiconductor package and method for fabricating the same | |
KR100564623B1 (ko) | 크랙을 예방하는 반도체 패키지 및 그 제조방법 | |
US20060284340A1 (en) | Method for preventing the overflowing of molding compound during fabricating package device | |
US20080251910A1 (en) | Fabricating method of semiconductor package and heat-dissipating structure applicable thereto | |
JPH06132458A (ja) | 樹脂封止型半導体装置およびそのリードフレーム | |
KR20070078593A (ko) | 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법 | |
JP2007095964A (ja) | 半導体装置の製造方法 | |
KR20090098078A (ko) | 반도체 패키지 | |
TWI420626B (zh) | 封裝結構與封裝製程 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |