KR100210161B1 - Bga 반도체패키지용 몰드금형의 라이너 - Google Patents
Bga 반도체패키지용 몰드금형의 라이너 Download PDFInfo
- Publication number
- KR100210161B1 KR100210161B1 KR1019960058810A KR19960058810A KR100210161B1 KR 100210161 B1 KR100210161 B1 KR 100210161B1 KR 1019960058810 A KR1019960058810 A KR 1019960058810A KR 19960058810 A KR19960058810 A KR 19960058810A KR 100210161 B1 KR100210161 B1 KR 100210161B1
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- liner
- package
- pcb
- molding
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000000465 moulding Methods 0.000 claims abstract description 32
- VTLYHLREPCPDKX-UHFFFAOYSA-N 1,2-dichloro-3-(2,3-dichlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1Cl VTLYHLREPCPDKX-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 9
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229940070259 deflux Drugs 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 BGA 반도체패키지용 몰드금형의 라이너에 관한 것으로서, 로딩바(10)에 안치된 BGA 반도체패키지의 PCB(40)에 패키지를 성형시키는 몰드금형(MD)에 있어서, 상기 PCB(40)의 패키지 성형 높이를 조정할 수 있도록 몰드금형의 바텀몰드(BM)에 라이너(20)를 설치한 것으로 두께 편차에 따른 패키지의 성형 높이를 조절함에 따라 두께 편차에 따른 패키지의 성형높이를 조정할 수 있어 패키지의 성형성 증대와 성형작업성을 높일 수 있게 한 효과가 있다.
Description
본 발명은 BGA 반도체패키지용 몰드금형의 라이너에 관한 것으로서 특히 BGA 반도체패키지의 PCB에 패키지를 성형시키는 수동식 몰드금형의 바텀몰드에 착탈식으로 설치되는 라이너(Liner)를 구비하여 PCB가 안치된 로딩바의 높이를 조절함으로써 두께 편차에 따른 패키지의 성형 높이를 조정할 수 있게 한 BGA 반도케패키지용 몰드금형의 라이너에 관한 것이다.
일반적으로 BGA 반도체패키지는 파인피치 표면실장 기술(FPT)과 핀 그리드 어레이(Pin Grid Array)의 고집적화 한계에 대한 기능과 품질을 보완하기 위해 개발되었고, 이 BGA 반도체 기술은 고집적화된 리드(Lead)의 손상을 방지하고, 부피의 크기를 최소화하며, 우수한 전적 기능특성과 열적특성을 보유하며, 패키지의 수율과 기판조립 수율과 그 외 멀티 칩 모듈의 확장과 신속한 디자인에서 생산까지의 사이클을 최소화 할 수 있는 장점을 가지고 있다.
따라서, 고집적화된 BGA 반도체패키지의 품질신뢰도 향상에 따른 이용의 다양성과 초소형으로 요구되는 각종 전자주변기계에 적용이 용이하고, 가격 경쟁력이 높아 고부가가치의 제품을 얻을 수 있는 것이다.
이러한 BGA 반도체패키지는 보다 많은 수의 고집적화된 회로를 갖기 위해 PCB 상의 리드프레임에 리드와 탑재판이 구비되고, 탑재판에는 반도체칩이 부착되며, 반도체칩의 회로와 기판의 리드에 형성한 랜드에는 와이어를 연결시켜 본딩하고, 기판의 금속층에는 볼을 융착 고정시켜 반도체칩의 회로가 볼과 연결될 수 있게 하였다.
상기한 PCB는 내부에 플레인층(Plane Layer)이 에폭시(Epoxy) 양측에 구비되고, 플레인 층의 외부에는 에폭시층이 구비되며, 에폭시층의 외부에는 시그널(Signal)층이 구비되고, 시그널층 외부에는 회로를 보호하기 위한 솔더마스크(Solder Mask)층이 구비되어 PCB가 얇은 박판으로 다층으로 구비될 수 있게 하였다.
따라서 BGA 반도체패키지의 제조시 구입되는 PCB 원자재는 각 층을 적층시키는 가공기술과 솔더플레이트 층의 도포공정에서 평평도의 유지가 어려워 PCB의 두께 편차가 심하였고, 전체 평평도가 고르지 못한 원자재를 각 제조공정에 투입된다.
이렇게 두께 편차와 평평도가 고르지 못한 PCB는 다이 어태치(Dle Attach)공정에서 반도체칩을 부착시킨 후 와이어본딩(Wire Bonding) 공정에서 반도체칩과 리드사이에 와이어본딩을 거친 후 반도체칩과 와이어의 외부 노출을 방지하고 내부의 회로적 구성부품과 기능적 특성을 보호하기 위해 성형공정에서 소정형태의 패키지성형을 시행한다.
상기한 성형공정에서는 패키지를 성형시킬 수 있는 캐비티를 가진 바텀몰드상에 PCB를 공급시킨 후 바텀몰드(BM)를 상승시켜 PCB를 클램핑한 후 컴파운드재를 충진 공급시켜 패키지의 성형을 완료하고, 패키지 성형이 완료된 자재는 솔더볼 안착공정에서 기판상에 플럭스를 스크린 프린팅 한 후 솔더볼을 올려놓게 되고 이것을 퍼니스를 통하여 융착시킨다. 그리고 디플럭스 공정에서 플럭스를 제거시킨 후 인스팩션 공정 등을 거쳐서 BGA 반도체패키지를 구할 수 있게 한 것이다.
이와 같은 종래의 구조를 설명하면 제3도에서 보는 바와 같이 수동식 몰드금형(MD)의 바텀몰드(BM) 베이스(B) 상부면에 길이방향으로 요홈(10)을 형성하고, 이 요홈(10)에는 로딩바(20)를 안치시킨다.
상기한 로딩바(20)에는 상부에 PCB(40)를 안치시키고, 이 상부에는 PCB(40)에 패키지를 성형시키는 캐비티 플로어트(50)가 구비된다.
이렇게 바텀몰드(BM) 상부에 PCB(40)와 캐비티 플로어트(50)가 안치된 로딩바(30)를 작업자가 수작업으로 안치시키면 바텀몰드(BM)가 상승하여 클램프 되면서 동시에 컴파운드재를 공급시켜 소정형태의 패키지가 성형될 수 있게 한 것이다.
그러나, 상기한 몰드금형(MD)은 바텀몰드(BM)의 베이스(B)에 형성된 요홈(10)에 PCB(40)가 안치된 로딩바를 공급 안치시킨 후 패키지를 성형시켰던 바, PCB(40)의 두께편차에 대응하는 패키지의 몰핑성형작업성이 양호하지 못하였다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로서, BGA 반도체패키지의 PCB에 패키지를 성형시키는 수동식 몰드금형의 바텀몰드에 착탈식으로 설치되는 라이너를 구비하여 PCB 두께가 안치된 로딩바의 높이를 조절함으로서 두께 편차에 따른 패키지의 성형 높이를 조절하여 패키지를 성형시킴에 따라 두께편차에 따른 패키지의 성형높이를 조정함으로써 패키지의 성형작업성을 좋게 한 것을 목적으로 한다.
제1도는 본 발명의 적용상태 분리 사시도.
제2도는 본 발명의 설치상태 단면도.
제3도는 종래의 설치상태 단면도.
* 도면의 주요부분에 대한 부호의 설명
MD : 몰드금형 BM : 바텀몰드
B : 베이스 10 : 요홈
20 : 라이너 30 : 로딩바
40 : PCB
이하 본 발명의 구성을 설명하면 다음과 같다.
로딩바(30)에 안치된 BGA 반도체패키지의 PCB(40)에 패키지를 성형시키는 몰드금형(MD)에 있어서, 상기 PCB(40)의 패키지 성형 높이를 조정할 수 있도록 몰드금형의 바텀몰드(BM)에 라이너(20)를 설치한 것이다.
이와 같이 구성된 본 발명의 일 실시예를 첨부도면에 의하여 상세하게 설명하면 다음과 같다.
제1도는 본 발명의 적용상태도이고, 제2도는 본 발명의 설치상태 단면도로, 금형(MD)의 바텀몰드(BM) 사이의 베이스(B) 전후방에 길이방향으로 요홈(10)을 형성하고, 이 요홈(10) 내에는 소정크기의 두께를 가진 라이너(20)를 설치하며, 라이너(20)의 상부에는 PCB(40)가 안치된 로딩바(30)을 착탈식으로 설치한다.
이러한 라이너(20)는 로딩바(30)에 안치된 PCB(40)에 패키지 성형시킬 때 패키지의 성형높이를 조정할 수 있도록 한다.
즉, 라이너(20)의 두께를 각기 달리 구성하여 BGA 반도체패키지가 성형되는 두께의 규격에 따라 이에 맞는 라이너(20)를 교체시킨 상태에서 로딩바(30)의 상부에 PCB(40)로 캐비티 플레이트(50)를 안치시킨 후 바텀몰드(BM)의 상승에 의한 클램프에 따른 컴파운드재의 공급으로 패키지를 성형시킨다.
따라서, 패키지의 성형높이를 라이너(20)에 의해 용이하게 조정할 수 있게하고, 패키지의 성형 두께에 따른 라이너(20)를 손쉽게 교체시켜 사용함으로서 BGA 반도체패키지의 성형작업성과 패키지의 성형을 보다 용이하게 할 수 있게 한 것이다.
이상에서와 같이 본 발명은 BGA 반도체패키지의 PCB에 패키지를 성형시키는 수동식 몰드금형의 바텀몰드에 착탈식으로 설치되는 라이너를 구비하여 PCB가 안치된 로딩바의 높이를 조절함으로서 두께 편차에 따른 패키지의 성형 높이를 조절함에 따라 두께편차에 따른 패키지의 성형높이를 조정할 수 있어 패키지의 성형성 증대와 성형작업성을 높일 수 있게 한 효과가 있다.
Claims (6)
- 로딩바(30)에 안치된 BGA 반도체패키지의 PCB(40)에 패키지를 성형시키는 몰드금형(MD)에 있어서, 상기 PCB(40)의 패키지 성형 높이를 조정할 수 있도록 몰드금형의 바텀몰드(BM)에 라이너(20)를 설치한 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 라이너.
- 제1항에 있어서, 상기 로딩바(30)는 몰드금형(MD)의 바텀몰드(BM) 베이스(B)상부에 형성한 요홈(10)에 삽착시키고, 이 라이너(20)의 상부에 PCB(40)가 안치된 로딩바(30)를 안치시키도록 한 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 라이너.
- 제1항에 있어서, 상기 라이너(20)는 좌우 길이방향으로 복수개 구비한 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 라이너.
- 제1항에 있어서, 상기 라이너(20)는 두께가 상이한 여러 종류로 구비한 것을 특징으로 하는 BGA 반도체페키지용 몰드금형의 라이너.
- 제1항 또는 제4항 중 어느 한 항에 있어서, 상기 라이너(20)는 각기 다른 두께를 이용하여 로딩바(30)의 높이 조절에 따른 PCB(40)의 높이 조정이 가능한 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 라이너.
- 제1항에 있어서, 상기 라이너(20)는 착탈식으로 교체시켜 사용할 수 있게 한 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 라이너.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058810A KR100210161B1 (ko) | 1996-11-28 | 1996-11-28 | Bga 반도체패키지용 몰드금형의 라이너 |
| US08/934,315 US5971734A (en) | 1996-09-21 | 1997-09-19 | Mold for ball grid array semiconductor package |
| JP09275281A JP3010230B2 (ja) | 1996-09-21 | 1997-09-22 | ボールグリッドアレイ半導体パッケージ用モールド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058810A KR100210161B1 (ko) | 1996-11-28 | 1996-11-28 | Bga 반도체패키지용 몰드금형의 라이너 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980039724A KR19980039724A (ko) | 1998-08-17 |
| KR100210161B1 true KR100210161B1 (ko) | 1999-07-15 |
Family
ID=19484185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960058810A KR100210161B1 (ko) | 1996-09-21 | 1996-11-28 | Bga 반도체패키지용 몰드금형의 라이너 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100210161B1 (ko) |
-
1996
- 1996-11-28 KR KR1019960058810A patent/KR100210161B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980039724A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200366A (en) | Semiconductor device, its fabrication method and molding apparatus used therefor | |
| JP5598787B2 (ja) | 積層型半導体装置の製造方法 | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| US6902955B2 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US7893547B2 (en) | Semiconductor package with a support structure and fabrication method thereof | |
| US6110755A (en) | Method for manufacturing semiconductor device | |
| US7999197B1 (en) | Dual sided electronic module | |
| JP2006049697A (ja) | 半導体装置の製造方法及び成形金型 | |
| KR100210161B1 (ko) | Bga 반도체패키지용 몰드금형의 라이너 | |
| KR100203558B1 (ko) | 비지에이 반도체패키지용 몰드금형 구조 및 패키지 성형방법 | |
| KR100194361B1 (ko) | Bga 반도체패키지용 패키지 성형금형의 pcb 클램프장치 | |
| KR100198031B1 (ko) | Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조 | |
| KR100196494B1 (ko) | Bga 반도체패키지용 몰드금형의 pcb 클램프장치 | |
| KR20020054476A (ko) | 반도체 칩 패키지용 인쇄회로기판 | |
| KR200276091Y1 (ko) | 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형 | |
| KR19980022351A (ko) | Bga 반도체패키지용 몰드금형의 에어벤트 | |
| KR100198032B1 (ko) | Bga 반도체 패키지용 몰드금형의 탑몰드 구조 | |
| KR100258351B1 (ko) | 반도체패키지 | |
| KR100194362B1 (ko) | Bga 반도체패키지용 몰드금형 | |
| KR200187482Y1 (ko) | 반도체 비지에이 패키지 | |
| JP2004158755A (ja) | 樹脂封止金型 | |
| JP2003218290A (ja) | 樹脂封止型半導体装置 | |
| KR19980039725A (ko) | Bga 반도체패키지용 몰드금형의 로딩바 | |
| KR100242249B1 (ko) | 패키지성형금형구조 및 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040413 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |