KR100196494B1 - Bga 반도체패키지용 몰드금형의 pcb 클램프장치 - Google Patents

Bga 반도체패키지용 몰드금형의 pcb 클램프장치 Download PDF

Info

Publication number
KR100196494B1
KR100196494B1 KR1019960041472A KR19960041472A KR100196494B1 KR 100196494 B1 KR100196494 B1 KR 100196494B1 KR 1019960041472 A KR1019960041472 A KR 1019960041472A KR 19960041472 A KR19960041472 A KR 19960041472A KR 100196494 B1 KR100196494 B1 KR 100196494B1
Authority
KR
South Korea
Prior art keywords
mold
pcb
tci
cavity insert
package
Prior art date
Application number
KR1019960041472A
Other languages
English (en)
Other versions
KR19980022352A (ko
Inventor
문영엽
Original Assignee
김규현
아남반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김규현, 아남반도체주식회사 filed Critical 김규현
Priority to KR1019960041472A priority Critical patent/KR100196494B1/ko
Priority to US08/934,315 priority patent/US5971734A/en
Priority to JP09275281A priority patent/JP3010230B2/ja
Publication of KR19980022352A publication Critical patent/KR19980022352A/ko
Application granted granted Critical
Publication of KR100196494B1 publication Critical patent/KR100196494B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 반도체패키지용 몰드금형의 PCB클램프 장치에 관한 것으로써, BGA 반도체패키지의 PCB(41)의 두께 편차가 상이하고, 각 종류의 반도체패키지에 따라 두께 규격이 다른 원자재를 와이어본딩 완료 후 트랜스퍼 성형장치(TS)의 성형금형에서 소정 형태로 패키지(45) 성형을 하기 위해 바텀몰드(BM)에 공급 안치된 PCB(41)를 탑몰드(TM)의 하우징(H) 탑 안치부(10)에 구비된 탑캐비티인서트(TCI)가 클램프 가압시키는 것에 있어서, 상기 두께(t1) 편차와 두께(t1) 규격이 상이한 여러종류의 PCB(41)를 적정하게 클램프 가압시킬 수 있도록 탑몰드(TM)의 하우징에 구비된 탑캐비티인서트(TCI) 상부에 설치되 높이 조절부재(20)와, 상기 탑캐비티인서트(TCI)를 탄성 지지하여 PCB(41)을 탄성가압 클램프시킬 수 있도록 높이 조절부재(20)와 탑캐비티인서트(TCI) 사이에 설치된 탄성부재(25)와, 상기 탄성부재(25)를 고정시키는 고정부재(24)와, 상기 탑캐비티인서트(TCI)를 안치부(10)에서 균일하게 위치 설정할 수 있도록 하우징(H) 상부와 탑캐비티인서트(TCI)에 설치된 스페이서(SP)를 포함한 것으로 패키지 성형시 PCB의 클램프 가압을 균일하게 시행하여 와이어 숏트 불량과 패키지의 성형성을 좋게 한 효과가 있다.

Description

BGA 반도체패키지용 몰드금형의 PCB클램프 장치
본 발명은 BGA 반도체패키지용 몰드금형의 PCB클램프 장치에 관한 것으로써, 특히 두께가 상이한 BGA(Ball Grid Array) 반도체패키지의 원자재인 PCB(인쇄회로기판)를 소정형태의 패키지로 성형시 탑몰드(Top Mold)에 구비된 탑캐비티인서트(Top Cavity Insert)가 두께 편차 및 각기 다른 두께 규격을 가진 PCB를 클램프 가압시킬 때 적정한 탄성클램프를 유지시킬 수 있도록 높이조절부재와 탄성부재를 구비한 BGA 반도체패키지용 패키지 몰드금형의 PCB 클램프 장치에 관한 것이다.
일반적으로 BGA 반도체패키지는 파인피치 표면실장 기술(FPT)과 핀그리드어레이(Pin Grid Array)의 고집적화 한계에 대한 기능과 품질을 보완하기 위해 개발되었고, 이 BGA 반도체 기술을 고집적화된 리드(Lead)의 손상을 방지하고, 부피의 크기를 최소화하며, 우수한 전기적 기능특성과 열적특성을 보유하며, 우수한 패키지의 수율과 우수한 기판조립 수율과 그 외 멀티칩 모듈의 확장과 신속한 디자인에서 생산까지의 사이클을 최소화 할 수 있는 장점을 가지고 있다.
따라서, 고집적화된 BGA 반도체패키지의 품질신뢰도 향상에 따른 이용의 다양성과 초소형으로 요구되는 각종 전자주변기계에 적용이 용이하고, 가격 경쟁력이 높아 고 부가가치의 제품을 얻을 수 있는 것이다.
이러한 BGA 반도체패키지는 보다 많은 수의 고집적화된 회로를 갖기 위해 PCB 상의 리드 프레임에 리드와 탑재판이 구비되고, 탑재판에는 반도체칩이 부착되며, 반도체칩의 회로와 기판의 회로패턴에 형성한 랜드에는 와이어를 연결시켜 본딩하고, 기판의 금속층에는 볼을 융착 고정시켜 반도체칩의 회로가 볼과 연결될 수 있게 하였다.
상기한 PCB는 내부에 플레인층(Plane Layer)이 에폭시(Epoxy) 양측에 구비되고, 플레인 층의 외부에는 에폭시층이 구비되며, 에폭시층의 외부에는 시그널(Signal)층이 구비되고, 시그널층 외부에는 솔더마스크(Solder Mask)층이 구비되어 PCB가 다층으로 구비되어 있다.
따라서 BGA 반도체 패키지의 제조시 구입되는 PCB 원자재는 다층으로 각 층을 적층시키는 가공기술상의 문제와 솔더플레이트 층을 도포할때의 공정에서 PCB의 두께 편차가 심하였고, 전체 평평도가 고르지 못한 원자재를 각 제조공정에 투입된다.
이렇게 두께 편차와 평평도가 고르지 못한 PCB는 다이 어태치(Die Attach)공정에서 반도체칩을 부착시킨 후 와이어본딩(Wire Bonding) 공정에서 반도체칩과 리드 사이에 와이어 본딩을 거친 후 반도체칩과 와이어의 외부 노출을 방지하고 내부의 회로적 구성부품과 기능적 특성을 보호하기 위해 성형공정에서 소정 형태의 패키지 성형을 시행한다.
상기 성형공정에서는 패키지를 성형시킬 수 있는 캐비티를 가진 바텀몰드 상에 PCB를 공급시킨 후 바텀몰드(BM)를 상승시켜 PCB를 클램핑시킨 상태에서 컴파운드재 충진공급에 따른 패키지 성형을 완료하고, 패키지 성형이 완료된 자재는 솔더볼 안착공정에서 기판상에 형성된 솔더마스크층에 다수의 볼을 융착시켜 완성된 BGA 반도체패키지를 구할 수 있게 한 것이다.
이러한 과정을 거쳐 완성되는 BGA 반도체패키지를 패키지 성형시키는 종래의 몰드금형의 클램프 장치를 설명하면, 첨부 도 9에서와 같이 탑몰드(TM)의 하우징(H) 하부 중앙에 탑센터블록(TB)과 탑센터블록(TB)의 양측 길이 방향에 요홈을 가진 안착부(10)가 형성되고, 안착부(10)의 상부 다수 위치에는 구멍(11)이 형성되며, 상기 탑센터블록(TB)의 양측 각 안착부(10)에는 상기 구멍(11)과 대응하는 체결공(12)을 가진 탑캐비티인서트(TCI)가 삽착되고, 상기 하우징(H)의 구멍(11)과 체결공(12)에는 체결부재(B)를 체결시키되, 상기 탑캐비티인서트(TCI)가 탑몰드(TM)의 하우징(H)하부에 형성된 안착부(10)에 설치되고, 상기 탑몰드(TM)의 하우징(H) 상부에는 탑드라이브플레이트(DP)가 다수의 체결부재(B)로 설치되어 있다.
탑몰드(TM)의 하부에는 바텀몰드(BM)가 구비되고, 바텀몰드(BM)에는 중앙에 포트와 런너를 가진 바텀센터블록(BB)과 바텀센터블록(BB) 양측에 다수의 캐비티(CA)를 가진 바텀캐비티인서트(BCI)가 구비된다.
탑몰드(TM)와 바텀몰드(BM)는 트랜스퍼 성형장치(TS)에 구비하여 공급부(In)에 적재된 PCB(41) 자재가 이송부(F)의 작동으로 바텀몰드(BM) 상에 공급되면 바텀몰드(BM)가 상승하여 BGA 반도체패키지의 자재인 PCB(41)를 가압 클램핑시킨 상태에서 컴파운드재의 공급에 따른 패키지 성형이 완료될 수 있게 한다.
상기 탑몰드(TM)의 탑캐비티인서트(TCI)는 바텀몰드(BM)에 공급안치된 PCB(41)의 상부면 가압시 PCB(41) 두께(t1)에 대응하는 크기로 하부면에서 상부로 일정크기의 단차(t)를 내측으로 형성시킬 수 있도록 설치하여 PCB(41)의 클램핑 가압을 무리하게 수행하는 것을 방지하였다.
그러나 바텀몰드(BM)에 안치된 PCB(41)는 원자재의 두께 편차가 심하게 발생되어 있어 탑몰드(TM)의 하강에 따른 바텀몰드(BM)와의 접합시 탑몰드(TM)와 바텀몰드(BM)의 각 캐비티인서트(TCI)(BCI) 사이에서 가압되는 PCB(41)의 클램핑 가압력이 PCB(41)의 두께 위치에 따라 크게 상이하게 이루어지고, PCB(41)는 클램핑 가압 불균형으로 표피층인 솔더마스크층(SL)에 변형이 발생되어 크랙 또는 손상이 이루어진다.
또한, 바텀캐비티인서트(BCI)의 에어벤트(AV)부위에 위치한 PCB(41)가 클램핑 가압에 의해 심하게 변형되어 와이어가 숏트되는 와이어 스위핑 불량이 첨부도 10에서 보는 바와 같이 발생되고, 패키지 성형시 에어벤트(AV)의 차단에 따른 캐비티(CA) 내부의 잔류공기가 외부로 배출되지 못하여 런너게이트(RG)의 반대측 에어벤트(AV) 측으로 심한 공기압력 증대발생으로 보이드 또는 블리스터 등의 패키지 성형불량이 발생되었다.
전술한 종래 기술들은 BGA 반도체패키지의 성형금형의 탑몰드에 구비된 탑캐비티인서트가 고정식으로 설치되어 있어 두께 편차가 상이한 원자재인 PCB를 바텀몰드에 공급시킨 상태에서 패키지 성형시 클램핑 가압력이 PCB상에 상이하게 발생시킴에 따라 클램핑 가압에 따른 PCB의 변형에 의해 크랙 발생과 내부 회로인 리드와 와이어의 숏트 등에 의한 와이어 스위핑 불량과 보이드 또는 블리스터 등의 패키지 성형 불량이 발생되는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 발명한 것으로 탑몰드의 하우징에 설치된 탑캐비티인서트의 상부 안치부에 높이조절부재를 설치하고, 높이조절부재 및 캐비티인서트 사이에 탄성부재를 구비한 고정부재를 설치하며, 하우징과 캐비티인서트에는 스페이서를 설치하여 PCB를 클램프 가압시키는 캐비티인서트의 설치높이를 조절하고, 캐비티인서트가 PCB를 탄성가압 클램핑할 수 있게 하므로써, BGA 반도체패키지의 패키지 성형성을 좋게 한 것을 목적으로 한다.
도 1은 본 발명의 몰드금형이 적용되는 트랜스퍼 성형장치의 구조도.
도 2는 본 발명의 클램프 장치가 구비된 탑몰드의 단면도.
도 3은 본 발명의 도 2의 A부 확대도.
도 4는 본 발명의 도 3의 B부 확대도.
도 5는 본 발명의 클램프 조절부재에 의해 BGA 반도체패키지가 패키지 성형되는 상태의 몰드 단면 구조도.
도 6은 본 발명의 클램프 조절부재에 의해 패키지 성형이 완성된 BGA 반도체패키지 자재의 사시도.
도 7은 본 발명의 도 6의 C부 확대도로써, BGA 반도체패키지의 내부를 도시한 상태도.
도 8는 일반적인 BGA 반도체패키지의 PCB단면도.
도 9는 종래의 성형금형 단면구조도.
도 10은 종래의 성형금형에서 패키지 성형 완료된 BGA 반도체패키지의 내부 구조도.
* 도면의 주요부분에 대한 부호의 설명
TS : 트랜스퍼성형장치 TM : 탑몰드
TCI : 탑캐비티인서트 H : 하우징
10 : 안치부 S : 공간부
20 : 높이조절부재 21 : 통공
22 : 구멍 24 : 고정부재
25 : 탄성부재 BS : 부시
SP : 스페이서 BM : 바텀몰드
이하 본 발명의 구성을 설명하면 다음과 같다.
BGA 반도체패키지의 PCB(41) 두께(t1) 편차가 상이하고 각 종류의 반도체 패키지에 따라 두께(t1) 규격이 다른 원자재를 와이어본딩 완료 후 트랜스퍼 성형장치(TS)의 성형금형에서 소정형태로 패키지(45) 성형을 하기 위해 바텀몰드(BM)에 공급안치된 PCB(41)를 탑몰드(TM)의 하우징(H)에 형성된 탑 안치부(10)에 설치되는 탑캐비티인서트(TCI)가 클램프 가압시키는 것에 있어서,
상기 두께(t1) 편차와 두께(t1) 규격이 상이한 여러종류의 PCB(41)을 적정하게 클램프 가압시킬 수 있도록 탑몰드(TM)의 하우징(H)에 구비된 캐비티인서트(TCI) 상부에 설치되는 높이조절부재(20)와, 상기 탑캐비티인서트(TCI)를 탄성 지지하여 PCB(41)를 탄성가압 클램프시킬 수 있도록 높이조절부재(20)와 탑캐비티인서트(TCI)사이에 설치된 탄성부재(25)와, 상기 탄성부재(25)를 고정시키는 고정부재 (24)와, 상기 탑캐비티인서트(TCI)을 안치부(10)에서 균일하게 위치 설정할 수 있도록 하우징(H) 상부와 탑캐비티인서트(TCI)에 설치된 스페이서(SP)를 포함한 것이다.
이와 같이 구성된 본 발명의 일 실시예를 첨부 도면에 의하여 상세하게 설명하면 다음과 같다.
첨부 도 1은 본 발명의 BGA 반도체 패키지(10)의 패키지(45)를 성형시키는 트랜스퍼 성형장치(TS)의 구조도로써, 일측에 반도체패키지의 PCB(41)를 공급시킬 수 있는 공급부(In)와, 이 타측에 안내부(G)와, 안내부(F) 타측에 패키지 성형된 제품을 수납시키는 적치부(Out)가 구비되고, 상기 공급부(In)의 타측과 안내부(G)의 상부에는 이송부(F)와 안내부(G)의 중앙 하부에 바텀몰드(BM)와 상부에 탑몰드(TM)을 구비하고, 안내부(G)의 타단에는 패키지 성형 완료된 제품을 수납 적치하는 배출부(Out)를 구비한다.
공급부(In)에는 와이어본딩이 완료된 PCB(41)가 다층 적재되고, 이송부(F)는 공급부(In)에 있는 PCB(41)를 순차적으로 안내부(G)를 통해 바텀몰드(BM) 상에 공급시킬 수 있게 하며, 바텀몰드(BM)에는 PCB(41)에 소정 형태의 패키지를 성형시킬 수 있는 캐비티(CV)을 형성하고, 탑몰드(TM)에는 바텀몰드(BM)에 공급 안치된 자재의 PCB(41)를 클램핑 가압시키는 탑캐비티인서트(TCI)을 구비한 것이다.
첨부 도 2는 본 발명의 클램프 장치가 구비된 탑몰드의 단면도로써, 탑몰드(TM)의 하우징(H) 중앙 길이 방향에 요홈을 가진 안치부(10)와 안치부(10)의 중앙에 탑센터블록(TB)을 설치하고, 탑센터블록(TB)의 양측에는 통공(21)과 구멍(22)을 가진 높이조절부재(20)을 설치하며, 상기 높이조절부재(20)의 하부에는 탑캐비티인서트(TCI)를 구비한다.
상기한 높이조절부재(20)의 통공(21)에는 외부에 부시(BS)와 탄성부재(25)가 구비되는 고정부재(24)의 머리부를 위치시키고, 통공(21)과 대응 형성한 탑캐비티인서트(TCI)에는 체결공(H')을 형성시켜 상기 고정부재(24)을 체결시키며, 상기 높이조절부재(20)의 구멍(22)에는 하우징(H)에 형성된 구멍(H)과 탑캐비티인서트(TCI)에 형성된 체결부에 스페이스(SP)을 고정 설치한다.
상기 높이조절부재(20)와 탑캐비티인서트(TCI) 사이에 설치되는 고정부재(24)의 탄성부재(25)는 안치부(10)에 형성된 공간부(S)에 위치되어 탑캐비티인서트(TCI)을 하측으로 탄력설치하고 있다.
이러한 탑캐비티인서트(TCI)는 첨부 도 3 및 도 4에서 보는 바와 같이 탑몰드(TM)의 하부에 설치되어 높이조절부재(20)와의 사이에 구비된 고정부재(24) 및 탄성부재(25)에 의해 하우징(H)의 하부면과 탑센터블록(TB)의 하부면에서 상측으로 소정간격의 단차(t)을 갖도록 유지시키고, 이 단차(t)는 바텀몰드(BM)에 공급된 BGA 반도체패키지의 PCB(41)을 상부에서 적정한 가압력으로 클램프시킬 수 있게 한 것이다.
첨부 도 5는 본 발명의 BGA 반도체패키지가 성형되는 상태의 몰드단면구조도로써, 바텀몰드(BM)에 PCB(41)가 안치 공급되면 바텀몰드(BM)가 상승하여 탑몰드(TM)와 접합되고 동시에 탑몰드(TM)의 탑캐비티인서트(TCI)는 PCB(41)의 상부면을 클램프 가압시킨다.
탑캐비티인서트(TCI)가 PCB(41)를 클램프 가압시키게 되면 탄성부재(25)의 탄성력을 극복하면서 탑캐비티인서트(TCI)가 상측으로 적정하게 이동함에 따라 PCB(41)의 클램프 가압력을 최상의 조건으로 시행하도록 한다.
이러한 탑캐비티인서트(TCI)는 첨부 도 6에서와 같이 패키지(45) 성형이 완료된 BGA 반도체패키지의 PCB(41)의 두께 규격에 대하여 탄성부재(25)의 탄성가압 클램프로 인해 PCB(41)에 무리한 가압 클램핑을 방지할 수 있게 한 것이다.
또한 상기 높이조절부재(20)는 두께(t2)을 다양하게 구비하여 첨부 도 8에서와 같이 각기 다른 PCB(41) 자재의 두께(t1) 규격에 대응하여 탑캐비티인서트(TCI)의 설치 높이를 조절하므로써, 탑몰드(TM)의 하우징(H) 하부면과 탑센터블록(TB)의 하부면에서 상측으로 소정간격의 단차(t)를 유지시킨 상태로 설치되는 탑캐비티인서트(TCI)의 설치높이를 용이하게 셋팅시킬 수 있게 한 것이다.
첨부 도 6은 본 발명의 패키지 성형이 완료된 반도체패키지의 PCB(41) 사시도로써, 1개의 PCB(41) 유니트 상에 구비된 다수의 집적회로부에 패키지(45)가 형성된 것이다.
첨부 도 7은 본 발명의 첨부 도 6의 C에 대한 내부 확대도로써, 클램프조절부재(20)가 구비된 탑몰드(TM)와 바텀몰드(BM)에서 패키지(45) 성형이 완료된 제품의 PCB(41)가 적정한 가압력으로 클램핑됨에 따라 반도체칩(43)과 각 패턴(42) 사이의 와이어(44)가 균일한 형태로 유지되어 있어 양품의 제품을 얻을 수 있는 것이다.
이는 패키지(45) 성형시 바텀몰드(BM)에 공급 안치된 PCB(41)을 클램프조절부재(20)의 설치 높이 조절에 의하여 탑캐비티인서트(TCI)가 가장 적정하게 클램핑 가압시킬 수 있게 하므로서, PCB(41)의 변형에 따른 크랙을 방지하고, 패키지(45)성형시 PCB(41)가 에어벤트(AV)의 통로를 차단시키는 것이 방지되어 캐비티(45)내부에 충진된 공급압력(에어)이 에어벤트(AV)로 쉽게 토출될 수 있게 하여 패키지(45)의 성형불량을 방지한 것이다.
첨부 도 8은 일반적인 BGA 반도체패키지의 PCB(41)을 도시한 구조도로써, 원자재인 PCB(41)의 두께(t) 편차가 각기 다르고 이러한 PCB(41)를 바텀몰드(BM)에 공급시킨 후 탑몰드(TM)의 접합에 따른 클램프 가압시 클램프조절부재(20)에 의해 상기한 PCB(41)로 양품의 패키지(45) 성형과 제품을 구하도록 한다.
이상에서와 같이 본 발명은 두께가 상이한 BGA 반도체패키지의 원자재인 PCB를 패키지 성형금형에 공급시켜 소정형태의 패키지의 성형시 탑몰드에 구비된 탑캐비티인서트가 PCB의 클램핑 가압력을 무리하게 시행하지 않도록 두께 편차 및 각기 다른 두께 규격의 PCB를 적정한 탄성가압력으로 클램프시킬 수 있는 탑캐비티인서트를 구비하여 패키지 성형시 PCB의 변형방지에 따른 크랙발생과 와이어 스위핑 불량을 방지하고, PCB 변형 방지에 의한 에어벤트 통로 차단을 방지하여 패키지 성형증대 및 보이드 및 블리스터 불량을 방지하여 패키지의 작업성을 좋게 한 효과가 있다.

Claims (6)

  1. BGA 반도체패키지의 PCB(41)의 두께 편차가 상이하고, 각 종류의 반도체 패키지에 따라 두께 규격이 다른 원자재를 와이어본딩 완료 후 트랜스퍼 성형장치(TS)의 성형금형에서 소정형태로 패키지(45) 성형을 하기 위해 바텀몰드(BM)에 공급 안치된 PCB(41)를 탑몰드(TM)의 하우징(H)에 형성된 탑 안치부(10)에 설치되는 탑캐비티인서트(TCI)가 클램프 가압시키는 것에 있어서, 상기 두께(t1) 편차와 두께(t1) 규격이 상이한 여러종류의 PCB(41)를 적정하게 클램프 가압시킬 수 있도록 탑몰드(TM)의 하우징(H)에 구비된 탑캐비티인서트(TCI) 상부에 설치되는 높이 조절부재(20)와, 상기 탑캐비티인서트(TCI)을 탄성 지지하여 PCB(41)를 탄성가압 클램프시킬 수 있도록 높이 조절부재(20)와 탑캐비티인서트(TCI)사이에 설치된 탄성부재(25)와, 상기 탄성부재(25)를 고정시키는 고정부재 (24)와, 상기 탑캐비티인서트(TCI)를 안치부(10)에서 균일하게 위치 설정할 수 있도록 하우징(H) 상부와 탑캐비티인서트(TCI)에 설치된 스페이서(SP)를 포함하는 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 PCB클램프 장치.
  2. 제 1 항에 있어서, 상기 높이조절부재(20)는 패키지 성형되는 PCB(41)의 두께(t1)에 대응할 수 있도록 두께(t2)을 각기 틀리게 구성하여 착탈식으로 설치한 것을 특징으로 하는 BGA 반도체 패키지용 몰드금형의 PCB클램프 장치.
  3. 제 1 항에 있어서, 상기 고정부재(24)는 탑캐비티인서트(TCI)의 상부에 체결되고, 높이조절부재(20)의 통공(21)내에 위치한 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 PCB클램프 장치
  4. 제 1 항에 있어서, 상기 고정부재(24)의 외부에는 부시(BS)을 설치한 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 PCB클램프 장치.
  5. 제 1 항에 있어서, 상기 탄성부재(25)는 높이조절부재(20)와 탑캐비티인서트(TCI) 사이의 고정부재(24)에 구비된 부시(BS) 외부에 설치한 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 PCB클램프 장치.
  6. 제 1 항에 있어서, 상기 높이조절부재(20)와 탑캐비티인서트(TCI) 사이의 탑몰드(TM) 하우징(H)에 형성한 안치부(10)에는 상하측으로 소정간격의 공간부(S)가 형성된 것을 특징으로 하는 BGA 반도체패키지용 몰드금형의 PCB클램프 장치.
KR1019960041472A 1996-09-21 1996-09-21 Bga 반도체패키지용 몰드금형의 pcb 클램프장치 KR100196494B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960041472A KR100196494B1 (ko) 1996-09-21 1996-09-21 Bga 반도체패키지용 몰드금형의 pcb 클램프장치
US08/934,315 US5971734A (en) 1996-09-21 1997-09-19 Mold for ball grid array semiconductor package
JP09275281A JP3010230B2 (ja) 1996-09-21 1997-09-22 ボールグリッドアレイ半導体パッケージ用モールド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960041472A KR100196494B1 (ko) 1996-09-21 1996-09-21 Bga 반도체패키지용 몰드금형의 pcb 클램프장치

Publications (2)

Publication Number Publication Date
KR19980022352A KR19980022352A (ko) 1998-07-06
KR100196494B1 true KR100196494B1 (ko) 1999-06-15

Family

ID=19474741

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960041472A KR100196494B1 (ko) 1996-09-21 1996-09-21 Bga 반도체패키지용 몰드금형의 pcb 클램프장치

Country Status (1)

Country Link
KR (1) KR100196494B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6296195B1 (ja) * 2017-07-21 2018-03-20 第一精工株式会社 樹脂封止用金型の調整方法及び樹脂封止用金型

Also Published As

Publication number Publication date
KR19980022352A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
US6746895B2 (en) Method for encapsulating a multi-chip substrate array
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
US5258330A (en) Semiconductor chip assemblies with fan-in leads
KR100362763B1 (ko) 반도체 장치 및 그 제조 방법
US7681308B2 (en) Fabrication method of semiconductor integrated circuit device
US5971734A (en) Mold for ball grid array semiconductor package
US20040029318A1 (en) Semiconductor device having contact prevention spacer
JP4454608B2 (ja) 半導体集積回路装置の製造方法
US8928157B2 (en) Encapsulation techniques for leadless semiconductor packages
JP4503391B2 (ja) 半導体装置の製造方法
KR100196494B1 (ko) Bga 반도체패키지용 몰드금형의 pcb 클램프장치
KR100194361B1 (ko) Bga 반도체패키지용 패키지 성형금형의 pcb 클램프장치
KR100203558B1 (ko) 비지에이 반도체패키지용 몰드금형 구조 및 패키지 성형방법
KR100194362B1 (ko) Bga 반도체패키지용 몰드금형
KR100818530B1 (ko) 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법
KR100210161B1 (ko) Bga 반도체패키지용 몰드금형의 라이너
KR100198031B1 (ko) Bga 반도체 패키지용 몰드금형의 캐비티 플레이트 설치구조
KR19980022351A (ko) Bga 반도체패키지용 몰드금형의 에어벤트
KR100611438B1 (ko) 반도체 패키지 몰딩시 금선의 오버랩 방지장치
JP2002170909A (ja) 半導体集合基板樹脂封止体、その製造方法及び製造装置
KR100491221B1 (ko) 반도체 패키지 제조용 수지성형 금형
KR100198032B1 (ko) Bga 반도체 패키지용 몰드금형의 탑몰드 구조
KR19980039725A (ko) Bga 반도체패키지용 몰드금형의 로딩바
JP2003045905A (ja) 樹脂封止方法及び樹脂封止装置
JPH04219959A (ja) 樹脂封止形半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee